KR100454993B1 - 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기 - Google Patents

램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기 Download PDF

Info

Publication number
KR100454993B1
KR100454993B1 KR10-2001-7009484A KR20017009484A KR100454993B1 KR 100454993 B1 KR100454993 B1 KR 100454993B1 KR 20017009484 A KR20017009484 A KR 20017009484A KR 100454993 B1 KR100454993 B1 KR 100454993B1
Authority
KR
South Korea
Prior art keywords
ram
control circuit
data
display
image data
Prior art date
Application number
KR10-2001-7009484A
Other languages
English (en)
Other versions
KR20020018995A (ko
Inventor
타무라추요시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020018995A publication Critical patent/KR20020018995A/ko
Application granted granted Critical
Publication of KR100454993B1 publication Critical patent/KR100454993B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/16—Solid state audio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724—User interfaces specially adapted for cordless or mobile telephones
    • H04M1/72403—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality
    • H04M1/7243—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality with interactive means for internal management of messages
    • H04M1/72439—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality with interactive means for internal management of messages for image or video messaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

RAM에의 동화상의 데이터의 기록과 동시에 정지 화상 데이터를 기록할 수 있는 RAM 내장 드라이버를 제공하는 것이 목적이다. RAM 내장 X 드라이버 IC(24)는, MPU(10)부터의 정지 화상 데이터, 동화상 데이터를 전송하는 제 1, 제 2 버스 라인(110),(112)과, 정지 화상 데이터 및 동화상 데이터를 기억하는 RAM(160)과, 정지 화상 데이터를 기록하기 위한 RAM의 컬럼·페이지 어드레스를 지정하는 제 1 컬럼·페이지 어드레스 제어 회로(142), (152)와, 동화상 데이터를 기록하기 위한 RAM의 컬럼·페이지 어드레스를 지정하는 제 2 컬럼·페이지 어드레스 제어 회로(144), (154)와, MPU로부터의 커맨드에 근거하여, 각 어드레스 제어 회로를 제어하는 MPU계 제어 회로(130)와, RAM에 기억된 정지 화상 데이터 및 동화상 데이터를, 표시 데이터로서 판독 제어하는 표시 어드레스 제어 회로(156)와, 표시 어드레스 제어 회로를 제어하는 드라이버계 제어 회로(170)를 갖는다.

Description

램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기{Driver with built-in RAM, display unit with the driver, and electronic device}
최근의 통신 기술, 실장 기술 등의 발달에 의해, 휴대형의 전자기기의 표시부에, 숫자나 문자와 같은 캐릭터 문자 뿐만 아니라, 정지 화상이나 동화상 등의 유저에게 있어서 정보성이 높은 각종 데이터를 표시할 수 있게 되었다.
이러한 전자기기에 표시되는 데이터에 관해서는, 여러가지의 데이터 형식이 제안되어 있다. 예를 들면, 휴대 전화기를 예로 들면, MPEG(Moving Picture Experts Group)의 규격에 의해 압축하여 부호화된 화상 데이터를 수신 또는 송신하는 기술이 제안되어 있다.
이 경우, 휴대 전화기의 표시부에는, 예를 들면, 도 3에 도시하는 액정 패널(22)에는, 수신된 동화상이 동화상 표시 영역(22A)에 표시된다. 한편, 액정 패널(22)의 정지 화상 표시 영역(22B)에는, 예를 들면, 그의 동화상에 관한 설명, 조작 정보 등의 정지 화상이 표시된다.
동화상 표시 영역(22A)에 동화상을 표시하기 위해서는, 액정 드라이버 내의RAM의 기억 영역 중, 동화상 표시 영역(22A)과 대응하는 동화상 기억 영역에서, 주기적으로, 더구나 거의 리얼 타임으로 동화상 데이터를 재기록할 필요가 있다.
한편, 정지 화상 표시 영역(22B)에 표시되는 정지 화상은, 휴대 전화기의 키 조작시 등에 따라서 변경되고, RAM의 기억 영역 중, 정지 화상 표시 영역(22B)과 대응하는 정지 화상 기억 영역의 정지 화상 데이터를 재기록할 필요가 생긴다.
그러나, RAM의 정지 화상 기억 영역에서 정지 화상 데이터를 재기록하는 데에는, 주기적으로 동화상 데이터가 전송되는 버스 라인을 사용하여, 1 화면의 동화상 데이터와 다음의 1 화면의 동화상 데이터를 전송하는 동안의 빈틈을 이용할 수밖에 없다.
이와 같이, 동화상 데이터의 화면 사이의 한정된 시간 내에 정지 화상 데이터를 전송하는 것은, 동화상 데이터 및 정지 화상 데이터를 표시 유닛에 공급하는 MPU의 동작 시간을 구속하고, 표시 유닛 이외의 회로도 제어하는 MPU의 동작 상의 시간적 제약 등이 커진다.
본 발명은, 1 화면 내에 정지 화상 및 동화상을 표시 구동하는 RAM 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기에 관한 것이다.
도 1은, 본 발명이 적용되는 전자기기의 개략 블록도.
도 2는, 도 1의 전자기기의 일례인 휴대 전화기의 개략 블록도.
도 3은, 도 1에 도시하는 액정 패널의 표시예와는 다른 표시예를 도시하는 개략 설명도.
도 4는, 도 1에 도시하는 X 드라이버 IC의 개략 블록도.
도 5는, 도 4에 도시하는 표시 데이터 RAM 및 그 주변 회로의 개략 설명도.
도 6은, 도 5에 도시하는 표시 데이터 RAM 내의 메모리 셀의 회로도.
도 7은, 정지 화상 및 동화상의 기록 클록과 표시용 판독 클록을 도시하는 파형도.
도 8은, 제 1 실시예에 따른 X 드라이버 IC를 구비하는 전자기기로서의 휴대 전화기의 일례의 구성 요부를 도시하는 블록도.
도 9는, 제 1 실시예에 따른 X 드라이버 IC를 구비하는 전자기기로서의 휴대 전화기의 표시부의 일례를 도시하는 설명도.
도 10은, 제 1 실시예에 따른 전자기기로서의 휴대 전화기에 있어서의 정지 화상 및 동화상이 혼재한 화상 정보의 표시 처리의 일례의 전반부를 도시하는 플로차트.
도 11은, 제 1 실시예에 따른 전자기기로서의 휴대 전화기에 있어서의 정지 화상 및 동화상이 혼재한 화상 정보의 표시 처리의 일례의 후반부를 도시하는 플로차트.
도 12는, 본 발명의 제 2 실시예에 따른 X 드라이버 IC의 개략 블록도.
도 13은, 도 12에 도시하는 제 1, 제 2 표시 데이터 RAM의 기억 영역과 액정 패널의 표시 영역과의 관계를 도시하는 개략 설명도.
본 발명의 목적은, RAM에 대한 동화상 데이터가 재기록 타이밍과는 무관하게, 정지 화상 데이터를 재기록하는 것이 가능한 RAM 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기를 제공하는 것에 있다.
본 발명의 하나의 양태에 따른 RAM 내장 드라이버는, 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하는 것이다.
상기 RAM 내장 드라이버는, 정지 화상 데이터 및 동화상 데이터를 전송하기위한 제 1 및 제 2 버스 라인과, 제 1 및 제 2 버스 라인을 통해 전송된 정지 화상 데이터 및 동화상 데이터를 기억하는 RAM과, 소정의 커맨드에 근거하여, RAM에 대하여, 제 1 또는 제 2 버스 라인을 통해 각각 별개로 전송된 정지 화상 데이터 또는 동화상 데이터의 기록 또는 판독 제어하는 제 1 제어 회로와, 제 1 제어 회로와는 독립하여, RAM에 기억된 정지 화상 데이터 또는 동화상 데이터를 표시 데이터로서 판독 제어하고, 표시부를 표시 구동하는 제 2 제어 회로를 포함하는 것을 특징으로 하다.
본 발명의 일 형태에 의하면, 정지 화상, 동화상은, 제 1, 제 2 버스 라인에 의해 다른 계통으로 전송된다. 또한, 정지 화상 데이터 또는 동화상 데이터의 RAM에의 기록 제어와, 표시부에 표시 구동하기 위한 표시 데이터의 RAM으로부터의 판독 제어와는, 독립하여 행하여진다.
이로 인해, 동화상 데이터를 RAM에 재기록하면서, 동시에 정지 화상 데이터를 재기록할 수 있어, 동화상 데이터의 기록의 종료를 대기하여, 정지 화상 데이터를 기록할 필요가 없다. 더구나, 이들 정지 화상 데이터와 동화상 데이터의 기록 제어에 관계없이, 표시 데이터에 의한 표시 구동을 가능하게 한다.
본 발명의 일 형태에 따른 RAM 내장 드라이버에서는, RAM은, 제 1 버스 라인을 통해 정지 화상 데이터의 기록이 행하여지는 제 1 포트와, 제 2 버스 라인을 통해 동화상 데이터의 기록이 행하여지는 제 2 포트와, 표시 데이터를 판독하기 위한 제 3 포트를 갖는 메모리 셀을 포함하는 것을 특징으로 한다.
이와 같이, 3 포트의 메모리 셀에 대하여 동화상 데이터 및 정지 화상 데이터를 각각 다른 계통으로 지정하고, 더욱이 그 밖의 계통으로 축적한 표시 데이터를 판독할 수 있도록 하였다. 이로써, RAM에 대한 동화상 데이터 및 정지 화상 데이터의 기록이나, 판독의 제어에 필요하게 되는 제약이 없어져, 대단히 간소한 처리로 표시 데이터의 액세스를 행할 수 있게 된다.
본 발명의 일 형태에 따른 RAM 내장 드라이버에서는, 외부 MPU로부터의 커맨드, 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하는 RAM 내장 드라이버로서, 외부 MPU로부터의 정지 화상 데이터를 전송하는 제 1 버스 라인과, 외부 MPU로부터의 동화상 데이터를 전송하는 제 2 버스 라인과, 정지 화상 데이터 및 동화상 데이터를 기억하는 RAM과, 정지 화상 데이터를 기록하기 위한 RAM의 컬럼 어드레스를 지정하는 제 1 컬럼 어드레스 제어 회로와, 동화상 데이터를 기록하기 위한 RAM의 컬럼 어드레스를 지정하는 제 2 컬럼 어드레스 제어 회로와, 정지 화상 데이터를 기록하기 위한 RAM의 페이지 어드레스를 지정하는 제 1 페이지 어드레스 제어 회로와, 동화상 데이터를 기록하기 위한 RAM의 페이지 어드레스를 지정하는 제 2 페이지 어드레스 제어 회로와, 외부 MPU로부터의 커맨드에 근거하여, 제 1, 제 2 컬럼 어드레스 제어 회로 및 제 1, 제 2 페이지 어드레스 제어 회로를 제어하는 MPU계 제어 회로와, RAM에 기억된 정지 화상 데이터 및 동화상 데이터를, 표시 데이터로서 판독 제어하는 표시 어드레스 제어 회로와, MPU계 제어 회로와는 독립하여, 표시 어드레스 제어 회로를 제어하는 드라이버계 제어 회로를 갖는 것을 특징으로 한다.
본 발명의 일 형태에 의하면, 정지 화상, 동화상 데이터는 제 1, 제 2 버스라인에 의해 다른 계통으로 전송된다. 또한, RAM에 데이터를 기록하기 위한 컬럼 및 페이지 어드레스도, 정지 화상과 동화상으로 다른 계통으로 지정된다.
이 때문에, 동화상 데이터를 RAM에 재기록하면서, 동시에 정지 화상 데이터를 재기록할 수 있어, 동화상 데이터의 기록의 종료를 대기하여 정지 화상 데이터를 기록할 필요가 없다.
본 발명의 일 형태에 따른 RAM 내장 드라이버에서는, RAM의 메모리 셀에 접속된 제 1 한 쌍의 비트선과, RAM의 메모리 셀에 접속된 제 2 한 쌍의 비트선과, 제 1 컬럼 어드레스 제어 회로에 제어되어 제 1 한 쌍의 비트선과 제 1 버스 라인을 접속하는 제 1 컬럼 스위치와, 제 2 컬럼 어드레스 제어 회로에 제어되어 제 2 한 쌍의 비트선과 제 2 버스 라인을 접속하는 제 2 컬럼 스위치와, 메모리 셀 내의 메모리 소자와 제 1 한 쌍의 비트선과의 사이에 설치된 제 1 스위치의 제어 단자에, 제 1 페이지 어드레스 제어 회로로부터의 신호를 전송하는 제 1 워드선과, 메모리 소자와 제 2 한 쌍의 비트선과의 사이에 설치된 제 2 스위치의 제어 단자에, 제 2 페이지 어드레스 제어 회로로부터의 신호를 전송하는 제 2 워드선을 설치할 수 있다.
이와 같이, 정지 화상용과 동화상용으로 포트를 다르게 한 듀얼 포트로 하고 있다. 즉, 제 1 컬럼 어드레스 제어 회로 및 제 1 페이지 어드레스 제어 회로에서 지정되는 메모리 셀에, 제 1 비트선 쌍을 경유하여 정지 화상 데이터를 기록 가능하게 하고 있다. 또한, 제 2 컬럼 어드레스 제어 회로 및 제 2 페이지 어드레스 제어 회로에서 지정되는 메모리 셀에, 제 2 비트선 쌍을 경유하여 동화상 데이터를기록 가능하게 하고 있다. 이렇게 해서, RAM의 기억 영역을 확대하지 않고, 정지 화상 데이터 및 동화상 데이터를 임의의 셀에 기록하는 것이 가능하게 된다.
본 발명의 일 형태에 따른 RAM 내장 드라이버에서는, RAM으로서, 제 1 버스 라인을 경유한 정지 화상 데이터를 기억하는 제 1 RAM과, 제 2 버스 라인을 경유한 상기 동화상 데이터를 기억하는 제 2 RAM을 설치하여도 된다. 이 경우, 표시 어드레스 제어 회로는, 제 1 RAM으로부터의 정지 화상 데이터를 표시 데이터로서 판독 제어하는 제 1 표시 어드레스 제어 회로와, 제 2 RAM으로부터의 동화상 데이터를 표시 데이터로서 판독 제어하는 제 2 표시 어드레스 제어 회로를 갖는다. 또한, 제 1 RAM은, 제 1 컬럼 어드레스 제어 회로 및 제 1 페이지 어드레스 제어 회로에 의해 기록 어드레스가 제어되고, 제 2 RAM은, 제 2 컬럼 어드레스 제어 회로 및 제 2 페이지 어드레스 제어 회로에 의해 기록 어드레스가 제어된다.
이와 같이, 정지 화상 데이터용의 제 1 RAM과, 동화상 데이터용의 제 2 RAM을 갖는 것으로 기억 영역은 확대되지만, 동화상 데이터를 제 2 RAM에서 재기록하면서, 동시에 정지 화상 데이터를 제 1 RAM에서 재기록할 수 있다.
본 발명의 일 형태에서는, 제 1 컬럼 어드레스 제어 회로는, MPU계 제어 회로로부터의 신호에 근거하여, RAM의 판독 컬럼 어드레스를 지정하고, 제 1 페이지 어드레스 제어 회로는, MPU계 제어 회로로부터의 신호에 근거하여, RAM의 판독 페이지 어드레스를 지정하도록 구성할 수 있다.
이렇게 하면, 일단 RAM에 기록된 데이터를 외부 MPU를 향하여 판독하는 것이 가능하게 된다. 예를 들면, 외부 MPU가 RAM에 기록된 데이터를 판독하고, 이것을반전 처리하여, 다시 RAM에 기록하는 리드(read)·모디파이(modify)·라이트 (write) 처리를 행할 수 있다.
본 발명의 다른 형태에 따른 표시 유닛은, 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과, 복수의 제 1 전극을 구동하는 본 발명의 일 형태에 따른 RAM 내장 드라이버와, 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는다.
상기 표시 유닛은, 정지 화상 및 동화상의 혼합 표시를, 외부 MPU의 부담을 경감하면서 실현할 수 있다.
본 발명의 또다른 양태에 따른 전자기기는, 본 발명의 다른 형태에 따른 표시 유닛과, 표시 유닛에 커맨드, 정지 화상 데이터 및 동화상 데이터를 공급하는 MPU를 갖는다.
상기 전자기기, 표시 유닛에서의 정지 화상 및 동화상의 혼합 표시에 있어서 MPU의 부담이 경감되므로, MPU의 가동 효율을 높일 수 있다.
본 발명의 또다른 양태에 따른 전자기기는, 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하여 화상을 표시시키는 전자기기로서, 본 발명의 일 형태에 따른 기재의 RAM 내장 드라이버와, RAM 내장 드라이버의 RAM에 기억된 화상 데이터에 근거하여 화상이 표시되는 표시부의 표시 영역에 대하여, 정지화상 영역을 설정하는 수단과, 정지 화상 영역에 대응한 RAM의 기억 영역에 정지 화상 데이터를 기록하는 수단과, 표시 영역에 대하여 동화상 영역을 설정하는 수단과, 동화상 영역에 대응한 RAM의 기억 영역에 동화상 데이터를 기록하는 수단을 포함한다.
본 발명에 의하면, 표시부를 표시 구동하기 위한 표시 데이터를 기억하는 RAM에 대하여, 정지 화상 데이터 및 동화상 데이터를 각각 별개로 기록할 수 있기 때문에, 종래와 같이 정지 화상 데이터 및 동화상 데이터의 혼합 처리를 행하고 나서 RAM에 기록하는 처리가 불필요하게 된다. 따라서, 표시 데이터의 생성 처리가 대단히 간소화되어, MPU 등의 처리 부하를 대폭 경감시켜, 그 만큼 고도의 화상 처리 등을 행할 수 있는 전자기기를 제공할 수 있다.
본 발명의 또다른 양태에 따른 전자기기는, 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하여 화상을 표시시키는 전자기기로서, 본 발명의 일 형태에 따른 RAM 내장 드라이버와, RAM 내장 드라이버의 RAM에 기억된 화상 데이터에 근거하여 화상이 표시되는 표시부의 표시 영역에 대하여, 정지 화상 영역을 설정하는 수단과, 정지 화상 영역에 대응한 RAM의 기억 영역에 정지 화상 데이터를 기록하는 수단과, 정지 화상 영역에 대하여 임의의 동화상 영역을 설정하는 수단과, 동화상 영역에 대응한 RAM의 기억 영역에 동화상 데이터를 기록하는 수단을 포함한다.
본 발명에 의하면, 또한 일단 기록한 정지 화상 데이터에 오버라이트하도록 하여 동화상 데이터를 기록함으로써, 표시부에 동화상을 표시시킬 수 있게 되어, 표시부에 있어서 정지 화상이 표시되는 정지 화상 영역, 동화상이 표시되는 동화상 영역의 설정 상황에 관계없이, 차례로 새로운 표시 데이터를 기록할 수 있어, 정지 화상과 동화상이 혼재하게 되는 복잡한 표시 처리의 대폭적인 경감을 꾀한다.
이하, 본 발명의 실시예에 관해서 도면을 참조하여 설명한다.
<제 1 실시예>
이하, 본 발명의 제 1 실시예에 관해서, 도 1 내지 도 7을 참조하여 설명한다.
(전자기기의 설명)
도 1은, 본 발명이 적용되는 전자 기기의 개략 블록도이다. 도 1에 있어서, 상기 전자기기는, MPU(microprocessor unit)(10)와, 표시 유닛(20)으로 구성된다. 표시 유닛(20)은, 전기 광학 소자를 갖는 매트릭스 패널, 예를 들면, 컬러 액정 패널(22)과, 상기 액정 패널(22)을 구동하는 RAM 내장의 X 드라이버 IC(24)와, 주사용의 Y 드라이버 IC(26)를 갖는다.
매트릭스 패널(22)은, 전압 인가에 의해서 광학 특성이 변화하는 액정 그 밖의 전기 광학 소자를 사용한 것이면 된다. 액정 패널(22)로서는, 예를 들면, 단순 매트릭스 패널로 구성할 수 있고, 이 경우, 복수의 세그먼트 전극(제 1 전극)이 형성된 제 1 기판과, 코몬 전극(제 2 전극)이 형성된 제 2 기판과의 사이에, 액정이 밀봉된다. 액정 패널(22)은 박막 트랜지스터(TFT), 박막 다이오드(TFD) 등의 3단자 소자, 2단자 소자를 사용한 액티브 매트릭스 패널이어도 된다. 이들의 액티브 매트릭스 패널도, RAM 내장 X 드라이버 IC(24)에 의해 구동되는 복수의 신호 전극(제 1 전극)과, Y 드라이버 IC(26)에 의해 주사 구동되는 복수의 주사 전극(제 2 전극)을 갖는다.
액정 패널(22)에는 정지 화상과 동화상을 동시에 표시 가능하다. 이 경우, 도 1에 도시하는 바와 같이, MPU(10)에 의해서 공급된 동화상 데이터의 화상 사이즈에 의해서 결정되는 동화상 표시 영역(22A)과, 그 이외의 정지 화상 표시 영역(텍스트 데이터 표시 영역)(22B)의 각 영역이 액정 패널(22)에 설정된다.
MPU(10)로부터 표시 유닛(20)에는, 도 1에 도시하는 바와 같이, 크게 구별하여 표시 커맨드/정지 화상 데이터와, 동화상 데이터가 공급된다. 표시 커맨드로서 대표적인 것으로, 커맨드/데이터의 구별을 나타내는 신호(A0), 반전 리셋 신호(XRES), 반전 칩 셀렉트 신호(XCS), 반전 리드 신호(XRD) 및 반전 라이트 신호(XWR) 등이 있다. 데이터(D7 내지 D0)는 8비트의 커맨드 데이터(정지 화상 및 동화상용 어드레스 데이터를 포함한다) 또는 정지 화상 데이터이고, 커맨드/데이터 식별 신호(A0)의 논리에 의해서 구별되어 있다. 동화상 데이터는 예를 들면, 각 6비트의 R, G, B 신호이고, 클록 신호(CLK), 수평·수직 동기 신호(H·Vsync) 등도 공급된다.
이와 같이, 본 실시예에서는, 표시 커맨드/정지 화상 데이터를 위한 버스와, 동화상 데이터를 위한 버스가 분리되어 있다.
도 2는, 도 1의 MPU(10) 및 표시 유닛(20)을 휴대 전화기(30)에 탑재한 예를 도시하고 있다. 도 2에 도시하는 MPU(10)는, 휴대 전화기(30)의 제어를 담당하는CPU(12)를 갖고, CPU(12)에는 정지 화상용 메모리(14), DSP(digital·signal·processor)(16)가 접속되어 있다. 또한, DSP(16)에는 동화상용 메모리(18)가 접속되어 있다.
휴대 전화기(30)에는, 안테나(32)를 통해 수신된 신호를 복조하고, 혹은 안테나(32)를 통해 송신되는 신호를 변조하는 변복조 회로(34)가 설치되어 있다. 그리고, 안테나(32)로부터는, 예를 들면, MPEG(Moving Picture Experts Group)의 레이어 IV의 규격으로서 부호화된 동화상 데이터를 송수신 가능하게 되어 있다.
휴대 전화기(30)에는, 예를 들면, 디지털 비디오 카메라(36)를 설치할 수도 있다. 상기 디지털 비디오 카메라(36)를 통해 동화상 데이터를 수신할 수 있다. 휴대 전화기(30)에서의 데이터 송수신, 디지털 비디오 카메라(36)에서의 촬영등에 필요한 조작 정보는, 조작 입력부(38)를 통해 입력된다.
MPU(10)에 설치된 CPU(12)는, 액정 패널(22)의 동화상 표시 영역(22A)에 동화상을 표시할 때에는, 그의 동화상의 사이즈를 동화상 정보로부터 결정한다. 즉, 도 1에 도시하는 동화상의 스타트 어드레스(SA) 및 엔드 어드레스(EA)를 결정한다. 또한, 도 3에 도시하는 바와 같이 동화상 표시 영역(22A)과 정지 화상 표시 영역(22B)을, 예를 들면, 상하로 라인 분할하여도 되고, 이 경우도 마찬가지로 스타트 어드레스(SA), 엔드 어드레스(EA)가 동화상의 사이즈로부터 결정된다.
동화상 표시 영역(22A)에 표시되는 동화상은, 본 실시예에서는 안테나(32) 또는 디지털 비디오 카메라(36)로부터 공급된다. 안테나(32)로부터 입력되는 신호는, 변복조 회로(34)를 통해 복조되어 DSP(16)에서 신호 처리된다. 상기 DSP(16)는동화상 처리용 메모리(18)와 접속되고, 안테나(32), 변복조 회로(34)를 통해 입력되는 압축 데이터를 신장하며, 또한 MPEG의 레이어 IV의 규격으로서 부호화되어 있는 데이터에 관해서는 디코드한다. 변복조 회로(34), 안테나(32)를 통해 송신되는 데이터는 DSP(16)에서 압축되고, MPEG의 레이어 IV의 규격으로서 부호화하여 송신하는 경우에는 인코드된다. 이와 같이 DSP(16)는, MPEG의, 예를 들면, 레이어 IV의 디코더, 인코더로서의 기능을 가질 수 있다.
DSP(16)에는 디지털 비디오 카메라(36)로부터의 신호도 입력되고, 안테나(32) 또는 디지털 비디오 카메라(36)로부터 입려된 신호는, DSP(16)에서 RGB 신호에 처리되어 표시 유닛(20)에 공급된다.
CPU(12)는, 조작 입력부(38)로부터의 정보 등에 근거하여, 필요에 의해 정지 화상용 메모리(14)를 사용하여, 액정 패널(22)에 표시되는 정지 화상의 표시에 필요한 커맨드, 정지 화상 데이터를 표시 유닛(20)에 출력한다.
예를 들면, 동화상은 인터넷을 경유하여 배신된 영화 정보이고, 그의 극장 티켓을 예약하기 위한 정보가 정지 화상으로서 표시되고, 조작 입력부(38)로부터의 정보에 근거하여 티켓 예약이 실시된다. 이로 인해, CPU(12)는 또한, 변복조 회로(34), 안테나(32)를 통해 정지 화상 정보(예를 들면, 예약 정보)를 송출 제어한다. 또한 CPU(12)는, 필요에 의해, 디지털 비디오 카메라(36)로 촬영된 동화상 정보를, 변복조 회로(34), 안테나(32)를 통해 송출 제어할 수 있다.
(X 드라이버 IC의 설명)
도 4는 도 1에 도시하는 RAM 내장 X 드라이버 IC(24)의 블록도이다. 도 4에도시하는 RAM 내장 X 드라이버 IC(24)의 입출력 회로로서, MPU 인터페이스(100)와 입출력 버퍼(102), 입력 버퍼(104)가 설치되어 있다.
MPU 인터페이스(100)에는, 반전 칩 셀렉트 신호(XCS), 커맨드/데이터의 식별 신호(A0), 반전 리드 신호(XRD), 반전 라이트 신호(XWR), 반전 리셋 신호(XRES) 등이 입력된다.
입출력 버퍼(102)에는, 예를 들면, 8비트의 커맨드 또는 정지 화상 데이터(D7 내지 D0)가 입력된다. 또한, 도 4에서는 신호(D7 내지 D0)는 병렬로 입출력되는 예를 도시하고 있지만, X 드라이버 IC(24)내의 표시 데이터 RAM(160)으로부터 MPU(10)에 데이터를 판독할 필요가 없는 경우에는, 선두 비트를 식별 신호(A0)로 하고, 그것에 연속되는 신호(D7 내지 D0)를 직렬로 입출력하여도 된다. 이렇게 하면, MPU(10) 및 X 드라이버 IC(24)의 단자수를 절감할 수 있다.
입력 버퍼(104)에는, 예를 들면, 각 6 비트의 R, G, B 신호로 이루어지는 동화상 데이터와, 클록 신호(CLK)가 입력된다. 각 6비트의 R, G, B 신호는, 클록 신호(CLK)에 동기하여 병렬로 입출력된다.
X 드라이버 IC(24)에는, MPU 인터페이스(100) 및 입출력 버퍼(102)에 접속된 제 1 버스 라인(110)과, 입력 버퍼(104)에 접속된 제 2 버스 라인(120)이 설치되어 있다.
제 1 버스 라인(110)에는 버스 홀더(112)와 커맨드 디코더(114)가 접속되고, 제 2 버스 라인(120)에는 버스 홀더(122)가 접속되어 있다. 또한, 입출력 버퍼(102)에는 스테이터스 설정 회로(116)가 접속되고, X 드라이버 IC(24)의 동작상태가 MPU(10)에 출력되도록 되어 있다. 상기 동작 상태란, 예를 들면, 표시가 온상태인 지의 여부가, 화면 내의 소정의 스크롤 영역의 스크롤 모드와 같은 X 드라이버 IC(24)에서 설정되어 있는 내부 상태로서, MPU(10)로부터 입력된 소정의 커맨드가 커맨드 디코더(114)에서 디코드된 결과, 출력되도록 되어 있다.
제 1, 제 2 버스 라인(110, 120)은 모두, 표시 데이터 RAM(160)의 I/O 버퍼(162)에 접속되고, 표시 데이터 RAM(160)에 대하여 리드, 라이트되는 정지 화상 데이터 및 동화상 데이터가 전송된다.
X 드라이버 IC(24)에는, 상술한 표시 데이터 RAM(160), I/O 버퍼(162) 외에, MPU계 제어 회로(130), 컬럼 어드레스 제어 회로(140), 페이지 어드레스 제어 회로(150), 드라이버계 제어 회로(170), PMW 디코드 회로(180) 및 액정 구동 회로(190) 등이 설치되어 있다.
MPU계 제어 회로(130)는, 커맨드 디코더(114)를 통해 입력되는 MPU(10)의 커맨드에 근거하여, 표시 데이터 RAM(160)에 대한 리드, 라이트 동작을 제어한다. 상기 MPU계 제어 회로(130)에 의해 제어되는 컬럼 어드레스 제어 회로(140) 및 페이지 어드레스 제어 회로(150)가 설치되어 있다. 본 실시예에서는, 컬럼 어드레스 제어 회로(140)는, 정지 화상 데이터의 기록 컬럼 어드레스와 정지 화상 및 동화상 데이터의 판독 컬럼 어드레스를 지정하는 제 1 컬럼 어드레스 제어 회로(142)와, 동화상 데이터의 기록 컬럼 어드레스를 지정하는 제 2 컬럼 어드레스 제어 회로(144)를 갖는다. 페이지 어드레스 제어 회로(150)는, 정지 화상 데이터의 기록 페이지 어드레스와 정지 화상 및 동화상 데이터의 판독 페이지 어드레스를 지정하는 제 1 페이지 어드레스 제어 회로(152)와, 동화상 데이터의 기록 페이지 어드레스를 지정하는 제 2 페이지 어드레스 제어 회로(154)를 갖는다. 또한, 도 4에서는 도시하지 않고 있지만, MPU(10)로부터의 수직, 수평 동기 신호(H·Vsync)가 MPU계 제어 회로(130)에 입력된다. 수평 동기 신호(Hsync)는, 동화상 데이터의 기록 시의 노이즈 등의 오기록에 의한 의한 표시 불균일 등을 적극적으로 억제하기 위해서, 제 2 컬럼·페이지 어드레스 제어 회로(144, 154) 내에 설치된 카운터의 셋, 리셋에 사용된다. 또한, 수평·수직 동기 신호(H·Vsync)는, 컬럼 어드레스, 페이지 어드레스를 스타트 어드레스(SA)로 되돌리기 위해서 사용된다. 또한, 페이지 어드레스 제어 회로(150)는, 드라이버계 제어 회로(170)에 의해 제어되어 1 라인마다 표시 어드레스를 지정하는 표시 어드레스 제어 회로(156)를 포함하고 있다.
드라이버계 제어 회로(170)는, X 드라이버계 제어 회로(172) 및 Y 드라이버계 제어 회로(174)를 포함한다. 상기 드라이버계 제어 회로(170)는, 발진 회로(176)로부터의 발진 출력에 근거하여 계조 제어 펄스(GCP), 극성 반전 신호 (FR), 래치 펄스(LP) 등을 발생하고, MPU계 제어 회로(130)와는 독립하여, 표시 어드레스 제어 회로(156), PWM 디코드 회로(180), 전원 제어 회로(178) 및 Y 드라이버 IC(26)를 제어한다.
PWM 디코드 회로(180)는, 표시 데이터 RAM(160)으로부터 1 라인마다 판독되는 데이터를 래치하여, 극성 반전 주기에 따라서 계조치에 따른 펄스 폭의 신호를 출력한다. 액정 구동 회로(190)는, PWM 디코드 회로(180)로부터의 신호를, LCD 표시계의 전압에 따른 전압에 시프트시키고, 도 1에 도시하는 액정 패널(20)의 세그먼트 전극(SEG)에 공급한다.
(표시 데이터 RAM 및 그 주변 회로의 설명)
도 5는 표시 데이터 RAM(160) 및 그 주변 회로의 개략 회로도이다. 도 5에는, 제 1, 제 2 컬럼 어드레스 제어 회로(142, 144), 제 1, 제 2 페이지 어드레스 제어 회로(152, 154) 및 표시 어드레스 제어 회로(156)의 각각의 최종단에 설치된 제 1, 제 2 컬럼 어드레스 디코더(142A, 144A), 제 1, 제 2 페이지 어드레스 디코더(152A, 154A) 및 표시 어드레스 디코더(156A)가 도시되어 있다.
도 5에는 또한, 제 1, 제 2 행째의 메모리 셀(C10, C11…, C2O, C21…)이 도시되어 있다. 그리고, 도 5에 도시하는 각 메모리 셀에는, 제 1 내지 제 3 워드선(W1 내지 W3)과, 제 1 비트선 쌍(B1,/B1)과, 제 2 비트선 쌍(B2,/B2)이 접속되어 있다.
제 1 컬럼 어드레스 디코더(142A)는, 제 1 비트선 쌍(B1,/B1)에 접속된 제 1 컬럼 스위치(SW1)를 온, 오프시키는 신호를 출력한다. 제 2 컬럼 어드레스 디코더(144A)는, 제 2 비트선 쌍(B2,/B2)에 접속된 제 2 컬럼 스위치(SW2)를 온, 오프시키는 신호를 출력한다. 제 1 페이지 어드레스 디코더(152A)는 제 1 워드선(W1)을, 제 2 페이지 어드레스 디코더(152A)는 제 2 워드선(W2)을, 표시 어드레스 디코더(156A)는 제 3 워드 라인(W3)을, 각각을 액티브로 하는 신호를 공급한다.
종래 기술과 비교하면, 본 실시예에서는, 제 2 워드선(W2)과, 제 2 비트선 쌍(B2,/B2)과, 제 2 컬럼 스위치(SW2)와, 제 2 컬럼 어드레스 디코더(144A)와, 제2 페이지 어드레스 디코더(154A)가 새롭게 설치되어 있다.
제 2 컬럼 및 페이지 어드레스 디코더(144A, 154A)는, 동화상 데이터(R, G, B)를 기록하기 위한 컬럼 및 페이지 어드레스를 지정하는 경우에만 사용되고, 상기 어드레스 지정에 의해 제 2 버스 라인(120), 제 2 컬럼 스위치(SW2)를 통해, 동화상 데이터(R, G, B)가 메모리 셀에 기록된다.
제 1 컬럼 및 페이지 어드레스 디코더(142A, 152A)는, 정지 화상 데이터를 기록할 때와, 정지 화상 및 동화상 데이터를 판독할 때에, 컬럼 및 페이지 어드레스를 지정한다. 상기 어드레스 지정에 의해 제 1 버스 라인(120), 제 1 컬럼 스위치(SW1)를 통해, 표시 데이터 RAM(160)에 대하여 데이터가 리드·라이트된다.
표시 어드레스 디코더(156A)는, 제 3 워드선(W3)을 순차 1개씩 액티브로 하는 것으로, 1 라인 상의 모든 메모리 셀의 데이터를 표시 데이터 출력선(OUT)에 판독하는 것이다. 상기 판독 데이터가 도 4에 도시하는 PWM 디코더 회로(180)에 공급되어 액정 구동에 공급된다.
(메모리 셀의 구성에 관해서)
도 6은 표시 데이터 RAM(160) 내의 메모리 셀(C10)을 도시하는 회로도이다. 메모리 셀(C10)은, 다른 메모리 셀과 동일의 구성을 갖는다. 상기 메모리 셀(C10)은, 2개의 CMOS 인버터(210, 202)로 구성되는 메모리 소자(200)를 갖는다. 2개의 MOS 인버터(201, 202)는 그 입출력 끼리를 서로 접속하는 제 1, 제 2 배선(204, 206)을 갖는다. 제 1 배선(204)과 비트선(B1)과의 사이에는 제 1 N 형 MOS 트랜지스터(210)(제 1 스위치)가 접속되고, 그의 게이트는 제 1 워드선(W1)에 접속되어있다. 마찬가지로, 제 2 배선(206)과 비트선(/B1)과의 사이에는 제 2 N 형 MOS 트랜지스터(212)(제 1 스위치)가 접속되고, 그의 게이트는 제 1 워드선(W1)에 접속되어 있다.
이상의 구성에 의해, 제 1 페이지 어드레스 디코더(152A)로부터의 액티브 신호에 의해 제 1 워드선(W1)이 H가 되면, 제 1, 제 2 N 형 트랜지스터(210, 212)가 온된다. 이로써, 메모리 셀(C10)은 제 1 한 쌍의 비트선(B1,/B1)과 접속된다. 이 때, 제 1 컬럼 어드레스 디코더(142A)로부터 액티브 신호에 의해 제 1 컬럼 스위치(SW1)가 온하고 있으면, 메모리 셀(C10)에 대한 데이터의 리드·라이트가 가능하게 된다.
또한, 전원 공급선(VDD)과 표시 데이터 출력선(OUT)과의 사이에는 제 1, 제 2 P 형 MOS 트랜지스터(220, 222)가 접속되어 있다. 제 1 P 형 MOS 트랜지스터(220)의 게이트는 제 2 배선(206)에 접속되고, 제 2 P 형 MOS 트랜지스터(222)의 게이트는 제 3 워드선(W3)에 접속되어 있다.
메모리 셀(C10)의 데이터를 표시 데이터 출력선(OUT)에 판독하기 전에, 이 표시 데이터 출력선(OUT)은 L에 프리챠지되어 있다. 상기 프리챠지 동작 후에 제 3 워드선(W3)을 L로 하여 제 2 P 형 MOS 트랜지스터(222)를 온시킨 상태로, 표시 데이터 출력선(OUT)의 데이터가 PWM 디코더 회로(180)에서 래치된다. 이 때, 제 2 배선(206)의 전위가 H(제 1 배선(204)의 전위가 L)이면 표시 데이터 출력선(OUT)은 L 그대로이고, 제 2 배선(206)의 전위가 L(제 1 배선(204)의 전위가 H)이면 표시 데이터 출력선(OUT)은 H가 된다. 이렇게하여, 표시 데이터 RAM(160)으로부터의 표시데이터의 판독을 1 라인 동시에 행할 수 있다.
본 실시예에서는 또한, 제 2 워드선(W2)과 제 2 비트선 쌍(B2,/B2)이 설치되어 있다. 이로 인해, 제 1 배선(204)과 비트선(B2)과의 사이에는 제 3 N 형 MOS 트랜지스터(230)(제 2 스위치)가 접속되고, 그의 게이트는 제 2 워드선(W2)에 접속되어 있다. 마찬가지로, 제 2 배선(206)과 비트선(/B2)과의 사이에는 제 4 N 형 MOS 트랜지스터(232)(제 2 스위치)가 접속되고, 그의 게이트는 제 2 워드선(W2)에 접속되어 있다.
이상의 구성에 의해, 제 2 페이지 어드레스 디코더(154A)로부터의 액티브 신호에 의해 제 2 워드선(W2)이 H로 되면, 제 3, 제 4 N 형 트랜지스터(230, 232)가 온되고, 메모리 셀(C10)은 제 2 한 쌍의 비트선(B2,/B2)과 접속된다. 이 때, 제 2 컬럼 어드레스 디코더(144A)로부터 액티브 신호에 의해 제 2 컬럼 스위치(SW2)가 온하고 있으면, 메모리 셀(C10)에 대한 동화상 데이터의 라이트가 가능하게 된다.
(표시 데이터 RAM에 대한 정지 화상, 동화상의 기록에 관해서)
MPU(10)는, 도 1 또는 도 3에 도시하는 동화상 표시 영역(22A)의 스타트 및 엔드 어드레스(SA, EA)와 대응하는 표시 데이터 RAM(160)의 페이지 어드레스 및 컬럼 어드레스를, 동화상 정보로부터 미리 알고 있다. 이로 인해 MPU(10)는, 표시 데이터 RAM(160)의 에어리어 중 동화상 표시 영역(22A)과 대응하는 에어리어의 컬럼 어드레스 및 페이지 어드레스를, 소정의 기록 주파수에 따라서 반복하여 지정하는 것이 가능하게 된다. 상기 동화상 표시 영역(22A)과 대응하는 에어리어의 컬럼 어드레스 및 페이지 어드레스는, X 드라이버 IC(24)의 입출력 버퍼(102), MPU계 제어회로(130)를 경유하여, 제 2 컬럼 어드레스 제어 회로(144) 및 제 2 페이지 어드레스 제어 회로(154)에 입력된다. 최종적으로, 도 5에 도시하는 제 2 컬럼 어드레스 디코더(144A) 및 제 2 페이지 어드레스 디코더(154A)를 통해, 표시 데이터 RAM(160)의 컬럼 및 페이지 어드레스가 지정된다. 동화상 데이터에 관해서, 입력 버퍼(104) 및 제 2 버스 라인(120)을 경유시킴으로써, 정지 화상 데이터의 버스 라인(110)과는 다른 경로로서 리얼 타임으로 전송할 수 있으며, 그로 인해 동화상 데이터가 리얼 타임으로 재기록되어지게 된다.
한편, MPU(10)는, 표시 데이터 RAM(160)의 에어리어 중 정지 화상 표시 영역(22A)과 대응하는 에어리어의 컬럼 어드레스 및 페이지 어드레스를 지정하여, 조작 입력부(38)로부터의 정보 입력이 있었을 때 등의 정지 화상 데이터로 변경이 생겼을 때에만, 소정의 기록 주파수로서 데이터 재기록를 실시한다.
이와 같이, 본 실시예에서는, 정지 화상과 동화상을 표시 데이터 RAM(160)에 기록함에 있어서, 어드레스 지정 및 데이터 전송을 각각 다른 루트에서 실시하고, 메모리 셀은 그들 중 어느 데이터나 기록할 수 있도록 구성되어 있다. 따라서, 정지 화상과 동화상을 동시에 페이지 단위로 다른 메모리 셀에 기록하는 것이 가능하게 되어, 어느 한 쪽의 데이터 기록을 정지할 필요가 없다.
또한, 메모리 셀은 정지 화상 및 동화상 중 어느 데이터나 기록할 수 있도록 구성되어 있으므로, 동화상 표시 영역(22A)을 임의로 변경하는 것이 가능하게 된다.
여기서, 액정 패널(20)의 동화상 표시 영역(22A)에 동화상을 표시할 시에는,예를 들면, 60Hz 즉 1초 동안에 60 프레임을 표시할 수 있는 도 7에 도시하는 판독클록에 따라서, 표시 데이터 RAM(160)으로부터 표시 데이터가 판독된다.
한편, 정지 화상 데이터는, 액정 표시를 위한 구동 주파수보다 높은, 예를 들면, 90Hz 즉 1초 동안에 90 프레임을 표시할 수 있는 정지 화상 기록 클록에 따라서, 표시 데이터 RAM(160)에 표시 데이터가 기록된다. 이와 같이, 표시 판독율보다 높은 기록율로서 정지 화상의 재기록를 실시하고 있기 때문에, 조작 입력부(38)에서의 조작에 따른 스크롤 표시 등에 추종한 표시가 가능하게 된다.
이에 대하여 동화상 데이터에 관해서는, 인간의 망막의 잔상 현상을 이용하는 것이므로, 휴대 전화기 등과 같이 정밀한 동화상 표시가 요구되지 않는 경우에는, 동화상의 프레임 수를 낮게(표시에 맞추어 60 프레임 전부를 재기록할 필요는 없다)하여도 지장은 없다. 본 실시예에서는, 예를 들면, 20Hz 즉 1초 동안에 20 프레임의 동화상 데이터를 기록할 수 있는 주파수로 기록을 행할 수도 있고, 60 프레임의 주파수로서 20/60=1/3의 데이터를 MPU(10)로부터 X 드라이버 IC(24)에 송출하는 것만으로도 가능하다. RAM을 내장하지 않은 X 드라이버 IC를 사용하는 경우에는 60 프레임분의 데이터를 항상 재기록할 필요가 있지만, 이와 같이 동화상의 기록 주파수를 낮게(기록율을 낮게)하고, 또는 재기록되는 데이터 량을 감소함으로써, 정지 화상과는 달리 표시 데이터 RAM(160)의 내용을 상시 재기록할 필요가 있는 동화 데이터의 기록 회수가 적어져, 그 만큼 메모리 셀로서 소비되는 전력을 적게 할 수 있다.
(본 실시예에 따른 전자기기의 구체예)
다음에, 상술한 제 1 실시예에 있어서의 X 드라이버 IC(24)를 구비하는 전자기기에 관해서, 구체적으로 설명한다.
도 8은, 본 발명의 제 1 실시예에 따른 X 드라이버 IC(24)를 구비하는 전자기기로서의 휴대 전화기의 일례의 구성 요부를 도시하는 블록도이다. 또한, 도 8에 있어서 도 2와 동일 기능을 갖는 회로에 관해서는, 도 2와 동일의 부호를 사용하여 그 상세한 설명을 생략한다.
제 1 실시예에 있어서의 CPU(12)에는, 메모리(250)가 접속되어 있다. 메모리(250)는, CPU(12)에 의해서 실행되는 프로그램이 기억된 프로그램 메모리와, 정지 화상용 메모리(14)를 포함한다. CPU(12)는 상기 프로그램 메모리에 기억된 프로그램에 따라서, 액정 패널(22)에 정지 화상 또는 동화상을 표시시키기 위해서 X 드라이버 IC(24)에 대하여, 정지 화상 데이터 또는 동화상 데이터를 전송시킨다. 즉, CPU(12)는, 액정 패널(22)에 정지 화상을 표시시키기 위한 정지 화상 데이터 를 X 드라이버 IC(24)에 대하여 전송함과 동시에, 액정 패널(22)에 동화상을 표시시키기 위한 동화상 데이터의 생성과 전송을 DPS(16)에 대하여 지시를 행한다. 따라서, 정지 화상 데이터와 동화상 데이터는, 다른 계통으로 X 드라이버 IC(24)에 대하여 전송되도록 되어 있다.
이로 인해, CPU(12)는, 적어도 동화상 영역 설정부(252), 동화상 데이터 기록부(254), 정지 화상 영역 설정부(256), 정지 화상 데이터 기록부(258)를 포함한다.
동화상 영역 설정부(252)는, X 드라이버 IC(24)의 표시 데이터 RAM(160)에기억되는 표시 데이터에 근거하여, 액정 패널(22)에 화상이 표시되는 표시 영역의 임의의 위치에 스타트 어드레스(SA)와 엔드 어드레스(EA)에 의해서 특정되는 동화상 영역을 설정한다. 상기 동화상 영역은, 예를 들면, 액정 패널(22)의 표시 영역의 매트릭스 형상의 각 화소를 각각 어드레스로 정의한 경우, 스타트 어드레스(SA)와 엔드 어드레스(EA)를 연결하는 대각선에 의해서 특정되는 직사각형 영역으로 할 수 있다.
동화상 데이터 기록부(254)는, DSP(16)에 대하여, 동화상 영역 설정부(252)에 의해서 설정된 동화상 영역에 동화상 데이터의 기록 지시를 행한다. DSP(16)는, CPU(12)의 동화상 영역 설정부(252)에 의해서 설정된 동화상 영역에 동화상 정보가 표시되도록 생성한 동화상용 메모리(18)에 기억된 동화상 데이터를 X 드라이버 IC(24)에 전송하고, 설정된 동화상 영역에 대응한 표시 데이터 RAM(160)의 기억 영역에 기록한다.
정지 화상 영역 설정부(256)는, X 드라이버 IC(24)의 표시 데이터 RAM(160)에 기억되는 표시 데이터에 근거하여, 액정 패널(22)에 화상이 표시되는 표시 영역의 임의의 위치에, 정지 화상 영역을 설정한다. 상기 정지 화상 영역은, 동화상 영역과 마찬가지로, 다른 스타트 어드레스(SA')와 엔드 어드레스(EA')에 의해서 특정되는 영역이다. 상기 정지 화상 영역에 관해서도, 예를 들면, 액정 패널(22)의 표시 영역의 매트릭스 형상으로 배치된 각 화소를 각각 어드레스로 정의한 경우, 스타트 어드레스(SA')와 엔드 어드레스(EA')를 연결하는 대각선에 의해서 특정되는 직사각형 영역으로 할 수 있다.
정지 화상 데이터 기록부(258)는, 정지 화상 영역 설정부(256)에 의해서 설정된 정지 화상 영역에 정지 화상 데이터를 기록한다. 보다 구체적으로는, CPU(12)는, 정지 화상 영역 설정부(256)에 의해서 설정된 정지 화상 영역에 텍스트등의 정지 화상 정보가 표시되도록 생성한 정지 화상용 메모리(14)에 기억된 정지 화상 데이터를 X 드라이버 IC(24)에 전송하고, 설정된 정지 화상 영역에 대응한 표시 데이터 RAM(160)의 기억 영역에 기록한다.
또한, 이러한 CPU(12)의 기능은, 그의 모두를 하드웨어에 의해 실현하여도 되고, 그 모두를 프로그램에 의해 실현하여도 된다. 혹은, 하드웨어와 프로그램의 양쪽에 의해 실현하여도 된다.
도 9는, 이러한 CPU(12)의 기능에 의해서 실현된 전자기기로서의 휴대 전화기의 표시부의 일례를 도시한 것이다.
여기서는, 예를 들면, 휴대 전화기(30)의 유저가 인터넷 상의 컨텐츠 서버에 액세스하고, 영화 정보를 제공하는 컨텐츠를 표시시킨 경우를 도시하고 있다.
유저는, 조작 입력부(38)로서의 키를 조작하여, 인터넷을 통해 소정의 컨텐츠 서버에 액세스함으로써, 컨텐츠 데이터를 수신한다. 상기 컨텐츠 데이터는, 동화상 및 정지 화상이 혼재하고, 각각 동화상 정보 및 정지 화상 정보에 화상 사이즈가 포함되고 있는 것으로 한다. 동화상 정보 및 정지 화상 정보에 화상 사이즈에 관한 정보가 포함되고 있지 않을 때는, 액정 패널(22)의 표시 영역 모두를 표시해야 할 화상 사이즈로 한다.
제 1 실시예에 있어서의 휴대 전화기(30)는, 수신한 컨텐츠 데이터에 포함되는 동화상 정보 또는 정지 화상 정보로부터 화상 사이즈를 검출하고, 동화상 표시 영역 또는 정지 화상(또는 텍스트) 표시 영역을 설정하게 되어 있다. 여기서는, 도 9에 도시하는 바와 같이, 휴대 전화기(30)의 표시부인 액정 패널(22)의 표시 영역의 하측 부분에 정지 화상 표시 영역(260), 상측 부분에 동화상 표시 영역(260)이 설정되어 있는 경우를 도시하고 있다.
정지 화상 표시 영역(260)에는, 액세스한 컨텐츠 서버에 의해서 제공되는 각종 서비스를 선택하기 위한 메뉴 화면이 표시된다. 유저는, 조작 입력부(38)의 키 조작에 의해서 커서(264)를 이동시키고, 소망의 항목을 선택함으로써, 선택한 항목에 대응하는 서비스의 제공을 받는다.
제 1 실시예에 있어서의 전자기기에서는, 정지 화상 영역(260)에 표시된 메뉴 화면의 각 항목에 대응한 화상을, 액정 패널(22)의 소정의 위치에 표시시킬 수 있게 되어 있다.
예를 들면, 「1. 스토리」를 선택한 경우, 텍스트 문자로 이루어지는 영화의 스토리 정보를 컨텐츠 서버로부터 취득하여, 액정 패널(22)의 소정의 위치에 표시시킨다. 또한, 예를 들면,「4. 티켓」을 선택한 경우, 그 영화의 극장 티켓을 예약하기 위한 정보가 액정 패널(22)의 소정의 정지 화상 영역에 정지 화상으로서 표시되고, 조작 입력부(38)로부터의 정보에 근거하여 티켓 예약이 실시되도록 되어 있다. 상기 정지 화상 표시 영역은, 표시되는 정지 화상 정보에 따라서, 그의 크기, 표시 영역이 다르다. 더욱이, 예를 들면,「5. 예고편」을 선택한 경우, 컨텐츠 서버로부터 영화의 예고편 정보를 동화상 데이터로서 취득하고, 동화상 표시영역(262)에 동화상을 표시시킨다. 상기 동화상 표시 영역(262)은, 표시시키는 동화상 정보에 따라서, 그 크기, 표시 영역이 다르다.
또한, 제 1 실시예에 있어서의 전자기기에서는, 유저가 키 조작에 의해 메뉴 화면에서 선택을 행하지 않은 경우에, 컨텐츠 서버로부터 차례차례로 선전 광고를 목적으로 한 동화상이 액정 패널(22)의 소정의 위치에 표시되어지게 되어, 새로운 선전 광고 매체의 하나가 될 수 있다.
이러한 전자기기는, CPU(12)에 의해서 다음과 같은 처리를 행하는 프로그램이 실행됨으로써 실현된다.
도 10 및 도 11은, 상술한 정지 화상과 동화상이 혼재한 컨텐츠 데이터를 표시시키는 프로그램의 처리 내용의 일례이다.
CPU(12)는, 인터넷을 통해 컨텐츠 데이터에 포함되는 메뉴 정보를 취득하면, 정지 화상 영역 설정부(256)에 의해 메뉴 화면을 표시하기 위한 정지 화상 정보에 근거하여, 액정 패널(22)의 표시 영역 내에서 메뉴 표시 영역을 설정한다(스텝 S10).
계속해서, 정지 화상 설정 영역(258)에 의해, 메뉴 화면을 표시시키기 위한 메뉴 데이터(정지 화상 정보)를, 설정한 메뉴 표시 영역에 대응한 X 드라이버 IC(24)의 표시 데이터 RAM(160)의 기억 영역에 기록한다(스텝 S11). 즉, X 드라이버 IC(24)에 전송하여, 소정의 커맨드에 의해 표시 데이터 RAM(160)에 기록 제어를 행한다.
그 후, 유저에 의한 조작 입력부(38)를 거친 키 입력을 접수한다(스텝 S12).
그 결과, 유저의 조작 입력부(38)를 거친 키 입력에 의해, 메뉴 화면의 선택항목 중 「1. 스토리」가 선택되었을 때(스텝 S13:Y), 선택 항목 「1」이 선택된 취지를 컨텐츠 서버에 통지하여, 이것에 대응한 컨텐츠 데이터(스토리 정보)를 취득한다. 상기 컨텐츠 데이터(스토리 정보)는, 예를 들면, 선택되어 있는 영화의 스토리의 내용을 표시하기 위한 정지 화상 정보이다.
정지 화상 영역 설정부(256)는, 취득한 컨텐츠 데이터(스토리 정보)에 포함되고, 스토리를 표시하는 텍스트 화면을 표시하기 위한 정지 화상 정보에 근거하여, 액정 패널(22)의 표시 영역 내에서 스토리 표시 영역을 설정한다(스텝 S14).
계속해서, 정지 화상 데이터 기록부(258)에 의해, 선택된 영화의 스토리 내용을 표시시키기 위한 스토리 정보(정지 화상 정보)를, 설정한 스토리 표시 영역에 대응한 X 드라이버 IC(24)의 표시 데이터 RAM(160)의 기억 영역에 기록한다(스텝 S15). 즉, X 드라이버 IC(24)에 전송하여, 소정의 커맨드에 의해 표시 데이터 RAM(160)에 기록하여 제어를 행한다.
한편, 스텝(S13)에서, 유저의 조작 입력부(38)를 거친 키 입력에 의해, 메뉴 화면의 선택 항목 중「2. 캐스트 소개」가 선택되었을 때(스텝 S13: N, 스텝 S16: Y), 선택 항목 「2」이 선택된 취지를 컨텐츠 서버에 통지하여, 이것에 대응한 컨텐츠 데이터(캐스트 소개 정보)를 취득한다. 상기 컨텐츠 데이터(캐스트 소개 정보)는, 예를 들면, 선택되어 있는 영화의 캐스트 소개의 내용을 표시하기 위한 정지 화상 정보이다.
정지 화상 영역 설정부(256)는, 취득한 컨텐츠 데이터(캐스트 소개 정보)에포함되고, 캐스트 소개를 표시하는 텍스트 화면을 표시하기 위한 정지 화상 정보에 근거하여, 액정 패널(22)의 표시 영역 내에서 캐스트 소개 표시 영역을 설정한다(스텝 S17).
계속해서, 정지 화상 데이터 기록부(258)에 의해, 선택된 영화의 캐스트 소개 내용을 표시시키기 위한 캐스트 소개 정보(정지 화상 정보)를, 설정한 캐스트 소개 표시 영역에 대응한 X 드라이버 IC(24)의 표시 데이터 RAM(160)의 기억 영역에 기록한다(스텝 S18). 즉, X 드라이버 IC(24)에 전송하여, 소정의 커맨드에 의해 표시 데이터 RAM(160)에 기록 제어를 행한다.
또한, 스텝(S16)에서, 유저의 조작 입력부(38)를 거친 키 입력에 의해, 메뉴 화면의 선택 항목 중 「3. 공개 지역」이 선택되었을 때(스텝 S16: N, 스텝 S19: Y), 선택 항목 「3」이 선택된 취지를 컨텐츠 서버에 통지하여, 이것에 대응한 컨텐츠 데이터(공개 지역 정보)를 취득한다. 상기 컨텐츠 데이터(공개 지역 정보)는, 예를 들면, 선택되어 있는 영화가 공개되는 지역이나 극장 등의 공개 장소를 특정하는 내용을 표시하기 위한 정지 화상 정보이다.
정지 화상 영역 설정부(256)는, 취득한 컨텐츠 데이터(공개 지역 정보)에 포함되고, 공개 지역을 표시하는 텍스트 화면을 표시하기 위한 정지 화상 정보에 근거하여, 액정 패널(22)의 표시 영역 내에서 공개 지역 표시 영역을 설정한다(스텝 S20).
계속해서, 정지 화상 데이터 기록부(258)에 의해, 선택된 영화의 공개 지역을 표시시키기 위한 공개 지역 정보(정지 화상 정보)를, 설정한 공개 지역 표시 영역에 대응한 X 드라이버 IC(24)의 표시 데이터 RAM(160)의 기억 영역에 기록한다(스텝 S21). 즉, X 드라이버 IC(24)에 전송하여, 소정의 커맨드에 의해 표시 데이터 RAM(160)에 기록 제어를 행한다.
또한, 스텝(S19)에서, 유저의 조작 입력부(38)를 거친 키 입력에 의해, 메뉴 화면의 선택 항목 중「4. 티켓」이 선택되었을 때(스텝 S19: N, 스텝 S22: Y), 선택 항목 「4」가 선택된 취지를 컨텐츠 서버에 통지하여, 이것에 대응한 컨텐츠 데이터(티켓 정보)를 취득한다. 상기 컨텐츠 데이터(티켓 정보)는, 예를 들면, 선택되어 있는 영화의 극장 티켓을 예약하기 위한 안내를 표시하기 위한 정지 화상 정보이다.
정지 화상 영역 설정부(256)는, 취득한 컨텐츠 데이터(티켓 정보)에 포함되고, 티켓 예약 안내를 표시하는 텍스트 화면을 표시하기 위한 정지 화상 정보에 근거하여, 액정 패널(22)의 표시 영역 내에서 티켓 표시 영역을 설정한다(스텝 S23).
계속해서, 정지 화상 데이터 기록부(258)에 의해, 선택된 영화의 극장 티켓의 예약 안내를 표시시키기 위한 티켓 정보(정지 화상 정보)를, 설정한 티켓 표시 영역에 대응한 X 드라이버 IC(24)의 표시 데이터 RAM(160)의 기억 영역에 기록한다(스텝 S24). 즉, X 드라이버 IC(24)에 전송하고, 소정의 커맨드에 의해 표시 데이터 RAM(160)에 기록 제어를 행한다.
여기서, 유저가, 표시된 티켓 예약 안내에 따라서 티켓 예약을 행한 경우, 실제로는 티켓 예약에 따르는 티켓 준비나 결제를 포함하는 티켓 예약 처리가 행하여진다.
스텝(S22)에서, 유저의 조작 입력부(38)를 거친 키 입력에 의해, 메뉴 화면의 선택 항목 중 「5. 예고편」이 선택되었을 때(스텝 S22: N, 스텝 S25: Y), 선택 항목 「5」가 선택된 취지를 컨텐츠 서버에 통지하여, 이것에 대응한 컨텐츠 데이터(예고편 정보)를 취득한다. 상기 컨텐츠 데이터(예고편 정보)는, 예를 들면, 선택되어 있는 영화의 예고편의 내용을 표시하기 위한 동화상 정보이다.
동화상 영역 설정부(252)는, 취득한 컨텐츠 데이터(예고편 정보)에 포함되고, 예고편의 내용을 표시하기 위한 동화상 정보에 근거하여, 액정 패널(22)의 표시 영역 내에서 예고편 표시 영역을 설정한다(스텝 S26).
계속해서, 동화상 데이터 기록부(254)에 의해, 선택된 영화의 예고편을 표시시키기 위한 예고편 정보(동화상 정보)를, 설정한 예고편 표시 영역에 대응한 X 드라이버 IC(24)의 표시 데이터 RAM(160)의 기억 영역에 기록한다(스텝 S27). 즉, DSP(16)에 대하여, 기록해야 할 동화상 데이터의 X 드라이버 IC(24)에 대한 전송을 지시하고, 표시 데이터 RAM(160)에 기록을 행하게 한다.
스텝(S25)에서도, 유저의 조작 입력부(38)를 거친 키 입력에 의해, 메뉴 화면의 선택 항목 중 「5. 예고편」이 선택되지 않았을 때(스텝 S25: N), 인터넷을 통해 컨텐츠 서버로부터 배신되는 선전 광고를 목적으로 한 동화상 정보의 표시 처리를 행한다.
즉, 취득한 컨텐츠 데이터에 포함되는 선전 광고를 위한 동화상 정보로부터, 동화상 영역 설정부(252)에 의해, 액정 패널(22)의 표시 영역 내에서 CM 표시 영역을 설정한다(스텝 S28). 상기 CM 표시 영역은, 취득한 컨텐츠 데이터에 포함되는선전 광고를 위한 동화상 정보에 의해서 지정되어 있는 영역이어도 되고, 유저에 의해서 지정된 영역이어도 된다.
계속해서, 동화상 데이터 기록부(254)에 의해, 취득한 선전 광고를 위한 CM 정보(동화상 정보)를, 설정한 CM 표시 영역에 대응한 X 드라이버 IC(24)의 표시 데이터 RAM(160)의 기억 영역에 기록한다(스텝 S29). 즉, DSP(16)에 대하여, 기록 해야 할 동화상 데이터의 X 드라이버 IC(24)에 대한 전송을 지시하여, 표시 데이터 RAM(160)에 기록을 행하게 한다.
스텝(S15), 스텝(S18), 스텝(S21), 스텝(S24), 스텝(S27) 혹은 스텝(S29)에서, 정지 화상 데이터 또는 동화상 데이터가 표시 데이터 RAM(160)에 기록되면, X 드라이버 IC(24) 등으로 액정 패널(22)을 포함하는 표시부를 표시 구동하여, 정지 화상 및 동화상이 혼재한 컨텐츠가 표시된다.
그 후, 상기 컨텐츠 서비스를 종료했을 때는(스텝 S30:Y), 일련의 표시 처리를 종료한다(엔드). 컨텐츠 서비스를 종료하지 않을 때(스텝 S30: N), 다시 스텝 (S10)으로 되돌아가서 메뉴 표시를 행한다.
<제 2 실시예>
본 발명의 제 1 실시예에 따른 X 드라이버 IC(24)는, 표시 데이터 RAM(160)을 3 포트의 메모리 셀로 구성함으로써, 정지 화상 데이터 및 동화상 데이터의 다른 계통에 의한 기록을 가능하게 하고 있었지만, 이것에 한정되는 것이 아니다.
도 12는, 본 발명의 제 2 실시예에 따른 X 드라이버 IC(300)의 일부의 블록도이다. 또한, 도 12에 있어서 도 4와 동일 기능을 갖는 회로에 관해서는, 도 4와동일의 부호를 사용하여 그 상세한 설명을 생략한다. 또한, 도 12에서 생략되어 있는 회로는, 도 4의 회로와 동일하다.
도 12에 도시하는 X 드라이버 IC(300)가 도 4에 도시하는 X 드라이버 IC(24)와 상위하는 점은, 우선 제 1, 제 2 표시 데이터 RAM(310, 320)를 설치한 점이다. 제 1 표시 데이터 RAM(310)에는 정지 화상 데이터가 기억되고, 제 2 표시 데이터 RAM(320)에는 동화상 데이터가 기억된다. 또한, 제 1, 제 2 RAM(310, 320)은, 도 6에 도시하는 제 2 워드선(W2)과, 제 2 비트선 쌍(B2,/B2)과, 제 2 컬럼 스위치(SW2)와, 제 2 컬럼 어드레스 디코더(144A)와, 제 2 페이지 어드레스 디코더(154A)는 불필요하고, 종래 구성의 메모리 셀을 사용할 수 있다.
도 13은, 제 1 표시 데이터 RAM(310)의 정지 화상 표시 영역(310), 제 2 표시 데이터 RAM(320)의 동화상 기억 영역(320A), 액정 패널(22)의 동화상 표시 영역(22A) 및 정지 화상 표시 영역(22B)의 관계를 도시하고 있다.
제 1, 제 2 표시 데이터 RAM(310, 320)은 액정 패널(22)의 1 화면의 모든 화소와 대응하는 기억 영역을 갖는다. 이것에 의해, 도 13에 도시하는 정지 화상 기억 영역(310A) 및 동화상 기억 영역(320A)은 임의로 변경 가능하게 된다. 또한, 도 13에서는 설명의 편의상, 제 1, 제 2 표시 데이터 RAM(310, 320)의 각 메모리 공간과, 액정 패널(22)의 표시 공간을 동일 크기로 도시하고 있다.
예를 들면, 1초 동안에 20매의 프레임율로서 제 2 표시 데이터 RAM(320)의 동화상 기억 영역(320A)에 데이터가 기록되고, 예를 들면, 1초 동안에 60매의 프레임율로서 데이터가 판독되어 액정 패널(22)의 동화상 표시 영역(22A)에 표시된다.한편, 예를 들면, 1초 동안에 90매의 프레임율로서 제 1 표시 데이터 RAM(310)의 정지 화상 기억 영역(310A)에 데이터가 기록되고, 예를 들면, 1초 동안에 60매의 프레임율로서 데이터가 판독되어 액정 패널(22)의 정지 화상 표시 영역(22B)에 표시된다.
이와 같이, 제 2 실시예에서는 제 1 실시예와는 달리 제 1, 제 2 표시 데이터 RAM(310, 320)을 설치하고 있다. 이로 인해, 제 1 표시 데이터 RAM(310)에 대응시켜, 제 1 컬럼 어드레스 제어 회로(142), 제 1 I/O 버퍼(312), 제 1 페이지 어드레스 제어 회로(152) 및 제 1 표시 어드레스 제어 회로(330)를 설치하고 있다. 마찬가지로, 제 2 표시 데이터 RAM(320)에 대응시켜, 제 2 컬럼 어드레스 제어 회로(144), 제 2 I/O 버퍼(322), 제 1 페이지 어드레스 제어 회로(154) 및 제 2 표시 어드레스 제어 회로(340)를 설치하고 있다.
또한, 제 1, 제 2 표시 데이터 RAM(310, 320)으로부터의 표시 데이터를, MPU계 제어 회로(130)로부터의 출력에 근거하여 선택하여 PWM 디코더회로(180)에 출력하는 셀렉터(350)를 설치하고 있다.
본 발명의 제 2 실시예에 있어서도, 정지 화상, 동화상은 제 1, 제 2 버스 라인(110, 120)에 의해 다른 계통으로 전송된다. 또한, 제 1 RAM(310), 제 2 RAM(320)에 데이터를 기록하기 위한 컬럼 및 페이지 어드레스도, 정지 화상과 동화상으로 다른 계통으로 지정된다. 이 때문에, 동화상 데이터를 제 2 RAM(320)에 재기록하면서, 동시에 정지 화상 데이터를 제 1 RAM(310)에서 재기록할 수 있어, 동화상 데이터의 기록의 종료를 대기하여 정지 화상 데이터를 기록할 필요가 없다.
또한, 본 발명은 상술한 실시예에 한정되는 것이 아니라, 본 발명의 요지의 범위 내에서 여러가지의 변형 실시가 가능하다.
또한, 본 발명에서는, 영화 정보를 제공하는 컨텐츠 서비스를 받는 전자기기에 관해서 설명하였지만, 이것에 한정되는 것이 아니다.

Claims (19)

  1. 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하는 RAM 내장 드라이버로서,
    각각 상기 정지 화상 데이터 및 동화상 데이터를 전송하기 위한 제 1 및 제 2 버스 라인과,
    상기 제 1 및 제 2 버스 라인을 통해 전송된 상기 정지 화상 데이터 및 동화상 데이터를 기억하는 RAM과,
    소정의 커맨드에 근거하여, 상기 RAM에 대하여, 상기 제 1 또는 제 2 버스 라인을 통해 각각 별개로 전송된 상기 정지 화상 데이터 또는 동화상 데이터의 기록 또는 판독 제어하는 제 1 제어 회로와,
    상기 제 1 제어 회로와는 독립하여, 상기 RAM에 기억된 상기 정지 화상 데이터 또는 동화상 데이터를 표시 데이터로서 판독 제어하고, 상기 표시부를 표시 구동하는 제 2 제어 회로를 포함하여,
    상기 RAM이, 상기 정지 화상 데이터 및 상기 동화상 데이터 모두 기록 가능한 메모리 셀을 갖는 것을 특징으로 하는 RAM 내장 드라이버.
  2. 제 1 항에 있어서,
    상기 RAM은, 상기 제 1 버스 라인을 통해 상기 정지 화상 데이터의 기록이 행하여지는 제 1 포트와, 상기 제 2 버스 라인을 통해 상기 동화상 데이터의 기록이 행하여지는 제 2 포트와, 상기 표시 데이터를 판독하기 위한 제 3 포트를 갖는 메모리 셀을 포함하는 것을 특징으로 하는 RAM 내장 드라이버.
  3. 외부 MPU로부터의 커맨드, 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하는 RAM 내장 드라이버로서,
    상기 외부 MPU로부터의 상기 정지 화상 데이터를 전송하는 제 1 버스 라인과,
    상기 외부 MPU로부터의 상기 동화상 데이터를 전송하는 제 2 버스 라인과,
    상기 정지 화상 데이터 및 상기 동화상 데이터를 기억하는 RAM과,
    상기 정지 화상 데이터를 기록하기 위한 상기 RAM의 컬럼 어드레스를 지정하는 제 1 컬럼 어드레스 제어 회로와,
    상기 동화상 데이터를 기록하기 위한 상기 RAM의 컬럼 어드레스를 지정하는 제 2 컬럼 어드레스 제어 회로와,
    상기 정지 화상 데이터를 기록하기 위한 상기 RAM의 페이지 어드레스를 지정하는 제 1 페이지 어드레스 제어 회로와,
    상기 동화상 데이터를 기록하기 위한 상기 RAM의 페이지 어드레스를 지정하는 제 2 페이지 어드레스 제어 회로와,
    상기 외부 MPU로부터의 상기 커맨드에 근거하여, 상기 제 1, 제 2 컬럼 어드레스 제어 회로 및 상기 제 1, 제 2 페이지 어드레스 제어 회로를 제어하는 MPU계 제어 회로와,
    상기 RAM에 기억된 상기 정지 화상 데이터 및 상기 동화상 데이터를, 표시 데이터로서 판독 제어하는 표시 어드레스 제어 회로와,
    상기 MPU계 제어 회로와는 독립하여, 상기 표시 어드레스 제어 회로를 제어하는 드라이버계 제어 회로를 갖는 것을 특징으로 하는 RAM 내장 드라이버.
  4. 제 3 항에 있어서,
    상기 RAM의 메모리 셀에 접속된 제 1 한 쌍의 비트선과,
    상기 RAM의 메모리 셀에 접속된 제 2 한 쌍의 비트선과,
    상기 제 1 컬럼 어드레스 제어 회로에 제어되어 상기 제 1 한 쌍의 비트선과 상기 제 1 버스 라인을 접속하는 제 1 컬럼 스위치와,
    상기 제 2 컬럼 어드레스 제어 회로에 제어되어 상기 제 2 한 쌍의 비트선과 상기 제 2 버스 라인을 접속하는 제 2 컬럼 스위치와,
    상기 메모리 셀 내의 메모리 소자와 상기 제 1 한 쌍의 비트선과의 사이에 설치된 제 1 스위치의 제어 단자에, 상기 제 1 페이지 어드레스 제어 회로로부터의 신호를 전송하는 제 1 워드선과,
    상기 메모리 소자와 상기 제 2 한 쌍의 비트선과의 사이에 설치된 제 2 스위치의 제어 단자에, 상기 제 2 페이지 어드레스 제어 회로로부터의 신호를 전송하는 제 2 워드선을 갖는 것을 특징으로 하는 RAM 내장 드라이버.
  5. 제 4 항에 있어서,
    상기 RAM은, 상기 제 1 버스 라인을 경유한 상기 정지 화상 데이터를 기억하는 제 1 RAM과, 상기 제 2 버스 라인을 경유한 상기 동화상 데이터를 기억하는 제2 RAM을 갖고,
    상기 표시 어드레스 제어 회로는, 상기 제 1 RAM으로부터의 정지 화상 데이터를 표시 데이터로서 판독 제어하는 제 1 표시 어드레스 제어 회로와, 상기 제 2 RAM으로부터의 동화상 데이터를 표시 데이터로서 판독 제어하는 제 2 표시 어드레스 제어 회로를 갖고,
    상기 제 1 RAM은, 상기 제 1 컬럼 어드레스 제어 회로 및 상기 제 1 페이지 어드레스 제어 회로에 의해 기록 어드레스가 제어되고,
    상기 제 2 RAM은, 상기 제 2 컬럼 어드레스 제어 회로 및 상기 제 2 페이지 어드레스 제어 회로에 의해 기록 어드레스가 제어되는 것을 특징으로 하는 RAM 내장 드라이버.
  6. 제 3 항에 있어서,
    상기 제 1 컬럼 어드레스 제어 회로는, 상기 MPU계 제어 회로로부터의 신호에 근거하여, 상기 RAM의 판독 컬럼 어드레스를 지정하고,
    상기 제 1 페이지 어드레스 제어 회로는, 상기 MPU계 제어 회로로부터의 신호에 근거하여, 상기 RAM의 판독 페이지 어드레스를 지정하는 것을 특징으로 하는 RAM 내장 드라이버.
  7. 제 4 항에 있어서,
    상기 제 1 컬럼 어드레스 제어 회로는, 상기 MPU계 제어 회로로부터의 신호에 근거하여, 상기 RAM의 판독 컬럼 어드레스를 지정하고,
    상기 제 1 페이지 어드레스 제어 회로는, 상기 MPU계 제어 회로로부터의 신호에 근거하여, 상기 RAM의 판독 페이지 어드레스를 지정하는 것을 특징으로 하는 RAM 내장 드라이버.
  8. 제 5 항에 있어서,
    상기 제 1 컬럼 어드레스 제어 회로는, 상기 MPU계 제어 회로로부터의 신호에 근거하여, 상기 RAM의 판독 컬럼 어드레스를 지정하고,
    상기 제 1 페이지 어드레스 제어 회로는, 상기 MPU계 제어 회로로부터의 신호에 근거하여, 상기 RAM의 판독 페이지 어드레스를 지정하는 것을 특징으로 하는 RAM 내장 드라이버.
  9. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 1 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  10. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 2 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  11. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 3 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  12. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 4 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  13. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 5 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  14. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 6 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  15. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 7 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  16. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 제 8 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  17. 제 9 항 내지 제 16 항 중 어느 한 항에 따른 표시 유닛과,
    상기 표시 유닛에 상기 커맨드, 상기 정지 화상 데이터 및 상기 동화상 데이터를 공급하는 MPU를 갖는 것을 특징으로 하는 전자기기.
  18. 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하여 화상을 표시시키는 전자기기로서,
    제 1 항 내지 제 8 항 중 어느 한 항에 기재된 RAM 내장 드라이버와,
    상기 RAM 내장 드라이버의 RAM에 기억된 화상 데이터에 근거하여 화상이 표시되는 상기 표시부의 표시 영역에 대하여, 정지 화상 영역을 설정하는 수단과,
    상기 정지 화상 영역에 대응한 상기 RAM의 기억 영역에 상기 정지 화상 데이터를 기록하는 수단과,
    상기 표시 영역에 대하여 동화상 영역을 설정하는 수단과,
    상기 동화상 영역에 대응한 상기 RAM의 기억 영역에 상기 동화상 데이터를 기록하는 수단을 포함하는 것을 특징으로 하는 전자기기.
  19. 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하여 화상을 표시시키는 전자기기로서,
    제 1 항 내지 제 8 중 어느 한 항에 기재된 RAM 내장 드라이버와,
    상기 RAM 내장 드라이버의 RAM에 기억된 화상 데이터에 근거하여 화상이 표시되는 상기 표시부의 표시 영역에 대하여, 정지 화상 영역을 설정하는 수단과,
    상기 정지 화상 영역에 대응한 상기 RAM의 기억 영역에 상기 정지 화상 데이터를 기록하는 수단과,
    상기 정지 화상 영역에 대하여 임의의 동화상 영역을 설정하는 수단과,
    상기 동화상 영역에 대응한 상기 RAM의 기억 영역에 상기 동화상 데이터를 기록하는 수단을 포함하는 것을 특징으로 하는 전자기기.
KR10-2001-7009484A 1999-11-29 2000-11-29 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기 KR100454993B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00338146 1999-11-29
JP33814699 1999-11-29
JPJP-P-2000-00211080 2000-07-12
JP2000211080A JP3659139B2 (ja) 1999-11-29 2000-07-12 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器

Publications (2)

Publication Number Publication Date
KR20020018995A KR20020018995A (ko) 2002-03-09
KR100454993B1 true KR100454993B1 (ko) 2004-11-06

Family

ID=26576018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7009484A KR100454993B1 (ko) 1999-11-29 2000-11-29 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기

Country Status (7)

Country Link
US (1) US7034792B2 (ko)
EP (1) EP1164571A4 (ko)
JP (1) JP3659139B2 (ko)
KR (1) KR100454993B1 (ko)
CN (1) CN1182511C (ko)
TW (1) TW522366B (ko)
WO (1) WO2001041120A1 (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4177525B2 (ja) * 1999-07-23 2008-11-05 京セラ株式会社 携帯電話機
JP4058888B2 (ja) * 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
US7176870B2 (en) * 2001-12-27 2007-02-13 Renesas Technology Corp. Display drive control circuit
JP3578141B2 (ja) * 2001-02-22 2004-10-20 セイコーエプソン株式会社 表示ドライバ、表示ユニット及び電子機器
JP3749147B2 (ja) * 2001-07-27 2006-02-22 シャープ株式会社 表示装置
JP2006330754A (ja) * 2001-12-27 2006-12-07 Renesas Technology Corp 表示システムおよびこの表示システムを用いた携帯電話装置
JP2003263140A (ja) * 2001-12-27 2003-09-19 Hitachi Ltd 表示駆動制御回路
JP4142701B2 (ja) * 2001-12-27 2008-09-03 株式会社ルネサステクノロジ 静止画像変更方法と表示駆動制御システムおよびこの技術を用いた携帯電話機
JP3826159B2 (ja) * 2001-12-27 2006-09-27 株式会社ルネサステクノロジ 表示駆動制御回路
JPWO2003056541A1 (ja) * 2001-12-27 2005-05-12 株式会社ルネサステクノロジ 表示駆動制御システム
JP2004004796A (ja) * 2002-04-25 2004-01-08 Matsushita Electric Ind Co Ltd 画像処理装置
TWI299485B (en) * 2002-08-13 2008-08-01 Tpo Displays Corp Display Control device And Display Control Method
JP3698137B2 (ja) 2002-11-26 2005-09-21 セイコーエプソン株式会社 表示ドライバ、電気光学装置及び表示ドライバの制御方法
TWI289708B (en) 2002-12-25 2007-11-11 Qualcomm Mems Technologies Inc Optical interference type color display
US7292235B2 (en) 2003-06-03 2007-11-06 Nec Electronics Corporation Controller driver and display apparatus using the same
JP4614261B2 (ja) * 2003-10-02 2011-01-19 ルネサスエレクトロニクス株式会社 コントローラドライバ，及びその動作方法
KR100992133B1 (ko) * 2003-11-26 2010-11-04 삼성전자주식회사 신호 처리 장치 및 방법
US7342705B2 (en) 2004-02-03 2008-03-11 Idc, Llc Spatial light modulator with integrated optical compensation structure
JP3786120B2 (ja) * 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US20050248586A1 (en) * 2004-05-06 2005-11-10 Atousa Soroushi Memory efficient method and apparatus for compression encoding large overlaid camera images
JP2006079013A (ja) * 2004-09-13 2006-03-23 Nec Corp 液晶表示部制御装置、方法及び液晶表示部制御装置を用いた携帯電話機
US20060132383A1 (en) * 2004-09-27 2006-06-22 Idc, Llc System and method for illuminating interferometric modulator display
US7920135B2 (en) 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
US20060066596A1 (en) * 2004-09-27 2006-03-30 Sampsell Jeffrey B System and method of transmitting video data
US7532195B2 (en) * 2004-09-27 2009-05-12 Idc, Llc Method and system for reducing power consumption in a display
US20060082580A1 (en) * 2004-10-05 2006-04-20 Raymond Chow Method and apparatus for triggering frame updates
KR100652705B1 (ko) * 2004-12-30 2006-12-01 엘지전자 주식회사 이동 통신 단말기의 영상 화질 개선 장치 및 그 방법
KR100682174B1 (ko) * 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
JP5077977B2 (ja) 2005-05-30 2012-11-21 ルネサスエレクトロニクス株式会社 液晶ディスプレイ駆動制御装置及び携帯端末システム
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7411861B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4552776B2 (ja) 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411804B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4158788B2 (ja) 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007079369A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 液晶駆動制御装置、液晶パネルモジュール及び携帯端末システム
CN100353414C (zh) * 2006-01-20 2007-12-05 西北工业大学 液晶显示驱动芯片中静态存储器的控制电路设计方法
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
US8018472B2 (en) * 2006-06-08 2011-09-13 Qualcomm Incorporated Blending multiple display layers
US20080079739A1 (en) * 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
WO2008045207A2 (en) 2006-10-06 2008-04-17 Qualcomm Mems Technologies, Inc. Light guide
KR20150014978A (ko) 2006-10-06 2015-02-09 퀄컴 엠이엠에스 테크놀로지스, 인크. 디스플레이 장치 및 디스플레이의 형성 방법
JP2008197600A (ja) 2007-02-16 2008-08-28 Renesas Technology Corp 半導体集積回路及びデータ処理システム
JPWO2008126227A1 (ja) * 2007-03-29 2010-07-22 富士通マイクロエレクトロニクス株式会社 表示制御装置、情報処理装置、および表示制御プログラム
US8102401B2 (en) 2007-04-25 2012-01-24 Atmel Corporation Display controller operating mode using multiple data buffers
US8115726B2 (en) * 2007-10-26 2012-02-14 Hewlett-Packard Development Company, L.P. Liquid crystal display image presentation
US8068710B2 (en) 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
JP5317591B2 (ja) * 2008-09-01 2013-10-16 キヤノン株式会社 撮像装置
KR102129540B1 (ko) 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2016073557A1 (en) * 2014-11-04 2016-05-12 The University Of North Carolina At Chapel Hill Minimal-latency tracking and display for matching real and virtual worlds
JP6895101B2 (ja) * 2015-12-22 2021-06-30 カシオ計算機株式会社 表示モジュール、表示装置及びその制御方法、制御プログラム
US10847104B2 (en) * 2016-03-31 2020-11-24 Kyocera Corporation Dot matrix display device and time display device
KR102642510B1 (ko) * 2019-12-26 2024-03-04 삼성디스플레이 주식회사 표시 장치, 영상 데이터 및 커맨드 데이터를 수신하는 방법, 및 영상 데이터 및 커맨드 데이터를 전송하는 방법
KR20220030344A (ko) * 2020-08-27 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199189A (ja) * 1984-10-19 1986-05-17 富士通株式会社 動画ウインドウ方式

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287485A (en) * 1988-12-22 1994-02-15 Digital Equipment Corporation Digital processing system including plural memory devices and data transfer circuitry
JP3285860B2 (ja) * 1990-11-19 2002-05-27 任天堂株式会社 モザイク画像表示装置
JPH04219791A (ja) * 1990-12-20 1992-08-10 Sony Corp 動画像のウィンドウ表示方法
JP3582082B2 (ja) 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH05257463A (ja) * 1992-03-11 1993-10-08 Nec Corp 情報処理装置
JP3096362B2 (ja) * 1992-10-26 2000-10-10 沖電気工業株式会社 シリアルアクセスメモリ
US5623624A (en) * 1993-02-01 1997-04-22 Micron Technology, Inc. Memory control architecture for high speed transfer options
US5444458A (en) * 1993-02-22 1995-08-22 Casio Computer Co., Ltd. Display data write control device
TW247359B (en) * 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
JP3419046B2 (ja) 1993-09-27 2003-06-23 セイコーエプソン株式会社 映像表示装置
US5493329A (en) * 1993-10-01 1996-02-20 Toko Kabushiki Kaisha Picture transmission system
JPH07152340A (ja) * 1993-11-30 1995-06-16 Rohm Co Ltd ディスプレイ装置
JP3562049B2 (ja) * 1995-07-21 2004-09-08 セイコーエプソン株式会社 映像表示方法および装置
DE69535818D1 (de) * 1995-09-20 2008-10-02 Hitachi Ltd Bildanzeigevorrichtung
JPH09281933A (ja) 1996-04-17 1997-10-31 Hitachi Ltd データドライバ及びこれを用いた液晶表示装置，情報処理装置
US6137466A (en) * 1997-11-03 2000-10-24 Motorola, Inc. LCD driver module and method thereof
DE69825393T2 (de) * 1997-11-19 2005-08-11 Sharp K.K. Schaltung zum simultanen Ansteuern eines Flüssigkristall-Bildschirms und eines Fernsehbildschirms
JPH11242463A (ja) * 1998-02-25 1999-09-07 Hitachi Ltd 液晶表示装置及び液晶制御回路
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
GB9907849D0 (en) * 1999-04-06 1999-06-02 Densitron Europ Limited LCD control circuitry
JP4378015B2 (ja) * 2000-02-28 2009-12-02 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・チップ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199189A (ja) * 1984-10-19 1986-05-17 富士通株式会社 動画ウインドウ方式

Also Published As

Publication number Publication date
JP2001222276A (ja) 2001-08-17
TW522366B (en) 2003-03-01
US7034792B2 (en) 2006-04-25
EP1164571A1 (en) 2001-12-19
CN1182511C (zh) 2004-12-29
CN1345439A (zh) 2002-04-17
WO2001041120A1 (fr) 2001-06-07
EP1164571A4 (en) 2004-03-03
US20020018058A1 (en) 2002-02-14
JP3659139B2 (ja) 2005-06-15
KR20020018995A (ko) 2002-03-09

Similar Documents

Publication Publication Date Title
KR100454993B1 (ko) 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기
KR100443324B1 (ko) 표시 드라이버, 표시 유닛, 표시 패널 및 전자기기
JP3485229B2 (ja) 表示装置
US7061459B2 (en) Display controller, display unit and electronic apparatus
KR100454994B1 (ko) 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자 기기
JP4127510B2 (ja) 表示制御装置および電子機器
US8421791B2 (en) Liquid crystal display device
JP3674488B2 (ja) 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
US6340959B1 (en) Display control circuit
JPH09329807A (ja) 液晶表示装置
US20030112257A1 (en) Display driving circuits, electrooptic apparatuses, electronic apparatuses, and display driving methods
EP1522985A2 (en) System and method for driving a display panel of mobile terminal
JP3944748B2 (ja) Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP4048749B2 (ja) Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器
EP1599860B1 (en) Control method and device for a display device
JP2002311922A (ja) 液晶表示装置、画像表示応用機器、液晶表示方法、およびプログラム
JP2008040379A (ja) 駆動装置および電気光学装置
JPH11212530A (ja) 表示制御回路
JP2008003135A (ja) 電気光学装置、表示データ処理回路、処理方法および電子機器
JP2009080494A (ja) 携帯通信端末

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 12