KR100454994B1 - 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자 기기 - Google Patents

램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자 기기 Download PDF

Info

Publication number
KR100454994B1
KR100454994B1 KR10-2001-7009599A KR20017009599A KR100454994B1 KR 100454994 B1 KR100454994 B1 KR 100454994B1 KR 20017009599 A KR20017009599 A KR 20017009599A KR 100454994 B1 KR100454994 B1 KR 100454994B1
Authority
KR
South Korea
Prior art keywords
data
ram
image data
driver
display
Prior art date
Application number
KR10-2001-7009599A
Other languages
English (en)
Other versions
KR20020018996A (ko
Inventor
다무라쓰요시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020018996A publication Critical patent/KR20020018996A/ko
Application granted granted Critical
Publication of KR100454994B1 publication Critical patent/KR100454994B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/16—Solid state audio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724—User interfaces specially adapted for cordless or mobile telephones
    • H04M1/72403—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality
    • H04M1/7243—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality with interactive means for internal management of messages
    • H04M1/72439—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality with interactive means for internal management of messages for image or video messaging
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)

Abstract

저소비 전력으로, RAM에의 동화상의 데이터의 기록과 동시에 정지 화상 데이터를 기록할 수 있는 RAM 내장 드라이버를 제공하는 것이 목적이다. RAM 내장 X 드라이버 IC(420)는, MPU(400)로부터 정지 화상 데이터란(와는) 다른 계통으로 LVDS 규격에 의한 고속 직렬 전송로를 통해 동화상 데이터를 수신한다. LVDS 수신 회로는, MPU(400)로부터 고속 직렬 전송로 상의 전송 데이터가 유효일 때에 액티브하게 되는 데이터 유효 신호(DV)에 근거하여, 차동 입력 리시버를 동작시켜 정상 전류의 소비를 억제한다. 다른 계통으로 수신된 정지 화상 데이터, 동화상 데이터는, 각각 제 1, 제 2 버스 라인(110),(112)을 통해, RAM(160)에 기록된다. RAM에 기억된 정지 화상 데이터 및 동화상 데이터는, 표시 어드레스 제어 회로(156)에 의해 표시 데이터로서 판독하여 제어된다.

Description

램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기{Driver with built-in RAM, display unit with the driver, and electronic device}
최근의 통신 기술, 실장 기술 등의 발달에 의해, 휴대형의 전자기기의 표시부에, 숫자나 문자와 같은 캐릭터 문자 뿐만 아니라, 정지 화상이나 동화상 등의 유저에게 있어서 정보성이 높은 각종 데이터를 표시할 수 있게 되었다.
이러한 전자기기에 표시되는 데이터에 관해서는, 여러가지의 데이터 형식이 제안되어 있다. 예를 들면 휴대 전화기를 예로 들면, MPEG(Moving Picture Experts Group)의 규격에 의해 압축하여 부호화된 화상 데이터를 수신 또는 송신하는 기술이 제안되어 있다.
이 경우, 휴대 전화기의 표시부에는, 예를 들면 도 3에 도시하는 액정 패널(22)에는, 수신된 동화상이 동화상 표시 영역(22A)에 표시된다. 한편, 액정 패널(22)의 정지 화상 표시 영역(22B)에는, 예를 들면 그 동화상에 관한 설명, 조작 정보 등의 정지 화상이 표시된다.
동화상 표시 영역(22A)에 동화상을 표시하기 위해서는, 액정 드라이버 내의RAM의 기억 영역 중, 동화상 표시 영역(22A)과 대응하는 동화상 기억 영역에서, 주기적으로, 더구나 거의 리얼타임으로 동화상 데이터를 재기록할 필요가 있다.
한편, 정지 화상 표시 영역(22B)에 표시되는 정지 화상은, 휴대 전화기의 키 조작 시 등에 따라서 변경되고, RAM의 기억 영역 중, 정지 화상 표시 영역(22B)과 대응하는 정지 화상 기억 영역의 정지 화상 데이터를 재기록할 필요가 생긴다.
그러나, RAM의 정지 화상 기억 영역에서 정지 화상 데이터를 재기록하는 데에는, 주기적으로 동화상 데이터가 전송되는 버스 라인을 사용하여, 1 화면의 동화상 데이터와 다음 1 화면의 동화상 데이터를 전송하는 동안의 빈틈을 이용할 수밖에 없다.
이와 같이, 동화상 데이터의 화면 사이의 한정된 시간내에 정지 화상 데이터를 전송하는 것은, 동화상 데이터 및 정지 화상 데이터를 표시 유닛에 공급하는 MPU의 동작 시간을 구속하고, 표시 유닛 이외의 회로도 제어하는 MPU의 동작상의 시간적 제약 등이 커진다.
또한 금후, 표시 영역의 확대, 계조 수의 증가에 의해, 표시부에 표시되는 동화상은, 점점더 정보성을 높이어, 유저에게 있어서 보기 쉽고, 또한 유용한 정보를 얻게 될 것으로 예상된다. 따라서, 상술한 동화상 데이터의 데이터 전송량은, 점점 더 증가하게 되지만, 이것은 MPU의 동작 시간의 제약이 보다 엄격해지는 것을 의미한다. 이 때문에, 동화상 데이터를 가능한 한 고속으로 전송할 수 있는 것이 바람직하다. 한편으로, 이러한 정보성이 높은 정보의 표시에 적합한 휴대 전화기로 대표되는 휴대형의 정보 단말에서는, 저소비 전력화가 필수가 된다.
본 발명은, 1 화면 내에 정지 화상 및 동화상을 표시 구동하는 RAM 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기에 관한 것이다.
도 1은, 본 발명이 적용되는 전자기기의 개략 블록도.
도 2는, 도 1의 전자기기의 일례인 휴대 전화기의 개략 블록도.
도 3은, 도 1에 도시하는 액정 패널의 표시예와는 다른 표시예를 도시하는 개략 설명도.
도 4는, 도 1에 도시하는 X 드라이버 IC의 개략 블록도.
도 5는, 도 4에 도시하는 표시 데이터 RAM 및 그 주변 회로의 개략 설명도.
도 6은, 도 5에 도시하는 표시 데이터 RAM 내의 메모리 셀의 회로도.
도 7은, 정지 화상 및 동화상의 기록 클록과 표시용 판독 클록을 도시하는파형도.
도 8은, 본 발명의 제 2 실시예에 따른 X 드라이버 IC의 개략 블록도.
도 9는, 도 8에 도시하는 제 1, 제 2 표시 데이터 RAM의 기억 영역과 액정 패널의 표시 영역과의 관계를 도시하는 개략 설명도.
도 10은, 제 3 실시예에 있어서의 X 드라이버 IC를 구비하는 전자기기의 개략 블록도.
도 11a, 도 11b는, 종래의 표시 데이터 전송로의 인터페이스 부와 비교하여, LVDS 규격의 고속 직렬 전송로의 인터페이스 부를 모식적으로 도시한 설명도.
도 12는, LVDS 규격에 의한 데이터 전송에 따르는 전류 소비와, CMOS 드라이버에 의한 데이터 전송에 따르는 전류 소비와의 관계를 도시한 설명도.
도 13은, 제 3 실시예에 있어서의 전자기기에 관해서, LVDS 규격에 의한 고속 직렬 전송을 행하는 MPU와 표시 유닛과의 인터페이스 부분의 구성 요부의 개요를 도시하는 개략 블록도.
도 14는, 데이터 유효 신호 생성 회로에 의해서 생성되는 데이터 유효 신호의 생성 타이밍의 일례를 도시하는 타이밍도.
도 15는, 데이터 유효 신호 생성 회로에 의해서 생성되는 데이터 유효 신호의 생성 타이밍의 다른 예를 도시하는 타이밍도.
도 16은, 본 발명의 제 3 실시예에 따른 X 드라이버 IC의 개략 블록도.
도 17은, 제 3 실시예에 있어서의 전자기기에 관해서, IEEE1394 규격에 의한 고속 직렬 전송을 행하는 MPU와 표시 유닛의 인터페이스 부분의 구성 요부의 개요를 도시하는 개략 블록도.
도 18은, DS Link 방식에 의한 전송 타이밍의 일례를 도시하는 타이밍도.
도 19는, 제 3 실시예에 있어서의 전자기기에 관해서, USB 규격에 의한 고속 직렬 전송을 행하는 MPU와 표시 유닛의 인터페이스 부분의 구성 요부의 개요를 도시하는 개략 블록도.
본 발명은 이상과 같은 기술적 과제를 감안하여 이루어진 것으로, 목적으로 하는 점은, RAM에 대한 동화상 데이터의 재기록 타이밍과는 무관하게, 정지 화상 데이터를 재기록하는 것이 가능한 RAM 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기를 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 저소비 전력으로, 독립하여 대용량의 동화상 데이터와 정지 화상 데이터의 재기록이 가능한 RAM 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기를 제공하는 것에 있다.
상기 과제를 해결하기 위해서 본 발명은, 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하는 RAM 내장 드라이버로서, 상기 정지 화상 데이터 또는 소요의 커맨드가 입력되는 제 1 포트와, 직렬 전송로를 전송되는 직렬의 상기 동화상 데이터가 차동 신호로서 입력되는 제 2 포트와, 상기 제 2 포트로부터 입력된 상기 차동 신호를 차동 증폭하고, 병렬의 동화상 데이터를 생성하는 수신 회로와, 상기 제 1 포트를 통해 입력된 상기 정지 화상 데이터 및 상기 수신 회로에 의해서 생성된 상기 동화상 데이터를 기억하는 RAM과, 상기 소요의 커맨드에 근거하여, 상기 RAM에 대하여, 상기 제 1 또는 제 2 포트를 통해 각각 별개로 입력된 상기 정지 화상 데이터 또는 동화상 데이터의 기록 또는 판독 제어하는 제 1 제어 회로와, 상기 제 1 제어 회로와는 독립하여, 상기 RAM에 기억된 상기 정지 화상 데이터 또는 동화상 데이터를 표시 데이터로서 판독 제어하고, 상기 표시부를 표시 구동하는 제 2 제어 회로를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 정지 화상, 동화상은, 제 1, 제 2 포트를 통해 다른 계통에 의해 입력된다. 또한, 정지 화상 데이터 또는 동화상 데이터의 RAM에의 기록 제어와, 표시부에 표시 구동하기 위한 표시 데이터의 RAM으로부터의 판독 제어란, 각각 독립하여 행하여진다. 이 때문에, 동화상 데이터를 RAM에 재기록하면서, 동시에 정지 화상 데이터를 재기록할 수 있고, 동화상 데이터의 기록 종료를 기다려, 정지 화상 데이터를 기록할 필요가 없다. 더구나, 이들 정지 화상 데이터와 동화상 데이터의 기록 제어에 관계없이, 표시 데이터에 의한 표시 구동을 가능하게 한다. 또한, 제 2 포트로부터 직렬 전송로를 통해 직렬화된 동화상 데이터가 차동 신호로서 입력되도록 하였으므로, 고속의 신호 전송을 가능하게 한다. 특히, 정지 화상 데이터의 기록 타이밍에 관계없이, 표시 영역의 확대, 계조 수의 증가에 의해 대용량화한 동화상 데이터를 기록할 수 있기 때문에, 세밀한 동화상을 표시시킬 수 있다.
또한 본 발명은, 상기 차동 신호와 함께 상기 차동 신호가 유효한 지의 여부를 나타내는 데이터 유효 신호를 수신하고, 상기 데이터 유효 신호에 근거하여 적어도 상기 수신 회로의 동작의 일부를 정지하는 정지 제어 회로를 포함하는 것을 특징으로 한다.
이와 같이 직렬화된 동화상 데이터인 차동 신호가 유효한 지의 여부를 나타내는 데이터 유효 신호를, 차동 신호와 함께 수신하고, 수신 회로의 동작의 일부를 적어도 정지하여, 직렬 전송에서의 신호 송수신에 따르는 전류 소비를 최소한으로 억제하도록 하였으므로, 신호 전송 능력을 저하시키지 않고 효과적으로 대용량화하는 동화상 데이터 전송을 행할 수 있다.
또한 본 발명은, 상기 동화상 데이터의 상기 RAM에의 기록을 동기화하는 동기화 신호로서, 상기 데이터 유효 신호를 사용하는 것을 특징으로 한다.
또한 본 발명은, 상기 표시부의 1 라인 분의 동화상 데이터의 상기 RAM에의 기록을 동기화하는 동기화 신호로서, 상기 데이터 유효 신호를 사용하는 것을 특징으로 한다.
또한 본 발명은, 상기 표시부의 1 화면분의 동화상 데이터의 상기 RAM에의 기록을 동기화하는 동기화 신호로서, 상기 데이터 유효 신호를 사용하는 것을 특징으로 한다.
이렇게 함으로써, 수직 동기 신호 혹은 수평 동기 신호를 전송시키지 않고, 동화상 데이터를 에러없이 표시시킬 수 있게 된다.
또한 본 발명은, 상기 직렬 전송로는, LVDS 규격에 의한 전송로인 것을 특징으로 한다.
또한 본 발명은, 상기 직렬 전송로는, USB 규격에 의한 전송로인 것을 특징으로 한다.
또한 본 발명은, 상기 직렬 전송로는, IEEE1394 규격에 의한 전송로인 것을 특징으로 한다.
이들 규격화된 고속 직렬 전송로에 의해 동화상 데이터를 전송시킴으로써, 독립하여 대용량의 동화상 데이터와 정지 화상 데이터의 재기록을 행할 수 있는 RAM 내장 드라이버의 인터페이스 설계를 용이하게 행할 수 있게 된다.
또한 본 발명의 표시 유닛은, 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과, 상기 복수의 제 1 전극을 구동하는 제 1 항 내지 제 8 항 중 어느 한 항에 따른 RAM 내장 드라이버와, 상기 복수의 제 2 전극을 주사 구동하는)주사 구동 드라이버를 갖는 것을 특징으로 한다.
상기 표시 유닛은, 정지 화상 및 동화상의 혼합 표시를, 외부 MPU의 부담을 경감하면서 실현할 수 있다.
또한 본 발명의 전자기기는, 본 발명에 따른 표시 유닛과, 상기 표시 유닛에 상기 커맨드, 상기 정지 화상 데이터 및 상기 동화상 데이터를 공급하는 MPU를 갖는 것을 특징으로 한다.
상기 전자기기, 표시 유닛에서의 정지 화상 및 동화상의 혼합 표시 시의 MPU의 부담이 경감되므로, MPU의 가동 효율을 높일 수 있다.
이하, 본 발명의 실시예에 관해서 도면을 참조하여 설명한다.
<제 1 실시예>
이하, 본 발명의 제 1 실시예에 관해서, 도 1 내지 도 7을 참조하여 설명한다.
(전자기기의 설명)
도 1은, 본 발명이 적용되는 전자기기의 개략 블록도이다. 도 1에 있어서, 상기 전자기기는, MPU(microprocessor unit)(10)와, 표시 유닛(20)으로 구성된다. 표시 유닛(20)은, 전기 광학 소자를 갖는 매트릭스 패널 예를 들면 컬러 액정 패널(22)과, 상기의 액정 패널(22)을 구동하는 RAM 내장의 X 드라이버 IC(24)와, 주사용의 Y 드라이버 IC(26)를 갖는다.
매트릭스 패널(22)은, 전압 인가에 의해서 광학 특성이 변화하는 액정 그 밖의 전기 광학 소자를 사용한 것이면 된다. 액정 패널(22)로서는, 예를 들면 단순 매트릭스 패널로 구성할 수 있고, 이 경우, 복수의 세그먼트 전극(제 1 전극)이 형성된 제 1 기판과, 코몬 전극(제 2 전극)이 형성된 제 2 기판과의 사이에, 액정이밀봉된다. 액정 패널(22)은 박막 트랜지스터(TFT), 박막 다이오드(TFD) 등의 3단자 소자, 2단자 소자를 사용한 액티브 매트릭스 패널이어도 된다. 이들의 액티브 매트릭스 패널도, RAM 내장 X 드라이버 IC(24)에 의해 구동되는 복수의 신호 전극(제 1 전극)과, Y 드라이버 IC(26)에 의해 주사 구동되는 복수의 주사 전극(제 2 전극)을 갖는다.
액정 패널(22)에는 정지 화상과 동화상을 동시에 표시 가능하다. 이 경우, 도 1에 도시하는 바와 같이, MPU(10)에 의해서 공급된 동화상 데이터의 화상 사이즈에 의해서 결정되는 동화상 표시 영역(22A)과, 그 이외의 정지 화상 표시 영역(텍스트 데이터 표시 영역)(22B)의 각 영역이 액정 패널(22)에 설정된다.
MPU(10)로부터 표시 유닛(20)에는, 도 1에 도시하는 바와 같이, 크게 구별하고 표시 커맨드/정지 화상 데이터와, 동화상 데이터가 공급된다. 표시 커맨드로서 대표적인 것으로, 커맨드/데이터의 구별을 나타내는 신호(A0), 반전 리셋 신호 (XRES), 반전 칩 셀렉트 신호(XCS), 반전 리드 신호(XRD) 및 반전 라이트 신호(XWR) 등이 있다. 데이터(D7 내지 D0)는 8비트의 커맨드 데이터(정지 화상 및 동화상용 어드레스 데이터를 포함한다) 또는 정지 화상 데이터이고, 커맨드/데이터 식별 신호(A0)의 논리에 의해서 구별되어 있다. 동화상 데이터는 예를 들면 각 6비트의 R, G, B 신호이고, 클록 신호(CLK), 수평·수직 동기 신호(H·Vsync) 등도 공급된다.
이와 같이, 본 실시예에서는, 표시 커맨드/정지 화상 데이터를 위한 버스와, 동화상 데이터를 위한 버스가 분리되어 있다.
도 2는, 도 1의 MPU(10) 및 표시 유닛(20)을 휴대 전화기(30)에 탑재한 예를 도시하고 있다. 도 2에 도시하는 MPU(10)는, 휴대 전화기(30)의 제어를 담당하는 CPU(12)를 갖고, 상기 CPU(12)에는 정지 화상용 메모리(14), DSP(digital·signal·processor)(16)가 접속되어 있다. 또한, DSP(16)에는 동화상용 메모리(18)가 접속되어 있다.
상기 휴대 전화기(30)에는, 안테나(32)를 통해 수신된 신호를 복조하고, 혹은 안테나(32)를 통해 송신되는 신호를 변조하는 변복조 회로(34)가 설치되어 있다. 그리고, 안테나(32)로부터는, 예를 들면 MPEG(Moving Picture Experts Group)의 레이어 IV의 규격으로서 부호화된 동화상 데이터를 송수신 가능하게 되어 있다.
상기 휴대 전화기(30)에는, 예를 들면 디지털 비디오 카메라(36)를 설치할 수 있다. 상기 디지털 비디오 카메라(36)를 통해 동화상 데이터를 입력할 수 있다. 휴대 전화기(30)에서의 데이터 송수신, 디지털 비디오 카메라(36)에서의 촬영등에 필요한 조작 정보는, 조작 입력부(38)를 통해 입력된다.
MPU(10)에 설치된 CPU(12)는, 액정 패널(22)의 동화상 표시 영역(22A)에 동화상을 표시할 때에는, 그 동화상의 사이즈를 동화상 정보로부터 결정한다. 즉, 도 1에 도시하는 동화상의 스타트 어드레스(SA) 및 엔드 어드레스(EA)를 결정한다. 또한, 도 3에 도시하는 바와 같이 동화상 표시 영역(22A)과 정지 화상 표시 영역(22B)을 예를 들면 상하로 라인 분할하여도 되고, 이 경우도 마찬가지로 스타트 어드레스(SA), 엔드 어드레스(EA)가 동화상의 사이즈로부터 결정된다.
상기 동화상 표시 영역(22A)에 표시되는 동화상은, 본 실시예에서는 안테나(32) 또는 디지털 비디오 카메라(36)로부터 공급된다. 안테나(32)로부터 입력되는 신호는, 변복조 회로(34)를 통해 복조되어 DSP(16)에서 신호 처리된다. 상기 DSP(16)는 동화상 처리용 메모리(18)와 접속되고, 안테나(32), 변복조 회로(34)를 통해 입력되는 압축 데이터를 신장하고, 또한 MPEG의 레이어 IV의 규격으로 부호화되어 있는 데이터에 관해서는 디코드한다. 변복조 회로(34), 안테나(32)를 통해 송신되는 데이터는 DSP(16)에서 압축되고, MPEG의 레이어 IV의 규격으로 부호화하여 송신하는 경우에는 인코드된다. 이와 같이 DSP(16)는, MPEG의 예를 들면 레이어 IV의 디코더, 인코더로서의 기능을 가질 수 있다.
상기 DSP(16)에는 디지털 비디오 카메라(36)로부터의 신호도 입력되고, 안테나(32) 또는 디지털 비디오 카메라(36)에 의해 입력된 신호는, DSP(16)에서 RGB 신호로 처리되어 표시 유닛(20)에 공급된다.
CPU(12)는, 조작 입력부(38)로부터의 정보 등에 근거하여, 필요에 의해 정지 화상용 메모리(14)를 사용하여, 액정 패널(22)에 표시되는 정지 화상의 표시에 필요한 커맨드, 정지 화상 데이터를 표시 유닛(20)에 출력한다.
예를 들면, 동화상은 인터넷을 경유하여 배급된 영화 정보이고, 그 극장 티켓을 예약하기 위한 정보가 정지 화상으로서 표시되고, 조작 입력부(38)로부터의 정보에 근거하여 티켓 예약이 실시된다. 이 때문에, CPU(12)는 또한, 변복조 회로(34), 안테나(32)를 통해 정지 화상 정보(예를 들면 예약 정보)를 송출 제어한다. 또한 CPU(12)는, 필요에 의해, 디지털 비디오 카메라(36)로 촬영된 동화상 정보를, 변복조 회로(34), 안테나(32)를 통해 송출 제어할 수 있다.
(X 드라이버 IC의 설명)
도 4는 도 1에 도시하는 RAM 내장 X 드라이버 IC(24)의 블록도이다. 도 4에 도시하는 RAM 내장 X 드라이버 IC(24)의 입출력 회로로서, MPU 인터페이스(100)와 입출력 버퍼(102), 입력 버퍼(104)가 설치되어 있다.
MPU 인터페이스(100)에는, 반전 칩 셀렉트 신호(XCS), 커맨드/데이터의 식별 신호(A0), 반전 리드 신호(XRD), 반전 라이트 신호(XWR), 반전 리셋 신호(XRES) 등이 입력된다.
입출력 버퍼(102)에는, 예를 들면 8비트의 커맨드 또는 정지 화상 데이터(D7 내지 D0)가 입력된다. 또한, 도 4에서는 신호(D7 내지 D0)는 병렬로 입출력되는 예를 도시하고 있지만, X 드라이버 IC(24) 내의 표시 데이터 RAM(160)로부터 MPU(10)에 데이터를 판독할 필요가 없는 경우에는, 선두 비트를 식별 신호(A0)로 하고, 그것에 연속되는 신호(D7 내지 D0)를 직렬로 입출력하여도 된다. 이렇게 하면, MPU(10) 및 X 드라이버 IC(24)의 단자수를 절감할 수 있다.
입력버퍼(104)에는, 예를 들면 각 6비트의 R, G, B 신호로 이루어지는 동화상 데이터와, 클록 신호(CLK)가 입력된다. 각 6 비트의 R, G, B 신호는, 클록 신호(CLK)에 동기하여 병렬로 입출력된다.
X 드라이버 IC(24)에는, MPU 인터페이스(100) 및 입출력 버퍼(102)에 접속된 제 1 버스 라인(110)과, 입력 버퍼(104)에 접속된 제 2 버스 라인(120)이 설치되어 있다.
제 1 버스 라인(110)에는 버스 홀더(112)와 커맨드 디코더(114)가 접속되고,제 2 버스 라인(120)에는 버스 홀더(122)가 접속되어 있다. 또한, 입출력 버퍼(102)에는 스테이터스 설정 회로(116)가 접속되고, X 드라이버 IC(24)의 동작 상태가 MPU(10)에 출력되도록 되어 있다. 이 동작 상태란, 예를 들면 표시가 온 상태인 지의 여부, 화면 내의 소요의 스크롤 영역의 스크롤 모드와 같은 X 드라이버 IC(24)로 설정되어 있는 내부 상태이고, MPU(10)로부터 입력된 소요의 커맨드가 커맨드 디코더(114)로 디코드된 결과, 출력되도록 되어 있다.
제 1, 제 2 버스 라인(110, 120)은 모두, 표시 데이터 RAM(160)의 I/O 버퍼(162)에 접속되고, 표시 데이터 RAM(160)에 대하여 리드, 라이트되는 정지 화상 데이터 및 동화상 데이터가 전송된다.
X 드라이버 IC(24)에는, 상술한 표시 데이터 RAM(160), I/O 버퍼(162) 외에, MPU계 제어 회로(130), 컬럼 어드레스 제어 회로(140), 페이지 어드레스 제어 회로(150), 드라이버 시스템 제어 회로(170), PMW 디코드 회로(180) 및 액정 구동 회로(190) 등이 설치되어 있다.
MPU계 제어 회로(130)는, 커맨드 디코더(114)를 통해 입력되는 MPU(10)의 커맨드에 근거하여, 표시 데이터 RAM(160)에 대한 리드, 라이트 동작을 제어한다. 상기 MPU계 제어 회로(130)에 의해 제어되는 컬럼 어드레스 제어 회로(140) 및 페이지 어드레스 제어 회로(150)가 설치되어 있다. 본 실시예에서는, 컬럼 어드레스 제어 회로(140)는, 정지 화상 데이터의 기록 컬럼 어드레스와 정지 화상 및 동화상 데이터의 판독 컬럼 어드레스를 지정하는 제 1 컬럼 어드레스 제어 회로(142)와, 동화상 데이터의 기록 컬럼 어드레스를 지정하는 제 2 컬럼 어드레스 제어회로(144)를 갖는다. 페이지 어드레스 제어 회로(150)는, 정지 화상 데이터의 기록 페이지 어드레스와 정지 화상 및 동화상 데이터의 판독 페이지 어드레스를 지정하는 제 1 페이지 어드레스 제어 회로(152)와, 동화상 데이터의 기록 페이지 어드레스를 지정하는 제 2 페이지 어드레스 제어 회로(154)를 갖는다. 또한, 도 4에서는 도시하지 않았지만, MPU(10)로부터의 수직, 수평 동기 신호(H·Vsync)가 MPU계 제어 회로(130)에 입력된다. 수평 동기 신호(Hsync)는, 동화상 데이터의 기록 시의 노이즈 등의 오기록에 의한 표시 불균일 등을 적극적으로 억제하기 위해서, 제 2 컬럼·페이지 어드레스 제어 회로(144, 154) 내에 설치된 카운터의 셋, 리셋 에 사용된다. 또한, 수평·수직 동기 신호(H·Vsync)는, 컬럼 어드레스, 페이지 어드레스를 스타트 어드레스(SA)로 되돌리기 위해서 사용된다. 또한, 페이지 어드레스 제어 회로(150)는, 드라이버 시스템 제어 회로(170)에 의해 제어되어 1 라인마다 표시 어드레스를 지정하는 표시 어드레스 제어 회로(156)를 포함하고 있다.
드라이버 시스템 제어 회로(170)는, X 드라이버 시스템 제어 회로(172) 및 Y 드라이버 시스템 제어 회로(174)를 포함한다. 상기 드라이버 시스템 제어 회로(170)는, 발진 회로(176)로부터의 발진 출력에 근거하여 계조 제어 펄스(GCP), 극성 반전 신호(FR), 래치 펄스(LP) 등을 발생하고, MPU계 제어 회로(130)와는 독립하여, 표시 어드레스 제어 회로(156), PWM 디코드 회로(180), 전원 제어 회로(178)및 Y 드라이버 IC(26)를 제어한다.
PWM 디코드 회로(180)는 표시 데이터 RAM(160)으로부터 1 라인마다 판독되는 데이터를 래치하여, 극성 반전 주기에 따라서 계조치에 따른 펄스 폭의 신호를 출력한다. 액정 구동 회로(190)는, PWM 디코드 회로(180)로부터의 신호를, LCD 표시계의 전압에 따른 전압에 시프트시키고, 도 1에 도시하는 액정 패널(20)의 세그먼트 전극(SEG)에 공급한다.
(표시 데이터 RAM 및 그 주변 회로의 설명)
도 5는 표시 데이터 RAM(160) 및 그 주변 회로의 개략 회로도이다. 도 5에는, 제 1, 제 2 컬럼 어드레스 제어 회로(142, 144), 제 1, 제 2 페이지 어드레스 제어 회로(152, 154) 및 표시 어드레스 제어 회로(156)의 각각의 최종단에 설치된 제 1, 제 2 컬럼 어드레스 디코더(142A, 144A), 제 1 , 제 2 페이지 어드레스 디코더(152A, 154A) 및 표시 어드레스 디코더(156A)가 도시되어 있다.
도 5에는 또한, 제 1 , 제 2 행째의 메모리 셀(C10, C11…, C20, C21…)이 도시되어 있다. 그리고, 도 5에 도시하는 각 메모리 셀에는, 제 1 내지 제 3 워드선(W1 내지 W3)과, 제 1 비트선 쌍(B1,/B1)과, 제 2비트선 쌍(B2,/B2)이 접속되어 있다.
제 1 컬럼 어드레스 디코더(142A)는, 제 1 비트선 쌍(B1,/B1)에 접속된 제 1 컬럼 스위치(SW1)를 온, 오프시키는 신호를 출력한다. 제 2 컬럼 어드레스 디코더(144A)는, 제 2 비트선 쌍(B2,/B2)에 접속된 제 2 컬럼 스위치(SW2)를 온, 오프시키는 신호를 출력한다. 제 1 페이지 어드레스 디코더(152A)는 제 1 워드선 (W1)을, 제 2 페이지 어드레스 디코더(152A)는 제 2 워드선(W2)을, 표시 어드레스 디코더(156A)는 제 3 워드 라인(W3)을, 각각을 액티브로 하는 신호를 공급한다.
종래 기술과 비교하면, 본 실시예에서는, 제 2 워드선(W2)과, 제 2 비트선쌍(B2,/B2)과, 제 2 컬럼 스위치(SW2)와, 제 2 컬럼 어드레스 디코더(144A)와, 제 2 페이지 어드레스 디코더(154A)가 새롭게 설치되어 있다.
제 2 컬럼 및 페이지 어드레스 디코더(144A, 154A)는, 동화상 데이터(R, G, B)를 기록하기 위한 컬럼 및 페이지 어드레스를 지정하는 경우에만 사용되고, 이 어드레스 지정에 의해 제 2 버스 라인(120), 제 2 컬럼 스위치(SW2)를 통해, 동화상 데이터(R, G, B)가 메모리 셀에 기록된다.
제 1 컬럼 및 페이지 어드레스 디코더(142A, 152A)는, 정지 화상 데이터를 기록할 때와, 정지 화상 및 동화상 데이터를 판독할 때에, 컬럼 및 페이지 어드레스를 지정한다. 상기 어드레스 지정에 의해 제 1 버스 라인(120), 제 1 컬럼 스위치(SW1)를 통해, 표시 데이터 RAM(160)에 대하여 데이터가 리드·라이트된다.
표시 어드레스 디코더(156A)는, 제 3 워드선(W3)을 순차 1개씩 액티브로 하는 것으로, 1 라인 상의 전 메모리 셀의 데이터를 표시 데이터 출력선(OUT)에 판독하는 것이다. 상기 판독 데이터가 도 4에 도시하는 PWM 디코더 회로(180)에 공급되어 액정 구동에 공급된다.
(메모리 셀의 구성에 관해서)
도 6은 표시 데이터 RAM(160) 내의 메모리 셀(C10)을 도시하는 회로도이다. 메모리 셀(C10)은, 다른 메모리 셀과 동일의 구성을 갖는다. 상기 메모리 셀(C10)은, 2개의 CMOS 인버터(210, 202)로 구성되는 메모리 소자(200)를 갖는다. 2개의 MOS 인버터(201, 202)는, 그 입출력 끼리를 서로 접속하는 제 1 , 제 2 배선(204, 206)을 갖는다. 제 1 배선(204)과 비트선(B1)과의 사이에는 제 1 N 형 MOS 트랜지스터(210)(제 1 스위치)가 접속되고, 그 게이트는 제 1 워드선(W1)에 접속되어 있다. 마찬가지로, 제 2 배선(206)과 비트선(/B1)과의 사이에는 제 2 N 형 MOS 트랜지스터(212)(제 1 스위치)가 접속되고, 그 게이트는 제 1 워드선(W1)에 접속되어 있다.
이상의 구성에 의해, 제 1 페이지 어드레스 디코더(152A)로부터의 액티브 신호에 의해 제 1 워드선(W1)이 H가 되면, 제 1, 제 2 N 형 트랜지스터(210, 212)가 온된다. 이로써, 메모리 셀(C10)은 제 1 한 쌍의 비트선(B1,/B1)과 접속된다. 이 때, 제 1 컬럼 어드레스 디코더(142A)로부터 액티브 신호에 의해 제 1 컬럼 스위치(SW1)가 온하고 있으면, 메모리 셀(C10)에 대한 데이터의 리드·라이트가 가능해진다.
또한, 전원 공급선(VDD)과 표시 데이터 출력선(OUT)과의 사이에는 제 1, 제 2 P 형 MOS 트랜지스터(220, 222)가 접속되어 있다. 제 1 P 형 MOS 트랜지스터(220)의 게이트는 제 2 배선(206)에 접속되고, 제 2 P 형 MOS 트랜지스터(222)의 게이트는 제 3 워드선(W3)에 접속되어 있다.
메모리 셀(C10)의 데이터를 표시 데이터 출력선(OUT)에 판독하기 전에, 상기 표시 데이터 출력선(OUT)은 L에 프리챠지되어 있다. 이 프리챠지 동작 후에 제 3 워드선(W3)을 L로 하여 제 2 P 형 MOS 트랜지스터(222)를 온시킨 상태에서, 표시 데이터 출력선(OUT)의 데이터가 PWM 디코더 회로(180)에서 래치된다. 이 때, 제 2 배선(206)의 전위가 H(제 1 배선(204)의 전위가 L)이면 표시 데이터 출력선(OUT)은 L 그대로이고, 제 2 배선(206)의 전위가 L(제 1 배선(204)의 전위가 H)이면 표시데이터 출력선(OUT)은 H가 된다. 이렇게 하여, 표시 데이터 RAM(160)로부터의 표시 데이터의 판독을 1 라인 동시에 행할 수 있다.
본 실시예에서는 또한, 제 2 워드선(W2)과 제 2 비트선 쌍(B2,/B2)이 설치되어 있다. 이 때문에, 제 1 배선(204)과 비트선(B2)과의 사이에는 제 3 N 형 MOS 트랜지스터(230)(제 2 스위치)가 접속되고, 그 게이트는 제 2 워드선(W2)에 접속되어 있다. 마찬가지로, 제 2 배선(206)과 비트선(/B2) 사이에는 제 4 N 형 MOS 트랜지스터(232)(제 2 스위치)가 접속되고, 그 게이트는 제 2 워드선(W2)에 접속되어 있다.
이상의 구성에 의해, 제 2 페이지 어드레스 디코더(154A)로부터의 액티브 신호에 의해 제 2 워드선(W2)이 H가 되면, 제 3, 제 4 N 형 트랜지스터(230, 232)가 온되고, 메모리 셀(C10)은 제 2 한 쌍의 비트선(B2,/B2)과 접속된다. 이 때, 제 2 컬럼 어드레스 디코더(144A)로부터 액티브 신호에 의해 제 2 컬럼 스위치(SW2)가 온하고 있으면, 메모리 셀(C10)에 대한 동화상 데이터의 라이트가 가능해진다.
(표시 데이터 RAM에 대한 정지 화상, 동화상의 기록에 관해서)
MPU(10)는, 도 1 또는 도 3에 도시하는 동화상 표시 영역(22A)의 스타트 및 엔드 어드레스(SA, EA)와 대응하는 표시 데이터 RAM(160)의 페이지 어드레스 및 컬럼 어드레스를, 동화상 정보로부터 미리 알 수 있다. 이 때문에 MPU(10)는, 표시 데이터 RAM(160)의 에어리어 중의 동화상 표시 영역(22A)과 대응하는 에어리어의 컬럼 어드레스 및 페이지 어드레스를, 소정의 기록 주파수에 따라서 반복하여 지정하는 것이 가능해진다. 상기 동화상 표시 영역(22A)과 대응하는 에어리어의 컬럼어드레스 및 페이지 어드레스는, X 드라이버 IC(24)의 입출력 버퍼(102), MPU계 제어 회로(130)를 경유하여, 제 2 컬럼 어드레스 제어 회로(144) 및 제 2 페이지 어드레스 제어 회로(154)에 입력된다. 최종적으로, 도 5에 도시하는 제 2 컬럼 어드레스 디코더(144A) 및 제 2 페이지 어드레스 디코더(154A)를 통해, 표시 데이터 RAM(160)의 컬럼 및 페이지 어드레스가 지정된다. 동화상 데이터에 관해서, 입력버퍼(104) 및 제 2 버스 라인(120)을 경유시킴으로써, 정지 화상 데이터의 버스라인(110)과는 다른 경로로서 리얼타임으로 전송할 수 있고, 그로 인해 동화상 데이터가 리얼타임으로 재기록되어지게 된다.
한편 MPU(10)는, 표시 데이터 RAM(160)의 에어리어 중의 정지 화상 표시 영역(22A)과 대응하는 에어리어의 컬럼 어드레스 및 페이지 어드레스를 지정하여, 조작 입력부(358)로부터의 정보 입력이 있었을 때 등의 정지 화상 데이터에 변경이 생겼을 때에만, 소정의 기록 주파수로서 데이터 재기록을 실시한다.
이와 같이, 본 실시예에서는, 정지 화상과 동화상을 표시 데이터 RAM(160)에 기록함에 있어서, 어드레스 지정 및 데이터 전송을 각각 다른 루트에서 실시하고, 메모리 셀은 그들 중 어느 데이터나 기록할 수 있도록 구성되어 있다. 따라서, 정지 화상과 동화상을 동시에 페이지 단위로 다른 메모리 셀에 기록하는 것이 가능하게 되어, 어느 한쪽의 데이터 기록을 정지할 필요는 없다.
또한, 메모리 셀은 정지 화상 및 동화상 중 어느 데이터나 기록할 수 있도록 구성되어 있기 때문에, 동화상 표시 영역(22A)을 임의로 변경하는 것이 가능해진다.
여기서, 액정 패널(20)의 동화상 표시 영역(22A)에 동화상을 표시 시에는, 예를 들면 60Hz 즉 1초 동안에 60 프레임을 표시할 수 있는 도 7에 도시하는 판독 클록에 따라서, 표시 데이터 RAM(160)으로부터 표시 데이터가 판독된다.
한편, 정지 화상 데이터는, 액정 표시를 위한 구동 주파수보다 높은 예를 들면 90Hz 즉 1초 동안에 90 프레임을 표시할 수 있는 정지 화상 기록 클록에 따라서, 표시 데이터 RAM(160)에 표시 데이터가 기록된다. 이와 같이, 표시 판독율보다 높은 기록율로서 정지 화상의 재기록을 실시하고 있기 때문에, 조작 입력부(38)에서의 조작에 따른 스크롤 표시 등에 추종한 표시가 가능해진다.
이에 반해 동화상 데이터에 관해서는, 사람의 망막의 잔상 현상을 이용하는 것이므로, 휴대 전화기 등과 같이 정밀한 동화상 표시가 요구되지 않는 경우에는, 동화상의 프레임 수를 낮게(표시에 맞추어 60 프레임 전부를 재기록할 필요는 없다) 하여도 지장은 없다. 본 실시예에서는, 예를 들면 20Hz 즉 1초 동안에 20 프레임의 동화상 데이터를 기록할 수 있는 주파수로 기록을 행하는 것도 가능하고, 60 프레임의 주파수로서 20/60=1/3의 데이터를 MPU(10)로부터 X 드라이버 IC(24)에 송출하는 것만으로도 가능하다. RAM을 내장하지 않은 X 드라이버 IC를 사용하는 경우에는 60 프레임 분의 데이터를 항상 재기록할 필요가 있지만, 이와 같이 동화상의 기록 주파수를 낮게(기록율을 낮게)하고, 또는 재기록되는 데이터량을 감소 함으로써, 정지 화상과는 달리 표시 데이터 RAM(160)의 내용을 상시 재기록할 필요가 있는 동화상 데이터의 기록 회수가 적어져, 그 만큼 메모리 셀로서 소비되는 전력을 적게 할 수 있다.
<제 2 실시예>
도 8은, 본 발명의 제 2 실시예에 따른 X 드라이버 IC(300)의 일부의 블록도이다. 또한, 도 8에 있어서 도 4와 동일 기능을 갖는 회로에 관해서는, 도 4와 동일의 부호를 사용하여 그 상세한 설명을 생략한다. 또한, 도 8에서 생략되어 있는 회로는, 도 4의 회로와 동일하다.
도 8에 도시하는 X 드라이버 IC(300)가 도 4에 도시하는 X 드라이버 IC(24)와 상위한 점은, 우선 제 1, 제 2 표시 데이터 RAM(310, 320)을 설치한 점이다. 제 1 표시 데이터 RAM(310)에는 정지 화상 데이터가 기억되고, 제 2 표시 데이터 RAM(320)에는 동화상 데이터가 기억된다. 또한, 제 1, 제 2 RAM(310, 320)은, 도 6에 도시하는 제 2 워드선(W2)과, 제 2 비트선 쌍(B2,/B2)과, 제 2 컬럼 스위치(SW2)와, 제 2 컬럼 어드레스 디코더(144A)와, 제 2 페이지 어드레스 디코더(154A)는 불필요하고, 종래 구성의 메모리 셀을 사용할 수 있다.
도 9는, 제 1 표시 데이터 RAM(310)의 정지 화상 표시 영역(310), 제 2 표시 데이터 RAM(320)의 동화상 기억 영역(320A), 액정 패널(22)의 동화상 표시 영역(22A) 및 정지 화상 표시 영역(22B)의 관계를 도시하고 있다.
제 1, 제 2 표시 데이터 RAM(310, 320)는 액정 패널(22)의 1 화면의 모든 화소와 대응하는 기억 영역을 갖는다. 이로 인해, 도 9에 도시하는 정지 화상 기억 영역(310A) 및 동화상 기억 영역(320A)은 임의로 변경 가능해진다. 또한, 도 9에서는 설명의 편의상, 제 1, 제 2 표시 데이터 RAM(310, 320)의 각 메모리 공간과, 액정 패널(22)의 표시 공간을 동일의 크기로 묘사하고 있다.
예를 들면 1초 동안에 20매의 프레임율로서 제 2 표시 데이터 RAM(320)의 동화상 기억 영역(320A)에 데이터가 기록되고, 예를 들면 1초 동안에 60매의 프레임율로서 데이터가 판독되어 액정 패널(22)의 동화상 표시 영역(22A)에 표시된다. 한편, 예를 들면 1초 동안에 90매의 프레임율로서 제 1 표시 데이터 RAM(310)의 정지 화상 기억 영역(310A)에 데이터가 기록되고, 예를 들면 1초 동안에 60장의프레임율로서 데이터가 판독되어 액정 패널(22)의 정지 화상 표시 영역(22B)에 표시된다.
이와 같이, 제 2 실시예에서는 제 1 실시예와는 달리 제 1, 제 2 표시 데이터 RAM(310, 320)을 설치하고 있다. 이 때문에, 제 1 표시 데이터 RAM(310)에 대응시켜, 제 1 컬럼 어드레스 제어 회로(142), 제 1 I/O 버퍼(312), 제 1 페이지 어드레스 제어 회로(152) 및 제 1 표시 어드레스 제어 회로(330)를 설치하고 있다. 마찬가지로, 제 2 표시 데이터 RAM(320)에 대응시켜, 제 2 컬럼 어드레스 제어 회로(144), 제 2 I/O 버퍼(322), 제 1 페이지 어드레스 제어 회로(154) 및 제 2 표시 어드레스 제어 회로(340)를 설치하고 있다.
또한, 제 1, 제 2 표시 데이터 RAM(310, 320)로부터의 표시 데이터를, MPU계 제어 회로(130)로부터의 출력에 근거하여 선택하여 PWM 디코더 회로(180)에 출력하는 셀렉터(350)를 설치하고 있다.
본 발명의 제 2 실시예에 있어서도, 정지 화상, 동화상은 제 1, 제 2 버스 라인(110, 120)에 의해 다른 계통으로 전송된다. 또한, 제 1 RAM(310), 제 2 RAM(320)에 데이터를 기록하기 위한 컬럼 및 페이지 어드레스도, 정지 화상과 동화상과 다른 계통으로 지정된다. 이 때문에, 동화상 데이터를 제 2 RAM(320)에 재기록하면서, 동시에 정지 화상 데이터를 제 1 RAM(310)에서 재기록할 수 있어, 동화데이터의 기록의 종료를 대기하여 정지 화상 데이터를 기록할 필요가 없다.
<제 3 실시예>
제 1, 제 2 실시예에 있어서의 RAM 내장 X 드라이버 IC에서는, 종래와 달리, MPU(10)로부터 공급되는 동화상 데이터와 정지 화상 데이터를 다른 전송로에 의해 수신하고, 각각 다른 계통에 의해 기록을 행하도록 하고 있었다. 그렇지만, 동화상 데이터가, 그 동화상 표시 영역의 확대, 계조 수의 증가 등에 의해서 전송해야 할 데이터량이 증가하면, 그 전송 용량에는 한계가 발생한다. 또한, 각 6비트의 R, G, B 신호와 클록 신호(CLK), 수평·수직 동기 신호(H·Vsync)의 합계 21개의 신호를 전송하기 위한 배선 영역 및 단자수의 증대를 고려하면, 다른 계조 수의 증가에 대응하는 것이 곤란하게 되어, 경우에 따라서는, 도리어 신뢰성을 저하시켜 버릴 가능성도 있다.
그래서, 제 3 실시예에 있어서의 RAM 내장의 드라이버 IC(400)에서는, 고속 직렬 전송로를 통해, MPU로부터 동화상 데이터를 공급함으로써, 전송해야 할 신호의 배선 영역 및 단자수의 증대를 억제함과 동시에, 정지 화상 데이터와 동화상 데이터의 다른 계통에 의한 기록을 가능하게 하고 있다.
여기서, 고속 직렬 전송로란, 직렬화된 전송 데이터를 차동 신호로서 전송하고, 수신측에서 차동 증폭함으로써 고속으로 데이터 전송이 행하여지는 전송로를 말한다. 이러한 고속 직렬 전송로로서, 여러가지의 규격이 제안되어 있고, 예를들면 미국 전자 통신 공업회(Telecommunications Industry Association: TIA)/미국전자 공업 협회(Electronic Industries Association: EIA)1644, IEEE(Institute of Electrical and Electronics Engineers)1596.3으로서 표준화된 LVDS(Low Voltage Differential Signaling)규격, IEEE1394 규격, 혹은 USB(Universal Serial Bus)규격 등이 있다.
(LVDS 규격에 의한 고속 전송)
도 10은, 제 3 실시예에 있어서의 X 드라이버 IC(400)를 구비하는 전자기기의 개략 블록도이다.
또한, 도 10에 있어서 도 1과 동일 기능을 갖는 회로에 관해서는, 도 1과 동일의 부호를 사용하여 그 상세한 설명을 생략한다.
도 10에 도시하는 전자기기가 도 1에 도시하는 전자기기와 상위한 점은, MPU(400)와, 표시 유닛(410)의 X 드라이버 IC(420)와의 사이에, LVDS 규격의 고속 직렬 전송로가 접속되어 있는 점이다. 상기 고속 직렬 전송로에는, 직렬화된 동화상 데이터가 차동 신호로서 전송되도록 되어 있다.
도 11a, 도 11b는, 표시 데이터 전송로의 인터페이스부(도 11A)와, LVDS 규격의 고속 직렬 전송로의 인터페이스부(도 11b)를 모식적으로 도시한 것이다.
즉, 도 11a에 도시하는 기술에서는, CMOS 트랜지스터로 구성된 출력 버퍼(450, 452)에 의해, 배선 용량이 부가된 신호 전송로 상에, 전송 데이터에 대응한 전압이 구동된다. 수신측에서는, 신호 전송로를, CMOS 트랜지스터로 구성된 입력 버퍼(454, 456)로 수신한다. 여기서, 데이터 전송로와 클록 신호(CLK)의 전송로의 배선 용량을 C[F]로 하고, 데이터 전송율을 f[Hz], 출력 버퍼의 전원 전압을 V[V]로 하면, 데이터 전송에 따르는 소비 전류(Iop0)는 다음 식(1)과 같이 나타낸다.
Iop0=fCV[A] ···(1)
따라서, 전송율을 올릴 수록, 소비 전류가 많아져 버린다. 그렇지만 실제로는 배선 용량(C)에 의해, 그 만큼 고속으로 전송율을 올릴 수 없다.
이에 반해, 도 11b에 도시하는 바와 같이, 송신측으로부터 차동 출력의 드라이버(460, 462)에서 전송 신호에 대응한 차동 신호를 출력하고, 수신측에서 차동 입력된 차동 신호를 리시버(464, 466)에서 차동 증폭한다. 보다 구체적으로는, 송신측의 차동 출력 드라이버로부터, 트위스트 페어 케이블이나, 프린트 기판 등의 평형 전송로로 이루어지는 신호 전송로에 대하여 정상 전류를 흘리고, 수신측의 차동 입력의 리시버에 의해, 차동 동작하는 신호 전송로 사이에 접속된 종단 저항(R) 사이에 발생한 차동 전압을 증폭시킨다.
그 때, 송신측에서 PLL 회로(468)에 의해, 클록 신호(CLK)를 예를 들면 9체배한 체배 클록 신호에 동기시켜 전송해야 할 데이터를 직렬 변환하고, 클록 신호(CLK)에 동기시켜 전송시킨다. 수신측에서는, 수신한 클록 신호(CLK)를 PLL 회로(470)에서 예를 들면 9체배한 체배 클록 신호에 동기시켜, 수신한 직렬 데이터를 병렬 변환한다.
여기서, 차동 신호의 전송에 따르는 정상 전류를 Iconst[A], 송신측과 수신측의 PLL 회로(468, 470)에서 소비되는 전류를 Ipll[A]로 하면, 데이터 전송에 따르는 소비 전류(Iop1)는, 다음 식(2)과 같이 나타낸다.
Iop1= Iconst+Ip11[A]···(2)
도 12에, LVDS 규격에 의한 데이터 전송에 따르는 전류 소비와, CMOS 드라이버에 의한 데이터 전송에 따르는 전류 소비와의 관계를 나타낸 그래프를 나타낸다.
여기서는, 데이터 전송율을 변화시키었을 때의, CMOS 트랜지스터에 의해 구성된 드라이버로 데이터 전송할 때의 소비 전류(480)와, LVDS 규격에 의해 데이터전송할 때의 소비 전류(482)를 나타낸다.
즉, 도 11A에 도시하는 바와 같이 CMOS 드라이버에서 데이터 전송을 행하는 경우, 식(1)에 따라서 데이터 전송율에 비례하여 소비 전류가 증가한다.
이에 반해, 도 11b에 도시하는 LVDS 규격에 의한 데이터 전송에서는, 데이터 전송율에 따른 정상 전류가 필요하다. 그렇지만, 필요하게 되는 정상 전류는, 데이터 전송율이 낮은 경우나, 데이터 전송율이 높은 경우일지라도, 거의 동일 값이다.
따라서, LVDS 규격에 의한 데이터 전송에서는, 전송율이 낮은 경우에 종래의 데이터 전송보다도 소비 전류가 많아지는 경우가 있음을 의미한다. 그 한편으로, 전송율이 높게 된 경우에는 종래보다도 낮은 소비 전류로, 또한 고속의 데이터 전송을 행할 수 있음을 의미한다.
그래서, 제 3 실시예에서는, 데이터 전송율이 낮은 경우에 있어서, 데이터전송이 행하여지지 않는 기간은, 정상 전류의 소비를 억제함으로써, 종래의 데이터 전송과 비교하여, 보다 고속의 데이터 전송과, 저소비 전력화의 양립을 꾀할 수 있는 것을 특징으로 하고 있다. 보다 구체적으로는, 송신측의 차동 출력 드라이버와 수신측의 차동 입력 리시버의 동작을 정지시켜, 정상 전류를 없앤다.
도 13에, 이러한 제 3 실시예에 있어서의 전자기기에 관해서, LVDS 규격에 의한 고속 직렬 전송을 행하는 MPU와 표시 유닛과의 인터페이스 부분의 구성 요부의 개요를 도시한다.
단지, 도 1, 도 10 혹은 도 11a, 도 11b와 동일 부분에는 동일 부호를 붙이고, 적절히 설명을 생략한다.
상기 전자기기는, MPU(400)와, 표시 유닛(410)이, LVDS 규격의 고속 직렬 전송로를 통해 접속되어 있다.
MPU(400)가, 상술한 MPU(10)와 다른 점은, LVDS 규격에 의한 고속 직렬 전송의 송신 인터페이스 기능을 갖는 LVDS 송신 회로(490)와, 데이터 유효 신호 생성 회로(492)를 구비하고 있는 점이다.
표시 유닛(410)이, 상술한 표시 유닛(20)과 다른 점은, LVDS 규격에 의한 고속 직렬 전송의 수신 인터페이스 기능을 갖는 LVDS 수신 회로(494)를 구비하고 있는 점이다. 여기서, 표시 유닛(410)의 LCD 드라이버(496)는, 도 10에 있어서의 X 드라이버 IC(420)와, Y 드라이버 IC(26)에 상당한다.
LVDS 송신 회로(490)는 적어도 차동 출력 드라이버(460, 462), PLL 회로(468), 병렬·직렬 변환 회로(498)를 포함한다.
병렬·직렬 변환 회로(498)는, 전송해야 할 동화상 데이터의 스캔 컨버터 기능을 갖는 DPS(16)에 의해 공급된 R, G, B 신호를, PLL 회로(468)에서 체배된 체배 클록 신호에 동기하여 직렬 변환하고, 차동 출력 드라이버(460)에 대하여 공급한다.
데이터 유효 신호 생성 회로(492)는, DSP(16)에 의해서 생성된 동화상 데이터가 유효일 때만 액티브하게 되는 데이터 유효 신호를 생성하고, 표시 유닛(410)의 LVDS 수신 회로(494)에 대하여 출력한다.
LVDS 수신 회로(494)는, 적어도 차동 입력 리시버(464, 466), PLL 회로(470), 직렬 병렬 변환 회로(500)를 포함한다.
직렬 병렬 변환 회로(500)는, 차동 입력 리시버(464)로 수신된 직렬 데이터를, PLL 회로(470)에서 체배된 체배 클록 신호에 동기하여 병렬 변환한 R, G, B 신호로서, LCD 드라이버(496)(X 드라이버 IC(420))에 공급한다. 또한, 데이터 유효 신호 생성 회로(492)에 의해서 생성된 데이터 유효 신호가 비액티브인 때, 적어도 차동 입력 리시버(464, 466), PLL 회로(470)의 동작을 정지시켜, 이들에 흐르는 정상 전류를 없앨 수 있게 되어 있다.
또한, LVDS 수신 회로(494)는, 데이터 유효 신호 생성 회로(492)에 의해서 생성된 데이터 유효 신호에 동기하여, R, G, B 신호를 X 드라이버 IC의 데이터 RAM에 기록하도록 한다. 예를 들면, 1 화면분의 동화상 데이터를, 도 14에 도시하는 타이밍으로 출력되는 데이터 유효 신호에 동기시켜, 데이터 RAM에 기록하거나, 1 화면의 1 라인마다 동화상 데이터를 도 15에 도시하는 타이밍으로 출력되는 데이터유효 신호에 동기시켜, 데이터 RAM에 기록하도록 한다. 이렇게 함으로써, 수평·수직 동기 신호(H·Vsync)를 위한 신호 전송로를 설치하지 않고, 동화상 데이터를 에러없이 표시시킬 수 있게 된다.
이와 같이 데이터 유효 신호 생성 회로(492)는, 직렬 전송로의 고속성에 주목하여, 필요할 때만, 직렬 전송에 필요한 정상 전류를 흘리도록 함으로써, 전송의 고속성과 저소비 전력화와의 양립을 꾀한다.
도 14에, 이러한 데이터 유효 신호 생성 회로(492)에 의해서 생성되는 데이터 유효 신호의 생성 타이밍의 일례를 도시한다.
여기서는, 화면 표시의 1 프레임 주기(T)의 사이에 MPU(400)로부터 1 화면분의 동화상 데이터가 전송되는 경우를 도시하고 있다.
즉, 1 프레임 주기(T)보다 단시간으로 1 화면분의 동화상 데이터가 전송되는 경우, 데이터 유효 신호 회로(492)는, 수직 동기 신호(Vsync)의 상승에 동기하여, 데이터 유효 신호를 액티브로 한다. 그리고, 미리 인식되어 있는 1 화면분의 동화상 데이터의 데이터 수 분량 만큼 액티브 기간으로 되도록 펄스를 생성한다.
이렇게 함으로써, 기간(t1)만큼 고속 직렬 전송에 따르는 정상 전류가 소비되지만, 기간(T-t1)에서는 상기 정상 전류의 소비를 억제할 수 있다.
데이터 유효 신호 생성 회로(492)에 의해서 생성되는 데이터 유효 신호의 생성 타이밍은, 이것에 한정되는 것이 아니라, 여러가지의 타이밍에 의해 생성하는 것이 가능하다.
도 15에, 데이터 유효 신호 생성 회로(492)에 의해서 생성되는 데이터 유효신호의 생성 타이밍의 다른 예를 도시한다.
여기서는, 화면 표시의 1 프레임 주기(T)의 사이에 MPU(400)로부터 1 화면의 동화상 데이터가 1 라인분씩 전송되는 경우를 도시하고 있다.
즉, 1 프레임 주기(T) 중 1 화면의 라인 수 분량으로 분할한 시간마다 1 화면의 1 라인분의 동화상 데이터가 전송되는 경우, 데이터 유효 신호 회로(492)는, 우선 1 화면의 1 라인째에 있어서, 수평 동기 신호(Hsync)의 상승에 동기하여, 데이터 유효 신호를 액티브로 한다. 그리고, 미리 인식되어 있는 1 화면 분의 1 라인 분의 동화상 데이터의 데이터 수분 만큼 액티브 기간이 되도록 펄스를 생성한다. 2 라인째 이후의 데이터 유효 신호에 관해서도, 라인마다 생성되는 수평 동기 신호(Hsync)의 상승에 동기하여, 미리 인식되어 있는 1 화면분의 1 라인분의 동화상 데이터의 데이터 수분 만큼 액티브 기간이 되도록 펄스를 생성한다.
또한, 수직 동기 신호(Vsync)의 상승에 동기하여, 미리 인식되어 있는 라인마다 1 라인분의 데이터 수 분 만큼 액티브하게 되는 펄스 상의 데이터 유효 신호를, 라인마다 생성시키는 것도 가능하다.
이렇게 함으로써, 원래 1 프레임 주기(T)를 라인마다 동화상 데이터를 전송하는 경우에 할당되는 라인 전송 기간(T0, T1, …, TN) 각각에 대해서, 기간(t0, t1, …, tN)만큼 고속 직렬 전송에 수반하는 정상 전류가 소비된다. 따라서, 각 전송 기간에 있어서, 기간(T0-t0), (T1-t1), …, (TN-tN)에 있어서의 정상 전류의 소비를 억제할 수 있다.
도 16은 도 10에 도시하는 RAM 내장 X 드라이버 IC(420)의 블록도이다. 도 4에 도시하는 RAM 내장 X 드라이버 IC(24)와 다른 점은, 입력 버퍼(104)를 대신하여 LVDS 수신 회로(494)가 설치되어 있는 점이다.
LVDS 수신에 회로(494)는, 도 13에서 설명한 바와 같이 LVDS 규격에 의한 고속 직렬 전송로를 통해 입력된 클록 신호(CLK)와 직렬 데이터(SD)를 차동 입력 리시버로 차동 증폭하고, 병렬화된 동화상 데이터로 변환한다. 또한, 이것과는 별도로 데이터 유효 신호(DV)가 입력되고, 데이터 유효 신호(DV)가 액티브인 때만, 클록 신호(CLK) 및 직렬 데이터(SD)의 차동 입력 리시버를 동작시키는 동작 정지 제어 회로를 포함한다.
이러한 LVDS 수신 회로(494)에는, 제 2 버스 라인(120)이 접속된다. (IEEE1394 규격에 의한 고속 전송)
도 17은, 제 3 실시예에 있어서의 전자기기에 관해서, IEEE1394 규격에 의한 고속 직렬 전송을 행하는 MPU와 표시 유닛과의 인터페이스 부분의 구성 요부의 개요를 도시한다.
단지, 도 1, 도 10, 도 11a, 도 11b 혹은 도 13과 동일 부분에는 동일 부호를 붙이고, 적절히 설명을 생략한다.
상기 전자기기는, MPU(550)와, 표시 유닛(560)이, IEEE1394 규격의 고속 직렬 전송로를 통해 접속되어 있다.
MPU(550)가, 상술한 MPU(400)와 다른 점은, IEEE1394 규격에 의한 고속 직렬 전송의 송신 인터페이스 기능을 갖는 IEEE1394 송신 회로(570)를 구비하고 있는 점이다.
표시 유닛(560)이, 상술한 표시 유닛(410)과 다른 점은, IEEE1394 규격에 의한 고속 직렬 전송의 수신 인터페이스 기능을 갖는 IEEE1394 수신 회로(572)를 구비하고 있는 점이다.
IEEE1394 송신 회로(570)는, 적어도 IEEE1394 규격에 의한 고속 직렬 전송을 행하기 위한 도시하지 않은 병렬·직렬 변환 회로, 부호화 회로, 차동 출력 드라이버를 포함한다.
IEEE1394 송신 회로(570)에 있어서의 병렬·직렬 변환 회로는, 전송해야 할 동화상 데이터의 스캔 컨버터 기능을 갖는 DPS(16)에 의해 공급된 R, G, B 신호를 직렬 변환한다. 부호화 회로는, DS Link(Data/Strobe Link) 방식이라고 하는 부호화 방식에 의해, 직렬화된 R, G, B 신호로부터, 직렬 데이터(SD)와 스트로브 신호 (STB)를 생성한다.
DS Link 방식에서는 직렬 데이터(SD)와 스트로브 신호(STB)의 2대의 차동 신호선에 의해 고속 직렬 전송이 행하여진다. IEEE1394 송신 회로(570)는, 송신 클록에 동기시켜, 직렬 데이터(SD)와 스트로브 신호(STB)를 생성하여, 각각 차동 신호선을 통해 전송시킨다.
IEEE1394수신 회로(572)는, 적어도 IEEE1394 규격에 의한 고속 직렬 전송 신호를 수신하기 위한 도시하지 않은 차동 입력 리시버, 복호화 회로, 직렬 병렬 회로를 포함한다.
IEEE1394 수신 회로(572)에 있어서의 차동 입력 리시버는, 차동 신호선 쌍마다, 직렬 데이터(SD)와 스트로브 신호(STB)를 차동 증폭하여 수신한다. 복호화 회로는, 차동 입력 리시버로 수신한 직렬 데이터(SD)와 스트로브 신호(STB)로부터, 직렬화된 동화상 데이터를 생성함과 동시에, 클록 신호(CLK)를 추출한다. 직렬 병렬 변환 회로는, 변환된 직렬의 동화상 데이터를 병렬 데이터로 변환하고, R, G, B 신호로서 LCD 드라이버(496)에 공급한다.
도 18은, 도 17에 있어서의 MPU(550)와 표시 유닛(560)과의 사이에서 행하여지는 DS Link 방식에 의한 전송 타이밍의 일례를 도시한다.
DS Link 방식에서는, 직렬 데이터(SD)의 직렬화된 신호에 대하여, 도 18에 도시하는 바와 같은 스트로브 신호(STB)가 생성된다. 즉, 직렬 데이터(SD)에 동일데이터가 계속되었을 때, 스트로브 신호(STB)를 변화시키고, 직렬 데이터(SD)가 변화하였을 때, 스트로브 신호(STB)를 변화시키지 않게 되어 있다.
또한, IEEE1394 수신 회로(572)에서는, 직렬 데이터(SD)와 스트로브 신호(STB)를 배타적 논리합함으로써 클록 신호(CLK)를 얻는다. 이 클록 신호(CLK)는, 병렬화된 R, G, B 신호와 함께, LCD 드라이버(496)에 공급된다. 또한, IEEE1394 수신 회로(572)는, 도 13에 도시한 LVDS 수신 회로(494)와 마찬가지로, 데이터 유효 신호 생성 회로(492)에 의해서 생성된 데이터 유효 신호(DV)가 액티브인 때만, 차동 입력 리시버를 동작시킴으로써 소비 전력을 저감시킨다.
이와 같이 IEEE1394 규격에 의해, MPU와 표시 유닛과의 사이에서 동화상 데이터를 고속 직렬 전송함으로써, LVDS 규격에 의한 동화상 데이터 전송과 마찬가지로 소비 전력을 저감시키는 한편, PLL 회로를 불필요로 할 수 있다. 따라서, 보다회로 규모를 축소시킬 수 있어, PLL 회로에서의 소비 전류를 삭감할 수 있다.
(USB 규격에 의한 고속 전송)
도 19는, 제 3 실시예에 있어서의 전자기기에 관해서, USB 규격에 의한 고속 직렬 전송을 행하는 MPU와 표시 유닛과의 인터페이스 부분의 구성 요부의 개요를 도시한다.
여기서는, 풀 스피드(최대 속도)에 있어서의 USB 규격의 인터페이스부를 도시하고 있고, 도 1, 도 10, 도 11a, 도 11b 혹은 도 13과 동일 부분에는 동일 부호를 붙이고, 적절히 설명을 생략한다.
상기 전자기기는, MPU(600)와, 표시 유닛(610)이, USB 규격의 고속 직렬 전송로를 통해 접속되어 있다.
MPU(600)가, 상술한 MPU(400)와 다른 점은, USB 규격에 의한 고속 직렬 전송의 송신 인터페이스 기능을 갖는 USB 송신 회로(620)를 구비하고 있는 점이다.
표시 유닛(610)이, 상술한 표시 유닛(410)과 다른 점은, USB 규격에 의한 고속 직렬 전송의 수신 인터페이스 기능을 갖는 USB 수신 회로(622)를 구비하고 있는 점이다.
USB 송신 회로(620)는, 적어도 USB 규격에 의한 고속 직렬 전송을 행하기 위한 USB 송신 처리 회로(630), 차동 출력 드라이버(632)를 포함한다. 차동 출력 드라이버(632)의 +측/-측은, 풀다운 저항(R1)을 통해 접지되어 있다.
USB 송신 처리 회로(620)는, 전송해야 할 동화상 데이터의 스캔 컨버터 기능을 갖는 DPS(16)에 의해 공급된 R, G, B 신호를 직렬 변환하고, 소정 비트 길이의USB 패킷한다.
USB 수신 회로(622)는, 적어도, 차동 입력 리시버(634), USB 규격에 의한 고속 직렬 전송을 수신하기 위한 USB 수신 처리 회로(636)를 포함한다. 차동 입력 리시버(634)의 -측은, 풀업 저항(R2)을 통해 풀업되어 있다.
USB 규격에 의한 고속 직렬 전송은, 차동 신호의 그 외에, 차동 신호선의 +측 및 -측의 양쪽이 논리 레벨(L)인 싱글 엔드(0)와 같은 상태를 사용하여, 소정 비트 길이의 패킷 단위로 행하여진다. 싱글 엔드(0)는, 패킷의 종료를 나타낸다.
수신 처리 회로의 차동 입력 리시버는 싱글 엔드(0)에서의 논리 레벨(L)을 검출하기 위해서, 싱글 엔드의 리시버로서 구성되어 있다.
USB 수신 처리 회로(636)는, 수신한 패킷 데이터를 분해하여, R, G, B 신호의 병렬 신호를 생성한다. 각 패킷 데이터는, 예를 들면 8비트의 동기 패턴으로부터 시작되도록 되어 있고, 수신 처리 회로에서는 상기 동기 패턴으로부터 클록 신호(CLK)를 생성하고, 이것에 동기하여 R, G, B 신호를 생성한다.
이와 같이 USB 규격에 의해, MPU와 표시 유닛과의 사이에서 동화상 데이터를 고속 직렬 전송함으로써, LVDS 규격에 의한 동화상 데이터 전송과 마찬가지로 소비 전력을 저감시키는 한편, PLL 회로를 불필요로 할 수 있다. 따라서, 보다 회로 규모를 축소시킬 수 있어, PLL 회로에서의 소비 전류를 삭감할 수 있다.
또한, 본 발명은 상술한 실시예에 한정되는 것이 아니라, 본 발명의 요지의 범위내에서 여러가지의 변형 실시가 가능하다.
또한 상술한 실시예에 있어서의 고속 직렬 전송을 행하기 위한 차동 출력 드라이버, 차동 입력 리시버의 구성은, CMOS, ECL 등의 각종 제조 기술에 한정되는 것은 아니다.
또한, 본 발명은 LVDS 규격, IEEE1394 규격, 혹은 USB 규격에 의한 데이터 전송에 적용되는 것이 특히 바람직하지만, 이것에 한정되는 것은 아니다. 예를 들면, 이들 고속 직렬 데이터 전송과 동일의 사상에 의거한 규격이나. 이들을 발진시킨 규격에서의 데이터 전송에도 본 발명은 적용할 수 있다.
본 발명은, 1 화면 내에 정지 화상 및 동화상을 표시 구동하는 RAM 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기에 이용될 수 있다.

Claims (26)

  1. 정지 화상 데이터 및 동화상 데이터에 근거하여 표시부를 표시 구동하는 RAM 내장 드라이버에 있어서,
    상기 정지 화상 데이터 또는 소요의 커맨드가 입력되는 제 1 포트와,
    직렬 전송로로 전송되는 직렬의 상기 동화상 데이터가 차동 신호로서 입력되는 제 2 포트와,
    상기 제 2 포트로부터 입력된 상기 차동 신호를 차동 증폭하여, 병렬의 동화상 데이터를 생성하는 수신 회로와,
    상기 제 1 포트를 통해 입력된 상기 정지 화상 데이터 및 상기 수신 회로에 의해 생성된 상기 동화상 데이터를 기억하는 RAM과,
    상기 소요의 커맨드에 근거하여, 상기 RAM에 대하여, 상기 제 1 또는 제 2 포트를 통해 각각 별개로 입력된 상기 정지 화상 데이터 또는 동화상 데이터의 기록 또는 판독을 제어하는 제 1 제어 회로와,
    상기 제 1 제어 회로와는 독립하여, 상기 RAM에 기억된 상기 정지 화상 데이터 또는 동화상 데이터를 표시 데이터로서 판독 제어하고, 상기 표시부를 표시 구동하는 제 2 제어 회로를 포함하며,
    상기 RAM이,
    상기 정지 화상 데이터 및 상기 동화상 데이터 모두 기록 가능한 메모리 셀을 갖는 것을 특징으로 하는 RAM 내장 드라이버.
  2. 제 1 항에 있어서,
    상기 차동 신호와 함께 상기 차동 신호가 유효한 지의 여부를 나타내는 데이터 유효 신호를 수신하고, 상기 데이터 유효 신호에 근거하여 적어도 상기 수신 회로의 동작의 일부를 정지하는 정지 제어 회로를 포함하는 것을 특징으로 하는 RAM 내장 드라이버.
  3. 제 2 항에 있어서,
    상기 동화상 데이터의 상기 RAM에의 기록을 동기화하는 동기화 신호로서, 상기 데이터 유효 신호를 사용하는 것을 특징으로 하는 RAM 내장 드라이버.
  4. 제 2 항에 있어서,
    상기 표시부의 1 라인분의 동화상 데이터의 상기 RAM에의 기록을 동기화하는 동기화 신호로서, 상기 데이터 유효 신호를 사용하는 것을 특징으로 하는 RAM 내장 드라이버.
  5. 제 2 항에 있어서,
    상기 표시부의 1 화면분의 동화상 데이터의 상기 RAM에의 기록을 동기화하는 동기화 신호로서, 상기 데이터 유효 신호를 사용하는 것을 특징으로 하는 RAM 내장 드라이버.
  6. 제 1 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 직렬 전송로는, LVDS 규격에 의한 전송로인 것을 특징으로 하는 RAM 내장 드라이버.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 직렬 전송로는, USB 규격에 의한 전송로인 것을 특징으로 하는 RAM 내장 드라이버.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 직렬 전송로는, IEEE1394 규격에 의한 전송로인 것을 특징으로 하는 RAM 내장 드라이버.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 복수의 제 1 전극과 복수의 제 2 전극에 의해 구동되는 전기 광학 소자를 갖는 패널과,
    상기 복수의 제 1 전극을 구동하는 청구항 1 항 내지 제 5항 중 어느 한 항에 기재된 RAM 내장 드라이버와,
    상기 복수의 제 2 전극을 주사 구동하는 주사 구동 드라이버를 갖는 것을 특징으로 하는 표시 유닛.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 청구항 21 항에 기재된 표시 유닛과,
    상기 표시 유닛에 상기 커맨드, 상기 정지 화상 데이터 및 상기 동화상 데이터를 공급하는 MPU를 갖는 것을 특징으로 하는 전자기기.
KR10-2001-7009599A 1999-11-29 2000-11-29 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자 기기 KR100454994B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00338146 1999-11-29
JP33814699 1999-11-29
JPJP-P-2000-00211079 2000-07-12
JP2000211079A JP4058888B2 (ja) 1999-11-29 2000-07-12 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
PCT/JP2000/008384 WO2001041119A1 (fr) 1999-11-29 2000-11-29 Pilote a ram integree, unite d'affichage associee audit pilote et dispositif electronique

Publications (2)

Publication Number Publication Date
KR20020018996A KR20020018996A (ko) 2002-03-09
KR100454994B1 true KR100454994B1 (ko) 2004-11-06

Family

ID=26576017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7009599A KR100454994B1 (ko) 1999-11-29 2000-11-29 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자 기기

Country Status (9)

Country Link
US (1) US7050032B2 (ko)
EP (1) EP1164570B1 (ko)
JP (1) JP4058888B2 (ko)
KR (1) KR100454994B1 (ko)
CN (1) CN1156817C (ko)
AT (1) ATE363708T1 (ko)
DE (1) DE60035031T2 (ko)
TW (1) TW495734B (ko)
WO (1) WO2001041119A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714871B2 (en) 2003-12-17 2010-05-11 Lg Electronics Inc. System and method for controlling display of mobile terminal
US8803871B2 (en) 2007-01-17 2014-08-12 Samsung Display Co., Ltd. Display device, driving method thereof, and signal controller therefor

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825698B2 (en) * 2001-08-29 2004-11-30 Altera Corporation Programmable high speed I/O interface
JP3526019B2 (ja) 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
JP3674488B2 (ja) * 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
US6760772B2 (en) * 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US7176870B2 (en) * 2001-12-27 2007-02-13 Renesas Technology Corp. Display drive control circuit
DE10107835A1 (de) * 2001-02-16 2002-09-05 Bosch Gmbh Robert Vorrichtung mit einem Speicherelement und Speicherelement
US8812706B1 (en) * 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
JP2006330754A (ja) * 2001-12-27 2006-12-07 Renesas Technology Corp 表示システムおよびこの表示システムを用いた携帯電話装置
JP3826159B2 (ja) * 2001-12-27 2006-09-27 株式会社ルネサステクノロジ 表示駆動制御回路
JP2007213096A (ja) * 2001-12-27 2007-08-23 Renesas Technology Corp 表示駆動制御回路
JP2003263140A (ja) * 2001-12-27 2003-09-19 Hitachi Ltd 表示駆動制御回路
JP4142701B2 (ja) * 2001-12-27 2008-09-03 株式会社ルネサステクノロジ 静止画像変更方法と表示駆動制御システムおよびこの技術を用いた携帯電話機
JPWO2003056541A1 (ja) * 2001-12-27 2005-05-12 株式会社ルネサステクノロジ 表示駆動制御システム
US7362316B2 (en) 2002-02-22 2008-04-22 Intel Corporation Light modulator having pixel memory decoupled from pixel display
US6977549B2 (en) * 2002-02-25 2005-12-20 Nec Corporation Differential circuit, amplifier circuit, driver circuit and display device using those circuits
US7956857B2 (en) 2002-02-27 2011-06-07 Intel Corporation Light modulator having pixel memory decoupled from pixel display
JP2004004796A (ja) * 2002-04-25 2004-01-08 Matsushita Electric Ind Co Ltd 画像処理装置
EP1376526A3 (en) * 2002-06-26 2004-12-08 Pioneer Corporation Display panel drive device, data transfer system and data reception device
JP2004045520A (ja) * 2002-07-09 2004-02-12 Toshiba Corp 平面表示装置の駆動方法
JP2004045748A (ja) * 2002-07-11 2004-02-12 Sharp Corp 表示装置及び表示方法
KR100915234B1 (ko) * 2002-12-17 2009-09-02 삼성전자주식회사 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법
JP4055572B2 (ja) * 2002-12-24 2008-03-05 セイコーエプソン株式会社 表示システム及び表示コントローラ
TW578128B (en) * 2003-01-02 2004-03-01 Toppoly Optoelectronics Corp Display driving device and method
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
TWI244061B (en) * 2003-05-22 2005-11-21 Toppoly Optoelectronics Corp Operation method for local display mode monitor
DE602004030236D1 (de) 2003-06-02 2011-01-05 Qualcomm Inc Erzeugen und implementieren eines signalprotokolls und einer schnittstelle für höhere datenraten
FI115006B (fi) * 2003-06-13 2005-02-15 Nokia Corp Menetelmä ja järjestely parannellun näyttölaiterajapinnan sovittamiseksi näyttölaitteen ja prosessorin välille
WO2005001807A2 (en) 2003-06-30 2005-01-06 Nec Electronics Corporation Memory controller and data driver for flat panel display
JP3724578B2 (ja) * 2003-07-18 2005-12-07 セイコーエプソン株式会社 半導体装置及びその制御方法
EP2363989B1 (en) * 2003-08-13 2018-09-19 Qualcomm Incorporated A signal interface for higher data rates
JP4069838B2 (ja) * 2003-09-10 2008-04-02 セイコーエプソン株式会社 表示ドライバ、電気光学装置及び表示ドライバの制御方法
ES2323129T3 (es) * 2003-09-10 2009-07-07 Qualcomm Incorporated Interfaz de alta velocidad de datos.
US8694652B2 (en) * 2003-10-15 2014-04-08 Qualcomm Incorporated Method, system and computer program for adding a field to a client capability packet sent from a client to a host
BRPI0416054A (pt) * 2003-10-29 2007-01-02 Qualcomm Inc interface de alta taxa de dados elevada
EP2242231A1 (en) * 2003-11-12 2010-10-20 Qualcomm Incorporated High data rate interface with improved link control
CA2546971A1 (en) * 2003-11-25 2005-06-09 Qualcomm Incorporated High data rate interface with improved link synchronization
JP4744074B2 (ja) * 2003-12-01 2011-08-10 ルネサスエレクトロニクス株式会社 表示メモリ回路および表示コントローラ
MXPA06006452A (es) * 2003-12-08 2006-08-31 Qualcomm Inc Interfase de tasa alta de datos con sincronizacion de enlace mejorada.
JP2005202181A (ja) * 2004-01-16 2005-07-28 Mitsubishi Electric Corp 表示装置ドライバ
JP3835459B2 (ja) 2004-03-09 2006-10-18 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3786121B2 (ja) 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3815482B2 (ja) 2004-03-09 2006-08-30 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3809839B2 (ja) 2004-03-09 2006-08-16 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
JP3786120B2 (ja) 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3829851B2 (ja) * 2004-03-09 2006-10-04 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US8669988B2 (en) * 2004-03-10 2014-03-11 Qualcomm Incorporated High data rate interface apparatus and method
EP1735986B1 (en) * 2004-03-17 2013-05-22 Qualcomm, Incorporated High data rate interface apparatus and method
RU2006137364A (ru) * 2004-03-24 2008-04-27 Квэлкомм Инкорпорейтед (US) Устройство и способ для высокоскоростного интерфейса передачи данных
EP1751938A1 (en) * 2004-06-04 2007-02-14 Qualcomm Incorporated High data rate interface apparatus and method
US8650304B2 (en) * 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
KR100604866B1 (ko) * 2004-06-08 2006-07-26 삼성전자주식회사 액정 표시 장치 구동을 위한 감마 구동 방식의 소스드라이버 및 소스 라인 구동 방법
US7079427B2 (en) * 2004-07-02 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for a high-speed access architecture for semiconductor memory
US20060007237A1 (en) * 2004-07-08 2006-01-12 Eric Jeffrey Apparatuses and methods for sharing a memory between display data and compressed display data
US8539119B2 (en) * 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8667363B2 (en) * 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8723705B2 (en) * 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8873584B2 (en) * 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8699330B2 (en) * 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
JP4075898B2 (ja) * 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2006268260A (ja) * 2005-03-23 2006-10-05 Seiko Epson Corp データ転送制御装置及び電子機器
JP4186940B2 (ja) * 2005-03-23 2008-11-26 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4207912B2 (ja) 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4428272B2 (ja) 2005-03-28 2010-03-10 セイコーエプソン株式会社 表示ドライバ及び電子機器
US8217880B2 (en) * 2005-03-31 2012-07-10 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
US8264441B2 (en) * 2005-03-31 2012-09-11 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
JP5077977B2 (ja) * 2005-05-30 2012-11-21 ルネサスエレクトロニクス株式会社 液晶ディスプレイ駆動制御装置及び携帯端末システム
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012938A (ja) 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012937A (ja) 2005-06-30 2007-01-18 Seiko Epson Corp 表示ドライバ
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7411804B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4595730B2 (ja) 2005-07-28 2010-12-08 セイコーエプソン株式会社 半導体装置及び電子機器
JP4586664B2 (ja) 2005-07-28 2010-11-24 セイコーエプソン株式会社 半導体装置及び電子機器
JP2007096266A (ja) 2005-08-31 2007-04-12 Seiko Epson Corp 集積回路装置及び電子機器
JP2007065322A (ja) 2005-08-31 2007-03-15 Seiko Epson Corp 集積回路装置及び電子機器
JP2007072130A (ja) * 2005-09-06 2007-03-22 Seiko Epson Corp 画像表示システム、画像表示装置、画像データ出力装置、画像処理プログラム、及びこの画像処理プログラムを記録した記録媒体
JP4613761B2 (ja) 2005-09-09 2011-01-19 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
US7830424B2 (en) * 2005-09-30 2010-11-09 Matthew Carnevale Haze reduction method and apparatus for use in retinal imaging
JP4984496B2 (ja) * 2005-11-09 2012-07-25 ソニー株式会社 自発光表示装置、発光条件制御装置、発光条件制御方法及びプログラム
US8692839B2 (en) * 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) * 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US20070126745A1 (en) * 2005-12-05 2007-06-07 Prolific Technology Inc. Method and system for displaying digital video
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
KR100775219B1 (ko) * 2006-03-10 2007-11-12 엘지이노텍 주식회사 인터페이스 장치 및 인터페이스 방법
TW200740198A (en) * 2006-04-07 2007-10-16 Innolux Display Corp Display device and method of transmitting signals thereof
JP4191206B2 (ja) * 2006-06-08 2008-12-03 エーユー オプトロニクス コーポレイション 画像表示システム、および画像表示装置
JP4191212B2 (ja) * 2006-07-14 2008-12-03 エーユー オプトロニクス コーポレイション 画像表示システム
US7590015B2 (en) 2006-08-30 2009-09-15 Seiko Epson Corporation Integrated circuit device and electronic instrument
US8035662B2 (en) 2006-11-22 2011-10-11 Seiko Epson Corporation Integrated circuit device and electronic instrument
CN101192371B (zh) * 2006-11-28 2011-05-11 康佳集团股份有限公司 Led显示模组的信号接口电路
JP4254851B2 (ja) 2006-12-06 2009-04-15 セイコーエプソン株式会社 表示装置、集積回路装置及び電子機器
JP5596895B2 (ja) * 2006-12-12 2014-09-24 キヤノン株式会社 画像処理装置
US7957603B2 (en) * 2006-12-29 2011-06-07 Intel Corporation Digital image decoder with integrated concurrent image prescaler
JP2008197600A (ja) 2007-02-16 2008-08-28 Renesas Technology Corp 半導体集積回路及びデータ処理システム
JP2007183668A (ja) * 2007-03-15 2007-07-19 Seiko Epson Corp 表示ドライバ及び電子機器
JP4725541B2 (ja) * 2007-03-16 2011-07-13 セイコーエプソン株式会社 データ転送制御装置及び電子機器
WO2008126227A1 (ja) * 2007-03-29 2008-10-23 Fujitsu Microelectronics Limited 表示制御装置、情報処理装置、および表示制御プログラム
JP4369499B2 (ja) * 2007-06-13 2009-11-18 エーユー オプトロニクス コーポレイション 画像表示システム
JP4700040B2 (ja) * 2007-10-29 2011-06-15 ルネサスエレクトロニクス株式会社 表示装置
US7741871B2 (en) 2008-03-19 2010-06-22 Seiko Epson Corporation Integrated circuit device, electro-optical device, and electronic instrument
TWI404025B (zh) * 2008-07-08 2013-08-01 Innolux Corp 液晶面板驅動方法及液晶顯示器
JP4924560B2 (ja) * 2008-07-28 2012-04-25 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2011160412A (ja) * 2010-01-06 2011-08-18 Panasonic Corp 撮像装置
KR102253973B1 (ko) 2010-01-20 2021-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8963810B2 (en) * 2011-06-27 2015-02-24 Sct Technology, Ltd. LED display systems
US8816885B2 (en) * 2012-06-29 2014-08-26 Intel Corporation Data interface alignment
US10354574B2 (en) * 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device
WO2017169406A1 (ja) * 2016-03-31 2017-10-05 カシオ計算機株式会社 ドットマトリクス型表示装置および時刻表示装置
KR102642510B1 (ko) * 2019-12-26 2024-03-04 삼성디스플레이 주식회사 표시 장치, 영상 데이터 및 커맨드 데이터를 수신하는 방법, 및 영상 데이터 및 커맨드 데이터를 전송하는 방법
CN111090603B (zh) * 2019-12-31 2023-03-14 中国科学院合肥物质科学研究院 一种lvds转usb3.0适配器
TWI758097B (zh) * 2021-02-18 2022-03-11 友達光電股份有限公司 驅動電路及相關驅動方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199189A (ja) * 1984-10-19 1986-05-17 富士通株式会社 動画ウインドウ方式

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219791A (ja) * 1990-12-20 1992-08-10 Sony Corp 動画像のウィンドウ表示方法
JPH0540456A (ja) * 1991-08-07 1993-02-19 Mitsubishi Electric Corp 表示装置
JP3582082B2 (ja) 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH05257463A (ja) * 1992-03-11 1993-10-08 Nec Corp 情報処理装置
JP3419046B2 (ja) 1993-09-27 2003-06-23 セイコーエプソン株式会社 映像表示装置
US5493329A (en) * 1993-10-01 1996-02-20 Toko Kabushiki Kaisha Picture transmission system
JPH07152340A (ja) * 1993-11-30 1995-06-16 Rohm Co Ltd ディスプレイ装置
US6313863B1 (en) * 1994-07-29 2001-11-06 Canon Kabushiki Kaisha Image communication apparatus and system
US5986641A (en) * 1995-04-07 1999-11-16 Kabushiki Kaisha Toshiba Display signal interface system between display controller and display apparatus
JP3562049B2 (ja) * 1995-07-21 2004-09-08 セイコーエプソン株式会社 映像表示方法および装置
EP0852371B1 (en) * 1995-09-20 2008-08-20 Hitachi, Ltd. Image display device
JPH09281933A (ja) 1996-04-17 1997-10-31 Hitachi Ltd データドライバ及びこれを用いた液晶表示装置，情報処理装置
US6137466A (en) * 1997-11-03 2000-10-24 Motorola, Inc. LCD driver module and method thereof
DE69825393T2 (de) * 1997-11-19 2005-08-11 Sharp K.K. Schaltung zum simultanen Ansteuern eines Flüssigkristall-Bildschirms und eines Fernsehbildschirms
US6370603B1 (en) * 1997-12-31 2002-04-09 Kawasaki Microelectronics, Inc. Configurable universal serial bus (USB) controller implemented on a single integrated circuit (IC) chip with media access control (MAC)
JPH11242463A (ja) * 1998-02-25 1999-09-07 Hitachi Ltd 液晶表示装置及び液晶制御回路
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
GB9907849D0 (en) * 1999-04-06 1999-06-02 Densitron Europ Limited LCD control circuitry
JP3659139B2 (ja) * 1999-11-29 2005-06-15 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199189A (ja) * 1984-10-19 1986-05-17 富士通株式会社 動画ウインドウ方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714871B2 (en) 2003-12-17 2010-05-11 Lg Electronics Inc. System and method for controlling display of mobile terminal
US8803871B2 (en) 2007-01-17 2014-08-12 Samsung Display Co., Ltd. Display device, driving method thereof, and signal controller therefor

Also Published As

Publication number Publication date
JP2001222249A (ja) 2001-08-17
TW495734B (en) 2002-07-21
EP1164570A4 (en) 2003-01-02
EP1164570B1 (en) 2007-05-30
EP1164570A1 (en) 2001-12-19
US20020011998A1 (en) 2002-01-31
US7050032B2 (en) 2006-05-23
CN1345438A (zh) 2002-04-17
DE60035031D1 (de) 2007-07-12
ATE363708T1 (de) 2007-06-15
WO2001041119A1 (fr) 2001-06-07
JP4058888B2 (ja) 2008-03-12
KR20020018996A (ko) 2002-03-09
DE60035031T2 (de) 2008-01-24
CN1156817C (zh) 2004-07-07

Similar Documents

Publication Publication Date Title
KR100454994B1 (ko) 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자 기기
US7061459B2 (en) Display controller, display unit and electronic apparatus
KR100454993B1 (ko) 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기
KR100443324B1 (ko) 표시 드라이버, 표시 유닛, 표시 패널 및 전자기기
US8040334B2 (en) Method of driving display device
JP4428272B2 (ja) 表示ドライバ及び電子機器
JP4127510B2 (ja) 表示制御装置および電子機器
JP4807938B2 (ja) コントローラドライバ及び表示装置
CN101136195A (zh) 用于液晶显示器的驱动电路和驱动方法
KR100415028B1 (ko) 표시 제어 방법, 표시 제어기, 표시 유닛 및 전자 기기
US7557792B2 (en) Apparatus and method of driving liquid crystal display device
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
JP2006146885A (ja) 送信回路、受信回路、差動インタフェース装置、表示コントローラ、表示ユニット及び電子機器
JP2006251820A (ja) 画像表示装置およびそれを用いた電子機器
JP2007183668A (ja) 表示ドライバ及び電子機器
JP2008182727A (ja) 送信回路、受信回路、差動インタフェース装置、表示コントローラ及び電子機器
JP3933176B2 (ja) 表示コントローラ、表示ユニット及び電子機器
TWI771716B (zh) 源極驅動電路、平面顯示器及資訊處理裝置
JP3944748B2 (ja) Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
CN116416893A (zh) 数据发送/接收电路和包括该电路的显示装置
JP2007188096A (ja) 表示駆動制御装置
JP2009080494A (ja) 携帯通信端末

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 12