JP2007183668A - 表示ドライバ及び電子機器 - Google Patents
表示ドライバ及び電子機器 Download PDFInfo
- Publication number
- JP2007183668A JP2007183668A JP2007066699A JP2007066699A JP2007183668A JP 2007183668 A JP2007183668 A JP 2007183668A JP 2007066699 A JP2007066699 A JP 2007066699A JP 2007066699 A JP2007066699 A JP 2007066699A JP 2007183668 A JP2007183668 A JP 2007183668A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display driver
- speed serial
- interface circuit
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】サブ表示パネルを駆動するサブ表示ドライバの効率的な制御を可能にする表示ドライバ及び電子機器の提供。
【解決手段】表示ドライバ10は、高速シリアルインターフェース回路20とドライバ回路70と低速シリアルインターフェース回路90を含む。高速シリアルインターフェース回路20は、受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力する。ドライバ回路70は、高速シリアルインターフェース回路20からホストインターフェース信号を受け、ホストインターフェース信号に含まれるパラレルデータ信号を出力するホストインターフェース回路72と、ホストインターフェース回路72からパラレルデータ信号を受け、パラレルデータ信号を、ドライバ回路70の内部回路80又は低速シリアルインターフェース回路90のいずれかに出力する出力切り替え回路76を含む。
【選択図】図4
【解決手段】表示ドライバ10は、高速シリアルインターフェース回路20とドライバ回路70と低速シリアルインターフェース回路90を含む。高速シリアルインターフェース回路20は、受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力する。ドライバ回路70は、高速シリアルインターフェース回路20からホストインターフェース信号を受け、ホストインターフェース信号に含まれるパラレルデータ信号を出力するホストインターフェース回路72と、ホストインターフェース回路72からパラレルデータ信号を受け、パラレルデータ信号を、ドライバ回路70の内部回路80又は低速シリアルインターフェース回路90のいずれかに出力する出力切り替え回路76を含む。
【選択図】図4
Description
本発明は、表示ドライバ及び電子機器に関する。
近年、EMIノイズの低減などを目的としたインターフェースとしてLVDS(Low Voltage Differential Signaling)などの高速シリアル転送のインターフェースが脚光を浴びている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。
一般的な携帯電話は、電話番号入力や文字入力のためのボタンが設けられる第1の機器部分と、メインLCD(Liquid Crystal Display)やサブLCDやカメラが設けられる第2の機器部分と、第1、第2の機器部分を接続するヒンジなどの接続部分により構成される。従って、第1の機器部分に設けられる第1の基板と、第2の機器部分に設けられる第2の基板との間のデータ転送を、差動信号を用いたシリアル転送により行えば、接続部分を通る配線の本数を減らすことができ、好都合である。
ところで、携帯電話の第2の機器部分には、メインLCDのみならずサブLCDが設けられている場合が多い。そして携帯電話の機器点数の削減のためには、サブLCDについても、メインLCDを駆動する表示ドライバにより制御できることが望ましい。
しかしながら、第1の機器部分に設けられるホストデバイス(MPU、ベースバンドエンジン、表示コントローラ等)からは、高速シリアルバスを介して高速にデータが転送されてくる。また、サブLCDを駆動するサブ表示ドライバの動作速度はメインLCD用の表示ドライバに比べて一般的に遅い。従って、ホストデバイスから高速シリアルバスを介して転送されてきたデータを、そのままサブ表示ドライバに出力すると、サブ表示ドライバがそのデータを受け取ることができなくなるおそれがある。
特開2001−222249号公報
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、サブ表示パネルを駆動するサブ表示ドライバの効率的な制御を可能にする表示ドライバ及びこれを含む電子機器を提供することにある。
本発明は、差動信号を用いた高速シリアルバスを介してホストデバイスからパケットを受信し、受信したパケットに含まれるコマンド又はデータを出力する高速シリアルインターフェース回路と、前記高速シリアルインターフェース回路から出力されたコマンド又はデータに基づいて、メイン表示パネルを駆動するドライバ回路と、前記ホストデバイスから受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合に、前記サブ表示ドライバ用のコマンド又はデータを、転送速度が前記高速シリアルバスよりも低速な低速シリアルバスを介して、サブ表示ドライバに出力する低速シリアルインターフェース回路とを含む表示ドライバに関係する。
本発明によれば、高速シリアルバスを介してパケットが受信される。そして受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合には、そのコマンド又はデータが低速シリアルバスを介してサブ表示ドライバにシリアル出力される。このようにすれば、サブ表示ドライバに例えば高速シリアルインターフェース回路を設けなくても、高速シリアルバスを介してホストデバイスから転送されてきたコマンド又はデータを、サブ表示ドライバに転送することができ、サブ表示ドライバの効率的な制御が可能になる。
また本発明では、前記高速シリアルインターフェース回路は、前記サブ表示ドライバ用のデータと転送速度調整用のダミーデータとがデータフィールドに設定されたパケットを受信し、前記低速シリアルインターフェース回路は、受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを、前記サブ表示ドライバに出力するようにしてもよい。
このようにすれば、高速シリアルバスと低速シリアルバスの転送速度の差を自動的に調整して、サブ表示ドライバ用のデータを低速で低速シリアルバスに出力することが可能になる。
また本発明では、前記高速シリアルインターフェース回路は、前記高速シリアルバスでの転送速度をVHとし、前記低速シリアルバスでの転送速度をVLとした場合に、VL/VHが小さくなるほどそのバイト数が大きくなるダミーデータが、データフィールドに設定されたパケットを受信するようにしてもよい。
このようにすれば、高速シリアルバスと低速シリアルバスの転送速度の比に応じた最適なバイト数のダミーデータを、パケットのデータフィールドに設定できるようになる。
また本発明では、受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを抽出する抽出回路を含むようにしてもよい。
このようにすれば、パケットのデータフィールドに設定されたダミーデータを除外して、サブ表示ドライバ用のデータだけを抽出できるようになる。
また本発明では、前記高速シリアルインターフェース回路は、前記サブ表示ドライバ用のコマンドがヘッダフィールドに設定されたパケットを受信し、前記低速シリアルインターフェース回路は、受信したパケットのヘッダフィールドに設定された前記サブ表示ドライバ用のコマンドを、前記サブ表示ドライバに出力するようにしてもよい。
このようにすればサブ表示ドライバ用のコマンドについてもサブ表示ドライバに効率的に転送できるようになる。
また本発明では、前記高速シリアルインターフェース回路は、コマンド又はデータの宛先を指定するための宛先情報を含むパケットを、前記ホストデバイスから受信し、前記低速シリアルインターフェース回路は、前記宛先情報により前記サブ表示ドライバが宛先として指定されていた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力するようにしてもよい。
このようにすれば、パケットに含まれるデータ又はコマンドを、メイン用のドライバ回路又はサブ用の低速シリアルインターフェース回路に自動的に仕分けして転送できるようになる。
また本発明では、受信したパケットに含まれるコマンドが書き込まれるコマンドレジスタを含み、前記低速シリアルインターフェース回路は、前記コマンドレジスタに、前記サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力するようにしてもよい。
また本発明では、前記高速シリアルインターフェース回路は、受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力し、前記ドライバ回路は、前記高速シリアルインターフェース回路から前記ホストインターフェース信号を受け、前記ホストインターフェース信号に含まれる前記パラレルデータ信号を出力するホストインターフェース回路と、前記ホストインターフェース回路から前記パラレルデータ信号を受け、前記パラレルデータ信号を、前記ドライバ回路の内部回路又は前記低速シリアルインターフェース回路のいずれかに出力する出力切り替え回路とを含むようにしてもよい。
このようにすれば、ドライバ回路が有しているホストインターフェース回路を有効利用して、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路に転送できるようになる。
また本発明では、前記高速シリアルインターフェース回路は、前記ホストインターフェース信号に含まれる第1のチップセレクト信号とは別に、第2のチップセレクト信号を生成して出力するチップセレクト信号生成回路を含み、前記出力切り替え回路は、前記ホストインターフェース回路からの前記パラレルデータ信号を、前記ドライバ回路の前記内部回路と前記低速シリアルインターフェース回路のいずれに出力するかを、前記第2のチップセレクト信号に基づいて切り替えるようにしてもよい。
このようにすれば、新たな第2のチップセレクト信号を生成するだけで、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路に転送できるようになる。
また本発明では、前記高速シリアルインターフェース回路は、受信したパケットに含まれるコマンド又はデータの信号を、パラレルデータ信号として前記ドライバ回路に出力し、前記低速シリアルインターフェース回路は、前記パラレルデータ信号をシリアルデータ信号に変換するパラレル/シリアル変換回路を含むようにしてもよい。
このようにすれば、ドライバ回路に出力されるパラレルデータ信号を有効利用して、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路に転送できるようになる。
また本発明では、前記高速シリアルインターフェース回路は、前記差動信号として差動ストローブ信号又は差動クロック信号を前記ホストデバイスから受信し、前記低速シリアルインターフェース回路は、前記差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号に基づいて、前記サブ表示ドライバ用のコマンド又はデータを前記サブ表示ドライバに出力するようにしてもよい。
このようにすれば、サブ表示パネルに表示位置ずれなどの問題が生じるのを防止できるようになる。
また本発明では、前記低速シリアルインターフェース回路は、コマンド又はデータを識別するためのコマンド/データ識別情報を、前記サブ表示ドライバ用のコマンド又はデータに対応づけて前記サブ表示ドライバに出力するようにしてもよい。
また本発明では、前記高速シリアルバスは、低振幅の差動信号を用いるシリアルバスであり、前記低速シリアルバスは、CMOS電圧レベルの信号を用いるシリアルバスであってもよい。
また本発明は、上記のいずれかに記載の表示ドライバと、前記表示ドライバに前記高速シリアルバスを介して接続される前記ホストデバイスと、前記表示ドライバにより駆動される前記メイン表示パネルと、前記表示ドライバに前記低速シリアルバスを介して接続される前記サブ表示パネルとを含む電子機器に関係する。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.電子機器
図1に、本実施形態の表示ドライバ10を含む電子機器(電気光学装置)の一例を示す。なお電子機器は図1に示されるもの以外の構成要素(例えばカメラ、操作部又は電源回路等)を含んでもよい。また本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、PDA、電子手帳、電子辞書、或いは携帯型情報端末などであってもよい。
図1に、本実施形態の表示ドライバ10を含む電子機器(電気光学装置)の一例を示す。なお電子機器は図1に示されるもの以外の構成要素(例えばカメラ、操作部又は電源回路等)を含んでもよい。また本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、PDA、電子手帳、電子辞書、或いは携帯型情報端末などであってもよい。
図1においてホストデバイス5は、例えばMPU(Micro Processer Unit)、ベースバンドエンジン(ベースバンドプロセッサ)又は表示コントローラ(画像処理コントローラ)などである。このホストデバイス5(ホストプロセッサ)は表示ドライバ10の制御を行う。或いはアプリケーションエンジンやベースバンドエンジンとしての処理や、圧縮、伸長、サイジングなどのグラフィックエンジンとしての処理を行うこともできる。
メイン表示パネル6、サブ表示パネル8は、複数のデータ線(信号線)と、複数の走査線と、データ線及び走査線により特定される複数の画素を有する。そして、各画素領域における電気光学素子(狭義には、液晶素子)の光学特性を変化させることで、表示動作を実現する。
メイン表示パネル6はサブ表示パネル8に比べてそのサイズが大きいパネル(表示画素数が多いパネル)である。そしてメイン表示パネル6は、例えば薄膜トランジスタ(Thin Film Transistor:TFT)や薄膜ダイオード(Thin Film Diode:TFD)などのスイッチング素子(2端子型非線形素子)を用いたアクティブマトリクス方式のパネルにより構成できる。一方、サブ表示パネル8は、例えばSTNなどを用いた単純マトリクス方式のパネルにより構成できる。但しサブ表示パネル8をTFTやTFDを用いたアクティブマトリクス方式のパネルにより構成してもよい。或いはメイン表示パネル6やサブ表示パネル8は、液晶パネル以外の表示パネル(例えば有機ELパネル)であってもよい。
表示ドライバ10はメイン表示パネル10のデータ線(ソース線)や走査線(ゲート線)を駆動する。なおデータ線のみを駆動するようにしてもよい。一方、サブ表示ドライバ7(サブ表示パネル用のドライバ)はサブ表示パネル8のデータ線(セグメント線)や走査線(コモン線)を駆動する。なお表示ドライバ10とサブ表示ドライバ7を1チップ(半導体チップ)で構成することも可能である。
図1では、ホストデバイス5と表示ドライバ10は、差動信号を用いた高速シリアルバスにより接続されている。この高速シリアルバスは、低振幅(例えば500mV)の差動信号(差動データ信号、差動ストローブ信号、差動クロック信号)を用いるシリアルバス(LVDS)である。そしてホストデバイス5と表示ドライバ10は、差動信号のシリアルバスを介してパケット転送を行う。より具体的には、シリアルバスの差動信号線を電流駆動又は電圧駆動することによりパケット転送を行う。この高速シリアルバスのインターフェースとしては、例えばMDDI(Mobile Display Digital Interface)規格などに準拠したインターフェースを用いることができる。なお高速シリアルバスの差動信号線は多チャンネル構成であってもよい。
一方、表示ドライバ10とサブ表示ドライバ7は、高速シリアルバスよりも転送速度が低い低速シリアルバスにより接続されている。この低速シリアルバスは、例えばCMOS電圧レベル(例えば0〜3V、0〜5V)の信号を用いるシリアルバスである。そして表示ドライバ10は、この低速シリアルバスを用いてサブ表示ドライバ7に対してシリアルデータ(CMOS電圧レベルのデータ信号)を出力する。
図1において、ホストデバイス5は、携帯電話の電話番号ボタン等が設けられる第1の機器部分(第1の回路基板)に実装される。一方、表示ドライバ10、メイン表示パネル6、サブ表示ドライバ7、サブ表示パネル8は、携帯電話の第2の機器部分(第2の回路基板)に実装される。従って、ホストデバイス5と表示ドライバ10との間で高速シリアルバスを介してパケット転送を行えば、従来の電子機器に比べて、EMIノイズを低減できる。また第1、第2の機器部分を接続するヒンジなどの接続部分に通る信号線をシリアル信号線にすることが可能になり、機器の実装の容易化を図れる。
2.表示ドライバの構成
図2に本実施形態の表示ドライバ10の構成例を示す。この表示ドライバ10(メイン表示ドライバ)は、高速シリアルインターフェース回路20、ドライバ回路70、低速シリアルインターフェース回路90を含む。
図2に本実施形態の表示ドライバ10の構成例を示す。この表示ドライバ10(メイン表示ドライバ)は、高速シリアルインターフェース回路20、ドライバ回路70、低速シリアルインターフェース回路90を含む。
ここで高速シリアルインターフェース回路20は、高速シリアルバスを介してホストデバイス5からパケット(データ)を受信する。そして受信したパケットに含まれるコマンド又はデータを出力する。なお「データ」は「パラメータ」を含むものである。
具体的にはホストデバイス5は差動信号線を電流駆動又は電圧駆動することで、パケット(パケットストリーム)を送信する。そしてホストデバイス5からパケットを受信した高速シリアルインターフェース回路20は、例えば、受信したパケットのヘッダフィールドからコマンドを抽出して、ドライバ回路70等に出力する。また受信パケットのデータフィールドからデータ(パラメータ)を抽出して、ドライバ回路70等に出力する。
ドライバ回路70は、高速シリアルインターフェース回路20から出力されたコマンド又はデータに基づいて、メイン表示パネル6を駆動する。具体的にはドライバ回路70は、ホストデバイス5から高速シリアルインターフェース回路20を介して受けたコマンドやパラメータ(広義にはデータ)に基づいて、メイン表示パネル6の駆動条件(表示特性制御パラメータ)等を設定する。例えば表示データのフォーマット形式(RGB888、RGB666、RGB565、RGB444)、表示ライン数、表示範囲、表示データの書き込み開始位置又は駆動方法などを設定する。そしてドライバ回路70は、ホストデバイス5から高速シリアルインターフェース回路20を介して受けた表示データ(広義にはデータ)に基づいて、設定された駆動条件に従ってメイン表示パネル6のデータ線等を駆動する。
低速シリアルインターフェース回路90は、ホストデバイス5から受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合に、サブ表示ドライバ用のコマンド又はデータを、低速シリアルバスを介してサブ表示ドライバ7にシリアル出力する。なお低速シリアルインターフェース回路の代わりに低速パラレルインターフェース回路を用いる変形実施も可能である。
低速シリアルバスは高速シリアルバスよりもその転送速度が低い。従って低速シリアルインターフェース回路90は、高速シリアルバスよりも低い転送速度で、サブ表示ドライバ用のコマンド又はデータを、低速シリアルバスを介してサブ表示ドライバ7に出力することになる。
具体的には、ホストデバイス5から受信したパケットがメイン表示ドライバ用のコマンド又はデータを含んでいた場合には、そのコマンド又はデータはドライバ回路70に出力される。一方、パケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合には、そのコマンド又はデータは、高速シリアルインターフェース回路20からドライバ回路70を介して(或いは高速シリアルインターフェース回路20から直接に)、低速シリアルインターフェース回路90に入力される。そして低速シリアルインターフェース回路90は、入力されたコマンド又はデータを、シリアルデータ信号としてサブ表示ドライバ7に出力する。この場合に低速シリアルバスに出力されるシリアルデータ信号は、例えばCMOS電圧レベルの信号とすることができる。
このように本実施形態では、高速シリアルインターフェース回路20に加えて、サブ表示ドライバ用の低速シリアルインターフェース回路90を設けている。こうすれば、サブ表示ドライバ7に高速シリアルインターフェース回路を内蔵しなくても、サブ表示ドライバ7を制御できるようになる。従ってサブ表示ドライバ7として、従来より慣用されている製品を使用できるようになり、機器の低コスト化を図れる。
また本実施形態では、ホストデバイス5と表示ドライバ10を高速シリアルバスで接続することで、ホストデバイス5との間の信号線の本数を減らしている。携帯電話を例にとれば、第1、第2の機器部分を接続する接続部分(ヒンジ部分)の信号線本数を減らして、実装の容易化などを図っている。
ところが、ホストデバイス5とサブ表示ドライバ7との間でも高速シリアル転送を行おうとすると、ホストデバイス5とサブ表示ドライバ7を接続する差動信号線が新たに必要になり、信号線の本数を減らしたメリットが失われてしまう。
この点、本実施形態によれば、サブ表示ドライバ7に対しては、表示ドライバ10を介してコマンド又はデータが出力される。従って、ホストデバイス5とサブ表示ドライバ7とを高速シリアルバスで接続する必要がなく、そのための差動信号線を新たに設けなくても済む。従って、高速シリアルバスの本来のメリットを生かすことができる。
なお比較例の手法として、ホストデバイスからのコマンド又はデータを、単にメイン表示ドライバをスルーして、サブ表示ドライバに転送する手法も考えられる。この比較例の手法によれば、ホストデバイスが1本のチップセレクト信号しか出力できない場合にも、サブ表示ドライバにコマンド又はデータを送れるというメリットがある。
しかしながら、この比較例の手法では、コマンド又はデータをメイン用の表示ドライバで単にスルーするだけであるため、ホストデバイスとメイン用の表示ドライバとの間でのシリアル転送の速度と、メイン用の表示ドライバとサブ表示ドライバとの間でのシリアル転送の速度は同一になる。従って、ホストデバイスとメイン用の表示ドライバとの間を、高速シリアルバスで接続した場合には、メイン用の表示ドライバとサブ表示ドライバとの間も高速シリアルバスで接続しなければならなくなる。この結果、サブ表示ドライバにも高速シリアルインターフェース回路を設ける必要が生じ、従来から慣用されているサブ表示ドライバを使用することができず、機器の高コスト化を招く。
これに対して本実施形態によれば、ホストデバイス5とメイン用の表示ドライバ10の間は高速シリアルバスで接続される一方で、表示ドライバ10とサブ表示ドライバ7の間は低速シリアルバスで接続される。従って、サブ表示ドライバには高速シリアルインターフェース回路を設けなくても済むため、従来から慣用されているサブ表示ドライバを使用できるようになる。従って比較例の手法に比べて機器の低コスト化を図れるというメリットがある。
3.ダミーデータ
さて、サブ表示ドライバ7は、パネルサイズの小さなサブ表示パネル8を駆動するものであるため、サブ表示ドライバ7の動作速度はメイン用の表示ドライバ10に比べて、一般的に低速である。従って、ホストデバイス5から高速シリアルバスを介して転送されてきたデータ(表示データ)を、そのままサブ表示ドライバ7に転送すると、サブ表示ドライバ7がそのデータを受け取れないおそれがある。
さて、サブ表示ドライバ7は、パネルサイズの小さなサブ表示パネル8を駆動するものであるため、サブ表示ドライバ7の動作速度はメイン用の表示ドライバ10に比べて、一般的に低速である。従って、ホストデバイス5から高速シリアルバスを介して転送されてきたデータ(表示データ)を、そのままサブ表示ドライバ7に転送すると、サブ表示ドライバ7がそのデータを受け取れないおそれがある。
この場合、サブ表示ドライバ用のデータを送る際には、高速シリアルバスの転送速度を遅くするという手法も考えられる。しかしながら、高速シリアルバスの転送速度を急激に遅くすると、ホストデバイス5が内蔵するPLL回路のクロック周波数が安定するまでに長い時間を要してしまう。またクロック周波数を元に戻すのにも長い時間を要する。従って、PLL回路が安定するまでの間、高速シリアルバスを介したデータ転送を待たなければならなくなり、データ転送効率が低下する。
そこで本実施形態では、高速シリアルバスを介して転送されるパケットに、転送速度調整用のダミーデータを挿入する手法を採用している。図3に高速シリアルバスを介して転送されるパケットのフォーマット例を示す。例えばパケットのヘッダフィールドには、ID(識別情報)、R/W(リード/ライト)、ADD(アドレス)、CRCなどのフィールドが設けられる。一方、パケットのデータフィールドには、パラメータP(データ)の他に、ダミーデータ(00x)が設定される。
即ち図2の高速シリアルインターフェース回路20は、サブ表示ドライバ用のデータ(P)と転送速度調整用のダミーデータとがデータフィールドに設定された図3のパケットを受信する。そして低速シリアルインターフェース回路90は、データフィールドに設定されたサブ表示ドライバ用のデータ(P)とダミーデータ(00x)のうち、サブ表示ドライバ用のデータ(P)を、サブ表示ドライバ7に出力する。より具体的には、表示ドライバ10は、受信したパケットのデータフィールドからサブ表示ドライバ用のデータを抽出する抽出回路を含む。そしてこの抽出回路により抽出されたサブ表示ドライバ用のデータが、低速シリアルバスを介してサブ表示ドライバ7に出力される。
このようなダミーデータを設定すれば、高速シリアルバスでの転送速度と低速シリアルバスでの転送速度の差を自動的に調整して、サブ表示ドライバ用のデータを低速で低速シリアルバスに出力することが可能になる。これにより、サブ表示ドライバ7は、その動作速度が遅い場合であっても、表示ドライバ10から送られてきたサブ表示ドライバ用のデータを適正に受け取ることができる。従って、従来から慣用されている低速のサブ表示ドライバを利用できるようになり、機器の低コスト化を図れる。またホストデバイス5のPLL回路のクロック周波数を変化させて高速シリアルバスの転送速度を調整する必要もなくなる。従ってPLL回路の安定時間を待つ必要がなくなり、データ転送効率を向上できる。なお、ダミーデータをパケットに設定せずに、高速シリアルバスの転送速度を調整するという変形実施も可能である。
また高速シリアルバスでの転送速度をVHとし、低速シリアルバスでの転送速度をVLとしたとする。すると、VL/VHが小さくなるほど、パケットのデータフィールドに設定されるダミーデータのバイト数(データ量)が大きくなるように、ダミーデータを設定することが望ましい。
例えば高速シリアルバスでの転送速度がVH=200Mbpsであり、低速シリアルバスでの転送速度がVL=25Mbps又はVL=12.5Mbpsであったとする。するとVL=25Mbpsの時よりもVL=12.5Mbpsの時の方が、VL/VHが小さくなる。従ってこの場合には、VL=12.5Mbpsである時のダミーデータのバイト数を、VL=25Mbpsである時のバイト数に比べて大きくする。こうすることで、高速シリアルバスの転送速度VHと低速シリアルバスの転送速度VSの比に応じた最適なバイト数のダミーデータを設定できるようになり、ダミーデータによる転送速度の調整を最適化できる。この結果、表示ドライバに設けるデータのバッファ(FIFOバッファ等)のサイズを小さくでき、回路の小規模化を図れる。
なお本実施形態では高速シリアルインターフェース回路20が、図3に示すようにサブ表示ドライバ用のコマンドCMDがヘッダフィールドに設定されたパケットを受信する。そして低速シリアルインターフェース回路90は、パケットのヘッダフィールドに設定されたCMDを、サブ表示ドライバ用のコマンドとしてサブ表示ドライバ7に出力する。
例えばMDDI規格では、パケットのヘッダフィールドには、2バイトのADD(アドレス)フィールドを設けることが規定されている。本実施形態では図3に示すように、このADDフィールドの下位の1バイトに、サブ表示ドライバ用のコマンドCMDを設定する。即ちホストデバイス5はADDフィールドの下位の1バイトにコマンドCMDを挿入して、パケットを送信する。すると例えば高速シリアルインターフェース回路20が、このADDフィールドからコマンドCMDを抽出する。具体的には、例えばパケットのデータフィールドからサブ表示ドライバ用データを抽出する抽出回路が、パケットのヘッダフィールドからコマンドCMDを抽出する。そして抽出されたCMDが低速シリアルインターフェース回路90に転送される。すると低速シリアルインターフェース回路90は、このCMDをサブ表示ドライバ用のコマンドとしてサブ表示ドライバ7に出力する。
このようにすれば、サブ表示ドライバ用のデータ(パラメータ)のみならずコマンドについても、パケットから抽出してサブ表示ドライバ7に出力できるようになる。従って、メイン用の表示ドライバ10においてコマンドを解釈してサブ表示ドライバ7側に転送するというような処理も不要になり、回路を簡素化できる。更にこのようにMDDI規格のADDフィールドを有効利用してコマンドCMDを転送すれば、MDDI規格で規定されたパケットのフォーマットも維持できるという利点がある。
4.宛先情報
本実施形態ではホストデバイス5は、メイン表示ドライバ用のコマンド又はデータのみならず、サブ表示ドライバ用のコマンド又はデータを表示ドライバ10に送信する。例えばメイン表示パネル6に携帯電話用の画像を表示する場合には、ホストデバイス5はメイン表示ドライバ用のコマンド又はデータを表示ドライバ10に送信する。一方、例えば携帯電話の第1、第2の機器部分が閉じられて、サブ表示パネル8に時計表示等を行う場合には、ホストデバイス5はサブ表示ドライバ用のコマンド又はデータを表示ドライバ10に送信する。従って、メイン表示ドライバ用のコマンド又はデータと、サブ表示ドライバ用のコマンド又はデータを如何にして識別するかが課題となる。
本実施形態ではホストデバイス5は、メイン表示ドライバ用のコマンド又はデータのみならず、サブ表示ドライバ用のコマンド又はデータを表示ドライバ10に送信する。例えばメイン表示パネル6に携帯電話用の画像を表示する場合には、ホストデバイス5はメイン表示ドライバ用のコマンド又はデータを表示ドライバ10に送信する。一方、例えば携帯電話の第1、第2の機器部分が閉じられて、サブ表示パネル8に時計表示等を行う場合には、ホストデバイス5はサブ表示ドライバ用のコマンド又はデータを表示ドライバ10に送信する。従って、メイン表示ドライバ用のコマンド又はデータと、サブ表示ドライバ用のコマンド又はデータを如何にして識別するかが課題となる。
そこで本実施形態では、高速シリアルバスを介して転送されるパケットに、コマンド又はデータの宛先を指定するための宛先情報を含ませている。具体的には図3に示すように、ADDフィールドの上位の1バイトは空き領域になっているため、この空き領域のLSB側に、メイン用とサブ用を識別するための1ビットのM/Sフィールドを設ける。そしてホストデバイス5は、このM/Sフィールドに宛先情報を設定する。
高速シリアルインターフェース回路20は、この宛先情報を含むパケットを、ホストデバイス5から受信する。そして低速シリアルインターフェース回路90は、宛先情報によりサブ表示ドライバ7が宛先として指定されていた場合には、高速シリアルインターフェース回路20からのコマンド又はデータをサブ表示ドライバ7に出力する。
より具体的には、図3に示すパケットのM/Sフィールドに「1」が設定されていた場合には、そのパケットに含まれるコマンド(CMD)又はデータ(P)はメイン表示ドライバ用であると判断する。従って高速シリアルインターフェース回路20は、受信したパケットに含まれるコマンド又はデータをドライバ回路70に出力する。一方、M/Sフィールドに「0」が設定されていた場合には、そのパケットに含まれるコマンド又はデータはサブ表示ドライバ用であると判断する。従って高速シリアルインターフェース回路20は、受信したパケットに含まれるコマンド又はデータを低速シリアルインターフェース回路90に出力する。そして低速シリアルインターフェース回路90は、このコマンド又はデータをサブ表示ドライバ7にシリアル出力する。
このように高速シリアルバスを介して転送されるパケットに宛先情報(指定情報)を設定すれば、パケットに含まれるデータ又はコマンドを、メイン用のドライバ回路70又はサブ用の低速シリアルインターフェース回路90に自動的に仕分けして転送できる。この結果、処理負荷をそれほど増すことなく、パケットに含まれるコマンド又はデータをサブ表示ドライバ7に出力できるようになる。
なおパケットに含ませる宛先情報は、図3のようなM/Sフィールドに設定される情報に限定されず、他のフィールドに設定してもよい。或いはこのような宛先情報を用いてないでコマンド又はデータの仕分けを行ってもよい。
例えば表示ドライバ10に、受信したパケットに含まれるコマンドが書き込まれるコマンドレジスタを設ける。このコマンドレジスタは例えばドライバ回路70に設けることができる。そして低速シリアルインターフェース回路90は、コマンドレジスタに、サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれた場合には、高速シリアルインターフェース回路20からのコマンド又はデータをサブ表示ドライバ7に出力する。このようにすれば、パケットに宛先情報を含ませなくても、パケットに含まれるコマンド又はデータを仕分けして、サブ表示ドライバ7側に転送できるようになる。
5.詳細な構成例
図4に本実施形態の表示ドライバの詳細な構成例を示す。なお図4の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図4とは異なる他の回路ブロックを追加してもよい。
図4に本実施形態の表示ドライバの詳細な構成例を示す。なお図4の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図4とは異なる他の回路ブロックを追加してもよい。
図4に示すように高速シリアルインターフェース回路20は、トランシーバ30、リンクコントローラ50、ドライバインターフェース回路60を含む。
ここでトランシーバ30は、差動信号(差動データ信号、差動ストローブ信号、差動クロック信号)を用いて高速シリアルバスを介してパケット(コマンド、データ)を受信したり、送信するための回路である。具体的には高速シリアルバスの差動信号線を電流駆動又は電圧駆動することによりパケットの送受信が行われる。このトランシーバ30は、差動信号線を駆動する物理層回路(アナログフロントエンド回路)や高速ロジック回路などを含むことができる。
リンクコントローラ50は高速シリアル転送のリンク層(トランザクション層)の処理を行う。具体的には、高速シリアルバスを介してホストデバイス5からトランシーバ30がパケットを受信した場合には、受信したパケットを解析する。即ち受信したパケットのヘッダとデータを分離して、ヘッダを抽出する。またリンクコントローラ50は、高速シリアルバスを介してホストデバイス5にパケットを送信する場合には、そのパケットの生成処理を行う。具体的には、送信するパケットのヘッダを生成し、ヘッダとデータを結合してパケットを組み立てる。そして生成したパケットの送信をトランシーバ30に指示する。なおパケットの解析処理は、リンクコントローラ50が含むパケット解析回路52により行われ、パケットの生成処理はパケット生成回路54により行われる。
ドライバインターフェース回路60は、高速シリアルインターフェース回路20(リンクコントローラ50)とドライバ回路70との間のホストインターフェース処理を行う。例えば図4では、高速シリアルインターフェース回路20とドライバ回路70はホストインターフェースバスにより接続される。そしてドライバインターフェース回路60は、ホストインターフェース信号を生成してドライバ回路70に出力する。このホストインターフェース信号は、コマンドとデータの識別信号であるアドレス0信号A0や、ライト、リードを指示するライト、リード信号WR、RDや、コマンド又はデータの信号であるパラレルデータ信号PDATAや、ドライバ回路70をチップセレクトすることを指示するチップセレクト信号CS1を含む。
ドライバインターフェース回路60は、FIFO(First In First Out)バッファ62、抽出回路64、チップセレクト信号生成回路66を含む。なおこれらの一部を省略する構成としてもよい。
FIFOバッファ62は高速シリアルインターフェース回路側とドライバ回路側のデータ転送速度の差を調整するためのエラスティックバッファとして機能する。例えばリンクコントローラ50からのコマンド又はデータは、FIFOバッファ62に書き込まれる。そして書き込まれたコマンド又はデータは、ドライバ回路70の動作速度に応じたタイミングでFIFOバッファ62から読み出されて、パラレルデータ信号PDATAとしてドライバ回路70に出力される。
抽出回路64は、受信したパケットのデータフィールドに設定されたサブ表示ドライバ用データとダミーデータのうち、サブ表示ドライバ用データ(P)を抽出する。また受信したパケットのヘッダフィールドに設定されたコマンド(CMD)を抽出する。そして抽出されたサブ表示ドライバ用データやコマンドはパラレルデータ信号PDATAとしてドライバ回路70に出力される。なおコマンドは、PDATAの24ビットのバスのうち8ビットの信号線を使用して出力される。一方、RGB888、RGB666、RGB565、RGB444の表示データは、各々、PDATAの24、18、16、12ビットのバスを使用して出力される。
チップセレクト信号生成回路66はチップセレクト信号CS1、CS2を生成して出力する。より具体的にはホストインターフェース信号に含まれるチップセレクト信号CS1とは別に、チップセレクト信号CS2を生成して出力する。この信号CS2を用いることで、コマンド又はデータをドライバ回路70の内部回路80に転送するか、低速シリアルインターフェース回路90に転送するかを、切り替えることが可能になる。
ドライバ回路70は、ホストインターフェース回路72、出力切り替え回路76、分周回路78、内部回路80を含む。なおこれらの一部を省略する構成としてもよい。
ホスト(MPU)インターフェース回路72は、高速シリアルインターフェース回路20とドライバ回路70との間のホストインターフェース処理を行う。具体的には、高速シリアルインターフェース回路20(ドライバインターフェース回路60)は、パラレルデータ信号PDATAを含むホストインターフェース信号を出力する。するとホストインターフェース回路72は、このホストインターフェース信号を受け、ホストインターフェース信号に含まれる信号PDATAを後段に出力する。例えばライト信号WRがアクティブになると、高速シリアルインターフェース回路20から受けた信号PDATAを、内蔵するレジスタ74にラッチする。そしてラッチされた信号PDATAを出力切り替え回路76に出力する。この場合にA0がローレベル(第1のレベル)である場合には、PDATAはコマンドとして扱われ、A0がハイレベル(第2のレベル)である場合には、PDATAはデータ(パラメータ、表示データ)として扱われる。
出力切り替え回路76は、ホストインターフェース回路72から信号PDATAを受け、ドライバ回路70の内部回路80又は低速シリアルインターフェース回路90のいずれかに出力する。この場合に、信号PDATAを、内部回路80と低速シリアルインターフェース回路90のいずれに出力するかは、信号CS2に基づいて切り替えられる。例えば信号CS2がローレベル(第1のレベル)である場合にはPDATAは低速シリアルインターフェース回路90に出力され、ハイレベル(第2のレベル)である場合には内部回路80に出力される。
分周回路78は、高速シリアルインターフェース回路20から受けたクロック信号CKを分周して、分周したクロック信号をホストインターフェース回路72や低速シリアルインターフェース回路90に出力する。具体的には、高速シリアルインターフェース回路20は、高速シリアルバスの差動信号として差動ストローブ信号(又は差動クロック信号)をホストデバイス5から受信する。そして差動ストローブ信号(又は差動クロック信号)により得られたクロック信号CK(例えば50MHz)をドライバ回路70に出力する。すると分周回路78は、このクロック信号CKを分周する。そして低速シリアルインターフェース回路90は、信号CKを分周したクロック信号SCKに基づいて、サブ表示ドライバ用のコマンド又はデータを、シリアルデータ信号SDとしてサブ表示ドライバ7に出力する。なお分周回路78を高速シリアルインターフェース回路20側に設けるようにしてもよい。
内部回路80はメイン表示パネル6を駆動するための回路である。この内部回路80は、ステータスレジスタ81、コマンドレジスタ82、コマンドデコーダ83、ホスト側制御回路84、ドライバ側制御回路85、アドレス制御回路86、表示データRAM87、駆動部88を含む。なおこれらの一部を省略する構成としてもよい。
ステータスレジスタ81は表示ドライバ10のステータス情報(表示がオンか否か、パーシャル表示モードか否か、スリープモードか否か)を記憶する。コマンドレジスタ82は、ホストインターフェース回路72を介して入力されたコマンドを記憶する。そしてコマンドデコーダ83は、このコマンド(パラメータ)をデコード(解釈)して、ホスト側制御回路84等に伝える。ホスト側制御回路84は、コマンドのデコード結果に基づいて、表示データRAM87に対するリード・ライト動作を制御する。このリード・ライト動作はアドレス制御回路86により実現される。
ドライバ側(パネル側)制御回路85は、基準クロック信号に基づいて、階調制御パルス、極性反転信号、ラッチパルスなどを発生して、メイン表示パネル6の表示動作に必要な制御を行う。
アドレス制御回路86は、ホスト側制御回路84の制御の下で、表示データの書き込みカラムアドレス、読み出しカラムアドレス、書き込みページアドレス、読み出しページアドレスを指定する。またアドレス制御回路86は、ドライバ側制御回路85により制御されて、例えば1ライン毎に表示アドレスを指定する。
表示データRAM87は表示データを記憶するメモリである。この表示データRAM87には、ホストインターフェース回路72を介して入力された表示データが書き込まれる。そして駆動部88は、表示データRAM87から読み出された表示データに基づいて、データ線電圧を生成して、メイン表示パネル6のデータ線に出力することで、データ線を駆動する。また駆動部88は走査線の駆動を行うこともできる。
低速シリアルインターフェース回路90は、ホストインターフェース回路72から出力切り替え回路76を介して入力されるパラレルデータ信号PDATAを受ける。この信号PDATAはサブ表示ドライバ用のコマンド又はデータを含む。低速シリアルインターフェース回路90は、このパラレルデータ信号PDATAをシリアルデータ信号SDに変換して、サブ表示ドライバ7に出力する。この変換はパラレル/シリアル変換回路92により実現される。
なお低速シリアルインターフェース回路90は、シリアルデータ信号SDの他に、シリアル転送用のクロック信号SCKと、サブ表示ドライバ7をチップセレクトするための信号CS2をサブ表示ドライバ7に出力する。ここで信号SCKは、高速シリアルバスの差動ストローブ信号(又は差動クロック信号)により得られたクロック信号CKを分周したクロック信号である。例えば、高速シリアルバスでの転送速度が200Mbpsであり、信号CKが50MHzである場合には、信号SCKとしては25MHzや12.5MHzの信号を用いることができる。そしてサブ表示ドライバ7は、このクロック信号SCKに基づいてシリアルデータ信号SDを取り込むことになる。
なお低速シリアルインターフェース回路90は、コマンド又はデータを識別するためのコマンド/データ識別情報(D/C)を、シリアルデータ信号(サブ表示ドライバ用のコマンド又はデータ)に対応づけてサブ表示ドライバ7に出力する。サブ表示ドライバ7は、このコマンド/データ識別情報(D/C)に基づいて、シリアルデータ信号によりコマンドが出力されたのか、データ(パラメータ)が出力されたのかを判断できる。
6.動作
次に本実施形態の動作の詳細について図5〜図7のタイミング波形図を用いて説明する。図5、図6(A)(B)はメイン表示ドライバ用のコマンド又はデータを転送する際の波形図であり、図7はサブ表示ドライバ用のコマンド又はデータを転送する際の波形図である。
次に本実施形態の動作の詳細について図5〜図7のタイミング波形図を用いて説明する。図5、図6(A)(B)はメイン表示ドライバ用のコマンド又はデータを転送する際の波形図であり、図7はサブ表示ドライバ用のコマンド又はデータを転送する際の波形図である。
図5は、高速シリアルバスで転送されるパケットの状態を示している。高速シリアルバスでは例えば200Mbpsでビデオストリームパケットが転送される。図5においてFormatは表示(画素)データのフォーマット形式を指定するものである。このFormatにより、表示データがRGB888、RGB666、RGB565、RGB444のいずれのフォーマットなのかが指定される。またXleft〜Ybottomは、表示データの書き込み範囲(表示範囲)を指定するものである。Xstart、Ystartは、表示データの書き込み位置を指定するものである。CRC(Cyclic Redundancy Check)は転送エラーの検出を行うためのものである。これらのFormat〜CRCはパケットのヘッダフィールドに設定される。一方、表示データであるPixelDataはパケットのデータフィールドに設定される。そしてリンクコントローラ50は、図5のA1でCRCエラーが検出されなかったことを条件に、A2に示す表示データをドライバインターフェース回路60に出力する。
するとドライバインターフェース回路60は、図6(A)のB1に示すように、駆動条件を設定するためのコマンドCMDを出力し、コマンドのパラメータとしてFormat、Xleft〜Ybottom、Xstart、Ystartを出力する。次にB2に示すように、表示データRAM87へのライトコマンドRAMWRを出力し、それに続いて表示データPix0、Pix1・・・を出力する。
なお表示データを出力する際には、図6(B)に示すように、表示データのフォーマットに応じてクロック信号の周波数を可変に制御することが望ましい。例えば24ビットのRGB888フォーマットの場合にはクロック周波数を遅くし、12ビットのRGB444フォーマットの場合にはクロック周波数を速くする。この周波数の調整は分周回路などにより実現できる。
高速シリアルバスでは例えば200Mbpsというような一定の転送速度でRGBデータが間断無く転送される。そして高速シリアルインターフェース回路20には、この一定の転送速度で転送されたRGBデータが間断無く入力され、入力されたRGBデータはFIFOバッファ62に蓄積される。一方、高速シリアルインターフェース回路20は、ドライバ回路70に対して画素単位でRGBデータを出力する。そしてRGB888フォーマットに比べてRGB444フォーマットの方が、画素毎のデータのビット数が少ない。従って高速シリアルインターフェース回路20は、RGB444フォーマットの場合には、より速いクロック周波数でRGBデータをドライバ回路70に出力することになる。従ってドライバ回路70はこれに対応するために、図6(B)に示すようにRGB44の場合にはクロック周波数を速くして、高速シリアルインターフェース回路20からのRGBデータを取り込むことになる。
サブ表示ドライバ用のコマンドやデータを転送する場合には、高速シリアルバスでは図7のC1に示すようにパケットが転送される。そして図3で説明したように、パケットのヘッダのアドレスADDフィールドにはサブ表示ドライバ用コマンドCMDが設定される。そして図7のC2に示すように高速シリアルインターフェース回路20は、このコマンドCMDをパラレルデータ信号PDATAとしてドライバ回路70に出力する。またC3に示すように信号A0をローレベルに設定して、CMDがコマンドであることを伝える。またC4に示すようにチップセレクト信号CS2をローレベル(アクティブ)に設定して、出力切り替え回路76の出力を、低速シリアルインターフェース回路90側に切り替える。そしてC5のタイミングでライト信号WRをローレベル(アクティブ)に設定する。こうすることで、パラレルデータ信号PDATA(CMD)はレジスタ74にラッチされ、出力切り替え回路76を介して低速シリアルインターフェース回路90に出力されるようになる。そして低速シリアルインターフェース回路90は、このパラレルデータ信号PDATA(CMD)をシリアルデータ信号SD(D7〜D0)に変換して、図7のC6に示すようにサブ表示ドライバ7に出力する。
なお図7のC7に示すD/Cはコマンド/データ識別情報である。低速シリアルインターフェース回路90はこのD/Cを、信号SD(コマンド又はデータ)に対応づけてサブ表示ドライバ7に出力している。例えばC7ではD/C=0になっており、C6に示すシリアルデータ信号SDによりコマンドが転送されていることが、サブ表示ドライバ7に伝えられる。
次に高速シリアルインターフェース回路20は、パケットのデータフィールドに設定されているパラメータP0を抽出し、C8に示すようにPDATAとしてドライバ回路70に出力する。そしてC9のタイミングでライト信号WRをローレベルに設定する。こうすることで、パラレルデータ信号PDATA(P0)はレジスタ74にラッチされ、出力切り替え回路76を介して低速シリアルインターフェース回路90は出力される。そして低速シリアルインターフェース回路90は、このパラレルデータ信号PDATA(P0)をシリアルデータ信号SDに変換して、図7のC10に示すようにサブ表示ドライバ7に出力する。この場合にC11ではコマンド/データ識別情報はD/C=1になっており、C10のシリアルデータ信号SDによりパラメータが転送されていることが、サブ表示ドライバ7に伝えられる。なお他のパラメータP1や表示データについても同様にして、低速シリアルインターフェース回路90に転送されてサブ表示ドライバ7に出力される。
本実施形態では図7のC12に示すように、パケットのデータフィールドに転送速度調整用のダミーデータを挿入している。このようにダミーデータを挿入すれば、C5、C9に示すようにライト信号WRをアクティブにする時間間隔を長くできる。これにより、低速シリアルインターフェース回路90へのコマンド又はデータの転送時間間隔も長くできる。従ってC13に示すように、シリアル転送用のクロック信号SCKの周波数を小さくでき、C6、C10に示すようにシリアルデータ信号SDの転送速度を遅くできる。この結果、従来から慣用されている低速動作のサブ表示ドライバを使用できるようになり、機器の低コスト化を図れる。
また本実施形態では、ホストインターフェース回路72からのパラレルデータ信号PDATAの出力先を、出力切り替え回路76により切り替えて、PDATAを低速シリアルインターフェース回路90に出力する。そして低速シリアルインターフェース回路90がPDATAをシリアルデータ信号SDに変換する。このようにすれば、ドライバ回路70が通常有しているホストインターフェース回路90を有効利用して、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路90側に転送できるようになる。従って回路の小規模化や設計期間の短縮化等を図れる。
また本実施形態では、チップセレクト信号として、ホストインターフェース用の信号CS1とは別に信号CS2を生成し、このCS2に基づいて、出力切り替え回路76の出力先を切り替えている。このようにすれば、新たなチップセレクト信号CS2を生成するだけで、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路90側に転送できるようになる。従って回路の小規模化等を図れる。
また本実施形態では、高速シリアルバスの差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号CKに基づいて、C13に示すクロック信号SCKが生成される。そしてC6、C10に示すように、このクロック信号SCKに基づいて、サブ表示ドライバ用のコマンド(CMD)やデータ(P0、P1)がシリアルデータ信号SDとしてサブ表示ドライバ7に出力される。
例えば比較例の手法として、表示ドライバ10にPLL回路を内蔵させ、このPLL回路で生成されたクロック信号に基づいて、シリアルデータ信号SDをサブ表示ドライバ7に出力する手法も考えられる。しかしながら、この手法では、クロック信号SCKとシリアルデータ信号SDとが同期関係にあることを保証できなくなる。従って、サブ表示ドライバ7に出力されるシリアルデータ信号にずれが生じてしまい、サブ表示パネル8に表示位置ずれなどの問題が生じるおそれがある。
この点、本実施形態では、差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号に基づいて、クロック信号SCKが生成されるため、SCKとSDとが同期関係にあることを保証できる。従って、サブ表示パネル8に表示位置ずれなどが生じるのを防止できる。
7.変形例
図8に本実施形態の変形例を示す。図8が図4と異なるのは、図8ではチップセレクト信号CS2が、コマンドレジスタ82のコマンドをデコードするコマンドデコーダ83により生成されている点である。図8では、このようにして生成された信号CS2に基づいて、出力切り替え回路76の出力先が切り替わる。
図8に本実施形態の変形例を示す。図8が図4と異なるのは、図8ではチップセレクト信号CS2が、コマンドレジスタ82のコマンドをデコードするコマンドデコーダ83により生成されている点である。図8では、このようにして生成された信号CS2に基づいて、出力切り替え回路76の出力先が切り替わる。
具体的には図8では、メイン側の内部回路80のコマンドレジスタ82が、サブ表示パネルイネーブルレジスタ89(イネーブルビット)を有している。そしてこのレジスタ89に、サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれたとする。すると、低速シリアルインターフェース回路90は、高速シリアルインターフェース回路20からのコマンド又はデータ(PDATA)をサブ表示ドライバ7に出力する。例えばレジスタ89に「1」が書かれると、これをデコードしたコマンドデコーダ83が、チップセレクト信号CS2をローレベル(アクティブ)に設定する。すると出力切り替え回路76の出力先が、低速シリアルインターフェース回路90側に切り替わり、PDATAが低速シリアルインターフェース回路90に入力される。そして低速シリアルインターフェース回路90はこのPDATAをシリアルデータ信号SDに変換してサブ表示ドライバ7に出力する。
このようにすれば、図3に示すような宛先情報M/Sのフィールドをパケットのヘッダに設けなくても、出力切り替え回路76の出力先を切り替えて、サブ表示ドライバ用のコマンド又はデータを低速シリアルインターフェース回路90に転送できるようになる。
8.トランシーバ
図9に高速シリアル転送を行うトランシーバの構成例を示す。図9はMDDI規格に準拠したトランシーバの例である。図9において、トランシーバ40はホストデバイス5に内蔵され、トランシーバ30は表示ドライバ10に内蔵される。また36、42、44はトランスミッタ回路であり、32、34、46はレシーバ回路である。また38、48はウェイクアップ検出回路である。
図9に高速シリアル転送を行うトランシーバの構成例を示す。図9はMDDI規格に準拠したトランシーバの例である。図9において、トランシーバ40はホストデバイス5に内蔵され、トランシーバ30は表示ドライバ10に内蔵される。また36、42、44はトランスミッタ回路であり、32、34、46はレシーバ回路である。また38、48はウェイクアップ検出回路である。
ホスト側のトランスミッタ回路42は差動ストローブ信号STB+/−を電流駆動する。そしてクライアント側のレシーバ回路32は、電流駆動により抵抗RT1の両端に発生した電圧を増幅し、ストローブ信号STB_Cを後段の回路に出力する。またホスト側のトランスミッタ回路44はデータストローブ信号DATA+/−を電流駆動する。そしてクライアント側のレシーバ回路34は、電流駆動により抵抗RT2の両端に発生した電圧を増幅し、データ信号DATA_C_HCを後段の回路に出力する。
クロック信号からストローブ信号への変換や、ストローブ信号からクロック信号への変換は、図10(A)に示す回路により実現できる。具体的には送信側では、図10(B)に示すようにデータ信号DATAとクロック信号CLKの排他的論理和をとることで、ストローブ信号STBを生成し、このSTBを高速シリアルバスを介して受信側に送信する。そして受信側は、データ信号DATAとストローブ信号STBの排他的論理和をとることで、クロック信号CLKを再生する。このようにすれば図10(B)から明らかなように、クロック信号CLKに比べてストローブ信号STBの遷移回数は少なくなるため、データ転送のノイズ耐性を高めることができる。
なおトランシーバの構成は図9〜図10(B)に説明したものに限定されない。例えば図11のような構成を採用することもできる。
図11においてDTO+、DTO−はホスト側がターゲット側に出力する差動データ信号(OUTデータ)である。CLK+、CLK−は、ホスト側がターゲット側に供給する差動クロック信号である。ホスト側はCLK+/−のエッジに同期してDTO+/−を出力する。従ってターゲット側は、CLK+/−を用いてDTO+/−をサンプリングして取り込むことができる。更に図11では、ターゲット側はホスト側から供給されたクロックCLK+/−に基づいて動作する。即ちCLK+/−はターゲット側のシステムクロックになる。このためPLL回路212はホスト側に設けられ、ターゲット側には設けられていない。
DTI+、DTI−はターゲット側がホスト側に出力する差動データ信号(INデータ)である。STB+、STB−は、ターゲット側がホスト側に供給する差動ストローブ信号である。ターゲット側はホスト側から供給されたCLK+/−に基づいてSTB+/−を生成して出力する。そしてターゲット側はSTB+/−のエッジに同期してDTI+/−を出力する。従ってホスト側は、STB+/−を用いてDTI+/−をサンプリングして取り込むことができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(データ等)と共に記載された用語(パラメータ・表示データ等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
また表示ドライバや電子機器の構成や動作も本実施形態で説明した構成や動作に限定に限定されず、種々の変形実施が可能である。また高速シリアルバスと低速シリアルバスの転送速度差の調整手法や、ダミーデータの設定手法や、コマンド又はデータの出力先の仕分け手法等も、本実施形態で説明した手法に限定されない。
5 ホストデバイス、6 メイン表示パネル、7 サブ表示ドライバ、
8 サブ表示パネル、10 表示ドライバ、20 高速シリアルインターフェース回路、
30 トランシーバ、50 リンクコントローラ、52 パケット解析回路、
54 パケット生成回路、60 ドライバインターフェース回路、
62 FIFOバッファ、64 抽出回路、66 チップセレクト信号生成回路、
70 ドライバ回路、72 ホストインターフェース回路、74 レジスタ、
76 出力切り替え回路、78 分周回路、80 内部回路、
81 ステータスレジスタ、82 コマンドレジスタ、83 コマンドデコーダ、
84 ホスト側制御回路、85 ドライバ側制御回路、86 アドレス制御回路、
87 表示データRAM、88 駆動部、90 低速シリアルインターフェース回路、
92 パラレル/シリアル変換回路
8 サブ表示パネル、10 表示ドライバ、20 高速シリアルインターフェース回路、
30 トランシーバ、50 リンクコントローラ、52 パケット解析回路、
54 パケット生成回路、60 ドライバインターフェース回路、
62 FIFOバッファ、64 抽出回路、66 チップセレクト信号生成回路、
70 ドライバ回路、72 ホストインターフェース回路、74 レジスタ、
76 出力切り替え回路、78 分周回路、80 内部回路、
81 ステータスレジスタ、82 コマンドレジスタ、83 コマンドデコーダ、
84 ホスト側制御回路、85 ドライバ側制御回路、86 アドレス制御回路、
87 表示データRAM、88 駆動部、90 低速シリアルインターフェース回路、
92 パラレル/シリアル変換回路
Claims (13)
- 差動信号を用いた高速シリアルバスを介してホストデバイスからパケットを受信し、受信したパケットに含まれるコマンド又はデータを出力する高速シリアルインターフェース回路と、
前記高速シリアルインターフェース回路から出力されたコマンド又はデータに基づいて、メイン表示パネルを駆動するドライバ回路と、
前記ホストデバイスから受信したパケットがサブ表示ドライバ用のコマンド又はデータを含んでいた場合に、前記サブ表示ドライバ用のコマンド又はデータを、転送速度が前記高速シリアルバスよりも低速な低速シリアルバスを介して、サブ表示ドライバに出力する低速シリアルインターフェース回路とを含み、
前記高速シリアルインターフェース回路は、
受信したパケットに含まれるコマンド又はデータの信号がパラレルデータ信号として含まれるホストインターフェース信号を出力し、
前記ドライバ回路は、
前記高速シリアルインターフェース回路から前記ホストインターフェース信号を受け、前記ホストインターフェース信号に含まれる前記パラレルデータ信号を出力するホストインターフェース回路と、
前記ホストインターフェース回路から前記パラレルデータ信号を受け、前記パラレルデータ信号を、前記ドライバ回路の内部回路又は前記低速シリアルインターフェース回路のいずれかに出力する出力切り替え回路とを含むことを特徴とする表示ドライバ。 - 請求項1において、
前記高速シリアルインターフェース回路は、
前記ホストインターフェース信号に含まれる第1のチップセレクト信号とは別に、第2のチップセレクト信号を生成して出力するチップセレクト信号生成回路を含み、
前記出力切り替え回路は、
前記ホストインターフェース回路からの前記パラレルデータ信号を、前記ドライバ回路の前記内部回路と前記低速シリアルインターフェース回路のいずれに出力するかを、前記第2のチップセレクト信号に基づいて切り替えることを特徴とする表示ドライバ。 - 請求項1又は2において、
前記高速シリアルインターフェース回路は、
前記サブ表示ドライバ用のデータと転送速度調整用のダミーデータとがデータフィールドに設定されたパケットを受信し、
前記低速シリアルインターフェース回路は、
受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを、前記サブ表示ドライバに出力することを特徴とする表示ドライバ。 - 請求項3において、
前記高速シリアルインターフェース回路は、
前記高速シリアルバスでの転送速度をVHとし、前記低速シリアルバスでの転送速度をVLとした場合に、VL/VHが小さくなるほどそのバイト数が大きくなるダミーデータが、データフィールドに設定されたパケットを受信することを特徴とする表示ドライバ。 - 請求項3又は4において、
受信したパケットのデータフィールドに設定された前記サブ表示ドライバ用のデータと前記ダミーデータのうち、前記サブ表示ドライバ用のデータを抽出する抽出回路を含むことを特徴とする表示ドライバ。 - 請求項1乃至5のいずれかにおいて、
前記高速シリアルインターフェース回路は、
前記サブ表示ドライバ用のコマンドがヘッダフィールドに設定されたパケットを受信し、
前記低速シリアルインターフェース回路は、
受信したパケットのヘッダフィールドに設定された前記サブ表示ドライバ用のコマンドを、前記サブ表示ドライバに出力することを特徴とする表示ドライバ。 - 請求項1乃至6のいずれかにおいて、
前記高速シリアルインターフェース回路は、
コマンド又はデータの宛先を指定するための宛先情報を含むパケットを、前記ホストデバイスから受信し、
前記低速シリアルインターフェース回路は、
前記宛先情報により前記サブ表示ドライバが宛先として指定されていた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力することを特徴とする表示ドライバ。 - 請求項1乃至6のいずれかにおいて、
受信したパケットに含まれるコマンドが書き込まれるコマンドレジスタを含み、
前記低速シリアルインターフェース回路は、
前記コマンドレジスタに、前記サブ表示ドライバへのコマンド又はデータの出力をイネーブルにするコマンドが書き込まれた場合に、前記高速シリアルインターフェース回路からのコマンド又はデータを、前記サブ表示ドライバ用のコマンド又はデータとして前記サブ表示ドライバに出力することを特徴とする表示ドライバ。 - 請求項1乃至8のいずれかにおいて、
前記高速シリアルインターフェース回路は、
受信したパケットに含まれるコマンド又はデータの信号を、パラレルデータ信号として前記ドライバ回路に出力し、
前記低速シリアルインターフェース回路は、
前記パラレルデータ信号をシリアルデータ信号に変換するパラレル/シリアル変換回路を含むことを特徴とする表示ドライバ。 - 請求項1乃至9のいずれかにおいて、
前記高速シリアルインターフェース回路は、
前記差動信号として差動ストローブ信号又は差動クロック信号を前記ホストデバイスから受信し、
前記低速シリアルインターフェース回路は、
前記差動ストローブ信号又は差動クロック信号により得られたクロック信号を分周したクロック信号に基づいて、前記サブ表示ドライバ用のコマンド又はデータを前記サブ表示ドライバに出力することを特徴とする表示ドライバ。 - 請求項1乃至10のいずれかにおいて、
前記低速シリアルインターフェース回路は、
コマンド又はデータを識別するためのコマンド/データ識別情報を、前記サブ表示ドライバ用のコマンド又はデータに対応づけて前記サブ表示ドライバに出力することを特徴とする表示ドライバ。 - 請求項1乃至11のいずれかにおいて、
前記高速シリアルバスは、低振幅の差動信号を用いるシリアルバスであり、
前記低速シリアルバスは、CMOS電圧レベルの信号を用いるシリアルバスであることを特徴とする表示ドライバ。 - 請求項1乃至12のいずれかに記載の表示ドライバと、
前記表示ドライバに前記高速シリアルバスを介して接続される前記ホストデバイスと、
前記表示ドライバにより駆動される前記メイン表示パネルと、
前記表示ドライバに前記低速シリアルバスを介して接続される前記サブ表示パネルとを含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066699A JP2007183668A (ja) | 2007-03-15 | 2007-03-15 | 表示ドライバ及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066699A JP2007183668A (ja) | 2007-03-15 | 2007-03-15 | 表示ドライバ及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005092114A Division JP4428272B2 (ja) | 2005-03-28 | 2005-03-28 | 表示ドライバ及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007183668A true JP2007183668A (ja) | 2007-07-19 |
Family
ID=38339723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007066699A Withdrawn JP2007183668A (ja) | 2007-03-15 | 2007-03-15 | 表示ドライバ及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007183668A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103780270A (zh) * | 2012-10-18 | 2014-05-07 | 晨星软件研发(深圳)有限公司 | 移动业界处理器介面的实体层接收器 |
JP2015002408A (ja) * | 2013-06-14 | 2015-01-05 | 富士通株式会社 | 伝送回路および出力回路 |
JP2015144391A (ja) * | 2014-01-31 | 2015-08-06 | ローム株式会社 | 画像データの受信回路およびそれを用いた電子機器、画像データの伝送方法 |
CN114846537A (zh) * | 2020-12-01 | 2022-08-02 | 京东方科技集团股份有限公司 | 一种显示基板、驱动方法及显示面板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04133153A (ja) * | 1990-09-26 | 1992-05-07 | Nippon Telegr & Teleph Corp <Ntt> | アドレス変換方式 |
JP2001092767A (ja) * | 1999-09-20 | 2001-04-06 | Nec Wireless Networks Ltd | マルチインタフェース制御装置 |
JP2001222249A (ja) * | 1999-11-29 | 2001-08-17 | Seiko Epson Corp | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 |
JP2002108486A (ja) * | 2000-09-29 | 2002-04-10 | Hitachi Ltd | 電子計算機システム |
JP2004088750A (ja) * | 2002-06-28 | 2004-03-18 | Rohm Co Ltd | 携帯通信機器 |
JP2004325747A (ja) * | 2003-04-24 | 2004-11-18 | Seiko Epson Corp | 電気光学パネル用駆動装置、電気光学装置、電気光学パネル用駆動装置の駆動方法、電気光学装置の駆動方法及び電子機器 |
JP2005156766A (ja) * | 2003-11-25 | 2005-06-16 | Nec Corp | 表示システムおよびそれを用いた電子機器 |
-
2007
- 2007-03-15 JP JP2007066699A patent/JP2007183668A/ja not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04133153A (ja) * | 1990-09-26 | 1992-05-07 | Nippon Telegr & Teleph Corp <Ntt> | アドレス変換方式 |
JP2001092767A (ja) * | 1999-09-20 | 2001-04-06 | Nec Wireless Networks Ltd | マルチインタフェース制御装置 |
JP2001222249A (ja) * | 1999-11-29 | 2001-08-17 | Seiko Epson Corp | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 |
JP2002108486A (ja) * | 2000-09-29 | 2002-04-10 | Hitachi Ltd | 電子計算機システム |
JP2004088750A (ja) * | 2002-06-28 | 2004-03-18 | Rohm Co Ltd | 携帯通信機器 |
JP2004325747A (ja) * | 2003-04-24 | 2004-11-18 | Seiko Epson Corp | 電気光学パネル用駆動装置、電気光学装置、電気光学パネル用駆動装置の駆動方法、電気光学装置の駆動方法及び電子機器 |
JP2005156766A (ja) * | 2003-11-25 | 2005-06-16 | Nec Corp | 表示システムおよびそれを用いた電子機器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103780270A (zh) * | 2012-10-18 | 2014-05-07 | 晨星软件研发(深圳)有限公司 | 移动业界处理器介面的实体层接收器 |
CN103780270B (zh) * | 2012-10-18 | 2015-12-02 | 晨星软件研发(深圳)有限公司 | 移动业界处理器介面的实体层接收器 |
JP2015002408A (ja) * | 2013-06-14 | 2015-01-05 | 富士通株式会社 | 伝送回路および出力回路 |
JP2015144391A (ja) * | 2014-01-31 | 2015-08-06 | ローム株式会社 | 画像データの受信回路およびそれを用いた電子機器、画像データの伝送方法 |
CN114846537A (zh) * | 2020-12-01 | 2022-08-02 | 京东方科技集团股份有限公司 | 一种显示基板、驱动方法及显示面板 |
CN114846537B (zh) * | 2020-12-01 | 2024-02-09 | 京东方科技集团股份有限公司 | 一种显示基板、驱动方法及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4428272B2 (ja) | 表示ドライバ及び電子機器 | |
JP4058888B2 (ja) | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
JP4207912B2 (ja) | データ転送制御装置及び電子機器 | |
US8212759B2 (en) | Control circuit and control method for LCD panel | |
JP3786120B2 (ja) | データ転送制御装置及び電子機器 | |
US7889164B2 (en) | Semiconductor integrated circuit device and mobile terminal device | |
JP4186940B2 (ja) | データ転送制御装置及び電子機器 | |
JP2006268260A (ja) | データ転送制御装置及び電子機器 | |
US8127056B2 (en) | Data transfer control device including a switch circuit that switches write destination of received packets | |
JP3835459B2 (ja) | データ転送制御装置及び電子機器 | |
US7630375B2 (en) | Data transfer control device and electronic instrument having reduced power consumption | |
JP2007183668A (ja) | 表示ドライバ及び電子機器 | |
JP4924560B2 (ja) | データ転送制御装置及び電子機器 | |
JP3786121B2 (ja) | データ転送制御装置及び電子機器 | |
US11900857B2 (en) | Data transmission/reception circuit and display device including the same | |
KR100646331B1 (ko) | 모바일 장치의 데이터 전송 장치 및 방법 | |
JP2005141298A (ja) | ブリッジ回路、電子機器、及びデータ転送制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091030 |