JPH04133153A

JPH04133153A - アドレス変換方式

Info

Publication number: JPH04133153A
Application number: JP2256135A
Authority: JP
Inventors: Etsuo Masuda; 増田　悦夫; Akira Uemori; 上森　明; Ikuo Namikawa; 南川　育穂; Minoru Kimura; 実木村
Original assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1990-09-26
Filing date: 1990-09-26
Publication date: 1992-05-07
Anticipated expiration: 2016-08-13
Also published as: JP3198510B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はアドレス変換方式に関し、特に周辺制御装置を
収容する低位システムバスと、ｃｐｕ。

ＭＭ（主記憶装置）等を接続し、上述の低位システムバ
スよりも大きな（周辺）制御空間を有するが、上述の低
位システムバス上で可能なデータ転送単位の一部しか扱
えない高位システムバスとの間を接続するバス変換回路
のアドレス変換方式に関するものである。

〔従来の技術〕

近年、高機能マイクロプロセッサとして、メモリ空間と
は別に、３２ビット程度の大きな（周辺）制御空間をサ
ポートするものが登場して来ている。

但し、ロード、ストア等の周辺制御空間操作命令は、メ
モリ空間操作命令はど強力ではなく、データ転送単位が
４バイトのみに限定されている場合もある。

一方で、ＩＥＥＥ　　ＰＩＯ１４バス等の標準バスヘの
接続を目的として開発され、ホストからメモリマツブト
方式によって制御される周辺制御装置、例えば、ハード
ディスク制御装置（ＨＤＣ）、フロッピディスク制御装
置（ＦＤＣ）、ＬＡＮ制御装置（ＬＡＮＣ）等が多種、
また、多数登場している。

この場合、周辺制御装置との制御情報授受用レジスタは
、メモリ空間に割り付けられているので、１／２／４バ
イト単位のデータ転送が可能である。

なお、上記ＩＥＥＥ　　ＰＩＯ１４バスに関しては、例
えば、「電子情報通信ハンドブック」（電子情報通信学
会線、オーム社、　１９８８年刊）第２５編「パーソナ
ルコンピュータとワークステーション」の項の記載が参
考になる。

〔発明が解決しようとする課題〕

ところで、上述の如き高機能マイクロプロセッサを用い
てＣＰＵを構成し、該ＣＰＵがサポートするシステムバ
ス（高位システムバス）に、バス変換回路を介して、例
えば、前記ＩＥＥＥ　Ｐ１０１４バスのような標準バス
（低位システムバス）を接続し、そこに市販の周辺制御
装置が接続されて構成されるようなシステムを構成する
場合、従来は、これに必要な、上記ＣＰＵが発行する制
御空間アドレスの、前記バス変換回路におけるアドレス
変換を行う方式は存在しなかった。

これに対しては、ＣＰＵから周辺制御空間へは、４バイ
ト単位のアクセスしかできないため、バス変換回路の汎
用性を重視し、以下に述べるように対処することも考え
られる。すなわち、ＣＰＵはバス変換回路に発行する制
御空間アドレスを、低位システムバス上の制御空間を単
に埋め込んだ形に構成し、対応するデータとしては、４
バイト中の３バイトをダミーデータとして構成し、バス
変換回路に対し発行する。バス変換回路は、ＣＰＵから
高位システムバスを介して受は取った制御空間アドレス
から低位システムバス上の制御空間アドレスを識別し、
データとしては４バイトのうちの有効な１バイトを取り
出し、低位システムバスを介して周辺制御空間アドレス
へ常に１バイト単位の転送を行う方式である。

しかし、この方式では、高位システムバス上の制御空間
アドレスにデータ転送単位情報がないために、周辺制御
装置へ４バイト単位の転送を行いたい場合でも、高位シ
ステムバス上では常に４サイクルが必要となり、この結
果、高位システムバスの使用回数が増加して、他の装置
に与えるトラヒック的影響が大きくなるという問題が発
生する可能性がある。また、バス変換回路内でバッファ
リングし、周辺制御装置側でサポートしている低位シス
テムバス上の２ないし４バイト単位の転送を利用しよう
としても、その情報がないために不可能であるという問
題が発生する可能性がある。

更に、ＣＰＵが周辺制御装置へアクセスする際、高位シ
ステムバスを低効率で使用せざるを得ないという問題が
発生する可能性もある。

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の技術における上述の如き問題を解
消し、周辺制御装置を収容する低位システムバスと、Ｃ
ＰＵ、ＭＭ（主記憶装置）等を接続し、上述の低位シス
テムバスよりも大きな（周辺）制御空間を有するが、上
述の低位システムバス上で可能なデータ転送単位の一部
しか扱えない高位システムバスとの間を接続するバス変
換回路のアドレス変換方式を提供することにある。

［課題を解決するための手段］本発明の上述の目的は、周辺制御装置等を収容する低位
システムバスと、ｃｐｕ、主記憶装置等を接続し、前記
低位システムバスよりも大きな（周辺）制御空間を有す
るが、前記低位システムバス上で可能なデータ転送単位
の一部しか扱えない高位システムバスとの間を接続する
バス変換回路のアドレス変換方式であって、前記ＣＰＵ
は、バス変換回路に対して送出する高位システムバス上
の（周辺）制御空間アドレスを、低位システムバス上の
（周辺）制御空間アドレスがデータ転送単位毎に別領域
に割り付けられたアドレス形式に構成し、前記バス変換
回路は、前記アドレス形式に従って構成されたアドレス
から、データ転送単位と前記低位システムバス上の（周
辺）制御空間アドレスとを識別して、前記低位システム
バス配下の周辺制御装置にアクセスすることを特徴とす
るアドレス変換方式によって達成される。

〔作用〕

本発明に係るアドレス変換方式においては、バス変換回
路は低位システムバス上の周辺制御空間アドレスの他に
データ転送単位種別をも含んだ周辺制御空間アドレスを
入力し、その内容を識別して低位システムバス経由で周
辺制御装置にアゲセスするため、周辺制御装置がサポー
トするデータ転送単位をいずれも利用でき、高位システ
ムバスおよび低位システムバスを効率良く使用すること
が可能になる。

［実施例１以下、本発明の実施例を図面に基づいて詳細に説明する
。

第２図は、本発明の一実施例である、周辺制御装置等を
収容する低位システムバス３０とＣＰＵ。

主記憶装置等を接続する高位システムバス２０との間を
接続するバス変換回路１０の概要を示すブロック図であ
る。図において、１１は高位システムバス２０と内部バ
ス１２とのインタフェース制御を実行するバスインタフ
ェース制御部（Ｂ　Ｉ　Ｃ）、１３は内部バス１２の制
御信号と低位システムバス３０の制御信号間の変換を行
い、両インタフェースのシーケンスを制御するシーケン
ス制御部、１４は内部バス１２のアドレスと低位システ
ムバス３０のアドレスを変換するアドレス変換部を示し
ている。また、１５は対応するＡＭ（アドレスモディフ
ァイ）コードを生成するＡＭコード生成部、１６は低位
システムバス３０からの割込みを高位システムバス２０
上の割込みに変換する割込み制御部、１７は高位、低位
置システムバスのバス調停を行い、衝突制御を行うＢＡ
（Ｂｕｓ　Ａｒｂｉｔｒａｔｉｏｎ）十衝突制御部であ
る。

第１図に、上述のアドレス変換部１４の動作説明図を示
す。ＣＰＵから送られる３２ビツトの制御空間アドレス
は、先に述べた如く、下位３ビツトがＢ″１００”（Ｂ
は２進数を意味する）で、４バイト単位のアドレスしか
取れない。また、ＵＩＤフィールドは、高位システムバ
スに接続される各装置（ＣＰＵ、ＭＭ、ＩＱ制御装置等
）に対し、一元的に付与される識別番号、ＳＺは当該制
御空間アクセスにおけるデータ転送単位（サイズ）を指
定するフィールド、５ＡＤＤは低位システムバス上の１
６ビツト制御空間アドレス（ここでは、前述の　ＩＥＥ
ＥＰＩＯ１４バスのショートアクセス空間を仮定してい
る）を示している。

なお、ここで、本バス変換回路ｌＯのＵＩＤフィールド
は、Ｈ“８０“（Ｈは１６進数）と仮定している。

なお、第１１ｆｆｌ中、ＭＡＤＤは高位システムバス２
０上のＣＰＵから送られる３２ビツトの制御空間アドレ
スを示している。

また、低位システムバス上のアドレス線としては、通常
のアドレス線に色付けを行う６ビツトのアドレスモディ
ファイ（ＡＭ）線と、４バイトグループを指定するアド
レス線ＡＩ５〜ＡＯ２と、アクセス対象データのバイト
長（１／２／４バイトの区別）および、バイト位置を示
す４ビツトの信号線ＤＳ１、ＤＳＯ，ＡＯ１，ＬＷＯＲ
Ｄが含マレル。ナオ、ここでは、ＡＭ線としてＨ″２Ｄ
″、すなわち、１６ビツトのショートアクセス空間を前
提としているため、４バイトグループ識別のための信号
線は、Ａ３１−ＡＯ２ではなく、ＡＩ５〜ＡＯ２と１４
本構成であることが特徴である。

本実施例においては、高位システムバス２０としては３
２ビツトの制御空間アドレスを有するバスを用い、また
、低位システムバス３０としては業界標準の前記Ｉ　Ｅ
ＥＥ　Ｐ　１０１４バスを用いるものとする。以下、ま
ず、上記ＩＥＥＥ　　Ｐ　１０１４バスの仕様のうちで
、本実施例に係る部分の説明を行う。

第３図は、前述のバイト位置を示す４ビツトの信号線Ｄ
Ｓ　ｌ、■丁子、ＡＯＩおよびＬＷＯＲＤの選択用信号
レベルを示すものである。この４ビツトの信号は、前述
のＭＡＤＤの第２０および２１ビツト目のＳＺフィール
ド（２ビツト）と、第０４および０５ビツト目の５ＡＤ
ＤフィールドのＡ吋およびＡＯＯの計４ビットを用いて
、第３図に示す如く決定される。

すなわち、１バイト転送の場合（ＳＺ＝“００”）は、
ｌ偶数バイト転送（ＡＯＯ＝“Ｏ”）ならば、ＢＹＴＥ
（○）またはＢＹＴＥ（２）の処理に対応して、４ビツ
トの信号線ＤＳ　ｌ、ＤＳ　Ｏ，ＡＯ１，ＬＷ○Ｈの値
は、それぞれ、第３図に示す如く決定される。また、１
奇数バイト転送（ＡＯＯ＝“１パ）ならば、ＢＹＴＥ（
１）またはＢＹＴＥ（３）の処理に対応シテ、上記ＤＳ
　１．ＤＳＯ，ＡＯｌ、ＬＷＯＲＤの値は、それぞれ、
第３図に示す如く決定されるというものである。

同様に、２バイト転送（ＳＺ＝”０１″）の場合には、
ＢＹＴＥ（０−１）またはＢＹＴＥ（２・３）の処理に
対応して、上記ＤＳ　１．ＤＳＯ，ＡＯ１，τＷ○ＲＤ
の値は、それぞれ、第３図に示す如く決定され、また、
４バイト転送（ＳＺ＝“１１°°）の場合には、上記Ｄ
Ｓ　１．ＤＳＯ，ＡＯ１，ＬＷＯＲＤの値は、それぞれ
、第３図に示す如く決定されるというものである。

第４図は、上述の如く決定され、アドレス変換回路から
低位システムバスを介して周辺制御装置に送らｔｌ、る
上記ＤＳ　ｌ、ＤＳＯ，ＡＯ１，ＬＷＯＲ丁の値に基づ
いて、データ転送を行う際に用いられるデータ線の選択
状況を示す図である。

以下、第３図および第４図に示した情報群を総合したア
ドレス変換の具体例を、第５図を用いて説明する。なお
、第５図の内容は、上述の第３図および第４図の内容を
転送単位対応に整理したものである。

（１）転送単位が１バイトの場合。

前述の如く、高位システムバスのアドレス線上で、Ｓｚ
工“００″の場合であり、この１バイトは３２ビツトデ
ータバス上の最下位バイトに乗せられる。これに対応し
て、低位システムバス上に出力するために、Ｓｚの２ビ
ツトの情報と５ＡＤＤの下位２ビツトの情報とから、前
述の　ＩＥＥＥＰ】０１４バス仕様で規定された、前記
ＤＳＩ、ＤＳＯ。

ＡＱＩおよびＬＷＯＲＤの値への変換が行われる。

第５図中、木印は１４ビツトの各種パターンを意味して
おり、ｄ、ｃ、はダミーデータ、Ｏは対応するデータバ
ス線に有意データを乗せることを意味している。低位シ
ステムバスの３２ビツトデータバス上では、ＢＹＴＥ位
置０．２の場合、すなわち、高位システムバスの５ＡＤ
Ｄの下位２ビツトがＢ”′ＯＯ”と“１０”の場合が、
最下位から２番目のバイト位置に、また、ＢＹＴＥ位置
１，３の場合、すなわち、高位システムバスの５ＡＤＤ
の下位２ビツトがＢ“０１”と°’ｌ　１”の場合が、
最下位のバイト位置に、データが乗せられる。この動作
は、第１図のバイトシフト部で実行される。

（２）転送単位が２バイトの場合：前述の如く、高位システムバスのアドレス線上で、ＳＺ
＝”０１″の場合であり、第５図に示す如く変換される
。この場合には、２バイトの有意データの乗るバイト位
置は、高位システムバス上。

低位システムバス上で同じである。

（３）転送単位が４バイトの場合：前述の如く、高位システムバスのアドレス線上で、ＳＺ
＝“１１″の場合であり、第５図に示す如く変換される
。

上記実施例によれば、バス変換回路は、低位システムバ
ス上の周辺制御空間アドレスの他にデータ転送単位種別
を含んだ周辺空間アドレスを入力し、それを識別して、
低位システムバス経由で、で周辺制ｍ装置にアクセスす
るため５周辺制御装置の制御において従来方式の如く、
ダミーデータを設ける必要がなく、高位システムバスお
よび低位システムバスを効率的に使用することが可能に
なるという効果が得られる。

なお、上述の説明においては、変換を実行する具体的手
段については特に説明しなかったが、これは、例えば、
第５図の内容をテーブル化してこれを参照する方式、す
べての処理をソフトウェア的に実行する方式、または、
これらを適宜組み合せた方式等、各種の方式が実施可能
である。

また、上記実施例においては、データ転送単位（サイズ
）を指定するＳＺフィールドを、高位システムバスの制
御空間用アドレスの連続した２ビツトに割付けたが、こ
れは、上述の制御空間用アドレスの空フィールドであれ
ば、連続して、あるいは、それぞれのビットを個別に、
任意の位置に割付けても良いことも言うまでもない。

更に、本実施例においては、ＡＭ＝Ｈ”２Ｄ”、すなわ
ち、１６ビツトのショートアクセス空間を固有値の例と
して説明したが、高位システムバスが３２ビツト以上の
制御空間（例えば、６４ビツト）の場合であれば、下位
システムバス制御空間アドレスとして、標準アドレス（
２４ビツト）、拡張アドレス（３２ビツト）を使用する
ことも可能である。

［発明の効果］以上、詳細に説明した如く、本発明によれば、周辺制御
装置を収容する低位システムバスと、ＣＰＵ、ＭＭ（主
記憶装置）等を接続し、上述の低位システムバスよりも
大きな（周辺）制御空間を有するが、上述の低位システ
ムバス上で可能なデータ転送単位の一部しか扱えない高
位システムバスとの間を接続するバス変換回路のアドレ
ス変換方式を実現できるという顕著な効果を奏するもの
である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すアドレス変換部の動作
説明図、第２図は実施例のバス変換回路の概要を示すブ
ロック図、第３図は、前述のバイト位置を示す４ビツト
の信号線の選択用信号レベルを示す図、第４図は４ビツ
トの信号線の選択結果に基づいてデータ転送を行う際に
用いられるデータ線の選択状況を示す図、第５図は第３
図および第４図の内容を転送単位対応に整理したもので
ある。ｌＯ：バス変換回路、１１：バスインタフェース制御部
（Ｂ　Ｉ　Ｃ）、１２：内部バス、１３・シーケンス制
御部、１４ニアドレス変換部、１５：ＡＭコード生成部
、１６：割込み制御部、１７：ＢＡ＋衝突制御部、２０
：高位システムバス、３０．低位システムバス。

Claims

【特許請求の範囲】

（１）周辺制御装置等を収容する低位システムバスと、
ＣＰＵ、主記憶装置等を接続し、前記低位システムバス
よりも大きな（周辺）制御空間を有するが、前記低位シ
ステムバス上で可能なデータ転送単位の一部しか扱えな
い高位システムバスとの間を接続するバス変換回路のア
ドレス変換方式であって、前記ＣＰＵは、バス変換回路
に対して送出する高位システムバス上の（周辺）制御空
間アドレスを、低位システムバス上の（周辺）制御空間
アドレスがデータ転送単位毎に別領域に割り付けられた
アドレス形式に構成し、前記バス変換回路は、前記アド
レス形式に従って構成されたアドレスから、データ転送
単位と前記低位システムバス上の（周辺）制御空間アド
レスとを識別して、前記低位システムバス配下の周辺制
御装置にアクセスすることを特徴とするアドレス変換方
式。