KR20030050462A - 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법 - Google Patents

어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법 Download PDF

Info

Publication number
KR20030050462A
KR20030050462A KR1020010080892A KR20010080892A KR20030050462A KR 20030050462 A KR20030050462 A KR 20030050462A KR 1020010080892 A KR1020010080892 A KR 1020010080892A KR 20010080892 A KR20010080892 A KR 20010080892A KR 20030050462 A KR20030050462 A KR 20030050462A
Authority
KR
South Korea
Prior art keywords
data
endian cpu
cpu
memory
ports
Prior art date
Application number
KR1020010080892A
Other languages
English (en)
Inventor
김선량
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020010080892A priority Critical patent/KR20030050462A/ko
Publication of KR20030050462A publication Critical patent/KR20030050462A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법에 관한 것으로, 본 발명은 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23)가 메모리(22)를 공유하는 시스템에서, 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23)간에 데이터를 전송하는 방법에 있어서, 상기 빅 엔디안 CPU(21)의 데이터 포트(D0-D15)와 상기 메모리(23)의 데이터 포트(D0-D15)를 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 하위 포트(D0-D7)에 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D1-D15)중 하위 포트(D0-D7)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)에 할당번호 순으로 결선하여, 이와같이 결선된 데이터 버스를 통해 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 스왑없이 데이터를 전송하는 제1 단계; 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 컴맨드를 스왑하여 전송하는 제2 단계를 구비하며, 이러한 본 발명에 의하면, 빅 엔디안 CPU와 리틀 엔디안 CPU간의 데이터 버스 결선을 변경하여 데이터를 하드웨어적으로 스왑(SWAP)시키고, 이들 두 CPU간의 컴맨드를 소프트웨어 적으로 스왑시킴으로서, 어드레싱 방식이 서로 다른 두 CPU 간의 전송효율을 향상시킬 수 있다.

Description

어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법{METHOD FOR TRANSMISSION OF DATA BETWEEN TWO CPU WITH DIFFERENT ADDRESSING}
본 발명은 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법에 관한 것으로, 특히 빅 엔디안 CPU와 리틀 엔디안 CPU간의 데이터 버스 결선을 변경하여 데이터를 하드웨어적으로 스왑(SWAP)시키고, 이들 두 CPU간의 컴맨드를 소프트웨어 적으로 스왑시킴으로서, 어드레싱 방식이 서로 다른 두 CPU 간의 전송효율을 향상시킬 수 있도록 하는 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법에 관한 것이다.
일반적으로, 빅 엔디안과 리틀 엔디안은 컴퓨터 메모리에 저장된 바이트들의 순서를 설명하는 용어이다. 빅 엔디안은 큰 쪽 (바이트 열에서 가장 큰 값)이 먼저 저장되는 순서이며, 리틀 엔디안은 작은 쪽 (바이트 열에서 가장 작은 값)이 먼저 저장되는 순서이다.
IBM 370 컴퓨터와 대부분의 RISC 기반의 컴퓨터들, 그리고 모토로라 마이크로프로세서는 빅 엔디안 방식을 사용한다. 왼쪽에서 오른쪽으로 읽는 언어를 사용하는 사람들에게, 이것은 일련의 문자나 숫자를 저장하는 데 있어 자연스러운 방식이다. 한편, 인텔 프로세서나 DEC의 알파 프로세서, 그리고 적어도 그것들 상에서 운영되는 일부 프로그램들은 리틀 엔디안을 사용한다.
도 1은 종래 어드레싱 방식이 다른 두 CPU간 데이터 버스 결선도로서, 도 1을 참조하면, 종래 어드레싱 방식이 다른 두 CPU간 데이터 버스 결선 방법은 빅 엔디안 CPU(11)의 데이터 포트(D0-D15)와 상기 메모리(13)의 데이터 포트(D0-D15)를 할당번호 순으로 결선하고, 또한, 상기 메모리(12)의 데이터 포트(D0-D15)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)에 할당번호 순으로 결선하고 있다.
도 2는 도 1의 두 CPU간의 데이터 전송 방법 설명도로서, 도 2a는 빅 엔디안 CPU의 어드레싱 방법 설명도이고, 도 2b는 리틀 엔디안 CPU의 어드레싱 방법 설명도이며, 도 2c는 빅 엔디안 CPU와 리틀 에디안 CPU간의 데이터 전송 설명도이다.
도 3을 참조하여 예를들어 설명하면, 빅 엔디안 CPU가 장착된 컴퓨터에서는 16진수 "4F52"를 메모리에 "4F52"로 저장하는데, 만약 4F가 00번지에 저장되었다면, 52는 01번지에 저장될 것이다. 반면에, 리틀 엔디안 CPU가 장착된 시스템에서는 이것은 "524F"와 같이 저장한다.
이러한 빅 엔디안 CPU와 리틀 엔디안 CPU는 어드레싱 방식이 서로 다르기 때문에, 이와 같이 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법은 도 3에 도시된 바와같이, S31단계에서, 빅 엔디안 CPU가 전송할 데이터를 스왑(SWAP)한후 메모리에 저장하고, S32단계에서는 리틀 엔디안 CPU에서는 메모리에 저장된데이터를 읽어와서 데이터를 처리하며, 반면에, S33단계에서 빅 엔디안 CPU가 스왑없이 컴맨드를 리틀 엔디안 CPU로 직접 전송한다.
그러나, 이와 같은 어드레싱 방식이 다른 두 중앙처리장치간의 종래 데이터 전송 방법의 경우에는, 빅엔디안 CPU와 리틀 엔디안 CPU를 연결할 때, 하드웨어적으로 데이터 버스를 스왑하지 않고 그대로 연결하여, 리틀 엔디안 CPU에서 내보내는 데이터를 빅 엔디안 CPU가 처리하기 위해서 또는 빅 엔디안 CPU에서 내보내는 데이터를 리틀 엔디안 CPU에서 처리하기 위해서 상호 전송한 데이터를 빅 엔디안 CPU가 소프트웨어 연산을 통해 스왑해야 하므로 그 만큼 데이터 전송율이 떨어진다는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 따라서, 본 발명의 목적은 빅 엔디안 CPU와 리틀 엔디안 CPU간의 데이터 버스 결선을 변경하여 데이터를 하드웨어적으로 스왑(SWAP)시키고, 이들 두 CPU간의 컴맨드를 소프트웨어 적으로 스왑시킴으로서, 어드레싱 방식이 서로 다른 두 CPU 간의 전송효율을 향상시킬 수 있도록 하는 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법을 제공하는데 있다.
도 1은 종래 어드레싱 방식이 다른 두 CPU간 데이터 버스 결선도이다.
도 2는 도 1의 두 CPU간의 데이터 전송 방법 설명도로서, 도 2a는 빅 엔디안 CPU의 어드레싱 방법 설명도이고, 도 2b는 리틀 엔디안 CPU의 어드레싱 방법 설명도이며, 도 2c는 빅 엔디안 CPU와 리틀 에디안 CPU간의 데이터 전송 설명도이다.
도 3은 도 1의 두 CPU간의 데이터 전송방법을 보이는 플로우챠트이다.
도 4는 본 발명에 따른 어드레싱 방식이 다른 두 CPU간 데이터 버스 결선도이다.
도 5는 도 4의 두 CPU간의 데이터 전송 방법 설명도이다.
도 6은 도 4의 두 CPU간의 데이터 전송 방법을 보이는 플로우챠트이다.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 빅 엔디안 CPU22 : 메모리
23 : 리틀 엔디안 CPUDB1 : 제1 데이터 버스
DB2 : 제2 데이터 버스
상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 방법은 빅 엔디안 CPU와 리틀 엔디안 CPU가 메모리를 공유하는 시스템에서, 상기 빅 엔디안 CPU와 리틀 엔디안 CPU간에 데이터를 전송하는 방법에 있어서, 상기 빅 엔디안 CPU의 데이터 포트와 상기 메모리의 데이터 포트를 할당번호 순으로 결선하고, 상기 메모리의 데이터 포트중 상위 포트를 상기 리틀 엔디안 CPU의 데이터 포트중 하위 포트에 할당번호 순으로 결선하고, 상기 메모리의 데이터 포트중 하위 포트를 상기 리틀 엔디안 CPU의 데이터 포트중 상위 포트에 할당번호 순으로 결선하여, 이와 같이 결선된 데이터 버스를 통해 상기 빅 엔디안 CPU와 리틀 엔디안 CPU 사이에서 스왑없이 데이터를 전송하는 제1 단계; 상기 빅 엔디안 CPU와 리틀 엔디안 CPU 사이에서 컴맨드를 스왑하여 전송하는 제2 단계를 구비함을 특징으로 한다.
이하, 본 발명에 따른 어드레싱 방식이 다른 두 중앙처리장치간 데이터 버스 결선방법에 대하여 첨부도면을 참조하여 그 구성 및 작용을 상세하게 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
전술한 바와같이, 빅엔디안 CPU와 리틀 엔디안 CPU를 종래와 같이 데이터 버스를 연결할 경우에는 데이터 변환을 위한 소프트웨어 연산이 추가되므로 인해, 데이터 전송율이 떨어지며, 컴맨드에 비해 데이터 전송량이 상대적으로 훨신 많기 때문에, 이러한 데이터 전송 방법은 비효율적이다.
따라서, 이러한 전송 효율을 개선하기 위해서, 본 발명에서는 도 4에 도시한 바와같이 데이터 버스를 연결하는데, 이에 대해서 설명하면 다음과 같다.
도 4는 본 발명에 따른 어드레싱 방식이 다른 두 CPU간 데이터 버스 결선도로서, 도 4를 참조하면, 본 발명은 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23)가 메모리(22)를 공유하는 시스템에서, 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23)간에 데이터를 전송하는 방법을 수행하기 위해서, 상기 빅 엔디안 CPU(21)의 데이터 포트(D0-D15)와 상기 메모리(23)의 데이터 포트(D0-D15)를 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 하위 포트(D0-D7)에 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D1-D15)중 하위 포트(D0-D7)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)에 할당번호 순으로 결선한다.
여기서, 빅 엔디안 CPU(21)가 장착된 마이크로프로세서와 리틀 엔디안 CPU(23)가 장착된 PCMCIA 카드간에서 적용되며, 빅 엔디안 CPU(21)가 장착된 억세스 포인트(AP)와 리틀 엔디안 CPU(23)가 장착된 무선랜카드간에서 적용될 수 있으며, 이와 같이, 본 발명은 특정한 시스템에 한정되지 않으며, 어드레싱 방식이 다른 두 중앙처리장치 사이에서 메모리를 공유하는 시스템에 모두 적용될 수 있다.
이와 같은 데이터 버스를 결선한 본 발명에 따른 어드레싱 방식이 다른 두 CPU간 데이터 버스 결선에 의해서, 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법에 대해서 설명하면 다음과 같다.
도 4 내지 도 6을 참조하면, 먼저, 제1 단계(S61,S62)에서는 이 결선된 데이터 버스를 통해 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 스왑없이 데이터를 전송하는데, 이에 대해서 구체적으로 설명하면, 먼저, 리틀 엔디안 CPU에서 데이터를 빅 엔디안 CPU로 전송하는 경우나 또는 빅 엔디안 CPU에서 데이터를 리틀 엔디안 CPU로 전송하는 경우에 적용되는데, 예를 들어, 도 5를 참조하면, 빅 엔디안 CPU가 장착된 컴퓨터에서는 16진수 "4F52"를 메모리에 "4F52"로 저장하면, 4F가 메모리의 00번지에 저장되었다면, 52는 메모리의 01번지에 저장되며, 이후 리틀 엔디안 CPU에서는 자신의 데이터 포트를 중심으로, 메모리의 01번지에 저장된 4F를 상위 바이트로 읽어오고, 그 다음, 메모리 00번지에 저장된 52를 읽어와서 "4F53"를 바로 인식한다.
그 다음, 제2 단계(S63)에서는 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 컴맨드를 스왑하여 전송한다.
전술한 바와같이 본 발명은, 빅 엔디안 CPU와 리틀 엔디안 CPU를 연결할 때 하드웨어적인 측면에서 데이터 버스를 스왑함으로써 리틀 엔디안 CPU를 제어하기 위한 소수의 명령어만을 소프트웨어 연산을 통해 스왑하고, 빅 엔디안 CPU와 리틀 엔디안 CPU 사이에 오고 가는 대부분의 데이터를 소프트웨어 연산을 통하지 않고 곧바로 전송함으로써 데이터 전송율을 향상시킬 수 잇다.
전술한 바와 같은 본 발명은 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 시스템뿐만 아니라, 억세스 포인트나 무선랜카드 등과 같이, 빅 엔디안 CPU를 장착하고 있는 장치와 리틀 엔디안 CPU를 장착하는 장치 사이에 적용될 수 있다.
상술한 바와 같은 본 발명에 따르면, 빅 엔디안 CPU와 리틀 엔디안 CPU간의 데이터 버스 결선을 변경하여 데이터를 하드웨어적으로 스왑(SWAP)시키고, 이들 두 CPU간의 컴맨드를 소프트웨어 적으로 스왑시킴으로서, 어드레싱 방식이 서로 다른 두 CPU 간의 전송효율을 향상시킬 수 있도록 하는 특별한 효과가 있다.
본 발명은 빅엔디안 마이크로프로세서와 리틀엔디안 피씨엠씨아이에이 주변장치연결 또는 리틀엔디안 마이크로프로세서와 빅엔디안 피씨엠씨아이에이 주변장치연결과 같이 엔디안이 서로 다른 시스템의 연결에 관한 것으로 빅엔디안 마이크로 프로세서와 리틀엔디안 피씨엠씨아이에이 주변장치를 연결할 때 또는 리틀엔디안 마이크로프로세서와 빅 엔디안 피씨엠시아이에이 주변장치를 연결할 때 하드웨어 측면에서는 데이터 버스를 바이트 스왑하고 소프트웨어 측면에서 연산을 최소화함으로써 빅엔디안 마이크로프로세서와 리틀엔디안 피씨엠씨아이에이 주변장치 또는 리틀엔디안 마이크로프로세서와 빅 엔디안 피씨엠씨아이에이 주변장치 사이의 데이터 전송율을 높이는 효과를 얻을 수 있다.
이상의 설명은 본 발명의 구체적인 실시 예에 대한 설명에 불과하고, 본 발명은 이러한 구체적인 실시 예에 한정되지 않으며, 또한, 본 발명에 대한 상술한 구체적인 실시 예로부터 그 구성의 다양한 변경 및 개조가 가능하다는 것을 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 쉽게 알 수 있다.

Claims (4)

  1. 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23)가 메모리(22)를 공유하는 시스템에서, 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23)간에 데이터를 전송하는 방법에 있어서,
    상기 빅 엔디안 CPU(21)의 데이터 포트(D0-D15)와 상기 메모리(23)의 데이터 포트(D0-D15)를 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 하위 포트(D0-D7)에 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D1-D15)중 하위 포트(D0-D7)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)에 할당번호 순으로 결선하여, 이와같이 결선된 데이터 버스를 통해 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 스왑없이 데이터를 전송하는 제1 단계;
    상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 컴맨드를 스왑하여 전송하는 제2 단계를 구비함을 특징으로 하는 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법.
  2. 제1항에 있어서, 상기 제1 단계는
    상기 빅 엔디안 CPU(21)가 스왑없이 데이터를 상기 메모리에 기록하고, 상기리틀 엔디안 CPU(23)가 상기 메모리(22)에 기록된 데이터를 읽어오는 것을 특징으로 하는 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법.
  3. 빅 엔디안 CPU(21)가 장착된 억세스 포인트(AP)와 리틀 엔디안 CPU(23)가 장착된 무선랜카드가 메모리(22)를 공유하는 시스템에서, 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23)간에 데이터를 전송하는 방법에 있어서,
    상기 빅 엔디안 CPU(21)의 데이터 포트(D0-D15)와 상기 메모리(23)의 데이터 포트(D0-D15)를 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 하위 포트(D0-D7)에 할당번호 순으로 결선하고, 상기 메모리(22)의 데이터 포트(D1-D15)중 하위 포트(D0-D7)를 상기 리틀 엔디안 CPU(23)의 데이터 포트(D0-D15)중 상위 포트(D8-D15)에 할당번호 순으로 결선하여, 이와같이 결선된 데이터 버스를 통해 상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 스왑없이 데이터를 전송하는 제1 단계;
    상기 빅 엔디안 CPU(21)와 리틀 엔디안 CPU(23) 사이에서 컴맨드를 스왑하여 전송하는 제2 단계를 구비함을 특징으로 하는 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법.
  4. 제3항에 있어서, 상기 제1 단계는
    상기 빅 엔디안 CPU(21)가 스왑없이 데이터를 상기 메모리에 기록하고, 상기 리틀 엔디안 CPU(23)가 상기 메모리(22)에 기록된 데이터를 읽어오는 것을 특징으로 하는 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법.
KR1020010080892A 2001-12-18 2001-12-18 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법 KR20030050462A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080892A KR20030050462A (ko) 2001-12-18 2001-12-18 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080892A KR20030050462A (ko) 2001-12-18 2001-12-18 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법

Publications (1)

Publication Number Publication Date
KR20030050462A true KR20030050462A (ko) 2003-06-25

Family

ID=29576190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080892A KR20030050462A (ko) 2001-12-18 2001-12-18 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법

Country Status (1)

Country Link
KR (1) KR20030050462A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324868B (zh) * 2008-07-11 2010-06-16 中兴通讯股份有限公司 处理器与boot flash间的连接装置及实现方法
US8095776B2 (en) * 2005-06-01 2012-01-10 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022288A (ko) * 1993-03-12 1994-10-20 김광호 이기종 버스시스템에서의 버스쉐어링방법
JPH09330269A (ja) * 1996-06-11 1997-12-22 Sony Corp アクセス方式
US5828884A (en) * 1996-05-23 1998-10-27 Advanced Micro Devices, Inc. Method for compiling a software program and executing on a system which converts data between different endian formats
US5867690A (en) * 1996-05-23 1999-02-02 Advanced Micro Devices, Inc. Apparatus for converting data between different endian formats and system and method employing same
KR100283412B1 (ko) * 1998-12-15 2001-03-02 김영환 프레임버퍼의 인터페이스 제어장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022288A (ko) * 1993-03-12 1994-10-20 김광호 이기종 버스시스템에서의 버스쉐어링방법
US5828884A (en) * 1996-05-23 1998-10-27 Advanced Micro Devices, Inc. Method for compiling a software program and executing on a system which converts data between different endian formats
US5867690A (en) * 1996-05-23 1999-02-02 Advanced Micro Devices, Inc. Apparatus for converting data between different endian formats and system and method employing same
JPH09330269A (ja) * 1996-06-11 1997-12-22 Sony Corp アクセス方式
KR100283412B1 (ko) * 1998-12-15 2001-03-02 김영환 프레임버퍼의 인터페이스 제어장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095776B2 (en) * 2005-06-01 2012-01-10 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US8316217B2 (en) 2005-06-01 2012-11-20 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US8504801B2 (en) 2005-06-01 2013-08-06 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US8700885B2 (en) 2005-06-01 2014-04-15 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US8966227B2 (en) 2005-06-01 2015-02-24 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US9104820B2 (en) 2005-06-01 2015-08-11 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US9336048B2 (en) 2005-06-01 2016-05-10 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US9501964B2 (en) 2005-06-01 2016-11-22 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
US10043491B2 (en) 2005-06-01 2018-08-07 Renesas Electronics Corporation Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
CN101324868B (zh) * 2008-07-11 2010-06-16 中兴通讯股份有限公司 处理器与boot flash间的连接装置及实现方法

Similar Documents

Publication Publication Date Title
US6611883B1 (en) Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system
US5568619A (en) Method and apparatus for configuring a bus-to-bus bridge
CA1241766A (en) Communication controller using multiported random access memory
US6067595A (en) Method and apparatus for enabling high-performance intelligent I/O subsystems using multi-port memories
JPH0398145A (ja) マイクロプロセッサ
US5907865A (en) Method and data processing system for dynamically accessing both big-endian and little-endian storage schemes
US5649128A (en) Multiple bus interface adapter for connection to a plurality of computer bus architectures
US20020105523A1 (en) Method and system for allocating memory from the local memory controller in a highly parallel system architecture (HPSA)
US7313641B2 (en) Inter-processor communication system for communication between processors
WO2002041157A2 (en) Method and apparatus for converting address information between pci bus protocol and a message passing queue-oriented bus protocol
JPH04318654A (ja) マイクロプロセッサへの割り込みのリダイレクションシステム
JPH1091596A (ja) マルチメディア信号プロセッサ内におけるマルチプロセッサ駆動装置
KR960042365A (ko) 마이크로컴퓨터
JPH056945B2 (ko)
US20050265108A1 (en) Memory controller which increases bus bandwidth, data transmission method using the same, and computer system having the same
US4730308A (en) Interface between a computer bus and a serial packet link
JPS63255759A (ja) 制御システム
US7020723B2 (en) Method of allowing multiple, hardware embedded configurations to be recognized by an operating system
KR20030050462A (ko) 어드레싱 방식이 다른 두 중앙처리장치간 데이터 전송 방법
US5805902A (en) Structure and method for issuing interrupt requests as addresses and for decoding the addresses issued as interrupt requests
KR100445637B1 (ko) 엔디안 정보를 제공하는 컴퓨터 시스템 및 그 컴퓨터시스템의 데이터 전송 방법
US4723205A (en) Micro computer system
KR960001023B1 (ko) 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치
US5671384A (en) Work station with a DMA controller having extended addressing capability
KR940007282Y1 (ko) 직접 메모리 액세스 영역 확장용 페이지 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application