KR20050057635A - Ｄｍａ를 지원하는지를 나타내는 정보를 전송하는 수단을구비하는 디바이스 - Google Patents

Ｄｍａ를 지원하는지를 나타내는 정보를 전송하는 수단을구비하는 디바이스 Download PDF

Info

Publication number
KR20050057635A
KR20050057635A KR1020057006103A KR20057006103A KR20050057635A KR 20050057635 A KR20050057635 A KR 20050057635A KR 1020057006103 A KR1020057006103 A KR 1020057006103A KR 20057006103 A KR20057006103 A KR 20057006103A KR 20050057635 A KR20050057635 A KR 20050057635A
Authority
KR
South Korea
Prior art keywords
host
descriptor
data structure
predetermined data
usb
Prior art date
Application number
KR1020057006103A
Other languages
English (en)
Other versions
KR100763039B1 (ko
Inventor
리차드 페트리
잔 건도프
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20050057635A publication Critical patent/KR20050057635A/ko
Application granted granted Critical
Publication of KR100763039B1 publication Critical patent/KR100763039B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

직렬 데이터 통신을 위해 호스트에 접속한 디바이스에 있어서, 상기 디바이스는 상기 디바이스가 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조를 전송하기 위한 수단을 구비하는 것을 특징으로 한다.

Description

ＤＭＡ를 지원하는지를 나타내는 정보를 전송하는 수단을 구비하는 디바이스{A device including means for transferring information indicating wether or not the device supports DMA}
본 발명은 직렬 데이터 통신을 위해 서로 접속되어 있는 호스트와 디바이스에 관한 것이다. 특히, 본 발명은 범용 직렬 버스(USB)의 기준인 "범용 직렬 버스 규격 재버전 2.2"의 확장에 관한 것이다.
발명자는 상기 현재의 USB 규격은 개선될 수 있다고 인식하고 있다. 현재, USB 호스트가 접속된 USB 디바이스로 데이터를 전송할 때, 상기 디바이스의 프로세서는 상기 데이터가 수신될 때 임시로 저장되는 버퍼로부터 그것의 수신 지점으로 데이터를 전송할 때 방해를 받는다. 따라서, 상기 USB 호스트가 상기 접속된 디바이스의 프로세싱 로드에 추가될 수 있다. 따라서, 데이터의 전송은 상기 프로세스에서 작동하는 애플리케이션을 대기시키거나(hanging) 또는 다른 바람직하지 않은 영향을 끼친다.
데이터가 호스트와 디바이스 사이에서 전송되는 상기 메커니즘을 개선하는 것이 바람직하다.
데이터 전송으로부터 기인한, 상기 디바이스의 바람직하지 않은 결과를 줄일 수 있는 메커니즘을 제공하는 것이 바람직하다.
도 1은 USM 시스템을 도시적으로 도시하고 있다.
도 2는 상기 디바이스로부터 상기 호스트로 전송되는 정보를 도시하고 있다.
본 발명의 일 측면에 상응하여, 직렬 데이터 통신을 위해, 상기 디바이스가 직접 메모리 접속(direct memory access)을 지원하는지를 나타내는 소정의 데이터 구조를 상기 호스트로 전송하는 수단을 포함하는 호스트에 접속된 디바이스를 제공하는 것이다.
상기 전송 수단은 상기 호스트로부터의 요구에 응답할 수 있다. 예를 들어, 상기 장치는 상기 호스트에 의해 폴(poll)될 수 있다. 상기 소정의 데이터 구조는 일 시점에 상기 호스트로 전송된 다수의 데이터 구조들 중 하나일 수 있다. 바람직하게, 상기 데이터 구조들은 상기 디바이스의 용량을 상기 호스트에 제공한다. 상기 디바이스는 USB 디바이스일 수 있으며, 상기 호스트는 USB 호스트일 수 있으며, 상기 데이터 구조는 상기 디바이스의 계산(enumeration)으로 제공되는 USB 디스크립터의 시리즈일 수 있다. 상기 소정의 데이터 구조는 기준 디스크립터가 아닌, 바람직하게 선행하는 또 다른 디스크립터를 포함하는 디스크립터일 수 있다.
본 발명의 제2 측면에 상응하여, 직렬 데이터 통신을 위해, 상기 디바이스가 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조를 상기 디바이스로부터 상기 호스트로 전송하는 수단을 포함하는 디바이스에 접속된 호스트를 제공하는 것이다.
상기 전송 수단은 상기 디바이스로 하여금 적어도 상기 소정의 데이터 구조 전송을 요구한다. 예를 들어, USB에서 상기 디바이스는 상기 호스트에 의해 폴된다. 상기 소정의 데이터 구조는 일 시점에 상기 호스트로 전송된 다수의 데이터 구조들 중 하나일 수 있다. 상기 데이터 구조들은 바람직하게 상기 디바이스의 용량을 상기 호스트에 제공한다. 상기 디바이스는 USB 디바이스일 수 있으며, 상기 호스트는 USB 호스트일 수 있으며, 상기 데이터 구조는 상기 디바이스의 계산(enumeration)으로 제공되는 USB 디스크립터의 시리즈일 수 있다. 상기 소정의 데이터 구조는 기준 디스크립터가 아닌, 바람직하게 선행하는 또 다른 디스크립터를 포함하는 디스크립터일 수 있다. 상기 호스트는 상기 소정의 데이터 구조의 콘텐츠에 의존하여 상기 디바이스로 또는 상기 디바이스로부터 데이터 전송에 관련된 임무를 할당하는 할당 수단을 더 포함하는 것을 특징으로 한다.
본 발명의 제3 측면에 상응하여, 호스트, 디바이스 및 상기 호스트와 디바이스 사이의 직렬 데이터 접속을 포함하는 시스템을 제공하는 것이며, 상기 시스템은 상기 직렬 데이터 접속을 통해 상기 디바이스로부터 상기 호스트로 상기 디바이스가 상기 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조를 전송하기 위한 수단을 포함한다.
본 발명의 실시예는 접속된 디바이스가 소정의 기능들을 위해 직접 메모리 접속(DMA)을 지원하는지를 호스트가 결정하는 메커니즘을 제공한다. 상기 정보에 의해, 상기 호스트는 DMA를 지원하는 상기 디바이스의 인터페이스/엔드포인트 또는 DMA를 지원하지 않는 상기 디바이스의 인터페이스/엔드포인트와 통신할 것인지를 선택할 수 있다. 이것은 상기 호스트로 하여금 상기 호스트와 디바이스를 접속하는 버스를 통해 데이터 전송의 스케줄링의 유연성을 제공하며, 상기 호스트로 하여금 상기 디바이스의 사용을 최적화한다. DMA를 지원하는 상기 호스트의 인터페이스/엔드포인트의 상기 사용은 상기 디바이스 프로세스의 부하를 줄여주며, 따라서 상기 프로세스는 상기 데이터를 수신 지점으로 전송하기 위해 더 이상 인터럽트를 필요로 하지 않는다. 이것은 동시에 사용자 애플리케이션을 실행하는데 사용되는 낮은 전력의 프로세스를 구비하는 이동 전화기와 같은 이동 단말기에 있어서 특히 유리하다.
대부분의 USB 디바이스에서, DMA가 지원된다면, 내부(inbound) 및 외부(outbound) 엔드포인트 모두에 의해 지원될 수 있다. 바람직한 실시예에서, 상기 호스트는 인터페이스가 DMA를 지원하는지 결정하며, 상기 인터페이스가 DMA를 지원하는 것으로 간주되면, 상기 내부(inbound) 및 외부(outbound) 엔드 포인트 모두는 DMA를 지원한다. 이것은 본 발명의 간소화된 실시예를 제공한다.
본 발명을 더욱 명확하게 이해하기 위해, 그리고 상기 발명이 어떠한 효과가 있는지를 이하 첨부된 도면을 참고로 보다 상세히 설명한다.
도 1은 직렬 통신을 위해 호스트(16)에 접속된 디바이스(14)를 도시하고 있다. 상기 디바이스(14)는 상기 디바이스가 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조(46, 56)를 호스트로 전송하는 수단(27)을 구비하고 있다. 또한, 도 1은 직렬 데이터 전송을 위해 상기 디바이스(14)에 접속된 호스트(16)를 도시하고 있다. 상기 호스트(16)는 상기 디바이스가 상기 메모리(29)로의 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조(46, 56)를 상기 디바이스(14)로부터 상기 호스트(16)로 전송하기 위한 수단(26)을 구비한다.
상기 범용 직렬 버스(USB)는 호스트 컴퓨터(20)와 광범위에서 동시에 접속할 수 있는 주변 장치들(14) 사이에서 데이터 교환을 지원하는 케이블 버스이다. 상기 접속된 주변 기기들(14)은 호스트-스케줄에 의한 토큰 기반 프로토콜을 통해 USB의 대역폭을 서로 공유한다. 상기 버스(12)는 상기 호스트와 다른 주변 기기들이 작동하고 있는 동안, 주변 기기로 하여금 접속되어 사용될 수 있도록 한다.
도 1은 USB 디바이스(14)를 상기 USB 호스트(16)에 접속시키는 USB 접속부(12)를 구비하는 범용 직렬 버스(USB) 시스템(10)을 도식적으로 도시하고 있다. 상기 USB 호스트는 프로세서(22)를 상기 USB 호스트 제어부(26)와 메모리(28)에 접속시키는 버스(22)를 구비하는 컴퓨터(20)일 수 있다. 상기 USB 호스트 제어부(260)는 상기 컴퓨터(20)를 상기 USB 접속부(12)에 접속한다.
상기 실시예에서, 상기 디바이스(14)는 상기 인터페이스(27)를 프로세서(25)와 메모리(29)에 접속하는 버스(23)에 상기 접속부(12)를 접속하는 인터페이스(27)를 구비한다. 상기 인터페이스는 직접 메모리 접속(DMA)을 사용하여 또는 대안적으로 상기 프로세서(25)의 제어에 의해 상기 버스(23)를 사용하여 직접적으로 판독하고 기록하기 위한 메모리(29)에 접속할 수 있다.
상기 USB 시스템(10)은 상기 USB 호스트(16)와 상기 디바이스( 14) 사이에서 데이터를 비트 직렬 포맷으로 전송한다. USB 시스템에는 단지 하나의 호스트만이 존재하며, 상기 버스의 마스터이다. 상기 USB는 폴된 버스이며, 상기 호스트는 엔드포인트로부터 또는 엔드포인트로 판독 또는 기록된 모든 데이터의 전송을 개시한다.
상기 엔드포인트는 데이터의 싱크 또는 소스이다. 각 엔드포인트는 상기 데이터의 최종적인 수신지점으로 그것을 전송하기 전에 상기 데이터를 저장하고 있는 메모리 버퍼이다. 상기 호스트는 데이터를 상기 메모리 버퍼로 전송하거나 또는 상기 메모리 버퍼로부터 데이터를 요구할 수 있다.
호스트(16)와 디바이스(14) 사이의 데이터 전송은 상기 호스트(16)와 데이터 엔드포인트 사이에서 발생할 수 있으며, 이를 파이프로 언급한다. 상기 파이프는 데이터 흐름의 방향, 벌크(bulk), 등시성 또는 제어와 같은 데이터 흐름의 타입 및 얼마나 많은 양의 대역폭이 상기 데이터 전송에 할당되는지를 결정한다.
상기 USB 디바이스(14)가 상기 시스템(10)에 접속 개시될 때, 버스 계산(enumeration)이 발생한다. 이것은 상기 프로세스에 의해 상기 디바이스에 주소가 할당되며, 데이터는 상기 디바이스로부터 상기 호스트로 전송되며, 상기 호스트는 상기 디바이스의 용량을 확인하고 상기 호스트와 디바이스 사이의 통신을 가능하게 한다.
상기 USB 호스트(16)는 상기 할당된 어드레스를 사용하여 상기 USB 디바이스(14)로 패킷을 전송함으로써 USB 디바이스(14)와 통신한다.
모든 USB 디바이스는 엔드포인트 제로에서 특별히 지정된 파이프를 지원하여야 한다. 엔드포인트 제로는 계산에서 상기 호스트에 상기 디바이스를 완벽하게 설명하는데 요구되는 정보와 관련되어 있다. 상기 정보는 디바이스, 구성, 인터페이스 및 엔드포인트 디스크립터를 포함한다. 상기 디스크립터는 상기 USB 디바이스의 속성을 상기 호스트로 보고한다.
디스크립터는 정교한 포맷을 구비하고 있는 데이터 구조이다. 각 디스크립터는 상기 디스크립터 타입을 식별하는 바이트-폭 필드에 의해 뒤따르는 디스크립터에 상기 전체 바이트 수를 포함하는 바이트-폭 필드에 의해 시작한다.
디바이스 디스크립터는 유일하게 상기 디바이스를 식별하며, 상기 호스트에게 상기 디바이스가 가지는 구성의 수를 알려준다.
구성 디스크립터는 상기 호스트에게 셀프-파워(self-powered) 및/또는 버스 파워(bus-powered) 등과 같은 서로 다른 구성을 알려준다. 이것은 또한 상기 호스트에게 그것이 가지는 인터페이스의 수를 알려준다.
각 인터페이스는 상기 디바이스의 단일 특징을 수행하는 기능적인 그룹으로 상기 엔드포인트를 그룹핑한다. 예를 들어, 팩스, 스캐너, 프린터 디바이스와 같은 복합 기기에서, 팩스, 스캐너 및 프린터 기능 각각을 위한 하나의 인터페이스와 하나의 디스크립터가 존재한다. 상기 팩스 인터페이스 디스크립터는 팩스 기능을 위해 사용되는 내부 엔드포인트와 외부 엔드포인트를 규정한다. 상기 스캐너 인터페이스 디스크립터는 스캐닝을 위해 사용되는 서로 다른 엔드포인트를 규정한다. 상기 프린터 인터페이스 디스크립터는 프린팅을 위해 사용되는 추가적인 엔드포인트를 규정한다.
본 발명의 일 실시예에 상응하여, 새로운 DMA 디스크립터가 정의된다. 상기 디스크립터는 상기 인터페이스 디스크립터를 확장하는데 사용되며, 상기 호스트로 하여금 DMA가 상기 인터페이스에서 가능한지를 알려준다. 상기 DMA 디스크립터는 상기 계산 과정에서 그것이 확장된 상기 인터페이스 디스크립터를 즉시 따른다.
도 2는 상기 디바이스로부터 상기 호스트로 상기 계산 프로세스 동안에 전송되고, 상기 디바이스의 엔드포인트 제로에 저장된 정보를 도시하고 있다. 상기 정보(30)는 예를 들어, 디바이스 디스크립터(32), 구성 디스크립터(34) 제1 인터페이스 디스크립터(40) 및 제2 인터페이스 디스크립터(50), 상기 제1 인터페이스와 관련되어 있는 제1 및 제2 엔드포인트 디스크립터(42, 44) 및 상기 제2 인터페이스와 관련되어 있는 제3 및 제4 인터페이스 디스크립터(52, 54)를 구비하고 있다. 상기 제1 및 제2 엔드포인트 디스크립터(42, 44)는 그들과 관련되어 있는 인터페이스의 디스크립터(40)에 뒤따른다. 상기 제3 및 제4 엔드포인트 디스크립터(52, 54)는 그들과 관련되어 있는 인터페이스의 디스크립터(50)에 뒤따른다. 상기 제1 인터페이스와 관련되어 있는 제1 DMA 디스크립터(46)는 바로 상기 제1 인터페이스 디스크립터(40)에 뒤따르며 확장된다. 상기 제2 인터페이스와 관련되어 있는 제2 DMA 디스크립터(56)는 바로 제2 인터페이스 디스크립터(50)에 뒤따르며 확장된다.
DMA 디스크립터는 정의된 포맷을 구비하는 데이터 구조이다. 상기 디스크립터 타입을 식별하는 바이트-폭 필드에 의해 뒤따르는 디스크립터에 전체 바이트 수를 포함하는 바이트-폭 필드로 시작한다.
상기 디스크립터의 포맷은 다음과 같다:
bFunctionLength 0x04
bDescriptorType 0x24
bDescriptorSubtype 0xFD
bDMA available 0x00/0x01
bFunctionLength의 값은 범용 직렬 버스 규격에 의해 결정된다. 상기 bDescriptorType에 대한 값은 또한 범용 직렬 버스 규격에 의해 정의되며, 그것은 통신 디바이스 클래스를 식별한다. bDescriptorSubtype의 값은 자유롭게 사용할 수 있는 통신 디바이스 클래스에 정의된 많은 값들 중 하나이다. 그것은 상기 DMA 디스크립터를 식별하는데 사용된다. 상기 bDMA available의 값은 상기 인터페이스에 의해 DMA가 지원되는지를 나타낸다(0x00은 DMA를 지원하지 않는다는 것을 나타낸다. 0x01은 DMA를 지원한다는 것을 나타낸다)
상기 호스트는 상기 bDescriptorType과 bDescriptorSubtype 필드로부터 상기 수신된 디스크립터를 DMA 디스크립터로 유일하게 식별한다.
상기 실시예에서, 만약 인터페이스가 DMA를 지원한다고 가정하면, 상기 엔드포인트와 관련된 각 엔드포인트들은 DMA를 지원한다. 상기 호스트는 서로 다른 데이터 전송 임무를 서로 다른 인터페이스로 할당할 수 있으며, 따라서 상기 데이터의 전송은 상기 디바이스 프로세서의 과부하 없이 최적화된다.
본 발명의 다른 실시예에서, 상기 DMA 디스크립터는 상기 인터페이스 디스크립터 대신에 엔드포인트 디스크립터를 확장하는데 사용된다. 상기 실시예에서, 엔드포인트 디스크립터는 즉시 상기 인터페이스 디스크립터를 뒤따르며, 엔드포인트와 관련된 상기 DMA 디스크립터는 즉시 그것의 엔드포인트 디스크립터를 뒤따르며 그것을 확장한다. 각 엔드포인트 디스크립터는 바람직하게 관련된 DMA 디스크립터를 구비하고 있다. 대안적인 실시예에서, 인터페이스의 엔드포인트가 DMA를 지원하는지는 인터페이스의 다른 엔드포인트가 DMA를 지원하는지에 무관하다고 가정된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해진다.

Claims (18)

  1. 직렬 데이터 통신을 위해 상기 호스트에 접속되는 디바이스에 있어서,
    상기 디바이스가 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조를 상기 호스트에 전송하는 수단을 구비하는 것을 특징으로 하는 디바이스.
  2. 제 1 항에 있어서, 상기 전송 수단은
    상기 호스트로부터의 요구에 응답하는 것을 특징으로 하는 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 소정의 데이터 구조는
    일 시점에 상기 호스트로 전송되는 다수의 데이터 구조들 중 하나인 것을 특징으로 하는 디바이스.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 디바이스는 USB 디바이스이며, 상기 소정의 데이터 구조는 디스크립터인 것을 특징으로 하는 디바이스.
  5. 제 4 항에 있어서, 상기 디스크립터는 기준 디스크립터(stardard-descriptor)가 아닌 것을 특징으로 하는 디바이스.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 소정의 데이터 구조는
    선행하는 디스크립터를 확장하는 것을 특징으로 하는 디바이스.
  7. 제 4 항 내지 제 6 항에 있어서, 상기 소정의 데이터 구조는
    상기 디바이스 계산(enumeration) 동안에 전송되는 것을 특징으로 하는 디바이스.
  8. 직렬 데이터 통신을 위해 상기 디바이스에 접속되는 호스트에 있어서,
    상기 디바이스가 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조를 상기 디바이스로부터 상기 호스트로 전송하는 수단을 구비하는 것을 특징으로 하는 호스트.
  9. 제 8 항에 있어서, 상기 전송 수단은
    적어도 상기 소정 데이터 구조를 전송하도록 요구하는 것을 특징으로 하는 호스트.
  10. 제 8 항 또는 제 9 항에 있어서, 상기 소정의 데이터 구조는
    일 시점에 상기 호스트로 전송되는 다수의 데이터 구조들 중 하나인 것을 특징으로 하는 호스트.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 호스트는 USB 호스트이며, 상기 소정의 데이터 구조는 디스크립터인 것을 특징으로 하는 호스트.
  12. 제 11 항에 있어서, 상기 디스크립터는
    기준 디스크립터가 아닌 것을 특징으로 하는 호스트.
  13. 제 11 항 또는 제 12 항에 있어서, 상기 소정의 데이터 구조는
    이전에 전송된 디스크립터를 확장하는 것을 특징으로 하는 호스트.
  14. 제 8 항 또는 제 13 항 중 어느 한 항에 있어서,
    상기 소정의 데이터 구조에 의존하여 상기 디바이스로 또는 상기 디바이스로부터의 데이터 전송에 관련된 임무를 할당하는 수단을 더 포함하는 것을 특징으로 하는 호스트.
  15. 제 11 항, 제 12 항 또는 제 13 항 중 어느 한 항에 있어서, 상기 소정의 데이터 구조는
    상기 디바이스의 계산 동안에 상기 호스트에 의해 전송되는 것을 특징으로 하는 호스트.
  16. 호스트, 디바이스 및 상기 호스트와 디바이스 사이의 직렬 데이터 접속을 구비하는 시스템에 있어서,
    상기 디바이스가 직접 메모리 접속을 지원하는지를 나타내는 소정의 데이터 구조를 상기 직렬 데이터 접속을 통해 상기 디바이스로부터 상기 호스트로 전송하는 수단을 구비하는 것을 특징으로 하는 시스템.
  17. 상기 시스템은 첨부된 도면을 참고로 설명되어 있는 것을 특징으로 하는 시스템.
  18. 상기 선행하는 청구항들과 동일한 발명에 관한 또는 상기 발명의 범위에 속하는지에 관계없이, 신규 사항 또는 이들의 결합은 개시된 신규 사항을 포함하는 것을 특징으로 하는 시스템.
KR1020057006103A 2002-10-09 2003-10-01 Ｄｍａ를 지원하는지를 나타내는 정보를 전송하는 수단을 구비하는 디바이스 KR100763039B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0223371.6 2002-10-09
GB0223371A GB2394152B (en) 2002-10-09 2002-10-09 DMA Detection

Publications (2)

Publication Number Publication Date
KR20050057635A true KR20050057635A (ko) 2005-06-16
KR100763039B1 KR100763039B1 (ko) 2007-10-04

Family

ID=9945532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006103A KR100763039B1 (ko) 2002-10-09 2003-10-01 Ｄｍａ를 지원하는지를 나타내는 정보를 전송하는 수단을 구비하는 디바이스

Country Status (8)

Country Link
US (1) US7444441B2 (ko)
EP (1) EP1550044B1 (ko)
KR (1) KR100763039B1 (ko)
CN (1) CN1703686B (ko)
AU (1) AU2003266495A1 (ko)
DE (1) DE60312539T2 (ko)
GB (1) GB2394152B (ko)
WO (1) WO2004034268A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1591906A1 (en) * 2004-04-27 2005-11-02 Texas Instruments Incorporated Efficient data transfer from an ASIC to a host using DMA
CN106325377B (zh) * 2015-07-08 2019-06-28 华为技术有限公司 外部设备扩展卡及输入输出外部设备的数据处理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW276312B (ko) * 1992-10-20 1996-05-21 Cirrlis Logic Inc
US5845151A (en) * 1996-04-08 1998-12-01 Vlsi Technology, Inc. System using descriptor and having hardware state machine coupled to DMA for implementing peripheral device bus mastering via USB controller or IrDA controller
US5948085A (en) * 1996-08-08 1999-09-07 Thomson Consumer Electronics, Inc. Bus voltage detection and protection
JP3134821B2 (ja) * 1997-09-02 2001-02-13 日本電気株式会社 通信システム
US6298396B1 (en) * 1998-06-01 2001-10-02 Advanced Micro Devices, Inc. System for loading a current buffer desciptor register with a value different from current value to cause a previously read buffer descriptor to be read again
US6202107B1 (en) * 1998-11-19 2001-03-13 Sun Microsystems, Inc. Host controller interface descriptor fetching unit
US6216183B1 (en) * 1998-11-20 2001-04-10 Compaq Computer Corporation Apparatus and method for securing information entered upon an input device coupled to a universal serial bus
DE69919992T2 (de) * 1999-06-09 2005-01-20 Texas Instruments Inc., Dallas Verteilter Speicher mit programmierbarer Grösse
JP3641169B2 (ja) * 1999-08-06 2005-04-20 株式会社エヌ・ティ・ティ・ドコモ Ｕｓｂ対応電子機器
US6598097B1 (en) * 2000-02-29 2003-07-22 International Business Machines Corporation Method and system for performing DMA transfers using operating system allocated I/O buffers
WO2001093046A1 (en) * 2000-06-02 2001-12-06 Mellanox Technologies Ltd. Dma doorbell
US7089344B1 (en) 2000-06-09 2006-08-08 Motorola, Inc. Integrated processor platform supporting wireless handheld multi-media devices
JP2004078823A (ja) * 2002-08-22 2004-03-11 Oki Data Corp 画像形成システム及び画像形成装置
US8037229B2 (en) * 2002-11-21 2011-10-11 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access

Also Published As

Publication number Publication date
US20060101165A1 (en) 2006-05-11
CN1703686A (zh) 2005-11-30
DE60312539D1 (de) 2007-04-26
DE60312539T2 (de) 2007-11-29
US7444441B2 (en) 2008-10-28
WO2004034268A1 (en) 2004-04-22
CN1703686B (zh) 2011-05-25
EP1550044A1 (en) 2005-07-06
AU2003266495A1 (en) 2004-05-04
EP1550044B1 (en) 2007-03-14
GB0223371D0 (en) 2002-11-13
GB2394152B (en) 2005-11-02
GB2394152A (en) 2004-04-14
KR100763039B1 (ko) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4422359B2 (ja) ユニバーサルシリアルバス（ｕｓｂ）をピアツーピアネットワークとして用いる方法
US6219736B1 (en) Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN)
US7484018B2 (en) Universal serial bus hub with shared high speed handler implementing respective downstream transfer rates
CA2657827C (en) Method and apparatus for distributing usb hub functions across a network
US5909556A (en) M&A for exchanging date, status and commands over an hierarchical serial bus assembly using communication packets
JPH10326251A (ja) Ｕｓｂ周辺マイクロコントローラ
US20200356501A1 (en) Single communication interface and a method with internal/external addressing mode
JP4444101B2 (ja) バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース
US7058747B2 (en) Bus system and bus interface for connection to a bus
KR100763039B1 (ko) Ｄｍａ를 지원하는지를 나타내는 정보를 전송하는 수단을 구비하는 디바이스
KR20040043198A (ko) 버스 시스템 및 버스 인터페이스
EP1594068A2 (en) PCI Bus system
WO1994016387A1 (en) Computer interface apparatus for communicating with a peripheral device and network
US7734758B1 (en) USB encapsulation for network transmission
WO2001031459A9 (en) Wireless universal serial bus system
WO2023112646A1 (ja) 情報処理装置、及び情報処理装置の制御方法
KR20030044373A (ko) 기억 장치 직접 접근 인터페이스를 지원하는 범용 직렬버스 장치
CA2269961C (en) Method and apparatus for extending the range of the universal serial bus protocol as it applies to asynchronous transfers
JP2000165467A (ja) ユニバーサル・シリアルバス変換システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12