JPH03276357A - ｉ／ｏアドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、情報処理装置のアドレス変換方式に係り、特
に、入出力機器制御回路のｉ　／　ｏレジスタアクセス
に伴うｉ　／　ｏアドレス変換方式に関す［従来の技術
］ ｉ　／　ｏアドレス変換方式に間する従来技術として、
例えば、特開昭６３−２１／ｏ５２号公報等に記載され
た技術が知られている。

この従来技術は、ｉ　／　ｏマップドｉ　／　ｏ方式に
より割り付けられたｉ　／　ｏアクセスアドレスを、ハ
ードウェアにおいて括り付けられた固定のメモリアクセ
スアドレスへ変換することにより、ｉ／ｏマップドｉ　
／　ｏアドレスを、メモリマップドｉ／ｏアドレスに変
換するものである。

［発明が解決しようとする課題］ 前記従来技術は、ｉ　／　ｏマップドｉ　／　ｏ方式に
よるｉ　／　ｏアクセスアドレスを、ハードウェアによ
り固定された、メモリマップドｉ　／　ｏ方式によるメ
モリアクセスアドレスへ変換するものである。

このため、前記従来技術における変換回路は、変換対象
となる。メモリマップドｉ　／　ｏ方式によりアクセス
される入出力機器制御回路（前記従来技術ではこれをｉ
　／　ｏアダプタと呼ぶ）が限定されることになる。

従って、前記従来技術は、メモリマップドｉ／ｏ方式で
アクセスされる、様々な機能を持つ複数種の入出力機器
制御回路を、ｉ　／　ｏマップド主／ｏ方式によるｉ　
／　ｏアクセスアドレスでアクセスを行うことを可能に
するために、前記複数種の入出力機器制御回路毎に異な
る変換回路を設計しなければならないという問題点を有
している。

本発明の目的は、前記従来技術の問題点を解決し、複数
種類の入出力機器制御回路に共通的に適用することが可
能な、さらに、ｉ　／　ｃ）マップドｉ／ｏ方式におけ
るあるｉ　／　ｏ空間から、より広い大きさを持った、
メモリマップドｉ／ｏ方式におけるメモリ空間へのアク
セスを可能とする、ｉ／ｏマップドｉ　／　ｏ方式によ
るｉ　／　ｏアクセスアドレスを、任意のメモリマップ
ドｉ　／　ｏ方式によるメモリアクセスアドレスに変換
することができるｉ　／　ｏアドレス変換方式、及び、
前述とは逆のアドレス変換を行うことのできるｉ　／　
０アドレス変換方式を提供することにある。

［課題を解決するための手段］ 本発明によれば前記目的は、入出力機器制御回路自身が
持っているｉ　／　ｏレジスタとは別に、アドレス変換
制御手段とアドレス変換情報手段とを設け、アドレス変
換情報手段内のレジスタに、アドレス変換のための情報
を予めセットしておき、この情報を用いてアドレス変換
を行うようにすることにより達成される。

これにより、該」／ｏアクセスアドレスが、入出力機器
制御回路が接続されているシステムパスに発行されると
、前記アドレス変換情報手段がそれを検出し、前記アド
レス変換情報手段に予め設定された値に基づき、該ｉ／
ｏアクセスアドレスを、前記メモリアクセスアドレスに
変換する。

この場合、該メモリアクセスアドレスは、前記アドレス
変換情報手段の設定値により、任意のビット輻で実現で
きる。

［作　用コ 前記アドレス変換制御手段は、前記入出力機器制御回路
が接続されるシステムバス上のアドレスをデコードし、
前記各ｉ　／　ｏレジスタ毎に割り付けられた、ｉ／ｏ
マップドｉ　／　ｏ方式に基づくｉ／ｏアクセスアドレ
スが発行されると、フリップフロップ、ＲＯＭ等の記憶
手段から成る前記アドレス変換情報手段に予め設定され
た変換情報を、該ｉ　／　ｏアクセスアドレスの上位ビ
ットとして付加するか、あるいは、オフセット値として
、該ｉ／ｏアクセスアドレスに加える等のいずれかの動
作を行い、該ｉ　／　ｏアクセスアドレスを、所定のア
クセスアドレスとして、拡張、変換する。

なお、一般的には、ｉ　／　ｏアクセスアドレス中の何
ビットかは、入出力機器制御回路固有の値（デバイス番
号）となっている場合がほとんどであるため、本発明の
汎用性、流用性をより高めるために、前記アドレス変換
制御手段にデイツプスイッチ等を備えることができる。

これにより、メモリマップドｉ　／　ｏ方式（ｉ／ｏマ
ップドｉ　／　。

方式）でアクセスされる様々な入出力機器制御回路を、
いずれもｉ　／　ｏマップドｉ　／　ｏ方式（メモリマ
ップドｉ　／　ｏ方式）によりアクセスすることが可能
となる。

［実施例コ 以下、本発明によるｉ　／　ｏアドレス変換方式の一実
施例を図面により詳細に説明する。

第１図は本発明の一実施例の構成を示すブロック図、第
２図はｉ　／　ｏアドレス変換を説明する図である。第
１図において、１はアドレスバス、２はデータバス、３
はアドレス変換制御手段、３ａはアドレスデコーダ、３
ｂはコンパレータ、３Ｃはデイツプスイッチ、４はアド
レス変換情報手段、４ａはレジスタ、４ｂはゲート、５
は入出力機器制御回路である。

なお、以下に説明する本発明の一実施例は、ｉ／ｏマッ
プドｉ　／　ｏ方式による１６ビツトのｉ／ｏアクセス
アドレスを、メモリマップドｉ　／　ｏ方式による２４
ビツトのメモリアクセスアドレスへ変換するものとする
。

第１図に示す本発明の一実施例において、アドレスバス
１．データバス２は、図示入出力機器制御回路５と、該
入出力機器制御回路５を搭載する情報処理装置の図示し
ない主プロセツサとを接続するシステムバスを構成して
おり、それぞれ１６ビツト幅を有している。アドレス変
換制御手段３は、ｉ　／　ｏマップドｉ　／　ｏ方式に
よるｉ　／　ｏアクセスアドレスを、メモリマップドｉ
　／　ｏ方式によるメモリアクセスアドレスへ変換する
手段であり、アドレスデコーダ３ａと、コンパレータ３
ｂと、デイツプスイッチ３Ｃとにより構成されている。

アドレスデコーダ３ａは、前記１６ビツトのアドレスバ
ス１上のビット２′６〜２”（Ａ１５〜Ａ１２）、２’
〜２＠（Ａ７〜ＡＯ）を、コンパレータ３ｂの出力が“
真”となったときのみデコードする。また、コンパレー
タ３ｂは、前記１６ビツトのアドレスバス１上のビット
２１′〜２”（Ａ１１〜Ａ８）の値を、デイツプスイッ
チ３Ｃにより指示される値と比較し、前記双方の値が一
致したときのみ出力を“真”とするコンパレータである
。

デイツプスイッチ３Ｃは、入出力機器制御回路のそれぞ
れに固有に割り付けられているデバイス番号を設定する
ためのスイッチであり、図示本発明の実施例では、デバ
イス番号“５″としており、このため、　”ｏ　ｉ　ｏ
　ｉ″と設定されている。

アドレス変換情報手段４は、アドレス変換を行うための
手段であり、レジスタ４ａと、ゲート４ｂとを備えてい
る レジスタ４ａは、ある特定のｉ　／　ｏアクセスアドレ
ス（本発明の一実施例では０５１Ｃｈ、０５１２Ｎとす
る）で本人出力機器制御回路を搭載する情報処理装置の
主プロセツサが発行するｉ　／　。

ライト命令により、前記データバス２上の１６ビツトデ
ータをラッチする２０ビツトのレジスタであり、前記主
プロセツサは、前記人出力制御回路５に対するアクセス
を行う以前に、予め該レジスタに前記ｉ　／　ｏライト
命令により、アドレス変換のための変換情報を設定して
おく。

なお、該レジスタ４ａのラッチパルスは、前記ｉ　７’
　ｏアクセスアドレス０５／ｏｎ、０５１２ｓをデコー
ドすることにより“真”となる、アドレスデコーダ３ａ
の出力である。

ゲート４ｂは、レジスタ４ａに保持されている値を人力
とし、ある特定のｉ　／　ｏアクセスアドレス（本発明
の一実施例では“０５０Ｘｏ”　としており、ＸはＤｏ
ｎｔＣａｒｅである）で、前記主プロセツサが発行する
ｉ　／　ｏ命令により、該入力をスルーで出力するゲー
トである。

なお、ゲートコントロールは、前記ｉ　／　ｏアクセス
アドレス“０５０Ｘ、”　　をデコードすることにより
“真”となる、アドレスデコーダ３ａの出力により行わ
れる。また、実際の入出力機器アクセス時、前記ゲート
４ｂの出力と前記アドレスバスのビット２３〜２”（Ａ
３〜ＡＯ）とが、入出力機器制御回路５に対する２４ビ
ツトメモリアクセスアドレスとなる。

次に、前述のように構成される本発明の一実施例の動作
を説明する。

前記主プロセツサは、入出力機器のアクセスに先立って
、まず、アドレス変換のために必要なデータをアドレス
変換情報手段４内のレジスタにセットするための処理を
実行する。

このため、主プロセツサは、アドレスバス１に、前述し
た特定のアドレスの１つである０５／ｏＭ”を送出する
と共に、データバス２上に、アドレス変換に必要な情報
の一部である１６ビツトの情報、例えば“ＦＥＯＯＨ″
　を送出する。アドレス変換制御手段３内のコンパレー
タ３ｂは、アドレスバス１上の、入出力機器制御回路５
のアドレスを示しているビットＡｌｌ〜Ａ８の４ビツト
と、デイツプスイッチ３Ｃに設定されている、自デバイ
スアドレスとが一致するか否かをチエツクする。

このチエツクが一致した場合、アドレスデコーダ３ａは
、このビットも含めた他のビットのアドレスをデコード
し、二のアドレスが“０５／ｏ♂である場合に、アドレ
ス変換情報手段４内のレジスタ４ａに、セット信号を出
力する。これにより、レジスタ４ａは、データバス２上
に主プロセツサから送られている１６ビツトの情報“Ｆ
ＥＯＯＨ”を取り込み保持する。

主プロセツサは、引き続き、アドレスバス１に、前述し
た特定のアドレスの１つである“０５１２ｎ”を送出す
ると共に、データバス２上に、アドレス変換に必要な情
報の一部である４ビツトの情報を持った情報、例えば、
“ＩＸＸＸＨ”　　（ＸはＤｏｎｔＣａｒｅ）を送出す
る。アドレス変換制御手段３は、前述と同様に動作して
、データバス２上の４ビツトの情報を、２０ビツトのレ
ジスタ４ａの残りのビット位置に保持させる。この結果
、レジスタ４ａには、変換情報として“ＦＥＯＯ１）１
”　がセットされる。

前述した動作により、主プロセツサは、アドレス変換の
ために必要な２０ビツトの情報“ＦＥＯｏｌ、″　を、
アドレス変換情報手段４内のレジスタ４ａにセットでき
たことになる。

その後、前記主プロセツサは、ｉ／ｏアクセスのため、
ｉ　／　ｏアクセスアドレスとして、′０５００１Ｉ”
〜“０５０ＦＭ”を使用したｉ　／　ｏ命令により、入
出力機器制御回路に対するアクセスを行う。

アドレス変換制御手段３内のアドレスデコーダ３ａは、
ｉ　／　ｏアクセスアドレス“０５０　ＸＨ”（ＸはＤ
ｏｎｔ　Ｃａｒｅ）を検出して、ゲート４ｂに対する出
力を“真”とする、この結果、アドレス変換情報手段４
内のレジスタ４ａに保持されていたアドレス変換のため
の変換情報″ＦＥＯＯＩＨ”がゲート４ｂを通過して出
力され、さらに前記アドレスバス１上のアクセスアドレ
スのうち、２８〜２＠（Ａ３〜ＡＯ）の値が前記ゲート
４ｂの出力に、最下位４ビットとして付加される。

前述のようにして得られた２４ビツトの情報は、メモリ
マップドｉ　／　ｏ方式によるメモリアクセスアドレス
であり、このアドレスは、入出力機器制御回路５に入力
されて、入出力装置のアクセスに使用される。

前述した本発明の実施例は、変換情報の下位に、アクセ
スアドレスの一部を付加して、変換されたアクセスアド
レスを得るものとしたが、本発明は、変換情報に、アク
セスアドレスの一部を加算して、アドレス変換を行うよ
うにしてもよい。

本発明の実施例は、前述のようにして、１６ビツトのｉ
　／　ｏアクセスアドレスを、２４ビツトのメモリアク
セスアドレスへ拡張、変換する。これにより、第２図に
示すように、ｉ　／　ｏマップドｉ／ｏ方式によるｉ／
ｏアドレス空間“０５００８′〜“０５０　ＦＭ”が、
メモリマップドｉ　／　ｏ方式によるメモリアドレス空
間″ＦＥＯＯＩＯＨ”〜’ＦＥＯＯＩＦＨ”に変換され
る。

前述した本発明の実施例は、アドレス変換のために必要
な変換情報のレジスタへの設定を、２回のアクセスによ
り行うとしたが、本発明は、この設定を、アドレスバス
のビット幅を広げることにより、１回のアクセスで行う
ようにすることができる。

また、本発明は、アドレス変換情報手段内のレジスタに
セットする変換情報を変更すれば、前述の実施例とは逆
の、すなわち、メモリマップドｉ／ｏ方式によるアドレ
スを、ｉ　／　ｏマップドｉ／ｏ方式のアドレスに変換
するようにすることもできる。

また、前述した本発明の一実施例によれば、レジスタ内
のアドレス変換のための情報を、主プロセツサから任意
に設定することができるので、入出力機器制御回路に変
更等が生じた場合にも、容易に対応することができる。

［発明の効果］ 以上説明したように本発明によれば、簡単な回路を付加
することにより、ｉ　／　ｏアクセスアドレスをメモリ
アクセスアドレスへ拡張、変換することができるので、
メモリマップドｉ　／　ｏ方式によりアクセスされる入
出力機器制御回路を、ｉ　／　。

マップドｉ　／　ｏ方式でｉ　／　ｏアクセスを行う主
プロセツサを搭載する情報処理装置へ移植することが可
能となり、前記入出力機器回路を、ｉ　／　ｏマップド
ｘ　／　ｏ方式で再度設計し直す必要がなくなる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明によるｉ　／　ｏアドレス変換を説明する
図である。 １・・・・・・アドレスバス、２・・・・・・データバ
ス、３・・・・・・アドレス変換制御手段、３ａ・・・
・・・アドレスデコーダ、３ｂ・・・・・・コンパレー
タ、３ｃ・・・・・・デイツプスイッチ、 ４・・・・・・アドレス変換情報手段、４ａ・・・ ・・・レジスタ、 ４ｂ・・・・・・ゲート、 ５・・・・・・入出力機器 制御回路。 ＋／６マップドｉ１５ 第２図 メｔリンノｌ　ｉ１５

Claims (1)

1. 【特許請求の範囲】 １、メモリマップドｉ／ｏ方式によるメモリアクセスア
   ドレスによりアクセスされる入出力機器制御回路に対す
   るｉ／ｏアドレス変換方式において、アドレス変換制御
   手段と、アドレス変換情報手段とを備え、該アドレス変
   換情報手段に、アドレス変換のための変換情報を予めセ
   ットし、この変換情報を用いて、ｉ／ｏマップドｉ／ｏ
   方式によるｉ／ｏアクセスアドレスを、メモリマップド
   ｉ／ｏ方式によるメモリアクセスアドレスに変換するこ
   とを特徴とするｉ／ｏアドレス変換方式。 ２、ｉ／ｏマップドｉ／ｏ方式によるメモリアクセスア
   ドレスによりアクセスされる入出力機器制御回路に対す
   るｉ／ｏアドレス変換方式において、アドレス変換制御
   手段と、アドレス変換情報手段とを備え、該アドレス変
   換情報手段に、アドレス変換のための変換情報を予めセ
   ットし、この変換情報を用いて、メモリマツプドｉ／ｏ
   方式によるメモリアクセスアドレスを、ｉ／ｏマップド
   ｉ／ｏ方式によるｉ／ｏアクセスアドレスに変換するこ
   とを特徴とするｉ／ｏアドレス変換方式。 ３、入出力機器を制御する入出力機器制御回路において
   、アドレス変換制御手段と、アドレス変換情報手段とを
   備え、該アドレス変換情報手段に、アドレス変換のため
   の変換情報を予めセットし、この変換情報を用いてアド
   レス変換を行うことにより、メモリマップドｉ／ｏ方式
   、ｉ／ｏマップドｉ／ｏ方式のいずれのアクセスアドレ
   スによってもアクセスを可能としたことを特徴とする入
   出力機器制御回路。