JP2692180B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2692180B2 JP2692180B2 JP63269688A JP26968888A JP2692180B2 JP 2692180 B2 JP2692180 B2 JP 2692180B2 JP 63269688 A JP63269688 A JP 63269688A JP 26968888 A JP26968888 A JP 26968888A JP 2692180 B2 JP2692180 B2 JP 2692180B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data length
- signal
- hardware
- target hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に複数のデ
ータ長のデータを処理することができるアドレスマップ
ドI/O方式のマイクロコンピュータに関する。
ータ長のデータを処理することができるアドレスマップ
ドI/O方式のマイクロコンピュータに関する。
従来、この種のマイクロコンピュータは、一つのアド
レスに対し、一つの処理データ長をもつ一つの対象ハー
ドウェアがマッピングされているか、または一つのハー
ドウェアの中に二つの処理データ長をもつ対象ハードウ
ェアが一つマッピングされる構成となっており、処理デ
ータ長が長い対象ハードウェアに対するマッピングは複
数のアドレスを使う必要があった。
レスに対し、一つの処理データ長をもつ一つの対象ハー
ドウェアがマッピングされているか、または一つのハー
ドウェアの中に二つの処理データ長をもつ対象ハードウ
ェアが一つマッピングされる構成となっており、処理デ
ータ長が長い対象ハードウェアに対するマッピングは複
数のアドレスを使う必要があった。
上述した従来のマイクロコンピュータは、１対象ハー
ドウェアに対し少なくとも１アドレスが必要であり、特
に処理データ長の長い対象ハードウェアに対しては複数
のアドレスにマッピングする構成となっているので、対
象ハードウェアのアドレッシングに必要なアドレス空間
が拡大しアドレス空間を有効に活用できないという欠点
があり、かつアドレッシングに必要なハードウェアが増
加するという欠点がある。また、アドレス空間不足の為
に製品設計が制約されるという欠点がある。
ドウェアに対し少なくとも１アドレスが必要であり、特
に処理データ長の長い対象ハードウェアに対しては複数
のアドレスにマッピングする構成となっているので、対
象ハードウェアのアドレッシングに必要なアドレス空間
が拡大しアドレス空間を有効に活用できないという欠点
があり、かつアドレッシングに必要なハードウェアが増
加するという欠点がある。また、アドレス空間不足の為
に製品設計が制約されるという欠点がある。
本発明の目的は、対象ハードウェアのアドレッシング
に必要なアドレス空間を低減してアドレス空間が有効に
活用でき、従ってアドレッシングに必要なハードウェア
を縮減することができ、かつ製品設計の制約を緩和する
ことができるマイクロコンピュータを提供することにあ
る。
に必要なアドレス空間を低減してアドレス空間が有効に
活用でき、従ってアドレッシングに必要なハードウェア
を縮減することができ、かつ製品設計の制約を緩和する
ことができるマイクロコンピュータを提供することにあ
る。
本発明のマイクロコンピュータは、命令をデコードし
この命令がもつ処理データ長に従って処理対象のデータ
のデータ長を指定するデータ長指定信号を出力する命令
デコーダと、アドレス信号を入力しこのアドレス信号の
アドレスが処理データ長の異なる複数の対象ハードウェ
アをマッピングした所定のアドレスであるとき、このア
ドレスの前記各対象ハードウェアを選択するための選択
信号を出力するアドレスデコーダと、前記選択信号及び
データ長指定信号により前記複数のハードウェアのうち
の一つを選択してアクセスする選択制御部とを有してい
る。
この命令がもつ処理データ長に従って処理対象のデータ
のデータ長を指定するデータ長指定信号を出力する命令
デコーダと、アドレス信号を入力しこのアドレス信号の
アドレスが処理データ長の異なる複数の対象ハードウェ
アをマッピングした所定のアドレスであるとき、このア
ドレスの前記各対象ハードウェアを選択するための選択
信号を出力するアドレスデコーダと、前記選択信号及び
データ長指定信号により前記複数のハードウェアのうち
の一つを選択してアクセスする選択制御部とを有してい
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を示すブロック図であ
る。
る。
この実施例は、命令INSをデコードしてこの命令INSの
もつ処理データ長（例えば４ビット,8ビット）に従って
処理対象のデータのデータ長を指定するデータ長指定信
号DLを出力する命令デコーダ１と、アドレスバス４から
アドレス信号ADを入力し、このアドレス信号ADのアドレ
スが処理データ長の異なる二つの対象ハードウェア10A,
10B（それぞれの処理データ長:4ビット,8ビット）をマ
ッピングしたアドレスであるとき、このアドレスの各対
象ハードウェア10A,10Bを選択するための選択信号HSを
出力するアドレスデコーダ２と、選択信号HS及びデータ
長指定信号DLにより対象ハードウェア10A,10Bのうちの
一つを選択してアクセスする選択制御部３A,3Bとを備え
た構成となっている。
もつ処理データ長（例えば４ビット,8ビット）に従って
処理対象のデータのデータ長を指定するデータ長指定信
号DLを出力する命令デコーダ１と、アドレスバス４から
アドレス信号ADを入力し、このアドレス信号ADのアドレ
スが処理データ長の異なる二つの対象ハードウェア10A,
10B（それぞれの処理データ長:4ビット,8ビット）をマ
ッピングしたアドレスであるとき、このアドレスの各対
象ハードウェア10A,10Bを選択するための選択信号HSを
出力するアドレスデコーダ２と、選択信号HS及びデータ
長指定信号DLにより対象ハードウェア10A,10Bのうちの
一つを選択してアクセスする選択制御部３A,3Bとを備え
た構成となっている。
次に、この実施例の動作について説明する。
命令デコーダ１は、命令INSをデコードしこの命令INS
のもつ処理データ長が４ビットである場合にはデータ長
指定信号DLを低レベルとし、８ビットである場合にはデ
ータ長指定信号DLを高レベルとする。
のもつ処理データ長が４ビットである場合にはデータ長
指定信号DLを低レベルとし、８ビットである場合にはデ
ータ長指定信号DLを高レベルとする。
選択制御部３A,3Bは、アドレスデコーダ２から選択信
号HSが入力されると、それぞれデータ長指定信号DLのレ
ベルを調べ、低レベルであれば選択制御部３Aから制御
信号HC1が出力され、対象ハードウェア10Aがアクセスさ
れる。対象ハードウェア10Aはデータバス５を介して４
ビットデータの処理を行う。
号HSが入力されると、それぞれデータ長指定信号DLのレ
ベルを調べ、低レベルであれば選択制御部３Aから制御
信号HC1が出力され、対象ハードウェア10Aがアクセスさ
れる。対象ハードウェア10Aはデータバス５を介して４
ビットデータの処理を行う。
またデータ指定信号DLが高レベルであれば選択制御部
３Aから制御信号HC2が出力され対象ハードウェア10Bが
アクセスされる。
３Aから制御信号HC2が出力され対象ハードウェア10Bが
アクセスされる。
第２図は本発明の第２の実施例を示すブロック図であ
る。
る。
この実施例は、一台で１ビット及び８ビットのデータ
を処理できる対象ハードウェアの周辺ハードウェア20に
適用したものである。
を処理できる対象ハードウェアの周辺ハードウェア20に
適用したものである。
この実施例の動作は第１の実施例とほぼ同様であり、
制御信号HC1，HC2により、周辺ハードウェア20を１ビッ
トのデータ長の処理動作とするか８ビットのデータ長の
処理動作とするかを決定する。
制御信号HC1，HC2により、周辺ハードウェア20を１ビッ
トのデータ長の処理動作とするか８ビットのデータ長の
処理動作とするかを決定する。
このように、選択制御部３A〜３Dを設けることによ
り、対象ハードウェアのアドレッシングに必要なアドレ
スは一つで済み、かつこの一つのアドレスで複数の対象
ハードウェアの制御を行うことができる。
り、対象ハードウェアのアドレッシングに必要なアドレ
スは一つで済み、かつこの一つのアドレスで複数の対象
ハードウェアの制御を行うことができる。
以上説明したように本発明は、命令デコーダにより命
令のもつ処理データ長に従って処理対象のデータのデー
タ長を指定するデータ長指定信号を発生し、このデータ
長指定信号とアドレスデコーダからの対象ハードウェア
の選択信号とにより、処理データ長の異なる複数の対象
ハードウェアのうちの一つを選択，アクセスする選択制
御部を設けた構成とすることにより、対象ハードウェア
のアドレッシングに必要なアドレスを一つにすることが
でき、かつこの一つのアドレスで複数の対象ハードウェ
アの制御ができるので、アドレス空間を有効に活用する
ことができ、従って製品設計の制約を緩和することがで
き、またアドレッシングに必要なハードウェアを縮減す
ることができる効果がある。
令のもつ処理データ長に従って処理対象のデータのデー
タ長を指定するデータ長指定信号を発生し、このデータ
長指定信号とアドレスデコーダからの対象ハードウェア
の選択信号とにより、処理データ長の異なる複数の対象
ハードウェアのうちの一つを選択，アクセスする選択制
御部を設けた構成とすることにより、対象ハードウェア
のアドレッシングに必要なアドレスを一つにすることが
でき、かつこの一つのアドレスで複数の対象ハードウェ
アの制御ができるので、アドレス空間を有効に活用する
ことができ、従って製品設計の制約を緩和することがで
き、またアドレッシングに必要なハードウェアを縮減す
ることができる効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示すブロック図である。 １…命令デコーダ、２…アドレスデコーダ、３A〜３D…
選択制御部、４…アドレスバス、５…データバス、10A,
10B…対象ハードウェア、20…周辺ハードウェア。
施例を示すブロック図である。 １…命令デコーダ、２…アドレスデコーダ、３A〜３D…
選択制御部、４…アドレスバス、５…データバス、10A,
10B…対象ハードウェア、20…周辺ハードウェア。
Claims (1)
- 【請求項１】命令をデコードしこの命令がもつ処理デー
タ長に従って処理対象のデータのデータ長を指定するデ
ータ長指定信号を出力する命令デコーダと、アドレス信
号を入力しこのアドレス信号のアドレスが処理データ長
の異なる複数の対象ハードウェアをマッピングした所定
のアドレスであるとき、このアドレスの前記各対象ハー
ドウェアを選択するための選択信号を出力するアドレス
デコーダと、前記選択信号及びデータ長指定信号により
前記複数のハードウェアのうちの一つを選択してアクセ
スする選択制御部とを有することを特徴とするマイクロ
コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269688A JP2692180B2 (ja) | 1988-10-25 | 1988-10-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269688A JP2692180B2 (ja) | 1988-10-25 | 1988-10-25 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02115961A JPH02115961A (ja) | 1990-04-27 |
| JP2692180B2 true JP2692180B2 (ja) | 1997-12-17 |
Family
ID=17475805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269688A Expired - Lifetime JP2692180B2 (ja) | 1988-10-25 | 1988-10-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692180B2 (ja) |
-
1988
- 1988-10-25 JP JP63269688A patent/JP2692180B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02115961A (ja) | 1990-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721874A (en) | Configurable cache with variable, dynamically addressable line sizes | |
| US5341486A (en) | Automatically variable memory interleaving system | |
| US3982231A (en) | Prefixing in a multiprocessing system | |
| JP2692180B2 (ja) | マイクロコンピュータ | |
| JP3190032B2 (ja) | データ記憶装置 | |
| JP3181301B2 (ja) | バス拡張システム | |
| US5590302A (en) | Device for generating structured addresses | |
| JP2874230B2 (ja) | マイクロコンピュータのメモリアドレッシング方式 | |
| JPS5960787A (ja) | メモリアクセス方式 | |
| JP2853736B2 (ja) | クラスタ番号変換回路 | |
| EP0373594B1 (en) | Computer memory having its output lines selected for connection to a data bus by the memory address | |
| JPS5856124B2 (ja) | シ−ケンス制御装置 | |
| JPS63121964A (ja) | 複数プロセツサによる共有メモリのアクセス方法 | |
| JPH0244445A (ja) | データ処理装置 | |
| JP3322993B2 (ja) | 情報処理装置 | |
| JPH077353B2 (ja) | アドレス選択方式 | |
| JP2622553B2 (ja) | マイクロコンピュータ | |
| JPH03204049A (ja) | メモリ制御装置 | |
| JPH05151076A (ja) | メモリアドレス拡張制御方式 | |
| JPH0322052A (ja) | メモリマッパ装置 | |
| JPH0460260B2 (ja) | ||
| JPH09146841A (ja) | メモリシステム | |
| JPH05314282A (ja) | 半導体装置 | |
| JPH10240616A (ja) | マイクロコンピュータ | |
| JPH04364532A (ja) | セントラルプロセッサのデータ処理方法 |