JP3181301B2 - バス拡張システム - Google Patents
バス拡張システムInfo
- Publication number
- JP3181301B2 JP3181301B2 JP04498591A JP4498591A JP3181301B2 JP 3181301 B2 JP3181301 B2 JP 3181301B2 JP 04498591 A JP04498591 A JP 04498591A JP 4498591 A JP4498591 A JP 4498591A JP 3181301 B2 JP3181301 B2 JP 3181301B2
- Authority
- JP
- Japan
- Prior art keywords
- option board
- bus
- slot
- address
- address space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、コンピュータ等の情報
機器の外部にバスを拡張してオプションボード用スロッ
トを増設する場合、当該増設したオプションボート用ス
ロットのアドレス空間の減少を防止するバス拡張システ
ムに関する。
機器の外部にバスを拡張してオプションボード用スロッ
トを増設する場合、当該増設したオプションボート用ス
ロットのアドレス空間の減少を防止するバス拡張システ
ムに関する。
【０００３】
【従来の技術】従来、コンピュータ等の情報機器のシス
テムバスまたはオプションバスにオプションボートを増
設する場合は、図３に示す全ての増設スロットが同一ア
ドレス空間を共有する方式と各増設スロット毎に占有す
るアドレス空間が異なり、予め各増設スロットに固有の
アドレス空間を割り当てる方式とがあった。
テムバスまたはオプションバスにオプションボートを増
設する場合は、図３に示す全ての増設スロットが同一ア
ドレス空間を共有する方式と各増設スロット毎に占有す
るアドレス空間が異なり、予め各増設スロットに固有の
アドレス空間を割り当てる方式とがあった。
【０００４】まず、全ての増設スロットが同一アドレス
空間を共有する方式を図３を用いて説明する。各スロッ
トに増設するオプションボードのアドレス空間２５の割
り当ては、各オプションボード２７〜３３に備えられて
いるスイッチ（図示せず）により決定される。上記情報
機器の外部にバスを拡張してスロットを増設する場合
は、オプションボード用スロットをバス拡張用オプショ
ンボード２９用に使用する。上記拡張したスロットの割
り当てのアドレス空間は、オプションボード用スロット
のオプションボード３１およびオプションボード３３の
占有するアドレス空間と共通して占有することが可能で
ある。従って、オプションボード用スロットに増幅でき
るオプションボードは、拡張スロットにも同様に実装可
能であった。
空間を共有する方式を図３を用いて説明する。各スロッ
トに増設するオプションボードのアドレス空間２５の割
り当ては、各オプションボード２７〜３３に備えられて
いるスイッチ（図示せず）により決定される。上記情報
機器の外部にバスを拡張してスロットを増設する場合
は、オプションボード用スロットをバス拡張用オプショ
ンボード２９用に使用する。上記拡張したスロットの割
り当てのアドレス空間は、オプションボード用スロット
のオプションボード３１およびオプションボード３３の
占有するアドレス空間と共通して占有することが可能で
ある。従って、オプションボード用スロットに増幅でき
るオプションボードは、拡張スロットにも同様に実装可
能であった。
【０００５】次に、各増設スロット毎に占有するアドレ
ス空間が異なり、予め各増設スロットに固有のアドレス
空間を割り当てる方式がある。すなわち、情報機器の外
部にデータ線Ｄ6 , アドレス線Ａ6 ，制御線Ｃ6 を含む
バスを拡張してオプションボード用スロットにオプショ
ンボード４１，４３を増設する場合は、オプションボー
ド用スロットをバス拡張用オプションボード３９用に使
用する。上記バス拡張用オプションボード３９を用いて
BR>オプションボード４１をアクセスする場合、アドレ
スデコーダ４９は、信号線Ｓ6 からセレクト信号をバス
拡張用オプションボード３９に出力してオプションボー
ド４１を選択する。選択によりバスマスタ３５はオプシ
ョンボード４１をアクセスする。上記拡張したバス全体
でアドレス空間４５のうち、オプションボードの１枚相
当のアドレス空間４７しか占有できない。従って、オプ
ションボード４１，４３を増設した場合には、アドレス
空間４７にオプションボード４１，４３の占有するアド
レス空間が割り当てられることになり、増設したスロッ
トの占有するアドレス空間が小さくなるおそれがあっ
た。
ス空間が異なり、予め各増設スロットに固有のアドレス
空間を割り当てる方式がある。すなわち、情報機器の外
部にデータ線Ｄ6 , アドレス線Ａ6 ，制御線Ｃ6 を含む
バスを拡張してオプションボード用スロットにオプショ
ンボード４１，４３を増設する場合は、オプションボー
ド用スロットをバス拡張用オプションボード３９用に使
用する。上記バス拡張用オプションボード３９を用いて
BR>オプションボード４１をアクセスする場合、アドレ
スデコーダ４９は、信号線Ｓ6 からセレクト信号をバス
拡張用オプションボード３９に出力してオプションボー
ド４１を選択する。選択によりバスマスタ３５はオプシ
ョンボード４１をアクセスする。上記拡張したバス全体
でアドレス空間４５のうち、オプションボードの１枚相
当のアドレス空間４７しか占有できない。従って、オプ
ションボード４１，４３を増設した場合には、アドレス
空間４７にオプションボード４１，４３の占有するアド
レス空間が割り当てられることになり、増設したスロッ
トの占有するアドレス空間が小さくなるおそれがあっ
た。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
バス拡張システムにおいて、情報機器の外部にバスを拡
張してスロットを増設する場合は、オプションボード用
スロットの１スロット分のアドレス空間を更に、増設す
るスロット数に分割して使用するため、増設したスロッ
トのアドレス空間が小さくなり、オプションボード用ス
ロットのオプションボードを拡張スロット用に使用でき
なくなり、システムの機能の低下を招来する問題があっ
た。
バス拡張システムにおいて、情報機器の外部にバスを拡
張してスロットを増設する場合は、オプションボード用
スロットの１スロット分のアドレス空間を更に、増設す
るスロット数に分割して使用するため、増設したスロッ
トのアドレス空間が小さくなり、オプションボード用ス
ロットのオプションボードを拡張スロット用に使用でき
なくなり、システムの機能の低下を招来する問題があっ
た。
【０００７】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、情報機器の外部
にバスを拡張してオプションボードを増設する場合で
も、オプションボード用スロットの占有するアドレス空
間と同等のアドレス空間を確保して、複数個の拡張スロ
ットを増設可能にすることにより、システムの汎用性を
向上するバス拡張システムを提供することにある。
るためになされたもので、その目的は、情報機器の外部
にバスを拡張してオプションボードを増設する場合で
も、オプションボード用スロットの占有するアドレス空
間と同等のアドレス空間を確保して、複数個の拡張スロ
ットを増設可能にすることにより、システムの汎用性を
向上するバス拡張システムを提供することにある。
【０００８】［発明の構成］
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、情報機器の内部のバスに接続されるオプ
ションボードおよびバス拡張用オプションボードと、情
報機器の外部に拡張されるバスに増設されるオプション
ボード用スロットとを具備するバス拡張システムにおい
て、前記オプションボード、バス拡張用オプションボー
ドの論理アドレスおよび前記オプションボード用スロッ
トの論理アドレスが割り当てられた論理アドレス空間
と、前記論理アドレス空間のオプションボード、バス拡
張用オプションボードの論理アドレスに対応する物理ア
ドレスが割り当てられた標準スロット物理アドレス空間
と、前記論理アドレス空間のオプションボード用スロッ
トの論理アドレスに対応する物理アドレスが割り当てら
れた拡張スロット物理アドレス空間と、前記論理アドレ
ス空間のオプションボード、バス拡張用オプションボー
ドの論理アドレスがアクセスされると当該論理アドレス
を前記標準スロット物理アドレス空間のオプションボー
ド、ス拡張用オプションボードの物理アドレスに変換す
るとともに、当該物理アドレスから当該オプションボー
ド、バス拡張用オプションボードを選択するセレクト信
号を作成して当該オプションボードをアクセスする第１
メモリ管理手段と、前記論理アドレス空間のオプション
ボード用スロットの論理アドレスがアクセスされると当
該論理アドレスを前記拡張スロット物理アドレス空間の
オプションボード用スロットの物理アドレスに変換する
とともに、当該物理アドレスから前記拡張したバスに増
設するオプションボード用スロットを選択するセレクト
信号を作成して出力する第２メモリ管理手段とを備えた
ことを要旨とする。
め、本発明は、情報機器の内部のバスに接続されるオプ
ションボードおよびバス拡張用オプションボードと、情
報機器の外部に拡張されるバスに増設されるオプション
ボード用スロットとを具備するバス拡張システムにおい
て、前記オプションボード、バス拡張用オプションボー
ドの論理アドレスおよび前記オプションボード用スロッ
トの論理アドレスが割り当てられた論理アドレス空間
と、前記論理アドレス空間のオプションボード、バス拡
張用オプションボードの論理アドレスに対応する物理ア
ドレスが割り当てられた標準スロット物理アドレス空間
と、前記論理アドレス空間のオプションボード用スロッ
トの論理アドレスに対応する物理アドレスが割り当てら
れた拡張スロット物理アドレス空間と、前記論理アドレ
ス空間のオプションボード、バス拡張用オプションボー
ドの論理アドレスがアクセスされると当該論理アドレス
を前記標準スロット物理アドレス空間のオプションボー
ド、ス拡張用オプションボードの物理アドレスに変換す
るとともに、当該物理アドレスから当該オプションボー
ド、バス拡張用オプションボードを選択するセレクト信
号を作成して当該オプションボードをアクセスする第１
メモリ管理手段と、前記論理アドレス空間のオプション
ボード用スロットの論理アドレスがアクセスされると当
該論理アドレスを前記拡張スロット物理アドレス空間の
オプションボード用スロットの物理アドレスに変換する
とともに、当該物理アドレスから前記拡張したバスに増
設するオプションボード用スロットを選択するセレクト
信号を作成して出力する第２メモリ管理手段とを備えた
ことを要旨とする。
【００１０】
【作用】上述の如く構成すれば、論理アドレス空間の情
報機器の内部のバスに接続されるオプションボード、バ
ス拡張用オプションボードの論理アドレスがアクセスさ
れる。アクセスされると第１メモリ管理手段は、当該論
理アドレスを論理アドレス空間のオプションボード、バ
ス拡張用オプションボードの論理アドレスに対応する物
理アドレスが割り当てられた標準スロット物理アドレス
空間に割り当てられた物理アドレスに変換するととも
に、当該物理アドレスから当該オプションボード、バス
拡張用オプションボードを選択するセレクト信号を作成
して当該オプションボードをアクセスする。一方、前記
論理アドレス空間の情報機器の外部に拡張されるバスに
増設されるオプションボード用スロットの論理アドレス
がアクセスされる。アクセスされると第２メモリ管理手
段は、当該論理アドレスを前記論理アドレス空間のオプ
ションボード用スロットの論理アドレスに対応する物理
アドレスが割り当てられた拡張スロット物理アドレス空
間の物理アドレスに変換するとともに、当該物理アドレ
スから前記拡張したバスに増設するオプションボード用
スロットを選択するセレクト信号を作成して出力するの
で、増設されたオプションボードをオプションボード用
スロットの占有するアドレス空間と同様にアクセスでき
る。
報機器の内部のバスに接続されるオプションボード、バ
ス拡張用オプションボードの論理アドレスがアクセスさ
れる。アクセスされると第１メモリ管理手段は、当該論
理アドレスを論理アドレス空間のオプションボード、バ
ス拡張用オプションボードの論理アドレスに対応する物
理アドレスが割り当てられた標準スロット物理アドレス
空間に割り当てられた物理アドレスに変換するととも
に、当該物理アドレスから当該オプションボード、バス
拡張用オプションボードを選択するセレクト信号を作成
して当該オプションボードをアクセスする。一方、前記
論理アドレス空間の情報機器の外部に拡張されるバスに
増設されるオプションボード用スロットの論理アドレス
がアクセスされる。アクセスされると第２メモリ管理手
段は、当該論理アドレスを前記論理アドレス空間のオプ
ションボード用スロットの論理アドレスに対応する物理
アドレスが割り当てられた拡張スロット物理アドレス空
間の物理アドレスに変換するとともに、当該物理アドレ
スから前記拡張したバスに増設するオプションボード用
スロットを選択するセレクト信号を作成して出力するの
で、増設されたオプションボードをオプションボード用
スロットの占有するアドレス空間と同様にアクセスでき
る。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１２】図１はバス拡張システムに係る一実施例の
制御を示すブロック図である。
制御を示すブロック図である。
【００１３】上記バス拡張システムは、バスマスタ１に
論理アドレス線Ｐ1，データ線Ｄ1 ，アドレス線Ａ1 お
よびコントロール線Ｃ1 を介してメモリ管理部３，アド
レスデコーダ５，オプションスロット７，９に接続され
ている構成である。
論理アドレス線Ｐ1，データ線Ｄ1 ，アドレス線Ａ1 お
よびコントロール線Ｃ1 を介してメモリ管理部３，アド
レスデコーダ５，オプションスロット７，９に接続され
ている構成である。
【００１４】上記バスマスタ１はＣＰＵ等から構成さ
れ、後述するオプションボード７の仮想アドレスＶＡ１
に対応す物理アドレスＰＡ１，バス拡張用オプションボ
ード９の仮想アドレスＶＡ２に対応す物理アドレスＰＡ
２，増設するオプションスロット１５，１７の仮想アド
レスＶＡ３，ＶＡ４にそれぞれ対応する物理アドレスＰ
Ａ３，ＰＡ４をメモリ管理部３に設定する。また、バス
マスタ１はＣＰＵ等から構成され、各オプションスロッ
トに実装されるオプションボードを論理アドレスにより
アクセスする。
れ、後述するオプションボード７の仮想アドレスＶＡ１
に対応す物理アドレスＰＡ１，バス拡張用オプションボ
ード９の仮想アドレスＶＡ２に対応す物理アドレスＰＡ
２，増設するオプションスロット１５，１７の仮想アド
レスＶＡ３，ＶＡ４にそれぞれ対応する物理アドレスＰ
Ａ３，ＰＡ４をメモリ管理部３に設定する。また、バス
マスタ１はＣＰＵ等から構成され、各オプションスロッ
トに実装されるオプションボードを論理アドレスにより
アクセスする。
【００１５】更に、バスマスタ１であるＣＰＵの仮想ア
ドレスおよび仮想アドレスストローブ信号は、メモリ管
理部３および各オプションスロットに接続されている。
ドレスおよび仮想アドレスストローブ信号は、メモリ管
理部３および各オプションスロットに接続されている。
【００１６】メモリ管理部３は、バスマスタ１により論
理アドレス線Ｐ1 を介してアクセスされる論理アドレス
に対応する物理アドレスに変換する。変換した物理アド
レスの１部のビットをメモリ管理部３は、論理アドレス
線Ｐ1 に出力し、残りのビットをアドレスデコーダ５に
出力する。
理アドレス線Ｐ1 を介してアクセスされる論理アドレス
に対応する物理アドレスに変換する。変換した物理アド
レスの１部のビットをメモリ管理部３は、論理アドレス
線Ｐ1 に出力し、残りのビットをアドレスデコーダ５に
出力する。
【００１７】アドレスデコーダ５は、入力される物理ア
ドレスをデコードして各オプションスロット用のセレク
タ信号を作成して、信号線Ｓ1 に接続されているオプシ
ョンボード７，信号線Ｓ2 に接続されているバス拡張用
オプションボード９に出力する。
ドレスをデコードして各オプションスロット用のセレク
タ信号を作成して、信号線Ｓ1 に接続されているオプシ
ョンボード７，信号線Ｓ2 に接続されているバス拡張用
オプションボード９に出力する。
【００１８】オプションボード７は、オプションボード
用スロットに実装されて信号線Ｓ1 を介してセレクト信
号が入力される。
用スロットに実装されて信号線Ｓ1 を介してセレクト信
号が入力される。
【００１９】バス拡張用オプションボード９はメモリ管
理部１１およびアドレスデコード１３を備えて、信号線
Ｓ2 を介してセレクト信号が入力される。メモリ管理部
１１は、バスマスタ１により論理アドレス線Ｐ1 を介し
てアクセスされる論理アドレスを後述する拡張スロット
物理アドレス空間２３の物理アドレスに変換する。変換
された物理アドレスをアドレスデコータ１３は当該物理
アドレスのうち１部のビットを出力し、残りのビットを
デコードして拡張スロット用のセレクト信号に作成す
る。
理部１１およびアドレスデコード１３を備えて、信号線
Ｓ2 を介してセレクト信号が入力される。メモリ管理部
１１は、バスマスタ１により論理アドレス線Ｐ1 を介し
てアクセスされる論理アドレスを後述する拡張スロット
物理アドレス空間２３の物理アドレスに変換する。変換
された物理アドレスをアドレスデコータ１３は当該物理
アドレスのうち１部のビットを出力し、残りのビットを
デコードして拡張スロット用のセレクト信号に作成す
る。
【００２０】上記バス拡張用オプションボード９は、バ
ス拡張用オプションボード用スロットに実装され、デー
タ信号線Ｄ2 ，アドレス信号線Ａ2 ，コントロール信号
線Ｃ2 ，および論理アドレス線Ｐ2によりオプションボ
ード用スロット１５，１７に接続されている。また、バ
ス拡張用オプションボード９は、信号線Ｓ3 , Ｓ4 を介
してオプションボード用スロット１５，１７に接続さ
れ、アドレスデコーダ１３からセレクト信号が入力され
る。
ス拡張用オプションボード用スロットに実装され、デー
タ信号線Ｄ2 ，アドレス信号線Ａ2 ，コントロール信号
線Ｃ2 ，および論理アドレス線Ｐ2によりオプションボ
ード用スロット１５，１７に接続されている。また、バ
ス拡張用オプションボード９は、信号線Ｓ3 , Ｓ4 を介
してオプションボード用スロット１５，１７に接続さ
れ、アドレスデコーダ１３からセレクト信号が入力され
る。
【００２１】前述した論理アドレス空間１９，標準スロ
ット物理アドレス空間２１および拡張スロットアドレス
空間２３を図２を用いて説明する。
ット物理アドレス空間２１および拡張スロットアドレス
空間２３を図２を用いて説明する。
【００２２】上記論理アドレス空間１９は、オプション
ボード７の論理アドレスである仮想アドレスＶＡ１が例
えば１０００Ｈ，バス拡張用オプションボード９の論理
アドレスである仮想アドレスＶＡ２が例えば２０００
Ｈ，オプションスロット１５の論理アドレスである仮想
アドレスＶＡ３が例えば３０００Ｈ，オプションスロッ
ト１７の論理アドレスである仮想アドレスＶＡ４が４０
００Ｈに割り当てられている。
ボード７の論理アドレスである仮想アドレスＶＡ１が例
えば１０００Ｈ，バス拡張用オプションボード９の論理
アドレスである仮想アドレスＶＡ２が例えば２０００
Ｈ，オプションスロット１５の論理アドレスである仮想
アドレスＶＡ３が例えば３０００Ｈ，オプションスロッ
ト１７の論理アドレスである仮想アドレスＶＡ４が４０
００Ｈに割り当てられている。
【００２３】標準スロット物理アドレス空間２１は、オ
プションボード７の仮想アドレスＶＡ１に変換（ローデ
ィング）される物理アドレスがＰＡ１に、バス拡張用オ
プションボード９の仮想アドレスＶＡ２の変換される物
理アドレスがＰＡ２に割り当てられている。
プションボード７の仮想アドレスＶＡ１に変換（ローデ
ィング）される物理アドレスがＰＡ１に、バス拡張用オ
プションボード９の仮想アドレスＶＡ２の変換される物
理アドレスがＰＡ２に割り当てられている。
【００２４】バス拡張スロット物理アドレス空間２３
は、オプションボード用スロット１５の仮想アドレスＶ
Ａ３の変換される物理アドレスがＰＡ３に、オプション
ボード用スロット１７の仮想アドレスＶＡ４の変換され
る物理アドレスがＰＡ４に割り当てられている。
は、オプションボード用スロット１５の仮想アドレスＶ
Ａ３の変換される物理アドレスがＰＡ３に、オプション
ボード用スロット１７の仮想アドレスＶＡ４の変換され
る物理アドレスがＰＡ４に割り当てられている。
【００２５】次に本実施例の作用を説明する。
【００２６】まず、システムが立ち上がるとバスマスタ
１は、メモリ管理部３に論理アドレス空間１９の仮想ア
ドレスＶＡ１，ＶＡ２と標準スロット物理アドレス空間
２１の物理アドレスＰＡ１，ＰＡ２との対応を設定す
る。設定後、オプションボード７をアクセスする場合、
バスマスタ１は論理アドレス空間１９の仮想アドレスＶ
Ａ１を論理アドレス線Ｐ1 を介してアクセスする。アク
セス後、メモリ管理部３は、仮想アドレスＶＡ１を物理
アドレスＰＡ１に変換してアドレス信号線Ａ１を介して
オプションボード７に出力するとともに、アドレスデコ
ーダ５に出力する。アドレスデコーダ５は物理アドレス
からセレクト信号を作成して信号線Ｓ1 を介してオプシ
ョンボード７に出力する。これにより、バスマスタ１は
オプションボード用スロットに実装されたオプションボ
ード７をアクセスできる。
１は、メモリ管理部３に論理アドレス空間１９の仮想ア
ドレスＶＡ１，ＶＡ２と標準スロット物理アドレス空間
２１の物理アドレスＰＡ１，ＰＡ２との対応を設定す
る。設定後、オプションボード７をアクセスする場合、
バスマスタ１は論理アドレス空間１９の仮想アドレスＶ
Ａ１を論理アドレス線Ｐ1 を介してアクセスする。アク
セス後、メモリ管理部３は、仮想アドレスＶＡ１を物理
アドレスＰＡ１に変換してアドレス信号線Ａ１を介して
オプションボード７に出力するとともに、アドレスデコ
ーダ５に出力する。アドレスデコーダ５は物理アドレス
からセレクト信号を作成して信号線Ｓ1 を介してオプシ
ョンボード７に出力する。これにより、バスマスタ１は
オプションボード用スロットに実装されたオプションボ
ード７をアクセスできる。
【００２７】次に、情報機器の外部にバスを拡張してオ
プションボード用スロット１５およびオプションボード
用スロット１７を増設する場合、バス拡張用オプション
ボード用スロットにバス拡張用オプションボード９が実
装される。バスマスタ１は、バス拡張用オプションボー
ド９のメモリ管理部１１にオプションボード用スロット
１５の論理アドレス空間１９の仮想アドレスＶＡ３に対
応する拡張スロットアドレス空間２３の物理アドレスＰ
Ａ３およびオプションボード１７の論理アドレス空間１
９の仮想アドレスＶＡ４に対応する拡張スロットアドレ
ス空間２３の物理アドレスＰＡ４を設定する。設定後、
バスマスタ１が仮想アドレスＶＡ３をアクセスするとメ
モリ管理部３は、サポートの範囲でないため、何も動作
しない。一方、バス拡張用オプションボード９のメモリ
管理部１１は、仮想アドレスＶＡ３を物理アドレスＰＡ
３に変換してアドレス線Ａ2 に出力する。アドレスデコ
ーダ１３は、変換された物理アドレスＰＡ３からセレク
ト信号を作成して信号線Ｓ3 からオプションボード用ス
ロット１５に出力する。同時に、バス拡張用オプション
ボード９は、データ線Ｄ2 からデータを、コントロール
線Ｃ2 から制御信号を出力する。
プションボード用スロット１５およびオプションボード
用スロット１７を増設する場合、バス拡張用オプション
ボード用スロットにバス拡張用オプションボード９が実
装される。バスマスタ１は、バス拡張用オプションボー
ド９のメモリ管理部１１にオプションボード用スロット
１５の論理アドレス空間１９の仮想アドレスＶＡ３に対
応する拡張スロットアドレス空間２３の物理アドレスＰ
Ａ３およびオプションボード１７の論理アドレス空間１
９の仮想アドレスＶＡ４に対応する拡張スロットアドレ
ス空間２３の物理アドレスＰＡ４を設定する。設定後、
バスマスタ１が仮想アドレスＶＡ３をアクセスするとメ
モリ管理部３は、サポートの範囲でないため、何も動作
しない。一方、バス拡張用オプションボード９のメモリ
管理部１１は、仮想アドレスＶＡ３を物理アドレスＰＡ
３に変換してアドレス線Ａ2 に出力する。アドレスデコ
ーダ１３は、変換された物理アドレスＰＡ３からセレク
ト信号を作成して信号線Ｓ3 からオプションボード用ス
ロット１５に出力する。同時に、バス拡張用オプション
ボード９は、データ線Ｄ2 からデータを、コントロール
線Ｃ2 から制御信号を出力する。
【００２８】これにより、バスマスタ１は、バスを拡張
して増設したオプションボード用スロット１５をオプシ
ョンスロットのオプションカードと同様にアクセスでき
る。本実施例は、コンピュータ，制御装置，計測器等の
情報処理装置に適用可能である。
して増設したオプションボード用スロット１５をオプシ
ョンスロットのオプションカードと同様にアクセスでき
る。本実施例は、コンピュータ，制御装置，計測器等の
情報処理装置に適用可能である。
【００２９】
【発明の効果】以上説明したように、本発明では、バス
を拡張して増設したオプションボードの仮想アドレス空
間および物理アドレス空間を設定して、当該オプション
ボードの物理アドレスをアクセスするので、情報機器の
外部にバスを拡張してオプションボードを増設する場合
でも、オプションボード用スロットの占有するアドレス
空間と同等のアドレス空間を確保して、複数個の拡張ス
ロットを増設可能にすることより、システムの汎用性の
向上を実現できる。
を拡張して増設したオプションボードの仮想アドレス空
間および物理アドレス空間を設定して、当該オプション
ボードの物理アドレスをアクセスするので、情報機器の
外部にバスを拡張してオプションボードを増設する場合
でも、オプションボード用スロットの占有するアドレス
空間と同等のアドレス空間を確保して、複数個の拡張ス
ロットを増設可能にすることより、システムの汎用性の
向上を実現できる。
【図１】本発明のバス拡張システムに係る一実施例の制
御を示すブロック図である。
御を示すブロック図である。
【図２】アドレス空間を示す図である。
【図３】従来例を示すブロック図である。
【図４】従来例を示すブロック図である。
１ バスマスタ ３，１１ メモリ管理部 ５．１３ アドレスデコーダ ７ オプションボード ９ バス拡張オプションボード １５，１７ オプションボード用スロット Ｐ1 , Ｐ2 …論理アドレス線 Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 信号線
Claims (1)
- 【請求項１】 情報機器の内部のバスに接続されるオプ
ションボードおよびバス拡張用オプションボードと、情
報機器の外部に拡張されるバスに増設されるオプション
ボード用スロットとを具備するバス拡張システムにおい
て、 前記オプションボード、バス拡張用オプションボードの
論理アドレスおよび前記オプションボード用スロットの
論理アドレスが割り当てられた論理アドレス空間と、 前記論理アドレス空間のオプションボード、バス拡張用
オプションボードの論理アドレスに対応する物理アドレ
スが割り当てられた標準スロット物理アドレス空間と、 前記論理アドレス空間のオプションボード用スロットの
論理アドレスに対応する物理アドレスが割り当てられた
拡張スロット物理アドレス空間と、 前記論理アドレス空間のオプションボード、バス拡張用
オプションボードの論理アドレスがアクセスされると当
該論理アドレスを前記標準スロット物理アドレス空間の
オプションボード、ス拡張用オプションボードの物理ア
ドレスに変換するとともに、当該物理アドレスから当該
オプションボード、バス拡張用オプションボードを選択
するセレクト信号を作成して当該オプションボードをア
クセスする第１メモリ管理手段と、 前記論理アドレス空間のオプションボード用スロットの
論理アドレスがアクセスされると当該論理アドレスを前
記拡張スロット物理アドレス空間のオプションボード用
スロットの物理アドレスに変換するとともに、当該物理
アドレスから前記拡張したバスに増設するオプションボ
ード用スロットを選択するセレクト信号を作成して出力
する第２メモリ管理手段と、 を備えたことを特徴とするバス拡張システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04498591A JP3181301B2 (ja) | 1991-03-11 | 1991-03-11 | バス拡張システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04498591A JP3181301B2 (ja) | 1991-03-11 | 1991-03-11 | バス拡張システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04281548A JPH04281548A (ja) | 1992-10-07 |
| JP3181301B2 true JP3181301B2 (ja) | 2001-07-03 |
Family
ID=12706756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04498591A Expired - Fee Related JP3181301B2 (ja) | 1991-03-11 | 1991-03-11 | バス拡張システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181301B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997049040A1 (fr) * | 1996-06-20 | 1997-12-24 | Sega Enterprises, Ltd. | Dispositif de jeu, unite peripherique et dispositif de relai |
| US8244949B2 (en) | 2007-05-18 | 2012-08-14 | Nec Infrontia Corporation | Slot interface access unit, method thereof, and program thereof, as well as redundancy configuration of main unit, and replacing method of the same |
| JP5366177B2 (ja) * | 2007-05-18 | 2013-12-11 | Ｎｅｃインフロンティア株式会社 | スロットインターフェースアクセス装置、その方法及びそのプログラム並びに主装置の冗長構成及び代替方法 |
| CA2630014C (en) | 2007-05-18 | 2014-05-27 | Nec Infrontia Corporation | Main device redundancy configuration and main device replacing method |
| WO2011070638A1 (ja) * | 2009-12-07 | 2011-06-16 | 富士通株式会社 | 情報システム |
-
1991
- 1991-03-11 JP JP04498591A patent/JP3181301B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04281548A (ja) | 1992-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05204820A (ja) | マイクロプロセッサ、処理システム、およびバスインタフェース | |
| US4870572A (en) | Multi-processor system | |
| US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
| JP3181301B2 (ja) | バス拡張システム | |
| US5253350A (en) | Method of combining lower order and translated upper order bits to address ROM within a range reserved for other devices | |
| JPH07281948A (ja) | メモリ制御装置 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JP2000284996A (ja) | メモリ管理装置及びメモリ管理方法 | |
| JPH07191905A (ja) | 情報処理装置 | |
| JP3308575B2 (ja) | 増設メモリバンクアドレス自動設定方式 | |
| JPS63197251A (ja) | 情報処理装置 | |
| JP2692180B2 (ja) | マイクロコンピュータ | |
| JP2684752B2 (ja) | 拡張記憶制御方式 | |
| JP3275663B2 (ja) | ディジタル測定装置 | |
| JP3315145B2 (ja) | マイクロプロセッサシステムにおけるメモリアドレス割付け方式 | |
| JPS59180872A (ja) | メモリバンクシステム | |
| JP2954988B2 (ja) | 情報処理装置 | |
| JPH01169645A (ja) | メモリ装置 | |
| JP2622553B2 (ja) | マイクロコンピュータ | |
| JP2576805Y2 (ja) | 楽音生成用ｌｓｉ | |
| JP2001337909A (ja) | Ｐｃｉブリッジ | |
| JPS622337A (ja) | メモリ拡張方式 | |
| JPH09305482A (ja) | アドレス発生装置 | |
| JPH11345197A (ja) | 情報処理装置 | |
| JPH04168545A (ja) | インターフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |