JPH04281548A - バス拡張システム - Google Patents
バス拡張システムInfo
- Publication number
- JPH04281548A JPH04281548A JP3044985A JP4498591A JPH04281548A JP H04281548 A JPH04281548 A JP H04281548A JP 3044985 A JP3044985 A JP 3044985A JP 4498591 A JP4498591 A JP 4498591A JP H04281548 A JPH04281548 A JP H04281548A
- Authority
- JP
- Japan
- Prior art keywords
- address
- option board
- bus
- slot
- address space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、コンピュータ等の情報
機器の外部にバスを拡張してオプションボード用スロッ
トを増設する場合、当該増設したオプションボート用ス
ロットのアドレス空間の減少を防止するバス拡張システ
ムに関する。
機器の外部にバスを拡張してオプションボード用スロッ
トを増設する場合、当該増設したオプションボート用ス
ロットのアドレス空間の減少を防止するバス拡張システ
ムに関する。
【０００３】
【従来の技術】従来、コンピュータ等の情報機器のシス
テムバスまたはオプションバスにオプションボートを増
設する場合は、図３に示す全ての増設スロットが同一ア
ドレス空間を共有する方式と各増設スロット毎に占有す
るアドレス空間が異なり、予め各増設スロットに固有の
アドレス空間を割り当てる方式とがあった。
テムバスまたはオプションバスにオプションボートを増
設する場合は、図３に示す全ての増設スロットが同一ア
ドレス空間を共有する方式と各増設スロット毎に占有す
るアドレス空間が異なり、予め各増設スロットに固有の
アドレス空間を割り当てる方式とがあった。
【０００４】まず、全ての増設スロットが同一アドレス
空間を共有する方式を図３を用いて説明する。各スロッ
トに増設するオプションボードのアドレス空間２５の割
り当ては、各オプションボード２７〜３３に備えられて
いるスイッチ（図示せず）により決定される。上記情報
機器の外部にバスを拡張してスロットを増設する場合は
、オプションボード用スロットをバス拡張用オプション
ボード２９用に使用する。上記拡張したスロットの割り
当てのアドレス空間は、オプションボード用スロットの
オプションボード３１およびオプションボード３３の占
有するアドレス空間と共通して占有することが可能であ
る。従って、オプションボード用スロットに増幅できる
オプションボードは、拡張スロットにも同様に実装可能
であった。
空間を共有する方式を図３を用いて説明する。各スロッ
トに増設するオプションボードのアドレス空間２５の割
り当ては、各オプションボード２７〜３３に備えられて
いるスイッチ（図示せず）により決定される。上記情報
機器の外部にバスを拡張してスロットを増設する場合は
、オプションボード用スロットをバス拡張用オプション
ボード２９用に使用する。上記拡張したスロットの割り
当てのアドレス空間は、オプションボード用スロットの
オプションボード３１およびオプションボード３３の占
有するアドレス空間と共通して占有することが可能であ
る。従って、オプションボード用スロットに増幅できる
オプションボードは、拡張スロットにも同様に実装可能
であった。
【０００５】次に、各増設スロット毎に占有するアドレ
ス空間が異なり、予め各増設スロットに固有のアドレス
空間を割り当てる方式がある。すなわち、情報機器の外
部にデータ線Ｄ６ ， アドレス線Ａ６ ，制御線Ｃ６
を含むバスを拡張してオプションボード用スロットに
オプションボード４１，４３を増設する場合は、オプシ
ョンボード用スロットをバス拡張用オプションボード３
９用に使用する。上記バス拡張用オプションボード３９
を用いてオプションボード４１をアクセスする場合、ア
ドレスデコーダ４９は、信号線Ｓ６ からセレクト信号
をバス拡張用オプションボード３９に出力してオプショ
ンボード４１を選択する。選択によりバスマスタ３５は
オプションボード４１をアクセスする。上記拡張したバ
ス全体でアドレス空間４５のうち、オプションボードの
１枚相当のアドレス空間４７しか占有できない。従って
、オプションボード４１，４３を増設した場合には、ア
ドレス空間４７にオプションボード４１，４３の占有す
るアドレス空間が割り当てられることになり、増設した
スロットの占有するアドレス空間が小さくなるおそれが
あった。
ス空間が異なり、予め各増設スロットに固有のアドレス
空間を割り当てる方式がある。すなわち、情報機器の外
部にデータ線Ｄ６ ， アドレス線Ａ６ ，制御線Ｃ６
を含むバスを拡張してオプションボード用スロットに
オプションボード４１，４３を増設する場合は、オプシ
ョンボード用スロットをバス拡張用オプションボード３
９用に使用する。上記バス拡張用オプションボード３９
を用いてオプションボード４１をアクセスする場合、ア
ドレスデコーダ４９は、信号線Ｓ６ からセレクト信号
をバス拡張用オプションボード３９に出力してオプショ
ンボード４１を選択する。選択によりバスマスタ３５は
オプションボード４１をアクセスする。上記拡張したバ
ス全体でアドレス空間４５のうち、オプションボードの
１枚相当のアドレス空間４７しか占有できない。従って
、オプションボード４１，４３を増設した場合には、ア
ドレス空間４７にオプションボード４１，４３の占有す
るアドレス空間が割り当てられることになり、増設した
スロットの占有するアドレス空間が小さくなるおそれが
あった。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
バス拡張システムにおいて、情報機器の外部にバスを拡
張してスロットを増設する場合は、オプションボード用
スロットの１スロット分のアドレス空間を更に、増設す
るスロット数に分割して使用するため、増設したスロッ
トのアドレス空間が小さくなり、オプションボード用ス
ロットのオプションボードを拡張スロット用に使用でき
なくなり、システムの機能の低下を招来する問題があっ
た。
バス拡張システムにおいて、情報機器の外部にバスを拡
張してスロットを増設する場合は、オプションボード用
スロットの１スロット分のアドレス空間を更に、増設す
るスロット数に分割して使用するため、増設したスロッ
トのアドレス空間が小さくなり、オプションボード用ス
ロットのオプションボードを拡張スロット用に使用でき
なくなり、システムの機能の低下を招来する問題があっ
た。
【０００７】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、情報機器の外部
にバスを拡張してオプションボードを増設する場合でも
、オプションボード用スロットの占有するアドレス空間
と同等のアドレス空間を確保して、複数個の拡張スロッ
トを増設可能にすることにより、システムの汎用性を向
上するバス拡張システムを提供することにある。
るためになされたもので、その目的は、情報機器の外部
にバスを拡張してオプションボードを増設する場合でも
、オプションボード用スロットの占有するアドレス空間
と同等のアドレス空間を確保して、複数個の拡張スロッ
トを増設可能にすることにより、システムの汎用性を向
上するバス拡張システムを提供することにある。
【０００８】［発明の構成］
【０００９】
【課題を解決するための手段】上記目的を達成するため
、本発明は、拡張したバスに増設するオプションボード
用スロットをバスマスタによりアクセスされる仮想アド
レスが割り当てられた仮想アドレス空間と、この仮想ア
ドレス空間に割り当てられた前記オプションボード用ス
ロットの仮想アドレスに対応する物理アドレスが割り当
てられた物理アドレス空間と、前記バスマスタが前記仮
想アドレス空間のオプションボード用スロットの仮想ア
ドレスをアクセスすると当該仮想アドレスを前記物理ア
ドレス空間の物理アドレスに変換するアドレス変換手段
と、このアドレス変換手段により変換された物理アドレ
スから前記拡張したバスに増設するオプションボード用
スロットを選択するセレクト信号を作成する手段と、を
備えたことを要旨とする。
、本発明は、拡張したバスに増設するオプションボード
用スロットをバスマスタによりアクセスされる仮想アド
レスが割り当てられた仮想アドレス空間と、この仮想ア
ドレス空間に割り当てられた前記オプションボード用ス
ロットの仮想アドレスに対応する物理アドレスが割り当
てられた物理アドレス空間と、前記バスマスタが前記仮
想アドレス空間のオプションボード用スロットの仮想ア
ドレスをアクセスすると当該仮想アドレスを前記物理ア
ドレス空間の物理アドレスに変換するアドレス変換手段
と、このアドレス変換手段により変換された物理アドレ
スから前記拡張したバスに増設するオプションボード用
スロットを選択するセレクト信号を作成する手段と、を
備えたことを要旨とする。
【００１０】
【作用】上述の如く構成すれば、バスマスタが拡張した
バスに増設するオプションボード用スロットの仮想アド
レスをアクセスする。仮想アドレスがアクセスされると
当該仮想アドレスを物理アドレス空間に割り当てられた
当該仮想アドレスに対応する物理アドレスに変換する。 変換された物理アドレスから拡張したバスに増設するオ
プションボード用スロットを選択するセレクト信号を作
成した後に、バスマスタが当該拡張したバスに増設する
オプションボード用スロットをアクセスするので、増設
されたオプションボードをオプションボード用スロット
の占有するアドレス空間と同様にアクセスできる。
バスに増設するオプションボード用スロットの仮想アド
レスをアクセスする。仮想アドレスがアクセスされると
当該仮想アドレスを物理アドレス空間に割り当てられた
当該仮想アドレスに対応する物理アドレスに変換する。 変換された物理アドレスから拡張したバスに増設するオ
プションボード用スロットを選択するセレクト信号を作
成した後に、バスマスタが当該拡張したバスに増設する
オプションボード用スロットをアクセスするので、増設
されたオプションボードをオプションボード用スロット
の占有するアドレス空間と同様にアクセスできる。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１２】図１はバス拡張システムに係る一実施例の
制御を示すブロック図である。
制御を示すブロック図である。
【００１３】上記バス拡張システムは、バスマスタ１に
論理アドレス線Ｐ１，データ線Ｄ１ ，アドレス線Ａ１
およびコントロール線Ｃ１ を介してメモリ管理部３
，アドレスデコーダ５，オプションスロット７，９に接
続されている構成である。
論理アドレス線Ｐ１，データ線Ｄ１ ，アドレス線Ａ１
およびコントロール線Ｃ１ を介してメモリ管理部３
，アドレスデコーダ５，オプションスロット７，９に接
続されている構成である。
【００１４】上記バスマスタ１はＣＰＵ等から構成され
、後述するオプションボード７の仮想アドレスＶＡ１に
対応す物理アドレスＰＡ１，バス拡張用オプションボー
ド９の仮想アドレスＶＡ２に対応す物理アドレスＰＡ２
，増設するオプションスロット１５，１７の仮想アドレ
スＶＡ３，ＶＡ４にそれぞれ対応する物理アドレスＰＡ
３，ＰＡ４をメモリ管理部３に設定する。また、バスマ
スタ１はＣＰＵ等から構成され、各オプションスロット
に実装されるオプションボードを論理アドレスによりア
クセスする。
、後述するオプションボード７の仮想アドレスＶＡ１に
対応す物理アドレスＰＡ１，バス拡張用オプションボー
ド９の仮想アドレスＶＡ２に対応す物理アドレスＰＡ２
，増設するオプションスロット１５，１７の仮想アドレ
スＶＡ３，ＶＡ４にそれぞれ対応する物理アドレスＰＡ
３，ＰＡ４をメモリ管理部３に設定する。また、バスマ
スタ１はＣＰＵ等から構成され、各オプションスロット
に実装されるオプションボードを論理アドレスによりア
クセスする。
【００１５】更に、バスマスタ１であるＣＰＵの仮想ア
ドレスおよび仮想アドレスストローブ信号は、メモリ管
理部３および各オプションスロットに接続されている。
ドレスおよび仮想アドレスストローブ信号は、メモリ管
理部３および各オプションスロットに接続されている。
【００１６】メモリ管理部３は、バスマスタ１により論
理アドレス線Ｐ１ を介してアクセスされる論理アドレ
スに対応する物理アドレスに変換する。変換した物理ア
ドレスの１部のビットをメモリ管理部３は、論理アドレ
ス線Ｐ１ に出力し、残りのビットをアドレスデコーダ
５に出力する。
理アドレス線Ｐ１ を介してアクセスされる論理アドレ
スに対応する物理アドレスに変換する。変換した物理ア
ドレスの１部のビットをメモリ管理部３は、論理アドレ
ス線Ｐ１ に出力し、残りのビットをアドレスデコーダ
５に出力する。
【００１７】アドレスデコーダ５は、入力される物理ア
ドレスをデコードして各オプションスロット用のセレク
タ信号を作成して、信号線Ｓ１ に接続されているオプ
ションボード７，信号線Ｓ２ に接続されているバス拡
張用オプションボード９に出力する。
ドレスをデコードして各オプションスロット用のセレク
タ信号を作成して、信号線Ｓ１ に接続されているオプ
ションボード７，信号線Ｓ２ に接続されているバス拡
張用オプションボード９に出力する。
【００１８】オプションボード７は、オプションボード
用スロットに実装されて信号線Ｓ１ を介してセレクト
信号が入力される。
用スロットに実装されて信号線Ｓ１ を介してセレクト
信号が入力される。
【００１９】バス拡張用オプションボード９はメモリ管
理部１１およびアドレスデコード１３を備えて、信号線
Ｓ２ を介してセレクト信号が入力される。メモリ管理
部１１は、バスマスタ１により論理アドレス線Ｐ１ を
介してアクセスされる論理アドレスを後述する拡張スロ
ット物理アドレス空間２３の物理アドレスに変換する。 変換された物理アドレスをアドレスデコータ１３は当該
物理アドレスのうち１部のビットを出力し、残りのビッ
トをデコードして拡張スロット用のセレクト信号に作成
する。
理部１１およびアドレスデコード１３を備えて、信号線
Ｓ２ を介してセレクト信号が入力される。メモリ管理
部１１は、バスマスタ１により論理アドレス線Ｐ１ を
介してアクセスされる論理アドレスを後述する拡張スロ
ット物理アドレス空間２３の物理アドレスに変換する。 変換された物理アドレスをアドレスデコータ１３は当該
物理アドレスのうち１部のビットを出力し、残りのビッ
トをデコードして拡張スロット用のセレクト信号に作成
する。
【００２０】上記バス拡張用オプションボード９は、バ
ス拡張用オプションボード用スロットに実装され、デー
タ信号線Ｄ２ ，アドレス信号線Ａ２ ，コントロール
信号線Ｃ２ ，および論理アドレス線Ｐ２によりオプシ
ョンボード用スロット１５，１７に接続されている。ま
た、バス拡張用オプションボード９は、信号線Ｓ３ ，
Ｓ４ を介してオプションボード用スロット１５，１
７に接続され、アドレスデコーダ１３からセレクト信号
が入力される。
ス拡張用オプションボード用スロットに実装され、デー
タ信号線Ｄ２ ，アドレス信号線Ａ２ ，コントロール
信号線Ｃ２ ，および論理アドレス線Ｐ２によりオプシ
ョンボード用スロット１５，１７に接続されている。ま
た、バス拡張用オプションボード９は、信号線Ｓ３ ，
Ｓ４ を介してオプションボード用スロット１５，１
７に接続され、アドレスデコーダ１３からセレクト信号
が入力される。
【００２１】前述した論理アドレス空間１９，標準スロ
ット物理アドレス空間２１および拡張スロットアドレス
空間２３を図２を用いて説明する。
ット物理アドレス空間２１および拡張スロットアドレス
空間２３を図２を用いて説明する。
【００２２】上記論理アドレス空間１９は、オプション
ボード７の論理アドレスである仮想アドレスＶＡ１が例
えば１０００Ｈ，バス拡張用オプションボード９の論理
アドレスである仮想アドレスＶＡ２が例えば２０００Ｈ
，オプションスロット１５の論理アドレスである仮想ア
ドレスＶＡ３が例えば３０００Ｈ，オプションスロット
１７の論理アドレスである仮想アドレスＶＡ４が４００
０Ｈに割り当てられている。
ボード７の論理アドレスである仮想アドレスＶＡ１が例
えば１０００Ｈ，バス拡張用オプションボード９の論理
アドレスである仮想アドレスＶＡ２が例えば２０００Ｈ
，オプションスロット１５の論理アドレスである仮想ア
ドレスＶＡ３が例えば３０００Ｈ，オプションスロット
１７の論理アドレスである仮想アドレスＶＡ４が４００
０Ｈに割り当てられている。
【００２３】標準スロット物理アドレス空間２１は、オ
プションボード７の仮想アドレスＶＡ１に変換（ローデ
ィング）される物理アドレスがＰＡ１に、バス拡張用オ
プションボード９の仮想アドレスＶＡ２の変換される物
理アドレスがＰＡ２に割り当てられている。
プションボード７の仮想アドレスＶＡ１に変換（ローデ
ィング）される物理アドレスがＰＡ１に、バス拡張用オ
プションボード９の仮想アドレスＶＡ２の変換される物
理アドレスがＰＡ２に割り当てられている。
【００２４】バス拡張スロット物理アドレス空間２３は
、オプションボード用スロット１５の仮想アドレスＶＡ
３の変換される物理アドレスがＰＡ３に、オプションボ
ード用スロット１７の仮想アドレスＶＡ４の変換される
物理アドレスがＰＡ４に割り当てられている。
、オプションボード用スロット１５の仮想アドレスＶＡ
３の変換される物理アドレスがＰＡ３に、オプションボ
ード用スロット１７の仮想アドレスＶＡ４の変換される
物理アドレスがＰＡ４に割り当てられている。
【００２５】次に本実施例の作用を説明する。
【００２６】まず、システムが立ち上がるとバスマスタ
１は、メモリ管理部３に論理アドレス空間１９の仮想ア
ドレスＶＡ１，ＶＡ２と標準スロット物理アドレス空間
２１の物理アドレスＰＡ１，ＰＡ２との対応を設定する
。設定後、オプションボード７をアクセスする場合、バ
スマスタ１は論理アドレス空間１９の仮想アドレスＶＡ
１を論理アドレス線Ｐ１ を介してアクセスする。アク
セス後、メモリ管理部３は、仮想アドレスＶＡ１を物理
アドレスＰＡ１に変換してアドレス信号線Ａ１を介して
オプションボード７に出力するとともに、アドレスデコ
ーダ５に出力する。アドレスデコーダ５は物理アドレス
からセレクト信号を作成して信号線Ｓ１ を介してオプ
ションボード７に出力する。これにより、バスマスタ１
はオプションボード用スロットに実装されたオプション
ボード７をアクセスできる。
１は、メモリ管理部３に論理アドレス空間１９の仮想ア
ドレスＶＡ１，ＶＡ２と標準スロット物理アドレス空間
２１の物理アドレスＰＡ１，ＰＡ２との対応を設定する
。設定後、オプションボード７をアクセスする場合、バ
スマスタ１は論理アドレス空間１９の仮想アドレスＶＡ
１を論理アドレス線Ｐ１ を介してアクセスする。アク
セス後、メモリ管理部３は、仮想アドレスＶＡ１を物理
アドレスＰＡ１に変換してアドレス信号線Ａ１を介して
オプションボード７に出力するとともに、アドレスデコ
ーダ５に出力する。アドレスデコーダ５は物理アドレス
からセレクト信号を作成して信号線Ｓ１ を介してオプ
ションボード７に出力する。これにより、バスマスタ１
はオプションボード用スロットに実装されたオプション
ボード７をアクセスできる。
【００２７】次に、情報機器の外部にバスを拡張してオ
プションボード用スロット１５およびオプションボード
用スロット１７を増設する場合、バス拡張用オプション
ボード用スロットにバス拡張用オプションボード９が実
装される。バスマスタ１は、バス拡張用オプションボー
ド９のメモリ管理部１１にオプションボード用スロット
１５の論理アドレス空間１９の仮想アドレスＶＡ３に対
応する拡張スロットアドレス空間２３の物理アドレスＰ
Ａ３およびオプションボード１７の論理アドレス空間１
９の仮想アドレスＶＡ４に対応する拡張スロットアドレ
ス空間２３の物理アドレスＰＡ４を設定する。設定後、
バスマスタ１が仮想アドレスＶＡ３をアクセスするとメ
モリ管理部３は、サポートの範囲でないため、何も動作
しない。一方、バス拡張用オプションボード９のメモリ
管理部１１は、仮想アドレスＶＡ３を物理アドレスＰＡ
３に変換してアドレス線Ａ２ に出力する。アドレスデ
コーダ１３は、変換された物理アドレスＰＡ３からセレ
クト信号を作成して信号線Ｓ３ からオプションボード
用スロット１５に出力する。同時に、バス拡張用オプシ
ョンボード９は、データ線Ｄ２ からデータを、コント
ロール線Ｃ２ から制御信号を出力する。
プションボード用スロット１５およびオプションボード
用スロット１７を増設する場合、バス拡張用オプション
ボード用スロットにバス拡張用オプションボード９が実
装される。バスマスタ１は、バス拡張用オプションボー
ド９のメモリ管理部１１にオプションボード用スロット
１５の論理アドレス空間１９の仮想アドレスＶＡ３に対
応する拡張スロットアドレス空間２３の物理アドレスＰ
Ａ３およびオプションボード１７の論理アドレス空間１
９の仮想アドレスＶＡ４に対応する拡張スロットアドレ
ス空間２３の物理アドレスＰＡ４を設定する。設定後、
バスマスタ１が仮想アドレスＶＡ３をアクセスするとメ
モリ管理部３は、サポートの範囲でないため、何も動作
しない。一方、バス拡張用オプションボード９のメモリ
管理部１１は、仮想アドレスＶＡ３を物理アドレスＰＡ
３に変換してアドレス線Ａ２ に出力する。アドレスデ
コーダ１３は、変換された物理アドレスＰＡ３からセレ
クト信号を作成して信号線Ｓ３ からオプションボード
用スロット１５に出力する。同時に、バス拡張用オプシ
ョンボード９は、データ線Ｄ２ からデータを、コント
ロール線Ｃ２ から制御信号を出力する。
【００２８】これにより、バスマスタ１は、バスを拡張
して増設したオプションボード用スロット１５をオプシ
ョンスロットのオプションカードと同様にアクセスでき
る。本実施例は、コンピュータ，制御装置，計測器等の
情報処理装置に適用可能である。
して増設したオプションボード用スロット１５をオプシ
ョンスロットのオプションカードと同様にアクセスでき
る。本実施例は、コンピュータ，制御装置，計測器等の
情報処理装置に適用可能である。
【００２９】
【発明の効果】以上説明したように、本発明では、バス
を拡張して増設したオプションボードの仮想アドレス空
間および物理アドレス空間を設定して、当該オプション
ボードの物理アドレスをアクセスするので、情報機器の
外部にバスを拡張してオプションボードを増設する場合
でも、オプションボード用スロットの占有するアドレス
空間と同等のアドレス空間を確保して、複数個の拡張ス
ロットを増設可能にすることより、システムの汎用性の
向上を実現できる。
を拡張して増設したオプションボードの仮想アドレス空
間および物理アドレス空間を設定して、当該オプション
ボードの物理アドレスをアクセスするので、情報機器の
外部にバスを拡張してオプションボードを増設する場合
でも、オプションボード用スロットの占有するアドレス
空間と同等のアドレス空間を確保して、複数個の拡張ス
ロットを増設可能にすることより、システムの汎用性の
向上を実現できる。
【図１】本発明のバス拡張システムに係る一実施例の制
御を示すブロック図である。
御を示すブロック図である。
【図２】アドレス空間を示す図である。
【図３】従来例を示すブロック図である。
【図４】従来例を示すブロック図である。
１ バスマスタ
３，１１ メモリ管理部
５．１３ アドレスデコーダ
７ オプションボード
９ バス拡張オプションボード
１５，１７ オプションボード用スロットＰ１ ，
Ｐ２ …論理アドレス線
Ｐ２ …論理アドレス線
Claims (1)
- 【請求項１】 拡張したバスに増設するオプションボ
ード用スロットをバスマスタによりアクセスされる仮想
アドレスが割り当てられた仮想アドレス空間と、 こ
の仮想アドレス空間に割り当てられた前記オプションボ
ード用スロットの仮想アドレスに対応する物理アドレス
が割り当てられた物理アドレス空間と、前記バスマスタ
が前記仮想アドレス空間のオプションボード用スロット
の仮想アドレスをアクセスすると当該仮想アドレスを前
記物理アドレス空間の物理アドレスに変換するアドレス
変換手段と、このアドレス変換手段により変換された物
理アドレスから前記拡張したバスに増設するオプション
ボード用スロットを選択するセレクト信号を作成する手
段と、 を備えたことを特徴とするバス拡張システム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04498591A JP3181301B2 (ja) | 1991-03-11 | 1991-03-11 | バス拡張システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04498591A JP3181301B2 (ja) | 1991-03-11 | 1991-03-11 | バス拡張システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04281548A true JPH04281548A (ja) | 1992-10-07 |
| JP3181301B2 JP3181301B2 (ja) | 2001-07-03 |
Family
ID=12706756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04498591A Expired - Fee Related JP3181301B2 (ja) | 1991-03-11 | 1991-03-11 | バス拡張システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181301B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997049040A1 (fr) * | 1996-06-20 | 1997-12-24 | Sega Enterprises, Ltd. | Dispositif de jeu, unite peripherique et dispositif de relai |
| JP2009003923A (ja) * | 2007-05-18 | 2009-01-08 | Nec Infrontia Corp | スロットインターフェースアクセス装置、その方法及びそのプログラム並びに主装置の冗長構成及び代替方法 |
| US8244949B2 (en) | 2007-05-18 | 2012-08-14 | Nec Infrontia Corporation | Slot interface access unit, method thereof, and program thereof, as well as redundancy configuration of main unit, and replacing method of the same |
| US8473774B2 (en) | 2007-05-18 | 2013-06-25 | Nec Infrontia Corporation | Main device redundancy configuration and main device replacing method |
| US8738829B2 (en) | 2009-12-07 | 2014-05-27 | Fujitsu Limited | Information system for replacing failed I/O board with standby I/O board |
-
1991
- 1991-03-11 JP JP04498591A patent/JP3181301B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997049040A1 (fr) * | 1996-06-20 | 1997-12-24 | Sega Enterprises, Ltd. | Dispositif de jeu, unite peripherique et dispositif de relai |
| JP2009003923A (ja) * | 2007-05-18 | 2009-01-08 | Nec Infrontia Corp | スロットインターフェースアクセス装置、その方法及びそのプログラム並びに主装置の冗長構成及び代替方法 |
| US8244949B2 (en) | 2007-05-18 | 2012-08-14 | Nec Infrontia Corporation | Slot interface access unit, method thereof, and program thereof, as well as redundancy configuration of main unit, and replacing method of the same |
| US8285905B2 (en) | 2007-05-18 | 2012-10-09 | Nec Infrontia Corporation | Redundancy configuration and replacement method in a system including a master main unit and slave main units |
| US8473774B2 (en) | 2007-05-18 | 2013-06-25 | Nec Infrontia Corporation | Main device redundancy configuration and main device replacing method |
| US8738829B2 (en) | 2009-12-07 | 2014-05-27 | Fujitsu Limited | Information system for replacing failed I/O board with standby I/O board |
| JP5522178B2 (ja) * | 2009-12-07 | 2014-06-18 | 富士通株式会社 | 情報システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3181301B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05204820A (ja) | マイクロプロセッサ、処理システム、およびバスインタフェース | |
| JPS61211758A (ja) | マルチ・プロセツサ・システム | |
| JPH04281548A (ja) | バス拡張システム | |
| JPH03105546A (ja) | 多重化共有メモリ制御方法、多重化共有メモリシステムおよび共有メモリ拡張方法 | |
| US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
| JP3620173B2 (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| JPH07117936B2 (ja) | Ｍｃａバスアービタ集積回路 | |
| GB2290640A (en) | Expanded I/O address space | |
| JP6948039B2 (ja) | コンピュータシステム | |
| JP3525771B2 (ja) | バス・スヌープ制御回路 | |
| JPH0553920A (ja) | 構造化アドレス生成装置 | |
| JP3323656B2 (ja) | 情報処理装置 | |
| JPH11345197A (ja) | 情報処理装置 | |
| JP2684752B2 (ja) | 拡張記憶制御方式 | |
| JPS5856885B2 (ja) | アドレス制御方式 | |
| JPS61188656A (ja) | メモリアクセス方式 | |
| JPH06131258A (ja) | 複合情報処理システムにおける拡張記憶装置 | |
| JPH06131254A (ja) | アドレス変換装置 | |
| JPH04157556A (ja) | 識別番号付与方式 | |
| JPH04348442A (ja) | アドレス変換装置 | |
| JP3353877B2 (ja) | メモリ装置 | |
| JPH0370052A (ja) | アドレス変換回路、メモリコントロール装置、情報処理装置、および、記録装置 | |
| JPH03276357A (ja) | ｉ／ｏアドレス変換方式 | |
| JPS622337A (ja) | メモリ拡張方式 | |
| KR19990031220A (ko) | 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |