JPH06131258A - 複合情報処理システムにおける拡張記憶装置 - Google Patents
複合情報処理システムにおける拡張記憶装置Info
- Publication number
- JPH06131258A JPH06131258A JP4281425A JP28142592A JPH06131258A JP H06131258 A JPH06131258 A JP H06131258A JP 4281425 A JP4281425 A JP 4281425A JP 28142592 A JP28142592 A JP 28142592A JP H06131258 A JPH06131258 A JP H06131258A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- address
- storage
- extended storage
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 複合情報処理システムにおける拡張記憶装置
に関し、拡張記憶装置の容量の増設をシステムを停止す
ることなく行う、活性増設を可能にすることと、クラス
タ側のシステム物量を削減することを目的とする。 【構成】 中央処理装置１、主記憶装置２、チャネル処
理装置３、記憶制御装置４を含む１又は複数のデータ処
理装置５に接続された複数の多重化された拡張記憶装置
６を共用する複合情報処理システムにおいて、拡張記憶
装置６に、各データ処理装置５から発行された拡張記憶
実アドレスを拡張記憶物理アドレスに変換するアドレス
変換部７と、拡張記憶装置の使用可能領域を示す拡張記
憶容量設定情報の格納手段８とを設けて構成する。
に関し、拡張記憶装置の容量の増設をシステムを停止す
ることなく行う、活性増設を可能にすることと、クラス
タ側のシステム物量を削減することを目的とする。 【構成】 中央処理装置１、主記憶装置２、チャネル処
理装置３、記憶制御装置４を含む１又は複数のデータ処
理装置５に接続された複数の多重化された拡張記憶装置
６を共用する複合情報処理システムにおいて、拡張記憶
装置６に、各データ処理装置５から発行された拡張記憶
実アドレスを拡張記憶物理アドレスに変換するアドレス
変換部７と、拡張記憶装置の使用可能領域を示す拡張記
憶容量設定情報の格納手段８とを設けて構成する。
Description
【０００１】
【産業上の利用分野】本発明は、複合情報処理システム
における拡張記憶装置に係り、特に中央処理装置、主記
憶装置、チャネル処理装置、記憶制御装置を含む１又は
複数の情報処理装置で情報処理装置に接続された複数の
多重化拡張記憶装置を共用する複合情報処理システムの
拡張記憶装置に関する。
における拡張記憶装置に係り、特に中央処理装置、主記
憶装置、チャネル処理装置、記憶制御装置を含む１又は
複数の情報処理装置で情報処理装置に接続された複数の
多重化拡張記憶装置を共用する複合情報処理システムの
拡張記憶装置に関する。
【０００２】コンピュータ処理技術の発展により、図８
に示すように、中央処理装置１、主記憶装置２、チャネ
ルのデータ転送を制御するチャネル処理装置３及び記憶
制御装置４等から構成されるデータ処理装置５（クラス
タ）と、複数のクラスタ５に接続されて共有され、各ク
ラスタからポートを介して任意にアクセスすることがで
きる拡張記憶装置６（システム記憶装置ＳＳＵ（system
storage unit)）から構成される複合情報処理システム
（ＳＣＭＰ（system storage coupled multiprocessor)
システム）が実用化している。このようなＳＣＭＰシス
テムではシステムスループットの向上を実現している。
に示すように、中央処理装置１、主記憶装置２、チャネ
ルのデータ転送を制御するチャネル処理装置３及び記憶
制御装置４等から構成されるデータ処理装置５（クラス
タ）と、複数のクラスタ５に接続されて共有され、各ク
ラスタからポートを介して任意にアクセスすることがで
きる拡張記憶装置６（システム記憶装置ＳＳＵ（system
storage unit)）から構成される複合情報処理システム
（ＳＣＭＰ（system storage coupled multiprocessor)
システム）が実用化している。このようなＳＣＭＰシス
テムではシステムスループットの向上を実現している。
【０００３】
【従来の技術】従来、上述のようなＳＣＭＰシステムと
して図９に示すものがある。これは１台又は複数の拡張
記憶装置（ＳＳＵ）が各クラスタに接続されてなるもの
である。ここで、拡張記憶装置を多重化し同一のデータ
を重複して保持しているのは、データの保持を確実にす
るためである。
して図９に示すものがある。これは１台又は複数の拡張
記憶装置（ＳＳＵ）が各クラスタに接続されてなるもの
である。ここで、拡張記憶装置を多重化し同一のデータ
を重複して保持しているのは、データの保持を確実にす
るためである。
【０００４】そして各クラスタは、図５に示すように、
複数のＣＰＵ５０１とＭＯＶＥＲ５０２と、各拡張記憶
装置に関する構成制御情報５０３と、各ＣＰＵからの絶
対アドレスが変換された実アドレスを拡張記憶装置の物
理アドレスに変換するアドレス変換部５０４とを備える
ものとしている。ここで、構成制御情報は、構成制御レ
ジスタに格納されており、有効／無効を示すＶＡＬＩＤ
情報と、拡張記憶装置の実装容量を表示するＣＡＰ０情
報と、拡張記憶装置の実際に使用できる容量（ＫＥＹ情
報）を表示するＣＡＰ１情報と、制御情報と、セグメン
ト先頭アドレス情報とから構成され、係る情報に基づい
てアドレス変換をし、各クラスタ内に持っている各拡張
記憶に対応するアドレス変換回路及び拡張記憶構成制御
情報を参照して、アクセス元から発行された拡張記憶実
アドレスを拡張記憶物理アドレスに変換し拡張記憶装置
に転送している。
複数のＣＰＵ５０１とＭＯＶＥＲ５０２と、各拡張記憶
装置に関する構成制御情報５０３と、各ＣＰＵからの絶
対アドレスが変換された実アドレスを拡張記憶装置の物
理アドレスに変換するアドレス変換部５０４とを備える
ものとしている。ここで、構成制御情報は、構成制御レ
ジスタに格納されており、有効／無効を示すＶＡＬＩＤ
情報と、拡張記憶装置の実装容量を表示するＣＡＰ０情
報と、拡張記憶装置の実際に使用できる容量（ＫＥＹ情
報）を表示するＣＡＰ１情報と、制御情報と、セグメン
ト先頭アドレス情報とから構成され、係る情報に基づい
てアドレス変換をし、各クラスタ内に持っている各拡張
記憶に対応するアドレス変換回路及び拡張記憶構成制御
情報を参照して、アクセス元から発行された拡張記憶実
アドレスを拡張記憶物理アドレスに変換し拡張記憶装置
に転送している。
【０００５】
【発明が解決しようとする課題】従って、従来の複合情
報処理システムにあっては、増設記憶装置の容量を増設
するような場合には、各クラスタ内にあるＫＥＹ情報の
変更、即ち、クラスタ側の構成制御レジスタ値の書き変
えを行う必要があるため、一端処理システムを止める必
要がある。
報処理システムにあっては、増設記憶装置の容量を増設
するような場合には、各クラスタ内にあるＫＥＹ情報の
変更、即ち、クラスタ側の構成制御レジスタ値の書き変
えを行う必要があるため、一端処理システムを止める必
要がある。
【０００６】さらに、このような場合、当該拡張記憶装
置の構成制御情報を全てのクラスタに伝搬するか、全ク
ラスタに拡張記憶構成制御情報を設定値として持つ必要
があり、更に、全クラスタに正しいデータが転送された
かチェックする必要があった。また、現実に接続されて
いる拡張記憶装置が１台であっても、各クラスタ内に
は、常時拡張記憶装置に接続されうる最大個数分の拡張
記憶実アドレスを拡張記憶物理アドレスに変換するアド
レス変換回路を設けなければならなかった。
置の構成制御情報を全てのクラスタに伝搬するか、全ク
ラスタに拡張記憶構成制御情報を設定値として持つ必要
があり、更に、全クラスタに正しいデータが転送された
かチェックする必要があった。また、現実に接続されて
いる拡張記憶装置が１台であっても、各クラスタ内に
は、常時拡張記憶装置に接続されうる最大個数分の拡張
記憶実アドレスを拡張記憶物理アドレスに変換するアド
レス変換回路を設けなければならなかった。
【０００７】そこで、本発明は、拡張記憶装置が多重化
されている場合に拡張記憶装置の容量の増設をシステム
を停止することなく行う活性増設を可能にすることと、
クラスタ側のシステム物量を削減することを目的とす
る。
されている場合に拡張記憶装置の容量の増設をシステム
を停止することなく行う活性増設を可能にすることと、
クラスタ側のシステム物量を削減することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明において、上記の
課題を解決するための手段は、図１に示すように、中央
処理装置１、主記憶装置２、チャネル処理装置３、記憶
制御装置４を含む１又は複数のデータ処理装置５に接続
された複数の多重化された拡張記憶装置６を共用する複
合情報処理システムにおいて、拡張記憶装置６に、各デ
ータ処理装置５から発行された拡張記憶実アドレスを拡
張記憶物理アドレスに変換するアドレス変換部７と、拡
張記憶装置の使用可能領域を示す拡張記憶容量設定情報
の格納手段８とを設けたことである。
課題を解決するための手段は、図１に示すように、中央
処理装置１、主記憶装置２、チャネル処理装置３、記憶
制御装置４を含む１又は複数のデータ処理装置５に接続
された複数の多重化された拡張記憶装置６を共用する複
合情報処理システムにおいて、拡張記憶装置６に、各デ
ータ処理装置５から発行された拡張記憶実アドレスを拡
張記憶物理アドレスに変換するアドレス変換部７と、拡
張記憶装置の使用可能領域を示す拡張記憶容量設定情報
の格納手段８とを設けたことである。
【０００９】
【作用】本発明によれば、拡張記憶装置内にアドレス変
換部を設けているから、拡張記憶装置内で実アドレスか
ら物理アドレスへの変換が可能になるため、クラスタ側
のシステム物量が削減でき、また、拡張記憶装置内に拡
張記憶容量設定情報の格納手段をもうけたことで、多重
化された拡張記憶の容量の増設を行うときには、システ
ムを停止することなく、拡張記憶装置内の拡張記憶容量
設定情報を変更でき、システムの活性増設が可能にな
り、また、複数クラスタに対して正しいデータが伝達さ
れたかをチェックする必要がなくなる。
換部を設けているから、拡張記憶装置内で実アドレスか
ら物理アドレスへの変換が可能になるため、クラスタ側
のシステム物量が削減でき、また、拡張記憶装置内に拡
張記憶容量設定情報の格納手段をもうけたことで、多重
化された拡張記憶の容量の増設を行うときには、システ
ムを停止することなく、拡張記憶装置内の拡張記憶容量
設定情報を変更でき、システムの活性増設が可能にな
り、また、複数クラスタに対して正しいデータが伝達さ
れたかをチェックする必要がなくなる。
【００１０】
【実施例】以下、本発明に係る複合情報処理システムに
おける拡張記憶装置の実施例を図面に基づいて説明す
る。図２は本発明にかかる拡張記憶装置の実施例が適用
される複合情報処理システムの全体システムを示すもの
である。
おける拡張記憶装置の実施例を図面に基づいて説明す
る。図２は本発明にかかる拡張記憶装置の実施例が適用
される複合情報処理システムの全体システムを示すもの
である。
【００１１】クラスタ内の各装置はそれぞれ中央処理装
置（ＣＰＵ）、主記憶装置（ＭＳＵ）、チャネル処理装
置（ＣＨＰ）、記憶制御装置（ＭＯＶＥＲ）を有し、絶
対アドレスを実アドレスに変換して各拡張記憶装置に出
力する。本実施例では同一の構成を有する４台のクラス
タ５０〜５３と、同一の構成を有する２台の拡張記憶装
置６０，６１で構成されており、各クラスタ５０〜５３
は各拡張記憶装置６０，６１のポート６００〜６０３，
６１０〜６１３を介して接続されている。そして各クラ
スタは同一の構成であり、クラスタ５０について説明す
れば、複数のＣＰＵ５０１とＭＯＶＥＲ５０２と、各拡
張記憶装置に関する構成制御情報５０３とを備えてい
る。クラスタ内の構成制御情報はそれぞれの拡張記憶装
置に対応する構成制御レジスタに格納され、図６（１）
に示すように、有効／無効を示すＶＡＬＩＤ情報と、拡
張記憶装置の実装容量を表示するＣＡＰ０情報と、セク
メント先頭アドレス情報とから構成されており、拡張記
憶装置の実装容量を表示するＣＡＰ０情報と、拡張記憶
装置の実際に使用できる容量（ＫＥＹ情報）を表示する
ＣＡＰ１情報は含まれていない。
置（ＣＰＵ）、主記憶装置（ＭＳＵ）、チャネル処理装
置（ＣＨＰ）、記憶制御装置（ＭＯＶＥＲ）を有し、絶
対アドレスを実アドレスに変換して各拡張記憶装置に出
力する。本実施例では同一の構成を有する４台のクラス
タ５０〜５３と、同一の構成を有する２台の拡張記憶装
置６０，６１で構成されており、各クラスタ５０〜５３
は各拡張記憶装置６０，６１のポート６００〜６０３，
６１０〜６１３を介して接続されている。そして各クラ
スタは同一の構成であり、クラスタ５０について説明す
れば、複数のＣＰＵ５０１とＭＯＶＥＲ５０２と、各拡
張記憶装置に関する構成制御情報５０３とを備えてい
る。クラスタ内の構成制御情報はそれぞれの拡張記憶装
置に対応する構成制御レジスタに格納され、図６（１）
に示すように、有効／無効を示すＶＡＬＩＤ情報と、拡
張記憶装置の実装容量を表示するＣＡＰ０情報と、セク
メント先頭アドレス情報とから構成されており、拡張記
憶装置の実装容量を表示するＣＡＰ０情報と、拡張記憶
装置の実際に使用できる容量（ＫＥＹ情報）を表示する
ＣＡＰ１情報は含まれていない。
【００１２】そして、本実施例では、拡張記憶装置６０
について説明すれば、各拡張記憶装の各クラスタに対応
するポート６００〜６０３には各クラスタ５０〜５３に
対応する実アドレスから物理アドレスへのアドレス変換
回路６０５〜６０８を設けるものとしている。本実施例
において、拡張記憶装置６０は、図３に示すように、制
御部７０と、アレイ部８０とから構成され、制御部６０
には各クラスタに対応するポートに対応するアドレス変
換部６０５と構成制御情報を格納した構成制御レジスタ
群７１とが設けられている。アドレス変換部６０５は各
クラスタに対応したプリポート７２１〜７２３（ｐｒｅ
ｐｏｒｔ）と、構成制御レジスタ群からの情報と入力さ
れた実アドレス情報とを比較して、ポート７５１〜７５
３を介して比較結果を出力する比較回路７４と、選択回
路７４からの信号のタイミングを取るパイプライン７７
と、パイプライン７７からの出力を記憶する記憶アドレ
ス部７８とから構成している。
について説明すれば、各拡張記憶装の各クラスタに対応
するポート６００〜６０３には各クラスタ５０〜５３に
対応する実アドレスから物理アドレスへのアドレス変換
回路６０５〜６０８を設けるものとしている。本実施例
において、拡張記憶装置６０は、図３に示すように、制
御部７０と、アレイ部８０とから構成され、制御部６０
には各クラスタに対応するポートに対応するアドレス変
換部６０５と構成制御情報を格納した構成制御レジスタ
群７１とが設けられている。アドレス変換部６０５は各
クラスタに対応したプリポート７２１〜７２３（ｐｒｅ
ｐｏｒｔ）と、構成制御レジスタ群からの情報と入力さ
れた実アドレス情報とを比較して、ポート７５１〜７５
３を介して比較結果を出力する比較回路７４と、選択回
路７４からの信号のタイミングを取るパイプライン７７
と、パイプライン７７からの出力を記憶する記憶アドレ
ス部７８とから構成している。
【００１３】ここで、各構成制御レジスタは図４に示す
ように、有効／無効を示すＶＡＬＩＤ情報と、拡張記憶
装置の実装容量を表示するＣＡＰ０情報と、拡張記憶装
置の実際に使用できる容量（ＫＥＹ情報）を表示するＣ
ＡＰ１情報と、制御情報と、セグメント先頭アドレス情
報とから構成しており、ＫＥＹ情報の設定は制御部内で
行うことができるものとしている。
ように、有効／無効を示すＶＡＬＩＤ情報と、拡張記憶
装置の実装容量を表示するＣＡＰ０情報と、拡張記憶装
置の実際に使用できる容量（ＫＥＹ情報）を表示するＣ
ＡＰ１情報と、制御情報と、セグメント先頭アドレス情
報とから構成しており、ＫＥＹ情報の設定は制御部内で
行うことができるものとしている。
【００１４】従って、本実施例によれば、通常の動作に
おいて、クラスタが拡張記憶装置のアドレスをアクセス
するときには、クラスタ内のアドレス変換回路で論理ア
ドレスを実アドレスに変換する。このとき、図６に示す
ように、クラスタからの論理アドレスは、実アドレスに
変換される。このとき、上述したようにクラスタ内には
拡張記憶装置の実装容量情報（ＣＡＰ０）を構成制御情
報として持つから、アクセス元からのアドレスを拡張記
憶装置単位に持っている構成制御情報（ＣＡＰ０、セグ
メント先頭アドレス情報）と比較してアクセス先の拡張
記憶装置を選択する。
おいて、クラスタが拡張記憶装置のアドレスをアクセス
するときには、クラスタ内のアドレス変換回路で論理ア
ドレスを実アドレスに変換する。このとき、図６に示す
ように、クラスタからの論理アドレスは、実アドレスに
変換される。このとき、上述したようにクラスタ内には
拡張記憶装置の実装容量情報（ＣＡＰ０）を構成制御情
報として持つから、アクセス元からのアドレスを拡張記
憶装置単位に持っている構成制御情報（ＣＡＰ０、セグ
メント先頭アドレス情報）と比較してアクセス先の拡張
記憶装置を選択する。
【００１５】アクセスを受けた拡張記憶装置では拡張記
憶装置内の拡張記憶構成制御情報に従って、図５に示す
ように、実アドレスを物理アドレスに変換する。この
時、図６に示すように、ＫＥＹ情報により拡張記憶装置
の容量が制限されていた場合（ＣＡＰ１）は、拡張記憶
装置の使用可能領域内を指定する場合にはアクセスを行
い、使用可能容量を越えるアドレスを指定した場合はア
ドレス指定例外としてクラスタに報告する。
憶装置内の拡張記憶構成制御情報に従って、図５に示す
ように、実アドレスを物理アドレスに変換する。この
時、図６に示すように、ＫＥＹ情報により拡張記憶装置
の容量が制限されていた場合（ＣＡＰ１）は、拡張記憶
装置の使用可能領域内を指定する場合にはアクセスを行
い、使用可能容量を越えるアドレスを指定した場合はア
ドレス指定例外としてクラスタに報告する。
【００１６】そして、本実施例によれば、拡張記憶装置
が二重化されている場合において、拡張記憶装置の容量
を増設するときには、図７に示すように、 クラスタと拡張記憶装置６０を切り離す。 拡張記憶装置６０のＫＥＹ情報（ＣＡＰ１）を変更し
拡張記憶装置容量を増設する。 クラスタと拡張記憶装置６０を接続する。 拡張記憶装置６１の情報を拡張記憶装置６０に複写す
る。 手順を行う。そして、以上の動作を拡張記憶装置６０の
ＫＥＹ情報変更後、拡張記憶装置６１にも行うことでの
システム記憶容量の増設の際にシステムを止める必要が
なく、活性増設を行うことができる。また、この際、特
に各クラスタに対して何らの確認動作を行う必要はな
い。
が二重化されている場合において、拡張記憶装置の容量
を増設するときには、図７に示すように、 クラスタと拡張記憶装置６０を切り離す。 拡張記憶装置６０のＫＥＹ情報（ＣＡＰ１）を変更し
拡張記憶装置容量を増設する。 クラスタと拡張記憶装置６０を接続する。 拡張記憶装置６１の情報を拡張記憶装置６０に複写す
る。 手順を行う。そして、以上の動作を拡張記憶装置６０の
ＫＥＹ情報変更後、拡張記憶装置６１にも行うことでの
システム記憶容量の増設の際にシステムを止める必要が
なく、活性増設を行うことができる。また、この際、特
に各クラスタに対して何らの確認動作を行う必要はな
い。
【００１７】
【発明の効果】以上説明したように、本実施例によれ
ば、アドレス変換回路及び、拡張記憶構成制御情報を拡
張記憶内に持つこととしたから、拡張記憶装置内で実ア
ドレスから物理アドレスへの変換が可能になるため、ク
ラスタ側のシステム物量が削減できる。又、システムの
活性増設が可能になり、複数クラスタに対して正しいデ
ータが伝達されたかを確認する必要がなくなるという効
果を奏する。
ば、アドレス変換回路及び、拡張記憶構成制御情報を拡
張記憶内に持つこととしたから、拡張記憶装置内で実ア
ドレスから物理アドレスへの変換が可能になるため、ク
ラスタ側のシステム物量が削減できる。又、システムの
活性増設が可能になり、複数クラスタに対して正しいデ
ータが伝達されたかを確認する必要がなくなるという効
果を奏する。
【図１】本発明の原理図である。
【図２】本発明に係る拡張記憶装置の実施例が適用され
る複合情報処理システムを示す図である。
る複合情報処理システムを示す図である。
【図３】実施例に係る拡張記憶装置を示す図である。
【図４】実施例に係る拡張記憶装置の構成制御レジスタ
の形式である。
の形式である。
【図５】実施例の実アドレスから物理アドレスへの変換
例である。
例である。
【図６】実施例の作動を示す図である。
【図７】実施例の活性増設の手順を示す図である。
【図８】複合情報処理システムの概要を示す図である。
【図９】従来の複合処理システムの一例を示す図であ
る。
る。
１ 中央処理装置 ２ 主記憶装置 ３ チャネル処理装置 ４ 記憶制御装置 ５ データ処理装置 ６ 拡張記憶装置 ７ アドレス変換部 ８ 格納手段
Claims (1)
- 【請求項１】 中央処理装置（１）、主記憶装置
（２）、チャネル処理装置（３）、記憶制御装置（４）
を含む１又は複数のデータ処理装置（５）に接続された
複数の多重化された拡張記憶装置（６）を共用する複合
情報処理システムにおいて、 拡張記憶装置（６）に、各データ処理装置（５）から発
行された拡張記憶実アドレスを拡張記憶物理アドレスに
変換するアドレス変換部（７）と、 拡張記憶装置の使用可能領域を示す拡張記憶容量設定情
報の格納手段（８）とを設けたことを特徴とする複合情
報処理システムにおける拡張記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28142592A JP3182000B2 (ja) | 1992-10-20 | 1992-10-20 | 複合情報処理システムにおける拡張記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28142592A JP3182000B2 (ja) | 1992-10-20 | 1992-10-20 | 複合情報処理システムにおける拡張記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06131258A true JPH06131258A (ja) | 1994-05-13 |
| JP3182000B2 JP3182000B2 (ja) | 2001-07-03 |
Family
ID=17638988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28142592A Expired - Fee Related JP3182000B2 (ja) | 1992-10-20 | 1992-10-20 | 複合情報処理システムにおける拡張記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182000B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08297647A (ja) * | 1995-04-26 | 1996-11-12 | Kofu Nippon Denki Kk | 並列計算機 |
| KR100359960B1 (ko) * | 1998-10-22 | 2002-11-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 레프리카의 동일성을 유지하는 컴퓨터와 데이타 공유 시스템 및 그 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200478498Y1 (ko) * | 2015-03-17 | 2015-10-14 | 미뇽무역주식회사 | 항균커버를 포함하는 귀걸이 |
-
1992
- 1992-10-20 JP JP28142592A patent/JP3182000B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08297647A (ja) * | 1995-04-26 | 1996-11-12 | Kofu Nippon Denki Kk | 並列計算機 |
| KR100359960B1 (ko) * | 1998-10-22 | 2002-11-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 레프리카의 동일성을 유지하는 컴퓨터와 데이타 공유 시스템 및 그 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182000B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1324835C (en) | Modular crossbar interconnection network for data transaction between system units in a multi-processor system | |
| US6370611B1 (en) | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data | |
| EP0497600B1 (en) | Memory access method and apparatus | |
| JPH06131258A (ja) | 複合情報処理システムにおける拡張記憶装置 | |
| JPH01298457A (ja) | コンピュータシステム | |
| JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
| EP0067519B1 (en) | Telecommunications system | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPH0358163A (ja) | 疎結合型マルチプロセッサシステム | |
| JP2828491B2 (ja) | 記憶制御方式 | |
| JPH0323026B2 (ja) | ||
| JP2718661B2 (ja) | デュアルポートメモリ制御装置 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPH03232052A (ja) | 共有データの排他アクセス方式 | |
| JPH01223541A (ja) | インタリーブメモリ装置 | |
| JPS63305451A (ja) | 記憶システム | |
| JP2001022710A (ja) | 複数のバス制御装置を有するシステム | |
| JPH01243146A (ja) | 共用メモリアクセス方式 | |
| JPH04156620A (ja) | 仮想計算機システム | |
| JPS62184557A (ja) | マイクロプロセツサ・バス・インタフエ−ス回路 | |
| JPS608971A (ja) | 中央処理装置 | |
| JPS6022260A (ja) | 情報処理システム | |
| JPH02129750A (ja) | 記憶装置 | |
| JPH0950425A (ja) | 複合系システム | |
| JPH04199242A (ja) | キャッシュ記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |