JPH04168545A - インターフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、情報処理装置を外部装置と接続するためのイ
ンターフェース回路に関する。

〔従来の技術〕

従来、情報処理装置、たとえば、パーソナルコンピュー
タでは、フロッピーディスク記憶装置やハードディスク
記憶装置と接続する場合、専用のインターフェース回路
（拡張ボードと称す）を設置している。拡張ボードには
デコーダ、　５Ｃ３Ｉ制御装置が搭載されている。

デコーダは接続の記憶装置に対するアクセス（読書き）
の要求をアドレス信号の解読により検出する。５Ｃ３Ｉ
（’Ｓｍａｌｌ　ｃｏｍｐｕｔｅｒ　ｓｙｓｔｅｍｓｉ
ｎｔｅｒｆａｃｅ）制御装置は記憶装置に対する読み書
きの動作指示を行う。

５ＣＳＩ制御装置を動作させるためのソフトウェアプロ
グラムをパーソナルコンピュータの中央演算処理装置（
ＣＰＵ）が実行することにより、情報を外部記憶装置に
書き込み、また、外部記憶装置から読出す。

〔発明が解決しようとする課題〕

従来装置では接続機器の増設を配慮して、複数の拡張ボ
ードを指定するためのアドレス領域を予め割当ている。

しかしながら、たとえば３台分の記憶装置の接続を考え
たアドレスの割当てを行うと、−度割当てられたアドレ
ス領域は固定化されてしまい、さらに４台目の記憶装置
を接続することはできなかった。

そこで、本発明は、このような不具合を解消し、少ない
アドレスの割当てでも多数の接続機器との間で情報の授
受が可能なインターフェース回路を提供することにある
。

〔課題を解決するための手段１ このような目的を達成するために、本発明は、情報処理
回路と外部装置との間にあって、当該情報処理回路のア
ドレス指定により情報の転送を行うインターフェース回
路において、前記外部装置において使用可能なアドレス
領域を複数個予め定め、当該窓められた複数のアドレス
領域を択一的に選択入力し、当該選択されたアドレス領
域を前記情報処理回路に指示するアドレス領域指示手段
と、該アドレス領域指示手段により指示されたアドレス
領域の範囲のアドレス指定を前記情報処理手段から受信
したときにのみ前記情報の転送を許可する制御手段とを
具えたことを特徴とする。

〔作　用〕

本発明では、外部装置用に使用可能なアドレス領域を複
数個用意し、インターフェース回路で使用するアドレス
領域をインターフェース回路のアドレス領域指示手段に
より情報処理回路に指示する。したがって、アドレス領
域の個数を超える外部装置およびそのインターフェース
回路を増設する場合でも、ユーザはアドレス領域指示手
段により実際に使用する外部装置にのみアドレス領域の
割当てを行えばよいので、全ての外部装置に対してアド
レスの割当てを行う必要はない。また、アドレス領域指
示手段の指示するアドレス領域は可変とすることができ
るので、予め定められたアドレス領域の個数の範囲内で
任意の個数の外部装置と情報処理回路との情報転送が可
能となる。

Ｃ実施例ｊ 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

本発明を適用したパーソナルコンピュータの主要回路構
成を第２図に示す。

第２図において、ハードディスク記憶装置Ａ−１および
フロッピーディスク記憶装置１Ａ−２，、Ａ−３が各拡
張記憶装置制御ボード（インターフェース）Ｄ−１〜Ｄ
−３を介してシステムバスＩに接続されている。

システムバスＩにはその他、内部記憶装置Ｂ。

表示装置Ｃがそれぞれの接続回路Ｅ、Ｆを介して接続さ
れ、装置全体の動作制御動作を司どるＣＰＵを搭載した
メインボードＧもシステムバスエに接続されている。

メインボードＧには上記ＣＰＵに動作指示を与えるキー
ボード入力装置Ｈが接続されている。第１図は本発明に
関わる各拡張記憶装置制御ボードＤ−１〜Ｄ−３の回路
構成を示す。

第１図において、アドレスデコーダａは、システムバス
エ内のアドレスバス、メモリリード信号線、メモリライ
ト信号線、工１０リード信号線。

Ｉ１０ライト信号線ならびに選択スイッチｅの入力信号
のレベルを解読し、信号レベルの組み合わせに応じて、
後述の各信号１５〜１８を択一的に発生する。

なお、アドレスデコーダａの解読条件は次の通りである
。

（１）アドレスバス１９がアドレス表示レジスタｂのア
ドレスを指定しているときは、メモリリード信号線工１
のワード信号をリード信号線１８に転送し、アドレス表
示レジスタｂの選択スイッチにより指示された領域を読
出し可能とさせる。

（２）アドレスバス１９がＲＯＭｃのアドレス領域を指
定しているときは、メモリリード信号線１１のリード信
号をリード信号線１７に転送し、ＲＯＭｃを読出し可能
とさせる。

（３）アドレスバス１９が第１■１０アドレス領域又は
第２工１０アドレス領域のいずれかの領域を指定してい
るときは選択スイッチｅにより指定されたＩ１０アドレ
ス領域を有効となし、１７０リ一ド信号線１３．　Ｉ１
０ライト信号線１４をそれぞれリード信号線１５．ライ
ト信号１６に接続する。

アドレス表示レジスタｂには外部機器との交信用として
予め割当てられた第１工１０アドレス領域および第２Ｉ
１０アドレス領域の範囲を示す情報（アドレス範囲情報
）が格納されている。

本実施例では、アドレスデコーダａが本発明の制御手段
として動作し、選択スイッチおよびアドレス表示レジス
タｂがアドレス領域指示手段として動作する。

ＲＯＭｃには、５Ｃ３Ｉ制御装置ｄを作動させるための
ソフトウェアが予め格納されている。

５ｃｓｒ制御装置ｄはメインボードのＣＰＵと外部記憶
装置Ａとの間にあって読み書きの情報の転送を行う。よ
り具体的には、外部記憶装置をアドレス指示し、そのデ
ータをメインボードのメモリに転送する（Ｒｅａｄ）。

次に、本例におけるアドレス構成を第３図に示す。アド
レス領域はＩ１０領域とメモリ領域の２つに分かれてい
る。

第３図において、外部機器用として第１ｒ１０アドレス
領域ｄ−１，第２工１０アドレス使用領域ｄ−２が用意
されており、３つの外部記憶装置Ａ−１〜Ａ−３がこの
２つの領域を選択的に使用する。どちらの領域を使用す
るのかは選択スイッチｅにより指示される。

内部機器のメモリアドレス範囲内に、ＲＯＭｃ用のアド
レス領域ｃ−１．アドレス表示レジスタｂ用のアドレス
領域ｄ−１が設けられている。このアドレス領域ｄ−１
には第１Ｉ１０アドレス範囲情報と第２Ｉ１０アドレス
範囲情報とが格納され、選択スイッチｅの指示するアド
レス１ビツトにより第１又は第２のいずれかの読出し対
象のアドレス範囲情報が指定される。

次に、第２図の回路の動作を説明する。

ユーザがハードディスク記憶装置Ａ−１およびフロッピ
ーディスク記憶装置Ａ−２をメインボードＧに接続した
い場合、ハードディスク記憶装置Ａ−１用の拡張記憶装
置制御ボードＤ−１の選択スイッチｅにより第１Ｉ１０
アドレス領域を選択入力し、フロッピーディスク記憶装
置Ａ−２用の拡張記憶装置制御ボードＤ−２の選択スイ
ッチｅにより第’２１１０アドレス領域を選択入力する
。メインボードＧ上のＣＰＵはハードディスク記憶装置
Ａ−１およびフロッピーディスク記憶装置Ａ−２に情報
を読書き（アクセス）するときに、第４図の制御手順に
従って、ユーザにより選択されたＩ１０アドレス領域を
識別する。

たとえば、ハードディスク記憶装置Ａ−１にアクセスす
るときには、ｃＰＵは拡張記憶装置制御ボードＤ−１の
ＲＯＭｃから５ｃｓｒ制御装置ｄを駆動するためのソフ
トウェアプログラムを読み出す（第４図のステップ５１
０）。次に、拡張記憶装置制御ボードＤ−１のアドレス
表示レジスタｂからアドレス範囲情報を読出す（第４図
のステップ５２０）。このとき、アドレス表示レジスタ
ｅのＩ１０アドレス領域は第１Ｉ１０アドレス領域が指
定されているので、ＣＰＵでは第１Ｉ１０アドレス領域
のアドレスを用いて、ハードディスク記憶装置Ａ−１に
アクセスする（第４図のステップ５３０）。

たとえば、ＣＰＵが第１Ｉ１０アドレス領域内のアドレ
スＡＯをアドレスバス１９に出力し、リード信号をＩ１
０リード信号線１３に出力する。拡張記憶装置制御ボー
ドＤ−１のアドレスデコードａはアドレスＡＯが第１工
１０アドレス領域内にあることを検出し、リード信号を
Ｓ（：ＳＩ制制御装置へ転送する。なお、他の拡張記憶
装置制御ボードＡ−２，Ａ−３では第１工１０アドレス
領域が選択されていないので、拡張記憶装置制御ボード
Ａ−２，Ａ−３のＳ（：ＳＩ制制御装置へはリード信号
は到着しない。

拡張記憶装置制御ボードＤ−１の５Ｃ３Ｉ制御装置ｄで
は入力したリード信号により、５ＣＳＩ制御装置の内部
レジスタから情報が読み出せる。

また、メインボードＧのＣＰＵがフロッピーディスクＡ
−２にアクセスするときは拡張記憶装置制御ボードＤ−
２のアドレス表示レジスタｂから選択されたＩ１０アド
レスを読出し、読み呂したＩ１０アドレスを拡張記憶装
置制御ボード叶２中の５ＣＳＩ制御装置ｄの内部レジス
タのＩ１０アドレスとして使用する。

以上、説明したように、本実施例では、各拡張配憶装置
制御ボードに設置された選択スイッチｅにより、■１０
アドレス領域を選択するようにしているので、外部記憶
装置側では任意所望のＩ１０アドレス領域を選択できる
。

本実施例の他に次の例が挙げられる。

１）本実施例では多種の５Ｃ３Ｉ制御装置を使用するた
めに、制御記憶装置制御ボード側のＲＯＭに駆動用ソフ
トウェアプログラムを記憶させているが、単一のソフト
ウェアプログラムが使用できるときは内部記憶装置Ｂに
このソフトウェアプログラムを格納してもよい。

２）本実施例ではアドレス表示レジスタｂに格納された
アドレス範囲情報を選択することにより、ユーザの指定
のＩ１０アドレスをメインボードＧのＣＰＵに報らせて
いるが、５ＣＳＩ！ｌＪ＠装置用の第１Ｉ１０アドレス
領域を使用するソフトウェアプログラムと第２工１０ア
ドレス領域を使用するソフトウェアプログラムをＲＯＭ
ｃに予め記憶しておき、選択スイッチｅによりソフトウ
ェアプログラムを選択するようにしてもよい。

３）本実施例では選択スイッチｅおよびアドレス表示レ
ジスタｂを拡張記憶装置制御ボードの各々に配置してい
るが、一箇所のボードにまとめて配置してもよい。

なお、このとき、各選択スイッチの出力が同一のアドレ
ス領域を指定した場合は警報を発生したり、複数の選択
スイッチの同一のアドレス領域の指定を禁止するように
論理回路を構成すると、ユーザの誤入力を防止すること
ができる。

〔発明の効果Ｊ 以上、説明したように、本発明では、外部装置用に使用
可能なＩ１０アドレス領域を複数個用意し、インターフ
ェース回路で使用するＩ１０アドレス領域をインターフ
ェース回路のアドレス領域指示手段により情報処理回路
に指示する。したがって、Ｉ１０アドレス領域の個数を
超えるインターフェース回路を増設する場合でも、ユー
ザはアドレス領域指示手段により実際に使用する外部装
置にのみＩ１０アドレス領域の割当てを行えばよいので
、全てのインターフェース回路に対してＩ１０アドレス
の割当てを行う必要はない。また、アドレス領域指示手
段の指示するメモリアドレス領域は可変とすることがで
きるので、予め定められたＩ１０アドレス領域の個数の
範囲内で任意の個数の外部装置と情報処理回路との情報
転送が可能となる。

【図面の簡単な説明】

第１図は本発明実施例における拡張記憶制御ボードの回
路構成を示すブロック図、 第２図は本発明実施例のシステム構成を示すブロック図
、 第３図は本発明実施例のアドレス構成を示すアドレスマ
ツプ、 第４図は本発明実施例のＣＰＵが実行する制御手順を示
すフローチャートである。 Ａ−１・・・ハードディスク記憶装置、Ａ−２，Ａ−３
・・・フロッピーディスク記憶装置、Ｂ・・・内部記憶
装置、 Ｃ・・・表示装置、 Ｄ−１〜Ｄ−３・・・拡張記憶装置制御ボード、Ｇ・・
・メインボード、 ａ・・・アドレスデコーダ、 ｂ・・・アドレス表示レジスタ、 Ｃ・・・ＲＯＭ　。 ｄ・・・５ＣＳＩ制御装置、 ｅ・・・選択スイッチ。 ）Ｆ４ｅ＝Ｅ月興純イ列のフローナヤート第４図 奉亮朗笑杷例０

Claims (1)

1. 【特許請求の範囲】 　情報処理回路と外部装置との間にあって、当該情報処
   理回路のアドレス指定により情報の転送を行うインター
   フェース回路において、前記外部装置において使用可能
   なアドレス領域を複数個予め定め、 当該定められた複数のアドレス領域を択一的に選択入力
   し、当該選択されたアドレス領域を前記情報処理回路に
   指示するアドレス領域指示手段と、 該アドレス領域指示手段により指示されたアドレス領域
   の範囲のアドレス指定を前記情報処理手段から受信した
   ときにのみ前記情報の転送を許可する制御手段と を具えたことを特徴とするインターフェース回路。