JPH09305482A - アドレス発生装置 - Google Patents

アドレス発生装置

Info

Publication number
JPH09305482A
JPH09305482A JP12555096A JP12555096A JPH09305482A JP H09305482 A JPH09305482 A JP H09305482A JP 12555096 A JP12555096 A JP 12555096A JP 12555096 A JP12555096 A JP 12555096A JP H09305482 A JPH09305482 A JP H09305482A
Authority
JP
Japan
Prior art keywords
address
data
input
bit
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12555096A
Other languages
English (en)
Inventor
Riyoutarou Shishiba
良太郎 紫芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP12555096A priority Critical patent/JPH09305482A/ja
Publication of JPH09305482A publication Critical patent/JPH09305482A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 特定番地の特定ビットのデータを少ないアク
セス回数で各入出力装置から読み出せるアドレス発生装
置を提供する。 【解決手段】 ビットモードが指定され、各入出力装置
が持つアドレス空間のm番地のnビット目へのアクセス
が指定されると、アドレス変換手段は、与えられたアド
レスを入出力装置に固有のアドレス空間におけるm番地
のアドレスに変換し、変換したアドレスでデータ格納手
段からデータを読み出す。ビット選択手段は、データ格
納手段から読み出されたデータのnビット目のデータを
選択してデータバスへ送出する。送出は入出力装置の順
番に従って行う。これによって、データバス上には各入
出力装置のm番地のnビット目のデータが送出される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数個の入出力装
置を実装し、各入出力装置はデータ格納手段を搭載した
システムに対して、入出力装置にアドレスを与えてデー
タ格納手段から所望のデータを読み出すアドレス発生装
置に関するものである。更に詳しくは、少ないアクセス
回数でデータを読み出すための改良を施したアドレス発
生装置に関するものである。
【0002】
【従来の技術】複数の入出力装置を実装した計算機シス
テムでは、ホストプロセッサが各入出力装置をアクセス
するために、各入出力装置に搭載されたデータ格納手段
はそれぞれ固有のアドレス空間を持っていた。これによ
って、ホストプロセッサはアドレスを指定するだけで所
望の入出力装置にアクセスすることができる。同種の入
出力装置を複数個実装して、各入出力装置の状態を読み
出す際に、例えばある所定のレジスタの1ビットを読み
出したい場合がある。この場合、従来は各入出力装置に
ある固有のアドレス空間の所定の番地に順番にアクセス
していかなければならなかった。このことを例を挙げて
説明する。
【0003】図4は各入出力装置が持っているアドレス
空間の一例を示した図である。図4で、A1,A2,A
3,…は、それぞれ入出力装置1用アドレス空間,入出
力装置2用アドレス空間,入出力装置3用アドレス空
間,…である。これらのアドレス空間は固有のアドレス
空間であるため、それぞれ異なるアドレスが割り付けら
れている。アドレス空間A1にはアドレス0〜99、ア
ドレス空間A2にはアドレス100〜199、アドレス
空間A3にはアドレス200〜299がそれぞれ割り付
けられている。ここで、例えば、各アドレス空間の2番
地の3ビット目のデータを読み出したい場合は、アドレ
ス「1」,「101」,「201」,…の順にアクセス
しなければならない。入出力装置がN個設けられている
ときはN回アクセスを行わなければならない。このた
め、従来の装置ではアクセスに要する時間が長いという
問題点があった。
【0004】
【発明が解決しようとする課題】本発明は上述した問題
点を解決するためになされたものであり、全入出力装置
の同一番地の同一ビット目のデータをまとめ、これらに
同じアドレスを割り付けることによって、特定番地の特
定ビットのデータを少ないアクセス回数で各入出力装置
から読み出せるアドレス発生装置を提供することを目的
とする。
【0005】
【課題を解決するための手段】本発明は、複数個の入出
力装置を実装し、各入出力装置はデータ格納手段を搭載
し、各データ格納手段はそれぞれ固有のアドレス空間を
持つシステムに対して、前記入出力装置にアドレスを与
え前記データ格納手段から所望のデータを読み出すアド
レス発生装置において、前記データ格納手段の特定番地
の特定ビットのデータを読み出すビットモードを指定す
るモード指定手段を有するとともに、各入出力装置は、
ビットモードが指定され、各入出力装置が持つアドレス
空間のm番地のnビット目(m,nは整数)へのアクセ
スが指定されたときは、与えられたアドレスを入出力装
置に固有のアドレス空間におけるm番地のアドレスに変
換し、変換したアドレスでデータ格納手段からデータを
読み出すアドレス変換手段と、前記データ格納手段から
読み出されたデータのnビット目のデータを選択してデ
ータバスへ送出するとともに、送出は入出力装置の順番
に従って行うビット選択手段と、を具備したことを特徴
とするアドレス発生装置である。
【0006】
【作用】このような本発明では、ビットモードが指定さ
れ、各入出力装置が持つアドレス空間のm番地のnビッ
ト目へのアクセスが指定されると、アドレス変換手段
は、与えられたアドレスを入出力装置に固有のアドレス
空間におけるm番地のアドレスに変換し、変換したアド
レスでデータ格納手段からデータを読み出す。ビット選
択手段は、データ格納手段から読み出されたデータのn
ビット目のデータを選択してデータバスへ送出する。送
出は入出力装置の順番に従って行う。これによって、デ
ータバス上には各入出力装置のm番地のnビット目のデ
ータが送出される。
【0007】
【発明の実施の形態】以下、図面を用いて本発明を説明
する。図1は本発明の一実施例を示した構成図である。
図1で、101,102,…10Nは入出力装置である。
20は入出力装置101〜10Nにアクセスするアドレス
を与えるアドレスバス、30は入出力装置101〜10N
から読み出されたデータを伝送するデータバスである。
40はモード指定手段で、モード切替信号により、入出
力装置から所定の番地のデータを読み出す通常モード、
または、入出力装置から特定番地の特定ビットのデータ
を読み出すビットモードを指定する。50はホストプロ
セッサで、入出力装置101〜10Nへのアクセス等を行
う。
【0008】入出力装置101〜10Nは同一構成であ
る。入出力装置101を例に構成を説明する。入出力装
置101で、11は入出力装置101が持っているデータ
が格納されたデータ格納手段である。入出力装置毎にデ
ータ格納手段11は固有のアドレス空間を持っている。
12はアドレス変換手段で、モード切替信号に応じてア
ドレス変換動作を切り替える。通常モードを指定してい
るときは、アドレス変換手段12は次のアドレス変換を
行う。アドレスバス20から与えられたアドレスが自身
のある入出力装置のアドレス空間内にあるアドレスであ
るときは、与えられたアドレスをデータ格納手段11に
送り、自身のある入出力装置のアドレス空間内にないア
ドレスであるときは、与えられたアドレスをデータ格納
手段11に送らない。ビットモードを指定しているとき
は、アドレス変換手段12は次のアドレス変換を行う。
アドレスバス20から与えられたアドレスを自身のある
入出力装置に固有のアドレス空間のアドレス変換してデ
ータ格納手段11に与える。
【0009】13はモード切替信号により切り替えられ
るスイッチである。モード切替信号が通常モードを指定
しているときは、スイッチ13は接点S1側に接続さ
れ、ビットモードを指定しているときは接点S2側に接
続される。接点S1側はデータバス30に接続されてい
る。14はビット選択手段で、スイッチ13が接点S2
側に接続されたときに、データ格納手段11から読み出
されたデータの中の特定の1ビットを選択し、選択した
ビットデータをデータバス30へ送出する。ビットの選
択はアドレス変換手段12の出力をもとに行う。ビット
選択手段14とデータバス30は1本の入出力線で接続
されている。ビット選択手段14からデータバス30へ
のデータ送出は、入出力装置の順番に従って行う。これ
により、入出力装置101からの送出データはデータバ
ス30上のデータの1ビット目、入出力装置102から
の送出データは2ビット目、…入出力装置10Nからの
送出データはNビット目のデータとなる。
【0010】図1の装置の動作を説明する。各入出力装
置のアドレス空間の1番地の2ビット目のデータを読み
出す場合について説明する。各入出力装置101〜10N
のアドレス空間には図4に示すようにアドレスが割り付
けられているものとする。
【0011】通常モードでアクセスする場合は、従来の
アクセスのしかたと同じである。通常モードが指定され
ている場合は、モード切替信号によりスイッチ13は接
点S1側に接続される。この場合は、アドレスバス20
にアドレス「0」を送出して入出力装置101から1番
地のデータを読み出し、アドレスバス20にアドレス
「100」を送出して入出力装置102から1番地のデ
ータを読み出し、以下同様にして各入力装置から1番地
のデータを読み出す。読み出したデータはデータバス3
0に送出され、ホストプロセッサ50は送出されたデー
タの中から2ビット目のデータを抽出する。通常モード
でアクセスする場合は、入出力装置の数Nだけアクセス
が必要である。
【0012】図2は通常モードでアクセスする場合にお
けるアドレス空間を示した図である。これをアドレス空
間Aとする。アドレス空間Aには各入出力装置に固有の
アドレス空間が割り付けられている。
【0013】ビットモードが指定されている場合は、モ
ード切替信号によりスイッチ13は接点S2側に接続さ
れる。この場合は、アドレスバス20から各入出力装置
に1番地を指定するアドレスが与えられる。入出力装置
101のアドレス変換手段12は与えられたアドレスを
アドレス「0」に変換し、入出力装置102のアドレス
変換手段12は与えられたアドレスをアドレス「10
0」に変換し、以下同様に、各入出力装置に固有のアド
レス空間における1番地のアドレスに変換する。これに
よって、各入出力装置で1番地のアドレスに格納された
データが読み出される。読み出されたデータはビット選
択手段14に与えられる。ビット選択手段14は、アド
レス変換手段12の出力をもとに、与えられたデータの
中から2ビット目のデータを抽出し、データバス30に
送出する。ビットデータのデータバス30への送出は、
入出力装置101,102,…10Nの順番に行う。これ
によって、入出力装置101,102,…10Nからの送
出データは、データバス30上のデータの1ビット目、
2ビット目、…Nビット目のデータとなる。ビットモー
ドでは、1回のアクセスで全ての入出力装置から1番地
の2ビット目のデータが読み出す動作が完了する。な
お、アドレス変換手段12の出力には2ビット目を指定
する信号が含まれている。
【0014】図3はビットモードでアクセスする場合に
おけるアドレス空間を概念的に示した図である。これを
アドレス空間Bとする。アドレス空間Bでは、1番地に
は全ての入出力装置の1番地の1ビット目のデータがま
とめて格納され、2番地には全ての入出力装置の1番地
の2ビット目のデータがまとめて格納され、以下同様に
して同一番地には全ての入出力装置の1番地の同一ビッ
ト目のデータがまとめて格納されている。アドレス変換
手段12及びビット選択手段14により、ビットモード
ではアドレス空間Bを用いてアクセスが行われる。
【0015】
【発明の効果】本発明によれば、全入出力装置の同一番
地の同一ビット目のデータをまとめ、これらに同じアド
レスを割り付けている。このため、1回のアクセスで全
ての入出力装置から特定番地の特定ビットのデータを読
み出すことができ、アクセスに要する時間を短縮でき
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示した構成図である。
【図2】通常モードでアクセスする場合におけるアドレ
ス空間を示した図である。
【図3】ビットモードでアクセスする場合におけるアド
レス空間を概念的に示した図である。
【図4】各入出力装置が持っているアドレス空間の一例
を示した図である。
【符号の説明】
101〜10N 入出力装置 11 データ格納手段 12 アドレス変換手段 13 スイッチ 14 ビット選択手段 20 アドレスバス 30 データバス 40 モード指定手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数個の入出力装置を実装し、各入出力
    装置はデータ格納手段を搭載し、各データ格納手段はそ
    れぞれ固有のアドレス空間を持つシステムに対して、前
    記入出力装置にアドレスを与え前記データ格納手段から
    所望のデータを読み出すアドレス発生装置において、 前記データ格納手段の特定番地の特定ビットのデータを
    読み出すビットモードを指定するモード指定手段を有す
    るとともに、 各入出力装置は、 ビットモードが指定され、各入出力装置が持つアドレス
    空間のm番地のnビット目(m,nは整数)へのアクセ
    スが指定されたときは、与えられたアドレスを入出力装
    置に固有のアドレス空間におけるm番地のアドレスに変
    換し、変換したアドレスでデータ格納手段からデータを
    読み出すアドレス変換手段と、 前記データ格納手段から読み出されたデータのnビット
    目のデータを選択してデータバスへ送出するとともに、
    送出は入出力装置の順番に従って行うビット選択手段
    と、を具備したことを特徴とするアドレス発生装置。
JP12555096A 1996-05-21 1996-05-21 アドレス発生装置 Pending JPH09305482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12555096A JPH09305482A (ja) 1996-05-21 1996-05-21 アドレス発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12555096A JPH09305482A (ja) 1996-05-21 1996-05-21 アドレス発生装置

Publications (1)

Publication Number Publication Date
JPH09305482A true JPH09305482A (ja) 1997-11-28

Family

ID=14912984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12555096A Pending JPH09305482A (ja) 1996-05-21 1996-05-21 アドレス発生装置

Country Status (1)

Country Link
JP (1) JPH09305482A (ja)

Similar Documents

Publication Publication Date Title
US4763302A (en) Alternatively addressed semiconductor memory array
US4870572A (en) Multi-processor system
JPH09305482A (ja) アドレス発生装置
JP3181301B2 (ja) バス拡張システム
JPH033254B2 (ja)
JPH05233560A (ja) 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法
US20070126613A1 (en) Apparatus and method for processing analog signals and outputting digitally converted analog signals using serial bus
JPH07334420A (ja) 拡張メモリ制御回路
JPH0323026B2 (ja)
JPS5821734B2 (ja) ダイレクトメモリアクセス制御方式
JP2643660B2 (ja) 通信制御装置
JPH0225542B2 (ja)
JPH0368046A (ja) メモリアクセス方式
JP3429880B2 (ja) メモリ装置およびメモリアクセス方法
JPS6356573B2 (ja)
JPS5913766B2 (ja) アドレス制御方式
JPH06337847A (ja) マルチプロセッサ装置
JPS60251453A (ja) 電子計算機の入出力処理装置
JPH02176956A (ja) 通信制御装置の共通メモリ制御方式
JPH07325757A (ja) 記憶管理装置
JPH1124986A (ja) メモリマッピング方式
JPS6138476B2 (ja)
JPH0223059B2 (ja)
JPS6337411B2 (ja)
JPS58203537A (ja) バス制御方式