JPH0225542B2 - - Google Patents
Info
- Publication number
- JPH0225542B2 JPH0225542B2 JP57096136A JP9613682A JPH0225542B2 JP H0225542 B2 JPH0225542 B2 JP H0225542B2 JP 57096136 A JP57096136 A JP 57096136A JP 9613682 A JP9613682 A JP 9613682A JP H0225542 B2 JPH0225542 B2 JP H0225542B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- main memory
- block
- bits
- extended mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000470 constituent Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
発明の対象
本発明は、主記憶の構成単位を容易に変換可能
な機能を有する記憶制御装置に関するものであ
る。
な機能を有する記憶制御装置に関するものであ
る。
従来技術
一般に主記憶は複数のブロツクに分けられ、ブ
ロツクが主記憶の構成単位となつている。このブ
ロツクに分ける理由は、メモリ素子に不良が生じ
て使用不能となつた時、その不良となつたメモリ
素子が存在するブロツクだけを使用不可とし、他
のブロツクだけで主記憶を動作させるためであ
る。従つて、主記憶へのアクセス要求アドレスが
主記憶内のどのブロツクをアクセスするのか、ま
たそのブロツクは使用可能かとかの情報を保持
し、この情報をもとに、主記憶へのアクセス要求
アドレスを、主記憶の構成に応じた物理アドレス
に変換する機能を記憶制御装置は有している。ま
た、主記憶へのアクセス要求アドレスは、物理ア
ドレスに対して絶対アドレスと呼ばれている。
ロツクが主記憶の構成単位となつている。このブ
ロツクに分ける理由は、メモリ素子に不良が生じ
て使用不能となつた時、その不良となつたメモリ
素子が存在するブロツクだけを使用不可とし、他
のブロツクだけで主記憶を動作させるためであ
る。従つて、主記憶へのアクセス要求アドレスが
主記憶内のどのブロツクをアクセスするのか、ま
たそのブロツクは使用可能かとかの情報を保持
し、この情報をもとに、主記憶へのアクセス要求
アドレスを、主記憶の構成に応じた物理アドレス
に変換する機能を記憶制御装置は有している。ま
た、主記憶へのアクセス要求アドレスは、物理ア
ドレスに対して絶対アドレスと呼ばれている。
従来、絶対アドレスから物理アドレスへの変換
は、一般にそのブロツクが使用可能であるかを示
すビツトと、ブロツクアドレスを示すビツトから
なる物理情報を保持するレジスタを主記憶内のブ
ロツク数分だけ用意し、絶対アドレス内から、ブ
ロツク数を示すのに必要な分の上位ビツトを抜き
とり、それをデコードし、デコードした値から該
当物理情報を保持するレジスタを選択し、そのブ
ロツクアドレスと絶対アドレスの残り下位ビツト
とで物理アドレスを生成する方法によつていた。
しかし、この方法だと、メモリ素子の高集積化に
伴い、主記憶の容量を増大し、主記憶の構成単位
であるブロツクのサイズを変えようとすると、絶
対アドレスのデコードする上位ビツトの位置を変
える必要が生じて、論理の変更が要求されるとい
う問題があつた。
は、一般にそのブロツクが使用可能であるかを示
すビツトと、ブロツクアドレスを示すビツトから
なる物理情報を保持するレジスタを主記憶内のブ
ロツク数分だけ用意し、絶対アドレス内から、ブ
ロツク数を示すのに必要な分の上位ビツトを抜き
とり、それをデコードし、デコードした値から該
当物理情報を保持するレジスタを選択し、そのブ
ロツクアドレスと絶対アドレスの残り下位ビツト
とで物理アドレスを生成する方法によつていた。
しかし、この方法だと、メモリ素子の高集積化に
伴い、主記憶の容量を増大し、主記憶の構成単位
であるブロツクのサイズを変えようとすると、絶
対アドレスのデコードする上位ビツトの位置を変
える必要が生じて、論理の変更が要求されるとい
う問題があつた。
発明の目的
本発明の目的は、上記問題点を解決し、主記憶
の構成単位を論理の変更なしに、容易に変換可能
な記憶制御装置を与えるものである。
の構成単位を論理の変更なしに、容易に変換可能
な記憶制御装置を与えるものである。
発明の総括的説明
従来の記憶制御装置は、主記憶の物理情報を保
持するレジスタを選ぶのに必要な、デコードの対
象となる絶対アドレス内の上位ビツト位置を固定
としていたために、問題が生じたものである。そ
こで本発明では、デコードの対象となる絶対アド
レス内のビツト位置を複数とし、ビツト位置に対
応したデコーダを複数持ち、主記憶の構成単位を
示すモード信号によつて、前記デコーダを選ぶこ
とによつて、主記憶の構成単位を容易に変換でき
るようにしたものである。
持するレジスタを選ぶのに必要な、デコードの対
象となる絶対アドレス内の上位ビツト位置を固定
としていたために、問題が生じたものである。そ
こで本発明では、デコードの対象となる絶対アド
レス内のビツト位置を複数とし、ビツト位置に対
応したデコーダを複数持ち、主記憶の構成単位を
示すモード信号によつて、前記デコーダを選ぶこ
とによつて、主記憶の構成単位を容易に変換でき
るようにしたものである。
発明の実施例
図は本発明の記憶制御装置の一実施例のブロツ
ク図である。本実施例は、主記憶の構成単位が拡
張モードと非拡張モードの２種類存在し、拡張モ
ード時のブロツクサイズが16メガバイト（MB）、
非拡張モード時のブロツクサイズが4MBであり、
主記憶のブロツク数が８の場合を示している。
ク図である。本実施例は、主記憶の構成単位が拡
張モードと非拡張モードの２種類存在し、拡張モ
ード時のブロツクサイズが16メガバイト（MB）、
非拡張モード時のブロツクサイズが4MBであり、
主記憶のブロツク数が８の場合を示している。
こゝで、１−１は絶対アドレスレジスタ、１−
２は非拡張モード時の絶対アドレスの構成を示し
ており、１−３は拡張モード時の絶対アドレスの
構成を示している。１−４はインバータ、１−５
は非拡張モード時に使用されるデコーダ、１−６
は拡張モード時に使用されるデコーダである。１
−７は主記憶の物理的な構成を示すフローテイン
グロケーシヨンアドレスレジスタ（FLAR）であ
り、この例では、ブロツク数が８であるので、８
個のFLARが必要である。１つのFLARは、対応
するブロツクが使用可能か否かを示すバリイドビ
ツト（Ｖビツト）と、ブロツクアドレスを示すブ
ロツクアドレスビツト（BAビツト）から構成さ
れている。１−８は非拡張モード時の物理アドレ
ス構成を示しており、１−９は拡張モード時の物
理アドレス構成を示している。１−１０は物理ア
ドレスレジスタ、１−１１は主記憶であり、８個
のブロツクから構成されている。１−１２は拡張
モード時のデコードの対照となる絶対アドレスの
ビツトを送るデータ線、１−１３は非拡張モード
時のデコードの対照となる絶対アドレスのビツト
を送るデータ線である。１−１４は、拡張モード
時に物理アドレスを構成する絶対アドレスの残り
下位ビツトを物理アドレスレジスタ１−１０に送
るためのデータ線、１−１５は同様に、非拡張モ
ード時のデータ線である。１−１７はデコーダ１
−５，１−６によつてデコードされた結果を表わ
す信号線であり、どのFLAR１−７を選択するか
を決める時に使用される。１−１８は物理アドレ
スを構成するBAビツトを、物理アドレスレジス
タに送るためのデータ線、１−１９は物理アドレ
ス線で、主記憶を直接アクセスするために使用さ
れる。
２は非拡張モード時の絶対アドレスの構成を示し
ており、１−３は拡張モード時の絶対アドレスの
構成を示している。１−４はインバータ、１−５
は非拡張モード時に使用されるデコーダ、１−６
は拡張モード時に使用されるデコーダである。１
−７は主記憶の物理的な構成を示すフローテイン
グロケーシヨンアドレスレジスタ（FLAR）であ
り、この例では、ブロツク数が８であるので、８
個のFLARが必要である。１つのFLARは、対応
するブロツクが使用可能か否かを示すバリイドビ
ツト（Ｖビツト）と、ブロツクアドレスを示すブ
ロツクアドレスビツト（BAビツト）から構成さ
れている。１−８は非拡張モード時の物理アドレ
ス構成を示しており、１−９は拡張モード時の物
理アドレス構成を示している。１−１０は物理ア
ドレスレジスタ、１−１１は主記憶であり、８個
のブロツクから構成されている。１−１２は拡張
モード時のデコードの対照となる絶対アドレスの
ビツトを送るデータ線、１−１３は非拡張モード
時のデコードの対照となる絶対アドレスのビツト
を送るデータ線である。１−１４は、拡張モード
時に物理アドレスを構成する絶対アドレスの残り
下位ビツトを物理アドレスレジスタ１−１０に送
るためのデータ線、１−１５は同様に、非拡張モ
ード時のデータ線である。１−１７はデコーダ１
−５，１−６によつてデコードされた結果を表わ
す信号線であり、どのFLAR１−７を選択するか
を決める時に使用される。１−１８は物理アドレ
スを構成するBAビツトを、物理アドレスレジス
タに送るためのデータ線、１−１９は物理アドレ
ス線で、主記憶を直接アクセスするために使用さ
れる。
初め、非拡張モード時の絶対アドレスから物理
アドレスへの変更動作を説明する。非拡張モード
時は、ブロツクサイズが4MBで、ブロツク数が
８個であるから、全部で32MBの主記憶容量とな
る。これをアドレス付けするため、非拡張モード
絶対アドレス１−２は25ビツトから構成され、こ
の内、上位３ビツト、即ち、７〜９ビツトがデコ
ードの対象となる。非拡張モード時、拡張モード
信号１−１６が論理“０”で、インバータ１−４
を通つてデコーダ１−５が稼動状態となり、絶対
アドレス１−２の上位３ビツト、７〜９ビツトが
データ線１−１３経由でデコーダ１−５によりデ
コードされる。デコーダ１−５のデコード結果は
信号線１−１７を通つて、FLAR１−７を選択す
るのに使用される。選択されたFLAR１−７内の
Ｖビツトを参照して、まず、対応するブロツクが
使用可能であるかを調べる。もしＶビツトが
“０”で使用不可能の時は、図示はしていないが、
使用不可能を知らせる信号線を介して主記憶アク
セス元へ報告する。もしＶビツトが“１”で使用
可能な時は、BAビツトの内容を物理アドレスレ
ジスタ１−１０へ転送する。非拡張モード時の物
理アドレス１−８の構成は、１−２の非拡張モー
ド時の絶対アドレス構成と同じく25ビツト構成で
あり、上位３ビツト、即ち、７〜９ビツト目に
BAビツトの内容が入り、残り下位ビツト10〜31
には、絶対アドレス１−２の10〜31ビツトがその
ままデータ線１−１５経由で入力されて、非拡張
モード時の物理アドレス１−８を生成する。生成
された物理アドレスは、物理アドレスレジスタ１
−１０、物理アドレス線１−１９を介して、主記
憶１−１１をアクセスするのに使用される。
アドレスへの変更動作を説明する。非拡張モード
時は、ブロツクサイズが4MBで、ブロツク数が
８個であるから、全部で32MBの主記憶容量とな
る。これをアドレス付けするため、非拡張モード
絶対アドレス１−２は25ビツトから構成され、こ
の内、上位３ビツト、即ち、７〜９ビツトがデコ
ードの対象となる。非拡張モード時、拡張モード
信号１−１６が論理“０”で、インバータ１−４
を通つてデコーダ１−５が稼動状態となり、絶対
アドレス１−２の上位３ビツト、７〜９ビツトが
データ線１−１３経由でデコーダ１−５によりデ
コードされる。デコーダ１−５のデコード結果は
信号線１−１７を通つて、FLAR１−７を選択す
るのに使用される。選択されたFLAR１−７内の
Ｖビツトを参照して、まず、対応するブロツクが
使用可能であるかを調べる。もしＶビツトが
“０”で使用不可能の時は、図示はしていないが、
使用不可能を知らせる信号線を介して主記憶アク
セス元へ報告する。もしＶビツトが“１”で使用
可能な時は、BAビツトの内容を物理アドレスレ
ジスタ１−１０へ転送する。非拡張モード時の物
理アドレス１−８の構成は、１−２の非拡張モー
ド時の絶対アドレス構成と同じく25ビツト構成で
あり、上位３ビツト、即ち、７〜９ビツト目に
BAビツトの内容が入り、残り下位ビツト10〜31
には、絶対アドレス１−２の10〜31ビツトがその
ままデータ線１−１５経由で入力されて、非拡張
モード時の物理アドレス１−８を生成する。生成
された物理アドレスは、物理アドレスレジスタ１
−１０、物理アドレス線１−１９を介して、主記
憶１−１１をアクセスするのに使用される。
次に主記憶の構成単位、ブロツクサイズを
4MBから16MBに拡張する必要が生じた場合の
動作を説明する。拡張モード時、主記憶容量は
128MBとなるので、これをアドレス付けするた
め、拡張モード絶対アドレス１−３は27ビツトで
構成される。この場合、デコードの対象となる上
位３ビツトは、アドレス１−３内の５〜７ビツト
となり、前記非拡張モード時のアドレスとは位置
が変わつているため、非拡張モード時に使用した
デコーダ１−５は使用できない。そこで、本実施
例では、新たに拡張モード用のデコーダ１−６を
追加する。
4MBから16MBに拡張する必要が生じた場合の
動作を説明する。拡張モード時、主記憶容量は
128MBとなるので、これをアドレス付けするた
め、拡張モード絶対アドレス１−３は27ビツトで
構成される。この場合、デコードの対象となる上
位３ビツトは、アドレス１−３内の５〜７ビツト
となり、前記非拡張モード時のアドレスとは位置
が変わつているため、非拡張モード時に使用した
デコーダ１−５は使用できない。そこで、本実施
例では、新たに拡張モード用のデコーダ１−６を
追加する。
拡張モード時、拡張モード信号１−１６が論理
“１”となるため、デコーダ１−６が稼動状態と
なり、拡張モード絶対アドレス１−３の上位３ビ
ツト、５〜７ビツトがデータ線１−１２経由で、
デコーダ１−６を用いてデコードされる。この
時、デコーダ１−５は非稼動状態となる。その
後、デコーダ１−６のデコード結果によりFLAR
１−７を選択し、物理アドレスを生成する過程
は、非拡張モード時と同じである。
“１”となるため、デコーダ１−６が稼動状態と
なり、拡張モード絶対アドレス１−３の上位３ビ
ツト、５〜７ビツトがデータ線１−１２経由で、
デコーダ１−６を用いてデコードされる。この
時、デコーダ１−５は非稼動状態となる。その
後、デコーダ１−６のデコード結果によりFLAR
１−７を選択し、物理アドレスを生成する過程
は、非拡張モード時と同じである。
発明の効果
以上のように、本発明では、主記憶の構成単位
に対応したデコーダを設け、構成単位を示すモー
ド信号によつて該デコーダを選択して、主記憶の
構成に応じた物理アドレスを得ているため、構成
単位を変換する時には、論理の変更なしに、モー
ド信号の切換えのみで容易に変換することができ
る効果がある。
に対応したデコーダを設け、構成単位を示すモー
ド信号によつて該デコーダを選択して、主記憶の
構成に応じた物理アドレスを得ているため、構成
単位を変換する時には、論理の変更なしに、モー
ド信号の切換えのみで容易に変換することができ
る効果がある。
図は本発明の記憶制御装置の一実施例のブロツ
ク図である。 １−１……絶対アドレスレジスタ、１−５，１
−６……デコーダ、１−７……フローテイング・
ロケーシヨン・アドレス・レジスタ（FLAR）、
１−１０……物理アドレスレジスタ、１−１１…
…主記憶。
ク図である。 １−１……絶対アドレスレジスタ、１−５，１
−６……デコーダ、１−７……フローテイング・
ロケーシヨン・アドレス・レジスタ（FLAR）、
１−１０……物理アドレスレジスタ、１−１１…
…主記憶。
Claims (1)
- １ データ処理装置における主記憶へのアクセス
要求アドレスを、主記憶の構成に応じて実際に主
記憶をアクセスするための物理アドレスに変換す
る記憶制御装置において、前記主記憶へのアクセ
ス要求アドレスを保持するレジスタと、前記主記
憶を構成するブロツクのアドレスを保持するアド
レスアレイと、アクセス要求アドレスのブロツク
サイズによつてアクセス要求アドレスのそれぞれ
異なる上位ビツト位置に対応して設けられた複数
のデコーダとを有し、ブロツクサイズを示すモー
ド指示信号により前記複数のデコーダのうちの一
つを選択し、該選択されたデコーダで前記アドレ
スアレイに保持されたブロツクアドレスを選択
し、該選択されたブロツクアドレスと前記レジス
タに保持されたアクセス要求アドレスの残り下位
ビツトから前記物理アドレスを生成することを特
徴とする記憶制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096136A JPS58213361A (ja) | 1982-06-07 | 1982-06-07 | 記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096136A JPS58213361A (ja) | 1982-06-07 | 1982-06-07 | 記憶制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58213361A JPS58213361A (ja) | 1983-12-12 |
| JPH0225542B2 true JPH0225542B2 (ja) | 1990-06-04 |
Family
ID=14156968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57096136A Granted JPS58213361A (ja) | 1982-06-07 | 1982-06-07 | 記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06234534A (ja) * | 1991-07-10 | 1994-08-23 | Soc Ital Vetro (Siv) Spa | ガラス板を成形、焼戻しする装置と方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07168756A (ja) * | 1993-12-16 | 1995-07-04 | Nec Corp | メモリアクセス制御装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235948A (en) * | 1975-09-16 | 1977-03-18 | Hitachi Ltd | Information processing unit for imaginary memory system |
| JPS5235949A (en) * | 1975-09-16 | 1977-03-18 | Hitachi Ltd | Information processing system for imaginary memory system |
| JPS5492026A (en) * | 1977-12-29 | 1979-07-20 | Fujitsu Ltd | Memory access processing method |
| JPS54133848A (en) * | 1978-04-08 | 1979-10-17 | Yamatake Honeywell Co Ltd | Address converter |
| JPS55162163A (en) * | 1979-06-04 | 1980-12-17 | Fujitsu Ltd | Address extension system |
-
1982
- 1982-06-07 JP JP57096136A patent/JPS58213361A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235948A (en) * | 1975-09-16 | 1977-03-18 | Hitachi Ltd | Information processing unit for imaginary memory system |
| JPS5235949A (en) * | 1975-09-16 | 1977-03-18 | Hitachi Ltd | Information processing system for imaginary memory system |
| JPS5492026A (en) * | 1977-12-29 | 1979-07-20 | Fujitsu Ltd | Memory access processing method |
| JPS54133848A (en) * | 1978-04-08 | 1979-10-17 | Yamatake Honeywell Co Ltd | Address converter |
| JPS55162163A (en) * | 1979-06-04 | 1980-12-17 | Fujitsu Ltd | Address extension system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06234534A (ja) * | 1991-07-10 | 1994-08-23 | Soc Ital Vetro (Siv) Spa | ガラス板を成形、焼戻しする装置と方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58213361A (ja) | 1983-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06332806A (ja) | フラッシュメモリを記憶媒体とする記憶システムおよびその制御方法 | |
| JPH0225542B2 (ja) | ||
| JPH04369750A (ja) | 半導体メモリシステム | |
| JP2870493B2 (ja) | メモリアドレス管理装置 | |
| JPS6242308B2 (ja) | ||
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPH036537B2 (ja) | ||
| JPH0476643A (ja) | 主記憶初期化制御方式 | |
| JP3449749B2 (ja) | 情報処理装置 | |
| JP3049710B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0368046A (ja) | メモリアクセス方式 | |
| JP2563537Y2 (ja) | メモリのチップセレクト回路 | |
| JPS6143362A (ja) | 集積回路装置 | |
| JP3075213B2 (ja) | メモリ制御回路 | |
| JPS6112582B2 (ja) | ||
| JPS6258356A (ja) | Ｄｍａ制御装置 | |
| JPS602703B2 (ja) | 記憶装置リ−ド／ライト処理方式 | |
| JPH04268936A (ja) | メモリ装置 | |
| JPS6211753B2 (ja) | ||
| JPS62298990A (ja) | 高速メモリ装置 | |
| JPS62214451A (ja) | 記憶装置制御方式 | |
| JPS6017133B2 (ja) | アドレス拡張方式 | |
| JPS59173868A (ja) | アドレス制御方式 | |
| JPH0421141A (ja) | 外部メモリ装置 | |
| JPS6040115B2 (ja) | バブルメモリのバンクスイツチ方式 |