JPH0421141A - 外部メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、情報処理装置に外部接続して本体メモリを
増設可能な外部メモリ装置に関するものである。

［従来の技術］ 従来、この種の装置は情報処理装置の機能を拡張する等
のため種々の形態で使用されている。

例えば情報処理装置本体に接続されるコネクタを有し、
外部メモリのインタフェースに本体から割り当てられた
アドレス空間の範囲内の様々な要領を有するＲＡＭとし
て使用されたり、様々な種類の情報が書き込まれたＲＯ
Ｍ等によって構成されている。また、その使用用途に応
じてメモリカード等の半導体メモリ装置を接続して種々
の情報処理を行っているものもある。

〔発明が解決しようとする課題］ しかしながら上記の従来例では、ＲＡＭにより外部メモ
リ装置を構築した場合は、情報処理装置本体の各処理に
よって必要とする容量が異なるため、ある処理を実現す
るために準備した外部メモリ装置が他の処理ではメモリ
容量不足となり、新たに大容量の外部メモリ装置を準備
しなければならない事態が発生し、技術の進歩に伴って
既存の外部メモリ装置の使用用途が限定されてしまい効
率的な使用環境を設定できなくなる問題点があった。

また、ＲＯＭ等により外部メモリ装置を構築した場合は
、ＲＯＭ上に記憶された全ての情報を必ず使用する事態
が少ないのに、購入時には使用するプログラムと不要な
プログラム等が付随的に記憶されたＲＯＭを必ず購入し
なければならず、経済性が損なわれてしまう。

更に、外部メモリ装置の構築は、通常情報処理装置に設
けられる外部インタフェースを介して行われるが、その
外部インタフェースは単一の場合が多く、複数の外部メ
モリを同時に使用することができず、その都度接続切り
換え処理が余儀なくされ、操作ミス等により貴重な情報
が消失する不測の事態が発生する等の問題点もあった。

この発明は、上記の問題点を解決するためになされたも
ので、各外部メモリ装置をシリアルに増設する接続機構
を個別に設けることにより、外部メモリのＲＡＭ容量を
任意に拡張したり、ＲＯＭとして機能処理を拡充可能な
外部メモリ装置を得ることを目的とする。

［課題を解決するための手段１ この発明に係る外部メモリ装置は、各本体に他の本体を
シリアルに増設するための接続機構を設けけ、さらに情
報処理装置から各本体に対して要求されるチップセレク
ト信号を各本体内部をバイパスして転送するインタフェ
ースラインを個別に設けたものである。

［作用］ この発明においては、各本体の接続機構を介して各本体
がシリアルに増設可能となり、増設された各本体をチッ
プセレクトするためのインタフェースラインが各本体内
部をバイパスされて接続され、情報処理装置からのアク
セスを可能とする。

［第１実施例１ 第１図はこの発明の第１実施例を示すが部メモリ装置の
構成を説明するブロック図であり、１０１は外部メモリ
装置本体（本体）で、接続機構となる１組の入力コネク
タ１０２．出力コネクタ１０３を有している。１０４は
最上位のチップセレクト信号ラインで、各本体固有のチ
ップセレクト信号となる。チップセレクト信号ライン１
０４はＲＡＭ１０９のＯ８人力に接続される。

１０５は前記出力コネクタ１０３に接続される他の本体
１０１のチップセレクト信号ラインで、本体１０１内部
を介して出力コネクタ１０３に出力される。

１０６は最下位のチップセレクト信号をディスエーブル
に設定する信号ラインで、一方がＨレベルに設定されて
いる。

１０７がリード信号（ＲＤ信号）で、図示しない情報処
理装置が本体１０１を読出しアクセスする場合に有効と
なり、チップセレクトされた外部メモリがリードアクセ
スされることとなる。

１０８はライト信号（ＷＲ信号）で、図示しない情報処
理装置が本体１０１を書込みアクセスする場合に有効と
なり、チップセレクトされた外部メモリがライトアクセ
スされることとなる。

１０９は外部メモリとなるＲＡＭで、アドレスバス１１
０とデータバス１１１に接続されている。なお、アドレ
スバス１１０とデータバス１１１も入力コネクタ１０２
．出力コネクタ１０３に接続され、接続される他の本体
１０１とインタフェースできるように構成されている。

以下、外部メモリアクセス処理について説明する。

チップセレクト信号ライン１０４がイネーブル時にアド
レスバス１１０が示すＲＡＭ　１０９のアドレスのデー
タがデータパスコ１１を介してＲＡＭ１０９にリードラ
イトされる。リードライトは、リード信号１０７．ライ
ト信号１０８によって区別される。また、チップセレク
ト信号１０４は最上位のものがＲＡＭ１０９に入力され
、他のチップセレクト信号１０５はそれぞれ１つだけ上
位方向にシフトして、出力コネクタ１０３に出力される
。

また、最下位のチップセレクト信号は入力信号がないの
で、ディスエーブル信号を信号ライン１０６を介して出
力コネクタ１０３に出力する。

この実施例で言うチップセレクトの上位、下位とは、ア
ドレスデータの小さい方から大きい方の向きとし、１つ
のチップセレクト信号は、外部メモリ装置のアドレス容
量単位をデコードし、入力コネクタ１ｏ２．出力コネク
タ１０３のピンの位置によって決定する。全てのチップ
セレクト信号は、接続された情報処理装置本体から出力
される。また、この実施例では本体１０１を必要とする
ＲＡＭ容量を満たすだけ複数個シリアルに外部接続する
ことにより、ＲＡＭ容量を拡張することが可能となって
いる。

［第２実施例］ 第２図はこの発明の第２実施例を示す外部メモノ装置の
構成を説明するブロック図であり、第１図と同一のもの
には同じ符号を付しである。

図において、２０１は本体で、入力コネクタ１０２から
入力されるリード信号１０７とチツプセレク信号ライン
１０４とがＲＯＭ２０３に接続されて、チップセレク信
号ライン１０４が有効となってアドレスバス１１０のア
ドレスで指定されたデータをデータバス１１１に読み出
す構成となっている。なお、２０２はライト信号である
。

これにより、情報処理装置には、上記第１の実施例で示
すＲＡＭ１０９等のメモリ媒体に限らずＲＯＭ２０３等
のメモリ媒体も接続可能となり、情報処理装置に対する
所望の機能処理手順等を人力することが可能となる。

［第３実施例］ 第３図はこの発明の第３実施例を示す外部メモリ装置の
構成を説明するブロック図である。

図において、３０１は情報処理装置本体で、図示しない
ＣＰＵ、ＲＡＭ、ＲＯＭ、システムバス等を有し、外部
メモリコネクタ３０６に対して外部メモリ装置３０２〜
３０５を接続した状態を示しである。

なお、外部メモリ装置３０２，３０５はＲＡＭで構成さ
れた外部メモリで、外部メモリ装置３０３．３０４はＲ
ＯＭで構成された外部メモリである。

第４図は、第３図に示した外部メモリ装置３０２〜３０
５に割り当てられたメモリマツプを説明する模式図であ
り、３０７はアドレスマツプで、領域３０８が外部メモ
リに割り当てられたアドレス空間を示す。

この図から解るように、情報処理装置本体３０１の外部
メモリコネクタ３０６に接続された順に各外部メモリ装
置３０２〜３０５のアドレスが連続アドレスで定義され
る。

このように、外部メモリとしてＲＡＭ、ＲＯＭ等を混在
した状態でメモリ（外部メモリ装置３０２〜３０５）を
増設でき、ユーザの使用環境に等に応じて必要な容量の
メモリと他のオプショナルソフト等を随時接続して、所
望のシステム環境を設定できる。

なお、上記各実施例では、外部メモリのメモリ容量を固
定として拡張接続する場合について説明したが、メモリ
容量が互いに異なる本体、例えば本体１０１を１とした
場合に、２倍、３倍のメモノ容量を有する本体を各本体
に接続し、かつ複数のチップセレクト信号ラインを使用
してアクセスさせるように構成すれば、同一容量の本体
ばかりでなく、メモリ容量が異なる本体でも拡張接続で
き、そのシステム拡張性を大幅に向上できる。

［発明の効果１ 以上説明したように、この発明は各本体に他の本体をシ
リアルに増設するための接続機構を設け、さらに情報処
理装置から各本体に対して要求されるチップセレクト信
号を各本体内部をバイパスして転送するインタフェース
ラインを個別に設けたので、単一の外部メモリインタフ
ェースを介して使用環境に最適な外部メモリを必要なだ
け拡張接続して外部メモリを増設することができる。

従って、従来のように不要なメモリ拡張や不要なソフト
が一括して書込まれた大容量ＲＯＭ等を接続しなくても
、必要に応じたＲＡＭ、ＲＯＭを接続するだけで済み、
最適な外部メモリ環境を設定することができる。更に、
処理内容の異なるＲＡＭ、ＲＯＭを同時に混在拡張接続
可能となり、システムメモリ環境を容易に設計、変更で
きる等の優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の第１実施例を示すが部メモリ装置の
構成を説明するブロック図、第２図はこの発明の第２実
施例を示す外部メモリ装置の構成を説明するブロック図
、第３図はこの発明の第３実施例を示す外部メモリ装置
の構成を説明するブロック図、第４図は、第３図に示し
た外部メモリ装置に割り当てられたメモリマツプを説明
する模式図である。 図中、１０１は本体、１０２は入力コネクタ、１０３は
出力コネクタ、１０４，１０５はチップセレクト信号ラ
イン、１０７はリード信号、１０８はライト信号、１０
９はＲＡＭである。 第 図 第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 情報処理装置の外部インタフェースに接続可能な外部メ
   モリ装置において、各本体に他の本体をシリアルに増設
   するための接続機構を設け、さらに前記情報処理装置か
   ら各本体に対して要求されるチップセレクト信号を各本
   体内部をバイパスして転送するインタフェースラインを
   個別に設けたことを特徴とする外部メモリ装置。