JPS6017133B2 - アドレス拡張方式 - Google Patents
アドレス拡張方式Info
- Publication number
- JPS6017133B2 JPS6017133B2 JP10197580A JP10197580A JPS6017133B2 JP S6017133 B2 JPS6017133 B2 JP S6017133B2 JP 10197580 A JP10197580 A JP 10197580A JP 10197580 A JP10197580 A JP 10197580A JP S6017133 B2 JPS6017133 B2 JP S6017133B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- address
- block
- bus
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプロセッサにより大容量のメモリの
アクセスを可能とするアドレス拡張方式に関するもので
ある。
アクセスを可能とするアドレス拡張方式に関するもので
ある。
半導体技術の進歩により大容量のメモリを比較的低価格
で構成することができるようになった。
で構成することができるようになった。
一方マイクロプロセッサはビット数に制限がある為、ア
ドレス空間には限定があり、大容量のメモリを自由にア
クセスすることができなかった。そこで制御ビット等を
用いてメモリブロックの切換えを行ない、少ないアドレ
スビット数で大容量のメモリのアクセスを可能とするこ
とが提案されている。その場合はブロック単位の切換え
であるから、システムの柔軟性に欠ける欠点があった。
本発明は、簡単な構成を付加するだけで、論理的には無
限のアドレス空間をアクセスし得るようにすることを目
的とするものである。以下実施例にいて詳細に説明する
。第１図はメモリ空間の説明図であり、共通ブロックＣ
０，ＣＩと複数のセグメントブロックＳＯ〜Ｓｎとに分
け、共通ブロックとセグメントブロックとの境界は、セ
グメント境界レジスタＳＲ０，ＳＲＩの内容により決定
するものである。
ドレス空間には限定があり、大容量のメモリを自由にア
クセスすることができなかった。そこで制御ビット等を
用いてメモリブロックの切換えを行ない、少ないアドレ
スビット数で大容量のメモリのアクセスを可能とするこ
とが提案されている。その場合はブロック単位の切換え
であるから、システムの柔軟性に欠ける欠点があった。
本発明は、簡単な構成を付加するだけで、論理的には無
限のアドレス空間をアクセスし得るようにすることを目
的とするものである。以下実施例にいて詳細に説明する
。第１図はメモリ空間の説明図であり、共通ブロックＣ
０，ＣＩと複数のセグメントブロックＳＯ〜Ｓｎとに分
け、共通ブロックとセグメントブロックとの境界は、セ
グメント境界レジスタＳＲ０，ＳＲＩの内容により決定
するものである。
この場合は、セグメント境界レジスタＳＲ０，ＳＲＩに
設定された値の間のアドレスがセグメントブロックのア
クセスアドレスとなる。マイクロプロセッサのビット数
に対応するアドレス範囲をＡＤとすると、アドレス拡張
を行なわなければ、共通ブロックＣ０，ＣＩとセグメン
トブロックＳＯとのアクセスが行なわれるだけである。
そこでアドレス拡張を行なって他のセグメントブロック
ＳＩ〜Ｓｎのアクセスも可能とするものであり「その場
合の各セグメントブロックＳＯ〜Ｓｎの先頭アドレスａ
ｄｏ〜ａｄｎは第２図に示すように、セグメントベース
レジスタＳＢＲによって指定し、このセグメントベース
レジスタＳＢＲの内容をプログラムによって書換えるこ
とにより、任意のセグメントブロックのアクセスを可能
とするものである。なおセグメントベースレジスタＳＢ
Ｒを複数個設けることにより、マイクロプロセッサと並
行してＤＭＡ（ダイレクトメモリアクセス）転送を実行
するアダブタに対して、マイクロプロセッサに対するセ
グメントブロックとは異なるセグメントブロックのアク
セスを可能とすることができる。第３図は本発明の実施
例のブロック線図であり、プログラムは、メモリ（図示
せず）をセグメント番号とこのセグメント番号に対応し
たセグメント先頭アドレスのテーブルであるセグメント
ベーステーブルＳＢＴとにより管理するものであり、セ
グメントベーステーブルＳＢＴからセグメントベースレ
ジスタＳＢＲにセグメント先頭アドレスが書込まれる。
プログラムによってアドレスバスＡＢに与えられたアド
レスは、セグメント範囲チェック回路ＣＨＣとアドレス
変換回路ＡＤＣとに加えられ、又指定されたセグメント
番号がレジスタＳＲにセットされる。セグメント範囲チ
ェック回路ＣＨＣは、アドレスがセグメントブロックの
範囲内であるか否かチェックし、共通ブロックの範囲を
示す場合はアドレス変換回路ＡＤＣをスルー状態として
アドレスレジスタＡＤＲにそのアドレスをセットし、セ
グメントブロックの範囲を示す場合はアドレス変換回路
ＡＤＣを動作ごせて、セグメントベースレジスタＳＢＲ
からしジスタＳＲの内容に従って読出されたセグメント
先頭アドレスとアドレスバスＡＢのアドレスとによりア
ドレス変換を行なわせる。
設定された値の間のアドレスがセグメントブロックのア
クセスアドレスとなる。マイクロプロセッサのビット数
に対応するアドレス範囲をＡＤとすると、アドレス拡張
を行なわなければ、共通ブロックＣ０，ＣＩとセグメン
トブロックＳＯとのアクセスが行なわれるだけである。
そこでアドレス拡張を行なって他のセグメントブロック
ＳＩ〜Ｓｎのアクセスも可能とするものであり「その場
合の各セグメントブロックＳＯ〜Ｓｎの先頭アドレスａ
ｄｏ〜ａｄｎは第２図に示すように、セグメントベース
レジスタＳＢＲによって指定し、このセグメントベース
レジスタＳＢＲの内容をプログラムによって書換えるこ
とにより、任意のセグメントブロックのアクセスを可能
とするものである。なおセグメントベースレジスタＳＢ
Ｒを複数個設けることにより、マイクロプロセッサと並
行してＤＭＡ（ダイレクトメモリアクセス）転送を実行
するアダブタに対して、マイクロプロセッサに対するセ
グメントブロックとは異なるセグメントブロックのアク
セスを可能とすることができる。第３図は本発明の実施
例のブロック線図であり、プログラムは、メモリ（図示
せず）をセグメント番号とこのセグメント番号に対応し
たセグメント先頭アドレスのテーブルであるセグメント
ベーステーブルＳＢＴとにより管理するものであり、セ
グメントベーステーブルＳＢＴからセグメントベースレ
ジスタＳＢＲにセグメント先頭アドレスが書込まれる。
プログラムによってアドレスバスＡＢに与えられたアド
レスは、セグメント範囲チェック回路ＣＨＣとアドレス
変換回路ＡＤＣとに加えられ、又指定されたセグメント
番号がレジスタＳＲにセットされる。セグメント範囲チ
ェック回路ＣＨＣは、アドレスがセグメントブロックの
範囲内であるか否かチェックし、共通ブロックの範囲を
示す場合はアドレス変換回路ＡＤＣをスルー状態として
アドレスレジスタＡＤＲにそのアドレスをセットし、セ
グメントブロックの範囲を示す場合はアドレス変換回路
ＡＤＣを動作ごせて、セグメントベースレジスタＳＢＲ
からしジスタＳＲの内容に従って読出されたセグメント
先頭アドレスとアドレスバスＡＢのアドレスとによりア
ドレス変換を行なわせる。
例えばアドレスバスＡＢのアドレスが１６ビットで、セ
グメントベースレジスタＳＢＲから読出したセグメント
先頭アドレスが８ビットの場合、ＩＭビットのメモリを
アクセスするシステムであるならば、アドレス変換回路
虹℃により２０ビットのアドレスに変換される。この場
合、アドレスバスＡＢアドレスの先頭に単に先頭アドレ
スを付加するものではなく、例えば、アドレスバスＡＢ
の１６ビットのアドレスのうちの１４ビットと、セグメ
ントベースレジスタＳＢＲから講出した８ビットのセグ
メント先頭アドレスのうちの６ビットとを結合して、２
０ビットのアドレスに変換するものであり、従って、第
１図及び第２図に示すような大きさの異なるセグメント
ブロックの物理アドレスを得ることもできる。前述の如
く、マイクロプロセッサ又はＤＭＡアダプタからのアド
レスがアドレスバスＡＢに与えられたとき、レジスタＳ
Ｒの内容で指定されたセグメントベースレジスタＳＢＲ
のセグメント先頭アドレスによりアドレス変換が行なわ
れて、メモリのアクセスが行なわれるものであり、セグ
メントベースレジスタＳＢＲの書換えをプログラムによ
って行なうことができるので、任意のセグメントブロッ
クのアクセスが可能となる。
グメントベースレジスタＳＢＲから読出したセグメント
先頭アドレスが８ビットの場合、ＩＭビットのメモリを
アクセスするシステムであるならば、アドレス変換回路
虹℃により２０ビットのアドレスに変換される。この場
合、アドレスバスＡＢアドレスの先頭に単に先頭アドレ
スを付加するものではなく、例えば、アドレスバスＡＢ
の１６ビットのアドレスのうちの１４ビットと、セグメ
ントベースレジスタＳＢＲから講出した８ビットのセグ
メント先頭アドレスのうちの６ビットとを結合して、２
０ビットのアドレスに変換するものであり、従って、第
１図及び第２図に示すような大きさの異なるセグメント
ブロックの物理アドレスを得ることもできる。前述の如
く、マイクロプロセッサ又はＤＭＡアダプタからのアド
レスがアドレスバスＡＢに与えられたとき、レジスタＳ
Ｒの内容で指定されたセグメントベースレジスタＳＢＲ
のセグメント先頭アドレスによりアドレス変換が行なわ
れて、メモリのアクセスが行なわれるものであり、セグ
メントベースレジスタＳＢＲの書換えをプログラムによ
って行なうことができるので、任意のセグメントブロッ
クのアクセスが可能となる。
以上説明したように、本発明は、プログラムによってセ
グメント先頭アドレスを書換え可能としたセグメントベ
ースレジスタＳＢＲとアドレス変換回路ＡＤＣとを設け
て、マイクロプロセッサ又はＤＭＡアダプタ等からのア
ドレスがセグメントブロックの範囲で且つセグメント番
号が指定されることにより、セグメント番号に対応する
セグメント先頭アドレスがセグメントベースレジスタＳ
ＢＲから読出され、このセグメント先頭アドレスとアド
レスバスＡＢのアドレスとがアドレス変換回路虹にに加
えられて、セグメント番号に対応するセグメントブロッ
クの物理アドレスに変換され、メモリのセグメントブロ
ックのアクセスが行なわれるものであり、マイクロプロ
セッサのビット数に制限がある場合でも、大容量のメモ
リのアクセスが可能となり、且つ任意の大きさのセグメ
ントフ。
グメント先頭アドレスを書換え可能としたセグメントベ
ースレジスタＳＢＲとアドレス変換回路ＡＤＣとを設け
て、マイクロプロセッサ又はＤＭＡアダプタ等からのア
ドレスがセグメントブロックの範囲で且つセグメント番
号が指定されることにより、セグメント番号に対応する
セグメント先頭アドレスがセグメントベースレジスタＳ
ＢＲから読出され、このセグメント先頭アドレスとアド
レスバスＡＢのアドレスとがアドレス変換回路虹にに加
えられて、セグメント番号に対応するセグメントブロッ
クの物理アドレスに変換され、メモリのセグメントブロ
ックのアクセスが行なわれるものであり、マイクロプロ
セッサのビット数に制限がある場合でも、大容量のメモ
リのアクセスが可能となり、且つ任意の大きさのセグメ
ントフ。
ックに分割した場合でも、各セグメントブロックをセグ
メント番号の指定によりアクセスすることができる。
メント番号の指定によりアクセスすることができる。
第１図はメモリ空間の説明図、第２図はセグメントブロ
ックの先頭アドレスの説明図、第３図は本発明の実施例
のブロック線図である。 Ｃ０，ＣＩは共通ブロック、ＳＯ〜Ｓｎはセグメントブ
ロック、ＳＢＴはセグメントベーステーフル、ＳＢＲは
セグメントベースレジスタ、ＡＤＣはアドレス変換回路
、ＣＨＣはセグメント範囲チェック回路、ＡＢはアドレ
スバス、ＳＲはしジス夕、ＡＤＲはアドレスレジスタで
ある。 第１図 第２図 第３図
ックの先頭アドレスの説明図、第３図は本発明の実施例
のブロック線図である。 Ｃ０，ＣＩは共通ブロック、ＳＯ〜Ｓｎはセグメントブ
ロック、ＳＢＴはセグメントベーステーフル、ＳＢＲは
セグメントベースレジスタ、ＡＤＣはアドレス変換回路
、ＣＨＣはセグメント範囲チェック回路、ＡＢはアドレ
スバス、ＳＲはしジス夕、ＡＤＲはアドレスレジスタで
ある。 第１図 第２図 第３図
Claims (1)
- １ 共通ブロツクと複数のセグメントブロツクとを有す
るメモリをアクセスする為のアドレス拡張方式に於いて
、所定範囲内で且つ任意の大きさのセグメントブロツク
の先頭アドレスをプログラムによつて書換え可能とした
セグメントベースレジスタと、アドレスバス上のアドレ
スが予め定められた範囲内の前記セグメントブロツクに
対するものであるか前記共通ブロツクに対するものであ
るかをチエツクするセグメント範囲チエツク回路と、該
セグメント範囲チエツク回路のチエツク結果により前記
アドレスバス上のアドレスを変換するか否かを制御する
アドレス変換回路とを設け、前記アドレスバス上のアド
レスが、前記セグメント範囲チエツク回路により前記予
め定められた範囲内の前記セグメントブロツクに対する
ものであると識別され且つセグメント番号が指定された
ことにより、該セグメント番号に対応する前記セグメン
トベースレジスタにセツトされたセグメント先頭アドレ
スの一部と、前記アドレスバス上のアドレスの一部とを
前記アドレス変換回路により結合して前記セグメント番
号に対応するセグメントブロツクの物理アドレスに変換
することを特徴とするアドレス拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197580A JPS6017133B2 (ja) | 1980-07-25 | 1980-07-25 | アドレス拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197580A JPS6017133B2 (ja) | 1980-07-25 | 1980-07-25 | アドレス拡張方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5727349A JPS5727349A (en) | 1982-02-13 |
| JPS6017133B2 true JPS6017133B2 (ja) | 1985-05-01 |
Family
ID=14314858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10197580A Expired JPS6017133B2 (ja) | 1980-07-25 | 1980-07-25 | アドレス拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017133B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4796177A (en) * | 1985-04-30 | 1989-01-03 | Fujitsu Limited | Address extension system |
-
1980
- 1980-07-25 JP JP10197580A patent/JPS6017133B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5727349A (en) | 1982-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS629456A (ja) | デ−タ転送装置 | |
| US5329631A (en) | Microprocessor system for effectively using a part of an address space | |
| JPS59188764A (ja) | メモリ装置 | |
| JPS6017133B2 (ja) | アドレス拡張方式 | |
| JPS6232516B2 (ja) | ||
| JPS645341B2 (ja) | ||
| JPS6143367A (ja) | レジスタ制御方式 | |
| JP2640104B2 (ja) | データ転送装置 | |
| JPS61235969A (ja) | メモリ装置 | |
| JPH05108477A (ja) | メモリアクセス方式 | |
| JPS6258356A (ja) | Ｄｍａ制御装置 | |
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JPS58179977A (ja) | メモリ制御装置 | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPH0235551A (ja) | チャネル装置におけるアドレス変換方式 | |
| JPS6232832B2 (ja) | ||
| JPS62276663A (ja) | プログラム転送方法 | |
| JPH0225542B2 (ja) | ||
| JPH0436411B2 (ja) | ||
| JPH03158953A (ja) | フアイル制御装置 | |
| JPS6112582B2 (ja) | ||
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPS6036615B2 (ja) | メモリ制御方式 | |
| JPS60250450A (ja) | メモリエリア切換回路 | |
| JPH024024B2 (ja) |