JPH0436411B2 - - Google Patents
Info
- Publication number
- JPH0436411B2 JPH0436411B2 JP59218399A JP21839984A JPH0436411B2 JP H0436411 B2 JPH0436411 B2 JP H0436411B2 JP 59218399 A JP59218399 A JP 59218399A JP 21839984 A JP21839984 A JP 21839984A JP H0436411 B2 JPH0436411 B2 JP H0436411B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- data
- bytes
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 76
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
〔発明の利用分野〕
本発明は、ホストと入出力機器とのデータ転送
システム、特にホストのOSで管理するセクタ長
と入出力機器の物理セクタ長とが異なる場合のデ
ータ転送システムに関する。 〔発明の背景〕 １セクタ当たりのバイト数については、従来次
のような問題があり、１セクタ当たりのバイト数
を一義的に決定することができなかつた。
システム、特にホストのOSで管理するセクタ長
と入出力機器の物理セクタ長とが異なる場合のデ
ータ転送システムに関する。 〔発明の背景〕 １セクタ当たりのバイト数については、従来次
のような問題があり、１セクタ当たりのバイト数
を一義的に決定することができなかつた。
本発明の目的は、ホストのOSで管理するセク
タ長と、入出力機器の物理セクタ長とが異なる場
合に、データ転送時間の損失を平均的に少なくす
ることにある。 〔発明の概要〕 上記目的を達するため、本発明は、ホストの
OSが必要とするデータブロツクについては、バ
ツフアメモリを介さず直接システムメモリ間で
DMA転送し、それ以外のデータブロツクについ
てはバツフアメモリ間でDMA転送することによ
り、データ転送時間の短縮を図つたものである。 〔発明の実施例〕 以下、本発明の一実施例を図面を用いて説明す
る。 第１図は、本発明におけるデータ転送システム
のハードウエア構成を示したものである。中央処
理部（CPU）１は、OS（オペレーテイングシス
テム）の管理下で、メモリ管理を行なう。ダイレ
クトメモリアクセスコトロール回路（DMAC）
２は、ドライブ３およびそのインターフエイス回
路（Ｉ／Ｆ）４からなる入出力機器５と、バツフ
アメモリ６またはシステムメモリ７とのデータ転
送の制御を行なう。 第２図以降は、入出力機器の物理セクタ長が
1024バイト、OSで管理するセクタ長が256バイト
の場合のDMA転送の状態を示した図である。バ
ツフアメモリ６１は、入出力機器の１セクタ分の
記憶容量があり、通常はこのバツフアメモリ６１
に入出力機器の１セクタ分のデータブロツクを
DMA転送し、OSがバツフアメモリ６１の512番
地以降の256バイトを必要とする場合、一度取り
込んだバツフアメモリ６１上の512番地から256バ
イトをシステムメモリの所定の位置７１にデータ
転送する。 本発明は、バツフアメモリ６１の512番地まで
はバツフアメモリ６１にDMA転送し、OSが必要
とするその次の256バイトについてはバツフアメ
モリ６１ではなく、直接システムメモリの所定の
位置７１にDMA転送する。残りの256バイトに
ついては、バツフアメモリ６１の所定の位置に
DMA転送する。 この方法は、入出力機器の１セクタ分すべてを
バツフアメモリ６１にDMA転送してからシステ
ムメモリの所定の位置７２にデータ転送する方法
に比べて、256バイト分のデータ転送時間の短縮
が図れる。 第３図は、連続セクタの場合のDMA転送の状
態を示した図である。OSで管理する論理セクタ
番号が３〜８で、それに対応する入出力機器の物
理セクタ番号が１〜３の場合について説明する。
(a)OSで管理する論理セクタ番号３のデータブロ
ツクは、入出力機器の物理セクタ番号１の768バ
イト以降256バイトに相当し、バツフアメモリ６
２に768バイト分DMA転送した後、システムメ
モリの所定の位置７２に256バイト分DMA転送
する。(b)OSで管理する論理セクタ番号４〜７は、
入出力機器の物理セクタ番号２の１セクタ分に相
当し、バツフアメモリ６２を介さず直接システム
メモリの所定の位置７３に1024バイト分DMA転
送する。(c)OSで管理する論理セクタ番号８は、
入出力機器の物理セクタ番号３の最初の256バイ
トに相当し、システムメモリの所定の位置７４に
256バイト分DMA転送した後、バツフアメモリ
６２に残りの768バイト分DMA転送する。 この場合、入出力機器を物理的にアクセスする
のは３回のみであり、入出力機器の物理セクタ長
をOSで管理するセクタ長（256バイト）に一致さ
せた場合（６回）に比べて、最大でセクタ長の差
すなわち1/4（256／1024）にアクセス回数を少な
くすることができる。 (c)の場合、バツフアメモリ６２の最初の256バ
イトデータは、(a)の状態における最初の256バイ
トデータであり、データ転送時間に余裕があると
きは、１度バツフアメモリにDMA転送した後に
システムメモリの所定の位置７４にデータに転送
する方が望ましい。 第４図は、OSで管理する論理セクタ番号１の
データブロツクを読み出した後、論理セクタ番号
２のデータブロツクを読み出す場合の状態を示し
ている。(a)OSで管理する論理セクタ番号１のデ
ータブロツクは、入出力機器の物理セクタ番号１
の256バイト以降256バイト分に相当し、バツフア
メモリ６３に256バイト分DMA転送した後、シ
ステムメモリの所定の位置７５に256バイト分
DMA転送する。しかる後に残りの512バイトを
バツフアメモリ６３の所定の位置にDMA転送す
る。(b)次に、OSで管理する論理セクタ番号２の
データブロツクについては、すでに(a)において、
バツフアメモリ６３上で存在させているので、バ
ツフアメモリ６３の所定の位置から読み出し、シ
ステムメモリの所定の位置７６にデータ転送する
だけでよい。 この場合、入出力機器をアクセスする回数は１
回のみであり、第３図で説明したように、最大1/
４にアクセス回数を減少させることができる。こ
の場合についても、データ転送時間に余裕がある
ときは、１度バツフアメモリ６３にDMA転送し
た後に、システムメモリの所定の位置７５にデー
タ転送する方が望ましい。 第５図は、システムメモリの所定の位置７７に
あるデータブロツク（256バイト）を入出力機器
に書き込む場合の状態を示した図である。システ
ムメモリの所定の位置７７のデータブロツク
（256バイト）を、OSが管理する論理セクタ番号
１すなわち入出力機器の物理セクタ番号１におけ
る256バイト以降256バイトに書き込む場合につい
て説明する。(a)入出力機器の物理セクタ番号１の
セクタをバツフアメモリ６４にDMA転送する。
(b)次に、システムメモリの所定の位置７７にある
データアブロツク（256バイト）をバツフアメモ
リ６４の256番地以降に256バイトデータ転送す
る。しかる後に、バツフアメモリ６４のデータ
1024バイトを入出力機器にDMA転送する。 本発明は、システムメモリの所定の位置７７に
あるデータブロツク（256バイト）を、バツフア
メモリ６４を介さずに、直接入出力機器にDMA
転送することにより、256バイト分のデータ転送
時間の短縮を図る。 この方法は、連続セクタの場合に特に効果があ
り、入出力機器のアクセス回数を減少させること
ができる。勿論、入出力機器の物理セクタ長を越
えるシステムメモリのデータブロツクについて
は、(a)のような入出力機器からバツフアメモリへ
のDMA転送はなくなり、システムメモリ上の
1024バイトを直接入出力機器にDMA転送するこ
とができる。 第６図は、DMA転送におけるアドレスの切換
が、具体的にどのような行われれいるかを示すフ
ローチヤート図である。ここでは、第３図で説明
した場合を例に取り、読み出し機能のフローチヤ
ートを説明する。 OSの管理する論理セクタ番号が、入出力機
器のどの物理セクタ番号に対応するかを調べ
る。第３図の場合、物理セクタ番号は、１〜３
となる。 論理セクタ番号からシステムメモリにDMA
転送する領域と、バツフアメモリにDMA転送
する領域とを分離する。第３図の場合、バツフ
アメモリにDMA転送するのは、物理セクタ番
号１の最初から768バイトと物理セクタ番号２
の最後の768バイトであり、システムメモリに
DMA転送するのは、物理セクタ番号１の最後
の256バイト、物理セクタ番号２の1024バイト、
物理セクタ番号３の最初の256バイトである。 DMA転送を実行する。第３図の場合は、具
体的には以下の手順で行なう。 3.1 入出力機器の物理セクタ番号１をアクセス
し、入出力機器からデータ読み出し可能状態
とする。 3.2 DMACに、バツフアメモリのスタートアド
レス（０番地）と、データの転送数（768バ
イト）をセツトする。 3.3 DMACを動作させ、DMA転送する。 3.4 DMACに、システムメモリのスタートアド
レス（０番地）と、データの転送数（256バ
イト）をセツトする。 3.5 DMACを動作させ、DMA転送する。 3.6 入出力機器の物理セクタ番号２をアクセス
し、入出力機器からデータ読み出し可能状態
とする。 3.7 DMACに、システムメモリの次のスタート
アドレス（256番地）と、データ転送数
（1024バイト）をセツトする。 3.8 DMACを動作させ、DMA転送する。 3.9 入出力機器の物理セクタ番号３をアクセス
し、入出力機器からデータ読み出し可能状態
とする。 3.10 DMACに、システムメモリの次のスター
トアドレス（1280番地）と、データ転送数
（256バイト）をセツトする。 3.11 DMACを動作させ、DMA転送する。 3.12 DMACに、バツフアメモリのスタートア
ドレスとして256番地を、データ転送数とし
て768バイトをセツトする。 3.13 DMACを動作させ、DMA転送する。 以上、3.1〜3.13の手順を経て、DMA転送が実
行される。 書き込む場合についても、１度入出力機器から
１セクタを読み出しバツフアメモリにDMA転送
する点と、DMA転送する方向が逆になる点を除
けば、基本的には第６図と同様なフローチヤート
となる。 ここで説明したフローチヤートに対応するソフ
トウエアは、BIOS（ベーシツク入出力システム）
ルーチンの内部において実行され、OSの管理下
にはなく、入出力ドライブルーチンとして独立に
機能するもをである。OSは、このBIOSをサブル
ーチンとして利用しているのにすぎない。 〔発明の効果〕 以上説明したように、本発明によれば、OSの
管理する論理セクタ長と、入出力機器の物理的セ
クタ長が異なる場合、OSが必要とするデータブ
ロツクについては、バツフアメモリを介さず直接
システムメモリにDMA転送し、それ以外のデー
タブロツクについてはバツフアメモリにDMA転
送するので、データ転送時間のロスを少なくする
ことができる。 OSで管理する論理セクタ長とは独立に入出力
機器の物理セクタ長を決定することができるの
で、入出力機器の実効的記憶容量を最大にするセ
クタ長を選ぶことができる。 入出力機器に対するアクセス回数が減少するの
で、等価的平均アクセス時間を減少させることが
できる。 などの効果がある。 また、これらの効果は、書き込みの場合につい
ても、DMA転送の方向が逆になるだけで、同様
な効果となり得る。
タ長と、入出力機器の物理セクタ長とが異なる場
合に、データ転送時間の損失を平均的に少なくす
ることにある。 〔発明の概要〕 上記目的を達するため、本発明は、ホストの
OSが必要とするデータブロツクについては、バ
ツフアメモリを介さず直接システムメモリ間で
DMA転送し、それ以外のデータブロツクについ
てはバツフアメモリ間でDMA転送することによ
り、データ転送時間の短縮を図つたものである。 〔発明の実施例〕 以下、本発明の一実施例を図面を用いて説明す
る。 第１図は、本発明におけるデータ転送システム
のハードウエア構成を示したものである。中央処
理部（CPU）１は、OS（オペレーテイングシス
テム）の管理下で、メモリ管理を行なう。ダイレ
クトメモリアクセスコトロール回路（DMAC）
２は、ドライブ３およびそのインターフエイス回
路（Ｉ／Ｆ）４からなる入出力機器５と、バツフ
アメモリ６またはシステムメモリ７とのデータ転
送の制御を行なう。 第２図以降は、入出力機器の物理セクタ長が
1024バイト、OSで管理するセクタ長が256バイト
の場合のDMA転送の状態を示した図である。バ
ツフアメモリ６１は、入出力機器の１セクタ分の
記憶容量があり、通常はこのバツフアメモリ６１
に入出力機器の１セクタ分のデータブロツクを
DMA転送し、OSがバツフアメモリ６１の512番
地以降の256バイトを必要とする場合、一度取り
込んだバツフアメモリ６１上の512番地から256バ
イトをシステムメモリの所定の位置７１にデータ
転送する。 本発明は、バツフアメモリ６１の512番地まで
はバツフアメモリ６１にDMA転送し、OSが必要
とするその次の256バイトについてはバツフアメ
モリ６１ではなく、直接システムメモリの所定の
位置７１にDMA転送する。残りの256バイトに
ついては、バツフアメモリ６１の所定の位置に
DMA転送する。 この方法は、入出力機器の１セクタ分すべてを
バツフアメモリ６１にDMA転送してからシステ
ムメモリの所定の位置７２にデータ転送する方法
に比べて、256バイト分のデータ転送時間の短縮
が図れる。 第３図は、連続セクタの場合のDMA転送の状
態を示した図である。OSで管理する論理セクタ
番号が３〜８で、それに対応する入出力機器の物
理セクタ番号が１〜３の場合について説明する。
(a)OSで管理する論理セクタ番号３のデータブロ
ツクは、入出力機器の物理セクタ番号１の768バ
イト以降256バイトに相当し、バツフアメモリ６
２に768バイト分DMA転送した後、システムメ
モリの所定の位置７２に256バイト分DMA転送
する。(b)OSで管理する論理セクタ番号４〜７は、
入出力機器の物理セクタ番号２の１セクタ分に相
当し、バツフアメモリ６２を介さず直接システム
メモリの所定の位置７３に1024バイト分DMA転
送する。(c)OSで管理する論理セクタ番号８は、
入出力機器の物理セクタ番号３の最初の256バイ
トに相当し、システムメモリの所定の位置７４に
256バイト分DMA転送した後、バツフアメモリ
６２に残りの768バイト分DMA転送する。 この場合、入出力機器を物理的にアクセスする
のは３回のみであり、入出力機器の物理セクタ長
をOSで管理するセクタ長（256バイト）に一致さ
せた場合（６回）に比べて、最大でセクタ長の差
すなわち1/4（256／1024）にアクセス回数を少な
くすることができる。 (c)の場合、バツフアメモリ６２の最初の256バ
イトデータは、(a)の状態における最初の256バイ
トデータであり、データ転送時間に余裕があると
きは、１度バツフアメモリにDMA転送した後に
システムメモリの所定の位置７４にデータに転送
する方が望ましい。 第４図は、OSで管理する論理セクタ番号１の
データブロツクを読み出した後、論理セクタ番号
２のデータブロツクを読み出す場合の状態を示し
ている。(a)OSで管理する論理セクタ番号１のデ
ータブロツクは、入出力機器の物理セクタ番号１
の256バイト以降256バイト分に相当し、バツフア
メモリ６３に256バイト分DMA転送した後、シ
ステムメモリの所定の位置７５に256バイト分
DMA転送する。しかる後に残りの512バイトを
バツフアメモリ６３の所定の位置にDMA転送す
る。(b)次に、OSで管理する論理セクタ番号２の
データブロツクについては、すでに(a)において、
バツフアメモリ６３上で存在させているので、バ
ツフアメモリ６３の所定の位置から読み出し、シ
ステムメモリの所定の位置７６にデータ転送する
だけでよい。 この場合、入出力機器をアクセスする回数は１
回のみであり、第３図で説明したように、最大1/
４にアクセス回数を減少させることができる。こ
の場合についても、データ転送時間に余裕がある
ときは、１度バツフアメモリ６３にDMA転送し
た後に、システムメモリの所定の位置７５にデー
タ転送する方が望ましい。 第５図は、システムメモリの所定の位置７７に
あるデータブロツク（256バイト）を入出力機器
に書き込む場合の状態を示した図である。システ
ムメモリの所定の位置７７のデータブロツク
（256バイト）を、OSが管理する論理セクタ番号
１すなわち入出力機器の物理セクタ番号１におけ
る256バイト以降256バイトに書き込む場合につい
て説明する。(a)入出力機器の物理セクタ番号１の
セクタをバツフアメモリ６４にDMA転送する。
(b)次に、システムメモリの所定の位置７７にある
データアブロツク（256バイト）をバツフアメモ
リ６４の256番地以降に256バイトデータ転送す
る。しかる後に、バツフアメモリ６４のデータ
1024バイトを入出力機器にDMA転送する。 本発明は、システムメモリの所定の位置７７に
あるデータブロツク（256バイト）を、バツフア
メモリ６４を介さずに、直接入出力機器にDMA
転送することにより、256バイト分のデータ転送
時間の短縮を図る。 この方法は、連続セクタの場合に特に効果があ
り、入出力機器のアクセス回数を減少させること
ができる。勿論、入出力機器の物理セクタ長を越
えるシステムメモリのデータブロツクについて
は、(a)のような入出力機器からバツフアメモリへ
のDMA転送はなくなり、システムメモリ上の
1024バイトを直接入出力機器にDMA転送するこ
とができる。 第６図は、DMA転送におけるアドレスの切換
が、具体的にどのような行われれいるかを示すフ
ローチヤート図である。ここでは、第３図で説明
した場合を例に取り、読み出し機能のフローチヤ
ートを説明する。 OSの管理する論理セクタ番号が、入出力機
器のどの物理セクタ番号に対応するかを調べ
る。第３図の場合、物理セクタ番号は、１〜３
となる。 論理セクタ番号からシステムメモリにDMA
転送する領域と、バツフアメモリにDMA転送
する領域とを分離する。第３図の場合、バツフ
アメモリにDMA転送するのは、物理セクタ番
号１の最初から768バイトと物理セクタ番号２
の最後の768バイトであり、システムメモリに
DMA転送するのは、物理セクタ番号１の最後
の256バイト、物理セクタ番号２の1024バイト、
物理セクタ番号３の最初の256バイトである。 DMA転送を実行する。第３図の場合は、具
体的には以下の手順で行なう。 3.1 入出力機器の物理セクタ番号１をアクセス
し、入出力機器からデータ読み出し可能状態
とする。 3.2 DMACに、バツフアメモリのスタートアド
レス（０番地）と、データの転送数（768バ
イト）をセツトする。 3.3 DMACを動作させ、DMA転送する。 3.4 DMACに、システムメモリのスタートアド
レス（０番地）と、データの転送数（256バ
イト）をセツトする。 3.5 DMACを動作させ、DMA転送する。 3.6 入出力機器の物理セクタ番号２をアクセス
し、入出力機器からデータ読み出し可能状態
とする。 3.7 DMACに、システムメモリの次のスタート
アドレス（256番地）と、データ転送数
（1024バイト）をセツトする。 3.8 DMACを動作させ、DMA転送する。 3.9 入出力機器の物理セクタ番号３をアクセス
し、入出力機器からデータ読み出し可能状態
とする。 3.10 DMACに、システムメモリの次のスター
トアドレス（1280番地）と、データ転送数
（256バイト）をセツトする。 3.11 DMACを動作させ、DMA転送する。 3.12 DMACに、バツフアメモリのスタートア
ドレスとして256番地を、データ転送数とし
て768バイトをセツトする。 3.13 DMACを動作させ、DMA転送する。 以上、3.1〜3.13の手順を経て、DMA転送が実
行される。 書き込む場合についても、１度入出力機器から
１セクタを読み出しバツフアメモリにDMA転送
する点と、DMA転送する方向が逆になる点を除
けば、基本的には第６図と同様なフローチヤート
となる。 ここで説明したフローチヤートに対応するソフ
トウエアは、BIOS（ベーシツク入出力システム）
ルーチンの内部において実行され、OSの管理下
にはなく、入出力ドライブルーチンとして独立に
機能するもをである。OSは、このBIOSをサブル
ーチンとして利用しているのにすぎない。 〔発明の効果〕 以上説明したように、本発明によれば、OSの
管理する論理セクタ長と、入出力機器の物理的セ
クタ長が異なる場合、OSが必要とするデータブ
ロツクについては、バツフアメモリを介さず直接
システムメモリにDMA転送し、それ以外のデー
タブロツクについてはバツフアメモリにDMA転
送するので、データ転送時間のロスを少なくする
ことができる。 OSで管理する論理セクタ長とは独立に入出力
機器の物理セクタ長を決定することができるの
で、入出力機器の実効的記憶容量を最大にするセ
クタ長を選ぶことができる。 入出力機器に対するアクセス回数が減少するの
で、等価的平均アクセス時間を減少させることが
できる。 などの効果がある。 また、これらの効果は、書き込みの場合につい
ても、DMA転送の方向が逆になるだけで、同様
な効果となり得る。
第１図は本発明の一実施例を構成するハードウ
エアブロツク図、第２図〜第４図は、読み出し時
におけるバツフアメモリとシステムメモリの状態
を説明するための説明図、第５図は、書き込み時
におけるバツフアメモリとシステムメモリの状態
を説明するための説明図、第６図は、読み出し時
のソフトウエア上の手順を説明するためのフロー
チヤートである。 １……中央処理装置、２……DMAC、５……
入出力機器、６……バツフアメモリ、７……シス
テムメモリ、６１〜６４……バツフアメモリ、７
１〜７７……システムメモリ。
エアブロツク図、第２図〜第４図は、読み出し時
におけるバツフアメモリとシステムメモリの状態
を説明するための説明図、第５図は、書き込み時
におけるバツフアメモリとシステムメモリの状態
を説明するための説明図、第６図は、読み出し時
のソフトウエア上の手順を説明するためのフロー
チヤートである。 １……中央処理装置、２……DMAC、５……
入出力機器、６……バツフアメモリ、７……シス
テムメモリ、６１〜６４……バツフアメモリ、７
１〜７７……システムメモリ。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置と、システムメモリと、入出力
機器とから構成され、前記システムメモリと前記
入出力機器との間で、前記入出力機器における物
理セクタ長の方が、前記中央処理装置におけるオ
ペレーテイングシステムで管理する論理セクタ長
よりも大きいデータ転送を行うデータ転送システ
ムであつて、前記入出力機器から、前記オペレー
テイングシステムがデータブロツクを読みだす場
合には、必要とするデータブロツクのみ前記バツ
フアメモリを介さず直接前記システムメモリ上に
データ転送し、それ以外のデータブロツクがあれ
ばそれを前記バツフアメモリ上にデータ転送し、 逆に前記オペレーテイングシステムがデータブ
ロツクを書き込む場合には、前記システムメモリ
上の必要とするデータブロツクのみ前記バツフア
メモリを介さず直接前記入出力機器にデータ転送
し、それ以外のデータブロツクがあればそれを前
記バツフアメモリから前記入出力機器にデータ転
送することを特徴とするデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839984A JPS6198468A (ja) | 1984-10-19 | 1984-10-19 | デ−タ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839984A JPS6198468A (ja) | 1984-10-19 | 1984-10-19 | デ−タ転送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6198468A JPS6198468A (ja) | 1986-05-16 |
| JPH0436411B2 true JPH0436411B2 (ja) | 1992-06-16 |
Family
ID=16719296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21839984A Granted JPS6198468A (ja) | 1984-10-19 | 1984-10-19 | デ−タ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6198468A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564857A (en) * | 1979-06-25 | 1981-01-19 | Hitachi Ltd | Access system for memory unit |
-
1984
- 1984-10-19 JP JP21839984A patent/JPS6198468A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564857A (en) * | 1979-06-25 | 1981-01-19 | Hitachi Ltd | Access system for memory unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6198468A (ja) | 1986-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465338A (en) | Disk drive system interface architecture employing state machines | |
| US4141067A (en) | Multiprocessor system with cache memory | |
| US5459850A (en) | Flash solid state drive that emulates a disk drive and stores variable length and fixed lenth data blocks | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| JPS61114353A (ja) | 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体 | |
| JPH056901B2 (ja) | ||
| JPH0115903B2 (ja) | ||
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPH0326864B2 (ja) | ||
| JPH0436411B2 (ja) | ||
| JPS6331806B2 (ja) | ||
| JP2840536B2 (ja) | バス接続制御装置 | |
| JPH05151094A (ja) | フアイル高速書き込み機構におけるバツクアツプ制御方式 | |
| JPS62276663A (ja) | プログラム転送方法 | |
| JPS59231665A (ja) | デイスク制御装置 | |
| JPH07175602A (ja) | ハードディスクエミュレータ | |
| JPH03158953A (ja) | フアイル制御装置 | |
| JPS58207135A (ja) | 内部メモリのアクセス方式 | |
| JPH05120210A (ja) | マイクロコンピユータ | |
| JPH01177151A (ja) | 情報処理システム | |
| JPS6017133B2 (ja) | アドレス拡張方式 | |
| JPS58169271A (ja) | デ−タ・バツフア制御方式 | |
| JP2000330728A (ja) | ディスクアレイ装置及びそれに用いる高速通信方法並びにその制御プログラムを記録した記録媒体 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH04218853A (ja) | データ転送方式 |