JPH01177151A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH01177151A JPH01177151A JP145888A JP145888A JPH01177151A JP H01177151 A JPH01177151 A JP H01177151A JP 145888 A JP145888 A JP 145888A JP 145888 A JP145888 A JP 145888A JP H01177151 A JPH01177151 A JP H01177151A
- Authority
- JP
- Japan
- Prior art keywords
- input
- main memory
- storage device
- main storage
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 15
- 230000006870 function Effects 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムに関し、特に主記憶装置に初
期情報を記録する初期化機能を有する情報処理システム
に関する。
期情報を記録する初期化機能を有する情報処理システム
に関する。
上述した従来の情報処理システムは、ワード単位で一つ
一つ順々に主記憶装置上の全番地に初期情報を記録させ
るプログラムを中央処理装置が実行することにより、主
記憶装置の初期化動作を実施している。
一つ順々に主記憶装置上の全番地に初期情報を記録させ
るプログラムを中央処理装置が実行することにより、主
記憶装置の初期化動作を実施している。
上述した従来の情報処理システムは、中央処理装置がワ
ード単位で順々に主記憶装置の全番地に初期情報を記録
させるプログラムを実行するので、プログラムステップ
を１ワードごとに繰返すこととなり、主記憶装置の初期
化に長時間が必要になるという問題点がある。
ード単位で順々に主記憶装置の全番地に初期情報を記録
させるプログラムを実行するので、プログラムステップ
を１ワードごとに繰返すこととなり、主記憶装置の初期
化に長時間が必要になるという問題点がある。
本発明の目的は、Ｎ台の入出力制御装置がそれぞれ有し
ているＤＭＡ制御部の機能を活用して、Ｎ台の入出力制
御装置から並行して、それぞれ主記憶装置の異なる主記
憶エリヤへ初期情報を書込むことにより、安価で高速に
主記憶装置に初期情報を記録させることができる情報処
理システムを提供することである。
ているＤＭＡ制御部の機能を活用して、Ｎ台の入出力制
御装置から並行して、それぞれ主記憶装置の異なる主記
憶エリヤへ初期情報を書込むことにより、安価で高速に
主記憶装置に初期情報を記録させることができる情報処
理システムを提供することである。
本発明の情報処理システムは、
（Ａ）情報処理システムのプログラムおよびデータを記
憶する主記憶装置、 （Ｂ）前記主記憶装置に初期情報を書込むため、転送を
開始するアドレスおよび転送するデータ量を定めるカウ
ント値を指定する初期化コマンドを与えることができる
中央処理装置、（Ｃ）接続した少なくとも１台の入出力
装置からの入力情報を前記主記憶装置へ書込む動作を独
立に並行して行えるＤＭＡ制御部を内部にそれぞれ有し
、前記中央処理装置からそれぞれの初期化コマンドを受
けることにより、前記ＤＭＡ制御部による前記主記憶装
置への書込み機能を使用して、前記主記憶装置上の指”
示されたアドレスを先頭にして、指示されたカウント値
で示される長さを有する主記憶エリヤに、それぞれ並行
して初期情報を書込むことができるＮ台の入出力制御装
置、 を鑞えて構成されている。
憶する主記憶装置、 （Ｂ）前記主記憶装置に初期情報を書込むため、転送を
開始するアドレスおよび転送するデータ量を定めるカウ
ント値を指定する初期化コマンドを与えることができる
中央処理装置、（Ｃ）接続した少なくとも１台の入出力
装置からの入力情報を前記主記憶装置へ書込む動作を独
立に並行して行えるＤＭＡ制御部を内部にそれぞれ有し
、前記中央処理装置からそれぞれの初期化コマンドを受
けることにより、前記ＤＭＡ制御部による前記主記憶装
置への書込み機能を使用して、前記主記憶装置上の指”
示されたアドレスを先頭にして、指示されたカウント値
で示される長さを有する主記憶エリヤに、それぞれ並行
して初期情報を書込むことができるＮ台の入出力制御装
置、 を鑞えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の情報処理システムの一実施例を示すブ
ロック図である。
ロック図である。
第１図において、本実施例の情報処理システムは、命令
の実行を行う中央処理装置１と、内部にそれぞれＤＭＡ
制御部ａｌ、・・・・・・・・・ａＮを有する入出力制
御装置２−１．・・・・・・・・・２−Ｎと、これらの
いずれかに制御されるディスクやプリンタなどの入出力
装置３−１．・・・・・・３−１．・・・・・・・・・
３−Ｍと、本実施例の情報処理システムの処理情報であ
るプログラムおよびデータを記憶している主記憶装置４
とから構成されている。
の実行を行う中央処理装置１と、内部にそれぞれＤＭＡ
制御部ａｌ、・・・・・・・・・ａＮを有する入出力制
御装置２−１．・・・・・・・・・２−Ｎと、これらの
いずれかに制御されるディスクやプリンタなどの入出力
装置３−１．・・・・・・３−１．・・・・・・・・・
３−Ｍと、本実施例の情報処理システムの処理情報であ
るプログラムおよびデータを記憶している主記憶装置４
とから構成されている。
中央処理装置１は、主記憶装置４に初期情報を書込むた
め、転送を開始するアドレスおよび転送するデータ量を
定めるカウント値を指定した初期化コマンドをそれぞれ
入出力制御装置２−１．・・・・・・・・・２−Ｎに与
えることができる。
め、転送を開始するアドレスおよび転送するデータ量を
定めるカウント値を指定した初期化コマンドをそれぞれ
入出力制御装置２−１．・・・・・・・・・２−Ｎに与
えることができる。
また、Ｎ台の入出力制御装置２−１．・・・・・・・・
・２−Ｎのそれぞれに有するＤＭＡ制御部ａｌ、・・・
・・・・・・ａＮは、主記憶装置４への書込み動作をそ
れぞれ独立に並行して行うことができる。
・２−Ｎのそれぞれに有するＤＭＡ制御部ａｌ、・・・
・・・・・・ａＮは、主記憶装置４への書込み動作をそ
れぞれ独立に並行して行うことができる。
このため、Ｎ台の入出力制御装置２−１．・・・・・・
・・・２−Ｎは、中央処理装置１からそれぞれの初期化
コマンドを受けることにより、ＤＭＡ制御部による主記
憶装置４への書込み機能を使用して、主記憶装置４上の
指示されたアドレスを先頭にして、指示されたカウント
値で示される長さを有する主記憶エリヤに、それぞれ並
行して初期情報を書込むことができる。
・・・２−Ｎは、中央処理装置１からそれぞれの初期化
コマンドを受けることにより、ＤＭＡ制御部による主記
憶装置４への書込み機能を使用して、主記憶装置４上の
指示されたアドレスを先頭にして、指示されたカウント
値で示される長さを有する主記憶エリヤに、それぞれ並
行して初期情報を書込むことができる。
次に、本実施例の動作を詳細に説明する。
第２図は主記憶をＮ台の入出力制御装置からそれぞれ初
期情報を書込むように割振った各主記憶エリアおよび各
チャネルコマンドエリアの一例を示すエリア構成図であ
る。
期情報を書込むように割振った各主記憶エリアおよび各
チャネルコマンドエリアの一例を示すエリア構成図であ
る。
主記憶装置４の初期化を実施するとき、まず、中央処理
装置１は、あらかじめ主記憶装置４の記憶容量と、入出
力制御装置２−１．・・・・・・・・・２−Ｎの数Ｎを
調べて、各入出力装置の分担を定める。
装置１は、あらかじめ主記憶装置４の記憶容量と、入出
力制御装置２−１．・・・・・・・・・２−Ｎの数Ｎを
調べて、各入出力装置の分担を定める。
この場合、第２図に示すように、中央処理装置１は、Ｎ
個の主記憶エリア５−１．５−２．・・・・・・・・・
５−ＮおよびＮ個のチャネルコマンドエリア６−１．６
−２．・・・・・・・・・６−Ｎを設けることとなる。
個の主記憶エリア５−１．５−２．・・・・・・・・・
５−ＮおよびＮ個のチャネルコマンドエリア６−１．６
−２．・・・・・・・・・６−Ｎを設けることとなる。
また、チャネルコマンドエリア６−１゜６−２．・・・
・・・・・・６−Ｎには、それぞれ主記憶装置に初期情
報を書込むための初期化指示を行う初期化コマンドと、
転送を開始するアドレスと、転送するデータ量を定める
カウント値と、エラーなどの状態情報を保持するステー
タスエリヤがそれぞれ設定される。
・・・・・・６−Ｎには、それぞれ主記憶装置に初期情
報を書込むための初期化指示を行う初期化コマンドと、
転送を開始するアドレスと、転送するデータ量を定める
カウント値と、エラーなどの状態情報を保持するステー
タスエリヤがそれぞれ設定される。
次に、中央処理装置１は、メモリバスＵを通じて接続さ
れた各入出力制御装置２−１．・・・１１９８．・２−
Ｎのそれぞれに、チャネルコマンドエリア６−１．６−
２．・・・・・・・・・６−Ｎにあるそれぞれの初期化
コマンドの実行を指示する。
れた各入出力制御装置２−１．・・・１１９８．・２−
Ｎのそれぞれに、チャネルコマンドエリア６−１．６−
２．・・・・・・・・・６−Ｎにあるそれぞれの初期化
コマンドの実行を指示する。
このため、例えば、初期化コマンドの実行を指示された
入出力制御装置２−１は、まず、メモリバスＵからＤＭ
Ａ制御部ａ１を経由して内部バスｐ１で接続したマイク
ロプロセッサ回路Ｃ１で、主記憶装置４上のチャネルコ
マンドエリア６−１を読出し、初期化コマンドであるこ
とを解読すると、転送を開始するアドレスおよび転送す
るデータ量を定めるカウント値をＤＭＡ制御部ａ１に与
えて、ＤＭＡ制御部ａｌを起動させるとともに、フリッ
プフロ７１回８ ｂ ｒをセット状態の“１”にする。
入出力制御装置２−１は、まず、メモリバスＵからＤＭ
Ａ制御部ａ１を経由して内部バスｐ１で接続したマイク
ロプロセッサ回路Ｃ１で、主記憶装置４上のチャネルコ
マンドエリア６−１を読出し、初期化コマンドであるこ
とを解読すると、転送を開始するアドレスおよび転送す
るデータ量を定めるカウント値をＤＭＡ制御部ａ１に与
えて、ＤＭＡ制御部ａｌを起動させるとともに、フリッ
プフロ７１回８ ｂ ｒをセット状態の“１”にする。
このため、インバータｅ１がパｏ”を出力するので、ア
ンドオア回路ｆ１は、ＤＭＡ制御部ａｌのデータ要求線
ｑ１の出力をそのままデータ応答線ｒｌに返す状態とな
る。
ンドオア回路ｆ１は、ＤＭＡ制御部ａｌのデータ要求線
ｑ１の出力をそのままデータ応答線ｒｌに返す状態とな
る。
一方２．インバータｇ１が“０゛′を出力し、アンド回
路り、が°°０″を出力するので、入出力インターフェ
ース部ｄ１は、入出力装置３−１．・・・・・・・・・
３−ｉからのデータを受は入れない状態となる。
路り、が°°０″を出力するので、入出力インターフェ
ース部ｄ１は、入出力装置３−１．・・・・・・・・・
３−ｉからのデータを受は入れない状態となる。
この結果、ＤＭＡ制御部ａ１は起動して、転送を開始す
るアドレスから順々にカウント値を減算しながら、カウ
ント値が“０”になるまで、第２図の主記憶エリア５−
１のすべてにＤＭＡ制御部ａｌ内で発生できる初期情報
が書込まれる６カウント値が０”になり、初期情報の書
込みを終了すれば、入出力制御装置２−１は、中央処理
装置１に割込みを発生ずるので、中央処理装置１は、チ
ャネルコマンドエリア６−１のステータスエリアを調べ
状態を確認する。
るアドレスから順々にカウント値を減算しながら、カウ
ント値が“０”になるまで、第２図の主記憶エリア５−
１のすべてにＤＭＡ制御部ａｌ内で発生できる初期情報
が書込まれる６カウント値が０”になり、初期情報の書
込みを終了すれば、入出力制御装置２−１は、中央処理
装置１に割込みを発生ずるので、中央処理装置１は、チ
ャネルコマンドエリア６−１のステータスエリアを調べ
状態を確認する。
入出力制御装置２−１と同様に、初期化コマンドの実行
を指示された入出力制御装置２−２・・・・・・・・・
２−Ｎは、それぞれ並行して、主記憶エリア５−２・・
・・・・・・・５−Ｎのすべてに、それぞれの初期情報
を書込むこととなる。
を指示された入出力制御装置２−２・・・・・・・・・
２−Ｎは、それぞれ並行して、主記憶エリア５−２・・
・・・・・・・５−Ｎのすべてに、それぞれの初期情報
を書込むこととなる。
以上述べたように、本実施例の情報処理システムは、Ｎ
台の入出力制御装置がそれぞれ有しているＤＭＡ制御部
の機能を活用して、Ｎ台の入出力制御装置から並行して
、それぞれ主記憶装置の異なる主記憶エリヤへ初期情報
を書込むことができる。
台の入出力制御装置がそれぞれ有しているＤＭＡ制御部
の機能を活用して、Ｎ台の入出力制御装置から並行して
、それぞれ主記憶装置の異なる主記憶エリヤへ初期情報
を書込むことができる。
以上説明したように、本発明の情報処理システムは、Ｎ
台の入出力制御装置がそれぞれ有しているＤＭＡ制御部
の機能を活用して、Ｎ台の入出力制御装置から並行して
、それぞれ主記憶装置の異なる主記憶エリヤへ初期情報
を書込むことにより、安価で高速に主記憶装置に初期情
報を記録させることができるという効果を有している。
台の入出力制御装置がそれぞれ有しているＤＭＡ制御部
の機能を活用して、Ｎ台の入出力制御装置から並行して
、それぞれ主記憶装置の異なる主記憶エリヤへ初期情報
を書込むことにより、安価で高速に主記憶装置に初期情
報を記録させることができるという効果を有している。
第１図は本発明の情報処理システムの一実施例を示すブ
ロック図、第２図は主記憶をＮ台の人出力制御装置から
それぞれ初期情報を書込むように割振った各主記憶エリ
アおよび各チャネルコマンドエリアの一例を示すエリア
構成図である。 １・・・・・・中央処理装置、２−１〜２−Ｎ・・・・
・・入出力制御装置、３−１〜３−ｉ〜３−Ｍ・・・・
・・入出力装置、４・・・・・・主記憶装置、５−１〜
５−Ｎ・・・・・・主記憶エリア、６−１〜６−Ｎ・・
・・・・チャネルコマンドエリア、ａｌ・・・・・・Ｄ
ＭＡ制御部、ｂｌ・・・・・・フリップフロップ回路、
Ｃｌ・・・・・・マイクロプロセッサ回路、ｄｌ・・・
・・・入出力インターフェース部、ｅｌ、ｇｔ・・・・
・・インバータ、ｆｌ・旧・・アンドオア回路、ｈ、・
・・・・・アンド回路、ｐＩ・・・・・・内部バス、ｑ
ｌ・・・・・・データ要求線、ｒｌ・・・・・・データ
応答線、Ｕ・・・・・・メモリバス。
ロック図、第２図は主記憶をＮ台の人出力制御装置から
それぞれ初期情報を書込むように割振った各主記憶エリ
アおよび各チャネルコマンドエリアの一例を示すエリア
構成図である。 １・・・・・・中央処理装置、２−１〜２−Ｎ・・・・
・・入出力制御装置、３−１〜３−ｉ〜３−Ｍ・・・・
・・入出力装置、４・・・・・・主記憶装置、５−１〜
５−Ｎ・・・・・・主記憶エリア、６−１〜６−Ｎ・・
・・・・チャネルコマンドエリア、ａｌ・・・・・・Ｄ
ＭＡ制御部、ｂｌ・・・・・・フリップフロップ回路、
Ｃｌ・・・・・・マイクロプロセッサ回路、ｄｌ・・・
・・・入出力インターフェース部、ｅｌ、ｇｔ・・・・
・・インバータ、ｆｌ・旧・・アンドオア回路、ｈ、・
・・・・・アンド回路、ｐＩ・・・・・・内部バス、ｑ
ｌ・・・・・・データ要求線、ｒｌ・・・・・・データ
応答線、Ｕ・・・・・・メモリバス。
Claims (1)
- 【特許請求の範囲】 （Ａ）情報処理システムのプログラムおよびデータを記
憶する主記憶装置、 （Ｂ）前記主記憶装置に初期情報を書込むため、転送を
開始するアドレスおよび転送するデータ量を定めるカウ
ント値を指定する初期化コマンドを与えることができる
中央処理装置、（Ｃ）接続した少なくとも１台の入出力
装置からの入力情報を前記主記憶装置へ書込む動作を独
立に並行して行えるＤＭＡ制御部を内部にそれぞれ有し
、前記中央処理装置からそれぞれの初期化コマンドを受
けることにより、前記ＤＭＡ制御部による前記主記憶装
置への書込み機能を使用して、前記主記憶装置上の指示
されたアドレスを先頭にして、指示されたカウント値で
示される長さを有する主記憶エリヤに、それぞれ並行し
て初期情報を書込むことができるＮ台の入出力装置、 を備えることを特徴と情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP145888A JPH01177151A (ja) | 1988-01-06 | 1988-01-06 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP145888A JPH01177151A (ja) | 1988-01-06 | 1988-01-06 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01177151A true JPH01177151A (ja) | 1989-07-13 |
Family
ID=11502009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP145888A Pending JPH01177151A (ja) | 1988-01-06 | 1988-01-06 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01177151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0245960U (ja) * | 1988-09-22 | 1990-03-29 |
-
1988
- 1988-01-06 JP JP145888A patent/JPH01177151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0245960U (ja) * | 1988-09-22 | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6751155B2 (en) | Non-volatile memory control | |
| JP3105092B2 (ja) | 半導体メモリ装置 | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| JP3688835B2 (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| US5826105A (en) | System for using an external CPU to access multifunction controller's control registers via configuration registers thereof after disabling the embedded microprocessor | |
| JPS59167761A (ja) | 計算機システム | |
| JPH01235075A (ja) | ディスクメモリ制御装置 | |
| JPH01177151A (ja) | 情報処理システム | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH06348503A (ja) | マスタ／スレーブ制御系を有する装置と、その制御方法 | |
| JPS59112325A (ja) | 電子計算機システム | |
| JPH0728700A (ja) | 記憶装置 | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS62217483A (ja) | メモリ装置 | |
| JPS5985560A (ja) | フアイル管理装置 | |
| JPH06314251A (ja) | Ｓｃｓｉデータ転送装置 | |
| JPH04116750A (ja) | Ｄｍａメモリ転送装置 | |
| JPH03265057A (ja) | データ転送制御方式 | |
| JPH09152943A (ja) | ディスク制御装置 | |
| JPH04247540A (ja) | メモリ間ブロック転送方式 | |
| JPH05210588A (ja) | キャッシュ・メモリ・システム | |
| JPH0232434A (ja) | メモリアクセス装置 | |
| JPH07175602A (ja) | ハードディスクエミュレータ | |
| JPH01188966A (ja) | キャッシュ付き磁気ディスク制御装置 | |
| JPH04148253A (ja) | メモリ読出書込制御方式 |