DE60035031T2 - Treiberschaltung mit internem ram, anzeigevorrichtung mit diesem treiber und elektronisches gerät - Google Patents

Treiberschaltung mit internem ram, anzeigevorrichtung mit diesem treiber und elektronisches gerät Download PDF

Info

Publication number
DE60035031T2
DE60035031T2 DE60035031T DE60035031T DE60035031T2 DE 60035031 T2 DE60035031 T2 DE 60035031T2 DE 60035031 T DE60035031 T DE 60035031T DE 60035031 T DE60035031 T DE 60035031T DE 60035031 T2 DE60035031 T2 DE 60035031T2
Authority
DE
Germany
Prior art keywords
data
driver
image data
ram
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60035031T
Other languages
English (en)
Other versions
DE60035031D1 (de
Inventor
Tsuyoshi Suwa-shi Tamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of DE60035031D1 publication Critical patent/DE60035031D1/de
Publication of DE60035031T2 publication Critical patent/DE60035031T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/16—Solid state audio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724—User interfaces specially adapted for cordless or mobile telephones
    • H04M1/72403—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality
    • H04M1/7243—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality with interactive means for internal management of messages
    • H04M1/72439—User interfaces specially adapted for cordless or mobile telephones with means for local support of applications that increase the functionality with interactive means for internal management of messages for image or video messaging
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft einen Treiber mit integriertem RAM, der die Anzeige von Standbildern und bewegten Bildern auf einem Bildschirm treibt, sowie eine Anzeigeeinheit und ein elektronisches Gerät, die diesen verwenden.
  • Technischer Hintergrund
  • Jüngste Fortschritte in Fernmelde- und Packaging-Technologien haben es möglich gemacht, diverse Typen von hochinformativen Daten auf einem Anzeigeabschnitt eines tragbaren elektronischen Gerätes anzuzeigen, darunter nicht nur aus Zahlen und Buchstaben bestehenden Text, sondern auch stehende und bewegte Bilder.
  • Es hat diverse Vorschläge für das Format von von einem solchen elektronischen Gerät angezeigte Daten gegeben. Zum Beispiel bei einem Mobiltelefon wurde eine Technik zum Empfangen oder Senden von Bilddaten vorgeschlagen, die nach der Moving Picture Experts Group-(MPEG)-Norm komprimiert und codiert sind.
  • In einem solchen Fall werden empfangene bewegte Bilder auf einer Bewegtbildanzeigefläche 22A eines Flüssigkristallschirmes 22 angezeigt, wie beispielhaft in 3 dargestellt. Standbilder, die erläuternde oder betriebsbezogene Information betreffend diese bewegten Bilder geben, werden zum Beispiel auf einer Standbildanzeigefläche 22B des Flüssigkristallschirmes 22 dargestellt.
  • Um ein bewegtes Bild in der Bewegtbildanzeigefläche 22A anzuzeigen, ist es notwendig, Bewegtbilddaten in einem Bewegtbildspeicherbereich, der der Bewegtbildanzeigefläche 22A entspricht und Teil des Speicherbereiches eines RAM in dem Flüssigkristalltreiber ist, periodisch und auch im Wesentlichen in Echtzeit zu überschreiben.
  • Die in der Standbildanzeigefläche 22B angezeigten stehenden Bilder ändern sich entsprechend Faktoren wie etwa der Betätigung von Tasten des Mobiltelefons, was es erforderlich macht, Standbilddaten in einem Standbildspeicherbereich, der der Standbildanzeigefläche 22B entspricht, in dem Speicherbereich in einem RAM zu überschreiben.
  • Das Überschreiben der Standbilddaten in dem Standbildspeicherbereich des RAM verwendet periodisch die Busleitung, auf der die Bewegtbilddaten übertragen werden, so dass es nun möglich ist, die Lücke zwischen der Übertragung eines Schirmes von Bewegtbilddaten und der Übertragung des nächsten Schirmes von Bewegtbilddaten dafür zu verwenden.
  • Auf diese Weise beschränkt die Übertragung von Standbilddaten in den begrenzten Zeiten zwischen Schirmen von Bewegtbilddaten die Betriebszeit, in welcher die MPU Bewegtbilddaten und Standbilddaten an die Anzeigeeinheit liefern kann, was die zeitbezogenen Einschränkungen des Betriebs der MPU zum Steuern von anderen Schaltungen als der Anzeigeeinheit verstärkt.
  • Es wird erwartet, dass zukünftige Vergrößerungen der Anzeigefläche und Erhöhungen der Anzahl von Graustufen dazu führen werden, dass auf dem Anzeigeabschnitt bewegte Bilder angezeigt werden, die noch informationshaltiger sind und die vom Standpunkt des Benutzers leicht zu sehen sind. Die Menge des oben beschriebenen bewegten Bildes wird noch mehr zunehmen, doch wird dies der Betriebszeit der MPU noch schärfere Einschränkungen auferlegen. Aus diesem Grund ist es bevorzugt, eine Übertragung zu ermöglichen, die Bewegtbilddaten mit höchstmöglicher Geschwindigkeit bewegt. Andererseits ist es auch wesentlich, dass ein tragbares Informationsendgerät wie etwa ein Mobiltelefon, das zum Anzeigen solch informativer Information zweckmäßig ist, einen geringen Energieverbrauch hat.
  • EP-A-0852371 offenbart eine Bildanzeigevorrichtung zum Anzeigen von Bilddaten auf einem durch eine Anzeigepixelanordnung gebildeten Bildanzeigeteil. In einer Bildanzeige, in der ein Bilddateneingabemittel zum Eingeben von Bilddaten derart, dass die Anzeigepixelanordnung zwei benachbarte Flächen mit unterschiedlichen Bildraten (>0) hat, vorgesehen ist, oder Bilddaten auf einem durch eine Anzeigepixelanordnung aufgebauten Bildanzeigeteil angezeigt werden, ist ein Bilddateneingabemittel vorgesehen, das wenigstens ein Bewegtbilddatum und wenigstens ein Standbilddatum mit unterschiedlichen Bildraten (>0) in das Bildanzeigeteil eingeben kann.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung wurde im Lichte der oben beschriebenen technischen Probleme gemacht und hat als Ziel, einen Treiber mit internem RAM, der das Überschreiben von Standbilddaten unabhängig von der Zeitlage, mit der Bewegtbilddaten in einem RAM überschrieben werden, ermöglicht, sowie eine Anzeigeeinheit und ein elektronisches Gerät bereitzustellen, die diesen verwenden.
  • Ein anderes Ziel der vorliegenden Erfindung ist, einen Treiber mit internem RAM, der das Überschreiben großer Mengen von Bewegtbilddaten und Standbilddaten unabhängig voneinander bei geringem Energieverbrauch ermöglicht, sowie eine Anzeigeeinheit und ein elektronisches Gerät anzugeben, die diesen verwenden.
  • Das Ziel wird erreicht durch einen Treiber mit internem RAM nach Anspruch 1. Bevorzugte Ausgestaltungen der Erfindung sind Gegenstand der Ansprüche 2 bis 10.
  • Die vorliegende Erfindung gewährleistet, dass stehende Bilder und bewegte Bilder über getrennte Systeme durch die ersten und zweiten Anschlüsse eingegeben werden. Die Steuerung des Schreibens von Standbilddaten oder Bewegtbilddaten in ein RAM und die Steuerung des Lesens von Anzeigedaten zum Treiben des Anzeigeabschnittes zum Anzeigen sind auch unabhängig voneinander. Daher ist es möglich, Standbilddaten in einem RAM zu überschreiben, während gleichzeitig Bewegtbilddaten überschrieben werden, was es unnötig macht, bis zum Ende des Schreibens der Bewegtbilddaten abzuwarten, bevor Standbilddaten geschrieben werden können. Darüber hinaus ist es möglich, die Anzeige unabhängig von dieser Steuerung des Schreibens der Standbilddaten und der Bewegtbilddaten mit Anzeigedaten zu treiben. Hochgeschwindigkeitssignalübertragung ist möglich, weil Bewegtbilddaten, die in Serielldaten umgewandelt worden sind, als ein differentielles Signal über die serielle Übertragungsleitung vom zweiten Anschluss eingegeben werden. Insbesondere können detaillierte bewegte Bilder angezeigt werden, weil es möglich ist, Mengen von Bewegtbilddaten, die durch eine Vergrößerung der Anzeigefläche oder eine Erhöhung der Anzahl der Graustufen vergrößert worden sind, unabhängig von der Zeitlage, mit der Standbilddaten geschrieben werden, zu schreiben.
  • Die vorliegende Erfindung kann eine Haltesteuerschaltung umfassen, die mit dem differentiellen Signal ein Datenvalidierungssignal empfängt, das angibt, ob das differentielle Signal gültig ist oder nicht und die basierend auf dem Datenvalidierungssignal wenigstens einen Teil des Betriebs der Empfangsschaltung anhält.
  • Da das Datenvalidierungssignal, das angibt, ob das serielle Bewegtbilddaten darstellende differentielle Signal gültig ist, zusammen mit dem differentiellen Signal empfangen wird, und der Stromverbrauch, der mit dem Senden und Empfangen bei serieller Übertragung zusammenhängt, durch Anhalten wenigstens eines Teiles des Betriebs der Empfangsschaltung auf einem Minimum gehalten werden kann, ist es möglich, große Mengen von Bewegtbilddaten effizient ohne Beeinträchtigung der Signalübertragungsleistung zu übertragen.
  • Mit der vorliegenden Erfindung kann das Validierungssignal als ein Synchronisationssignal verwendet werden, welches das Schreiben der Bewegtbilddaten in das RAM synchronisiert.
  • Bei der vorliegenden Erfindung kann das Validierungssignal als ein Synchronisationssignal verwendet werden, welches das Schreiben der Bewegtbilddaten für eine Zeile des Anzeigeabschnittes in das RAM synchronisiert.
  • Bei der vorliegenden Erfindung kann das Validierungssignal als ein Synchronisierungssignal verwendet werden, das das Schreiben von Bewegtbilddaten für einen vollen Schirm des Anzeigeabschnittes in das RAM synchronisiert.
  • Eine solche Konfiguration macht es möglich, Bewegtbilddaten ohne Fehler anzuzeigen, ohne dass ein vertikales Synchronisationssignal oder ein horizontales Synchronisationssignal übertragen werden muss.
  • Bei der vorliegenden Erfindung kann die serielle Übertragungsleitung eine Übertragungsleitung gemäß einer LVDS-Norm, einer USB-Norm oder einer IEEE1394-Norm sein.
  • Durch Übertragen von Bewegtbilddaten auf einer seriellen Hochgeschwindigkeitsübertragungsleitung nach einer dieser Normen wird es möglich, auf einfache Weise eine Schnittstelle für den Treiber mit internem RAM zu entwerfen, die das Überschreiben von großen Mengen von Bewegtbilddaten und Standbilddaten unabhängig voneinander ermöglicht.
  • Eine Anzeigeeinheit gemäß der vorliegenden Erfindung umfasst: einen Schirm mit einem durch eine Mehrzahl von ersten Elektroden und eine Mehrzahl von zweiten Elektroden getriebenen elektrooptischen Element; den Treiber mit internem RAM, wie nach einem der Ansprüche 1 bis 8 definiert, der die Mehrzahl von ersten Elektroden treibt, und einen Abtasttreiber zum Abtasten und Treiben der Mehrzahl von zweiten Elektroden.
  • Diese Anzeigeeinheit ermöglicht es, eine gemischte Anzeige von stehenden Bildern und bewegten Bildern zu implementieren und dabei die Belastung der externen MPU zu verringern.
  • Ein elektronisches Gerät gemäß der vorliegenden Erfindung umfasst die Anzeigeeinheit und eine MPU, die die Befehle, die Standbilddaten und die Bewegtbilddaten an die Anzeigeeinheit liefert.
  • Da dieses elektronische Gerät und diese Anzeigeeinheit die Last der MPU während des Anzeigens einer Mischung von stehenden Bildern und bewegten Bildern verringern, kann die Betriebseffizienz der MPU dadurch erhöht werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein schematisches Blockdiagramm eines elektronischen Gerätes, auf das die vorliegende Erfindung angewandt wird;
  • 2 ist ein schematisches Blockdiagramm eines Mobiltelefons als ein Beispiel des elektronischen Gerätes aus 1;
  • 3 ist ein schematisches veranschaulichendes Diagramm eines Beispiels einer Anzeige, die sich von dem Anzeigebeispiel des in 1 gezeigten Flüssigkristallschirmes unterscheidet;
  • 4 ist ein schematisches Blockdiagramm des X-Treiber-IC von 1;
  • 5 ist ein schematisches veranschaulichendes Diagramm des Anzeigedaten-RAM von 1 zusammen mit Peripherieschaltungen;
  • 6 ist ein Schaltungsdiagramm von Speicherzellen in dem Anzeigedaten-RAM von 5;
  • 7 ist ein Wellenformdiagramm eines Schreibtaktes für stehende und bewegte Bilder und eines Anzeigelesetaktes;
  • 8 ist ein schematisches Blockdiagramm eines X-Treiber-IC gemäß der zweiten Ausgestaltung der vorliegenden Erfindung;
  • 9 ist ein schematisches veranschaulichendes Diagramm der Beziehung zwischen Speicherbereichen des ersten und zweiten Anzeigedaten-RAM von 8 und den Anzeigeflächen des Flüssigkristallschirmes;
  • 10 ist ein schematisches Blockdiagramm eines elektronischen Gerätes, das mit einem X-Treiber-IC ausgestattet ist, gemäß einer dritten Ausgestaltung der vorliegenden Erfindung;
  • 11A und 11B sind veranschaulichende Diagramme, die den Schnittstellenabschnitt einer seriellen Hochgeschwindigkeitsübertragungsleitung nach LVDS-Norm im Vergleich mit dem Schnittstellenabschnitt einer herkömmlichen Anzeigedatenübertragungsleitung zeigen;
  • 12 veranschaulicht die Beziehung zwischen dem mit der Datenübertragung zusammenhängenden Stromverbrauch gemäß der LVDS-Norm und dem mit der Datenübertragung zusammenhängenden Stromverbrauch über CMOS-Treiber;
  • 13 ist ein schematisches Blockdiagramm wesentlicher Strukturkomponenten der MPU, der Anzeigeeinheit und des Schnittstellenabschnittes zum Durchführen von serieller Hochgeschwindigkeitsübertragung nach LVDS-Norm in dem elektronischen Gerät der dritten Ausgestaltung;
  • 14 ist ein Zeitdiagramm eines Beispiels der Zeitlage, mit der das Datenvalidierungssignal von der Datenvalidierungssignalerzeugungsschaltung erzeugt wird;
  • 15 ist ein Zeitdiagramm eines anderen Beispiels der Zeitlage, mit der das Datenvalidierungssignal von der Datenvalidierungssignalerzeugungsschaltung erzeugt wird;
  • 16 ist ein schematisches Blockdiagramm des X-Treiber-IC gemäß der dritten Ausgestaltung der vorliegenden Erfindung;
  • 17 ist ein schematisches Blockdiagramm wesentlicher Strukturkomponenten der MPU, der Anzeigeeinheit und des Schnittstellenabschnittes zum Durchführen von serieller Hochgeschwindigkeitsübertragung gemäß der IEEE1394-Norm in dem elektronischen Gerät der dritten Ausgestaltung;
  • 18 ist ein Zeitdiagramm eines Beispiels der Übertragungszeitlage gemäß dem DS-Verbindungsverfahren;
  • 19 ist ein schematisches Blockdiagramm wesentlicher Strukturkomponenten der MPU, der Anzeigeeinheit und des Schnittstellenabschnittes zum Durchführen von serieller Hochgeschwindigkeitsübertragung gemäß der USB-Norm in dem elektronischen Gerät der dritten Ausgestaltung.
  • Beste Art, die Erfindung auszuführen
  • Ausgestaltungen der vorliegenden Erfindung werden nachfolgend mit Bezug auf die begleitenden Figuren beschrieben.
  • Erste Ausgestaltung
  • Eine erste Ausgestaltung der vorliegenden Erfindung wird nachfolgend mit Bezug auf 1 bis 7 beschrieben.
  • Beschreibung des elektronischen Gerätes
  • Ein schematisches Blockdiagramm eines elektronischen Gerätes, auf das die vorliegende Erfindung angewandt ist, ist in 1 gezeigt. In 1 ist dieses elektronische Gerät aufgebaut aus einer Mikroprozessoreinheit (MPU) 10 und einer Anzeigeeinheit 20. Die Anzeigeeinheit 20 hat einen Matrixschirm mit elektrooptischen Elementen, wie etwa einen Farb-Flüssigkristallschirm 22, einen X-Treiber-IC mit internem RAM 24 zum Treiben dieses Flüssigkristallschirmes 22 und einen Y-Treiber-IC 26 zum Abtasten.
  • Der Matrixschirm 22 könnte einer sein, der einen Flüssigkristall mit bei Anlegen einer Spannung veränderlichen optischen Eigenschaften und andere elektrooptische Elemente verwendet. Der Flüssigkristallschirm 22 könnte zum Beispiel aus einem einfachen Matrixschirm konfiguriert sein, in dem ein Flüssigkristall zwischen einem ersten Substrat, auf dem eine Mehrzahl von Segmentelektroden (ersten Elektroden) gebildet ist, und einem zweiten Substrat, auf dem eine gemeinsame Elektrode (zweite Elektrode) gebildet ist, eingeschlossen ist. Der Flüssigkristallschirm 22 könnte auch aus einem aktiven Matrixschirm konfiguriert sein, der 3-Anschluss-Elemente oder 2-Anschluss-Elemente wie etwa Dünnfilmtransistoren (TFTs) oder Dünnfilmdioden (TFDs) verwendet. Ein solcher aktiver Matrixschirm hätte auch eine Mehrzahl von von dem X-Treiber-IC mit internem RAM 24 getriebenen Signalelektroden (ersten Elektroden) und eine Mehrzahl von von dem Y-Treiber-IC 26 zum Abtasten getriebenen Abtastelektroden (zweiten Elektroden).
  • Es ist möglich, Standbilder und bewegte Bilder gleichzeitig auf dem Flüssigkristallschirm 22 anzuzeigen. In einem solchen Fall sind Flächen für eine Bewegtbildanzeigefläche 22A, festgelegt durch die Bildgröße von in der MPU 10 gespeicherten Bewegtbilddaten, und eine Standbildanzeigefläche (Textdatenanzeigefläche) 22B außerhalb davon in dem Flüssigkristallschirm 22 eingestellt.
  • Zwei Haupttypen von Daten werden von der MPU 10 an die Anzeigeeinheit 20 geliefert, wie in 1 gezeigt: Anzeigebefehl-/Standbilddaten und Bewegtbilddaten. Repräsentative Beispiele von Anzeigebefehlen umfassen ein Signal A0, welches den Unterschied zwischen Befehlen und Daten anzeigt, ein invertiertes Resetsignal XRES, ein invertiertes Chipauswahlsignal XCS, ein invertiertes Lesesignal XRD und ein invertiertes Schreibsignal XWR. Datensignale D7 bis D0 sind 8-Bit- Befehlsdaten (einschließlich Adressdaten für Standbilder und bewegte Bilder) oder Standbild-Datensignale, die durch die Logik des Befehls-/Datenidentifikationssignals A0 unterschieden werden. Die Bewegtbilddaten sind 6-Bit-R-, G-, B-Signale, und ein Taktsignal CLK sowie ein horizontales/vertikales Synchronisationssignal H.Vsync werden ebenfalls zugeführt.
  • Ein Bus für Anzeigebefehl-/Standbilddaten und ein Bus für Bewegtbilddaten sind bei dieser Ausgestaltung der vorliegenden Erfindung getrennt.
  • Ein in 2 gezeigtes Beispiel ist die MPU 10 und die Anzeigeeinheit 20 von 1, eingebaut in einem Mobiltelefon 30. Die in 2 gezeigte MPU 10 hat eine CPU 12 zum Steuern des Mobiltelefons 30, und ein Standbildspeicher 14 und ein digitaler Signalprozessor (DSP) 16 sind mit dieser CPU 12 verbunden. Ein Bewegtbildspeicher 18 ist ebenfalls mit dem DSP 16 verbunden.
  • Eine Modulations/Demodulationsschaltung 34 ist ebenfalls in dem Mobiltelefon 30 zum Demodulieren von über eine Antenne 32 empfangenen Signalen und Modulieren von durch die Antenne 32 zu übertragenden Signalen vorgesehen. Es ist auch möglich, die Antenne 32 zu verwenden, um Bewegtbilddaten zu senden und zu empfangen, die nach der Schicht-IV-Norm der Moving Picture Experts Group (MPEG) codiert sind.
  • Es kann auch eine digitale Videokamera 36 in diesem Mobiltelefon 30 vorgesehen sein. Bewegtbilddaten können durch diese digitale Videokamera 36 geholt werden. Die für Operationen wie etwa Senden und Empfangen durch das Mobiltelefon 30 oder Bildaufnahme durch die digitale Videokamera 36 erforderliche Information wird über einen Betriebseingabeabschnitt 38 eingegeben.
  • Wenn ein bewegtes Bild in der Bewegtbildanzeigefläche 22A des Flüssigkristallschirmes 22 angezeigt wird, legt die in der MPU 10 vorgesehene CPU 12 die Abmessungen dieses bewegten Bildes aus Bewegtbildinformation fest. Mit anderen Worten legt sie eine Startadresse SA und eine Endadresse EA des in 1 gezeigten bewegten Bildes fest. Man beachte, dass die Bewegtbildanzeigefläche 22A und die Standbildanzeigefläche 22B durch eine Linie vertikal geteilt sein könnten, wie in 3 gezeigt, wobei in diesem Fall die Startadresse SA und die Endadresse EA in ähnlicher Weise aus der Größe des bewegten Bildes festgelegt werden.
  • Das auf der Bewegtbildanzeigefläche 22A angezeigte bewegte Bild wird in dieser Ausgestaltung der Erfindung von der Antenne 32 oder der digitalen Videokamera 36 geliefert. Von der Antenne 32 eingegebene Signale werden durch die Modulations-/Demodulationsschaltung 34 demoduliert und von dem DSP 16 verarbeitet. Der DSP 16 ist mit dem Bewegtbildverarbeitungsspeicher 18 verbunden und expandiert komprimierte Daten, die über die Antenne 32 und die Modulations-/Demodulationsschaltung 34 eingegeben werden, und decodiert Daten, die nach dem MPEG-Schicht-IV-Standard codiert worden sind. Daten, die über die Modulations-/Demodulationsschaltung 34 und die Antenne 32 gesendet werden sollen, werden von dem DSP 16 komprimiert und außerdem codiert, wenn sie in einem Format gemäß der MPEG-Schicht-IV-Norm übertragen werden sollen. Auf diese Weise kann der DSP 16 auch zum Beispiel die Funktion eines Decoders und Encoders für MPEG-Schicht-IV-Daten haben.
  • Signale von der digitalen Videokamera 36 werden in den DSP 16 eingegeben, und Signale, die von der Antenne 32 oder der digitalen Videokamera 36 eingegeben worden sind, werden vom DSP 16 zu RGB-Signalen verarbeitet und der Anzeigeeinheit 20 zugeführt.
  • Die CPU 12 gibt an die Anzeigeeinheit 20 die zum Anzeigen eines stehenden Bildes auf dem Flüssigkristallschirm 22 erforderlichen Befehle und Daten basierend auf Information vom Betriebseingangsabschnitt 38 und unter Verwendung des Standbildspeichers 14, wenn nötig, aus.
  • Dadurch ist es möglich, Ticketreservierungen basierend auf Information vom Operationseingabeabschnitt 38 vorzunehmen, bei der bewegte Bilder über das Internet verbreitete Spielfilminformation sind und Information zum Reservieren von Theaterkarten zum Beispiel als stehende Bilder dargestellt wird. Zu diesem Zweck steuert die CPU 12 auch das Aussenden von Standbildinformation (wie etwa Reservierungsinformation) über die Modulations-/Demodulationsschaltung 34 und die Antenne 32. Die CPU 12 kann auch das Aussenden von von der digitalen Videokamera 36 aufgefangener Bewegtbildinformation über die Modulations-/Demodulationsschaltung 34 und die Antenne 32 steuern, wenn nötig.
  • Beschreibung des X-Treiber-IC
  • Ein Blockdiagramm des X-Treiber-IC mit internem RAM 24 ist in 4 gezeigt. Eine MPU-Schnittstelle 100, ein Ein-/Ausgabepuffer 102 und ein Eingabepuffer 104 sind als Ein-/Ausgabeschaltungen für den X-Treiber-IC mit internem RAM 24 von 4 vorgesehen.
  • Signale wie etwa das invertierte Chipauswahlsignal XCS, das Befehl-/Datenidentifikationssignal A0, das invertierte Lesesignal XRD, das invertierte Schreibsignal XWR und das invertierte Resetsignal XRS werden in die MPU-Schnittstelle 100 eingegeben.
  • Daten wie etwa 8-Bit-Befehls- oder Standbilddaten D7 bis D0 werden in den Ein-/Ausgabepuffer 102 eingegeben. Man beachte, dass 4 ein Beispiel zeigt, bei dem die Signale D7 bis D0 parallel ein- und ausgegeben werden, dass es aber auch möglich ist, eine serielle Ein-/Ausgabekonfiguration zu verwenden, in der das erste Bit das Identifikationssignal A0 ist, gefolgt von den Signalen D7 bis D0, wenn es nicht notwendig ist, Daten von einem Anzeigedaten-RAM 160 innerhalb des X-Treiber-IC 24 in die MPU 10 zu lesen. Dies würde es ermöglichen, die Anzahl von Anschlüssen der MPU 10 und des X-Treiber-IC 24 zu verringern.
  • Daten wie zum Beispiel aus 6-Bit-R-, G-, und B-Signalen gebildete Bewegtbilddaten und das Taktsignal CLK werden in den Eingabepuffer 104 eingegeben. Das Taktsignal 6-Bit-R-, G- und B-Signale werden parallel, synchronisiert mit dem Taktsignal CLK, eingegeben.
  • Das Innere des X-Treiber-IC 24 ist versehen mit einer mit der MPU-Schnittstelle 100 und dem Ein-/Ausgabepuffer 102 verbundenen ersten Busleitung 110 und einer mit dem Eingabepuffer 104 verbundenen zweiten Busleitung 120. Ein Bushalter 112 und ein Befehlsdecoder 114 sind mit der ersten Busleitung 110 verbunden, und ein anderer Bushalter 122 ist mit der zweiten Busleitung 120 verbunden. Man beachte, dass eine Statusfestlegungsschaltung 116 mit dem Ein-/Ausgabepuffer 102 derart verbunden ist, dass der Betriebszustand des X-Treiber-IC 24 an die MPU 10 ausgegeben wird. Dieser Betriebszustand ist ein von dem X-Treiber-IC 24 gesetzter interner Zustand, zum Beispiel, ob die Anzeige in einem Ein-Zustand ist oder nicht, und ob eine gegebene Scroll-Fläche in dem Schirm in Scroll-Modus gesetzt ist, wobei die Konfiguration derart ist, dass ein von der MPU 10 eingegebener Befehl vom Befehlsdecoder 114 decodiert wird, der dessen Ergebnisse ausgibt.
  • Ein Ein-/Ausgabepuffer 162 des Anzeigedaten-RAM 160 ist mit der ersten sowie der zweiten Busleitung 110 und 120 zur Übertragung von Standbilddaten und Bewegtbilddaten verbunden, die aus dem Anzeigedaten-RAM 160 gelesen und darin geschrieben werden.
  • Zusätzlich zu dem oben beschriebenen Anzeigedaten-RAM 160 und Ein-/Ausgabepuffer 162 sind Schaltungen wie etwa eine MPU-bezogene Steuerschaltung 130, eine Spaltenadressensteuerschaltung 140, eine Seitenadressensteuerschaltung 150, eine Treiber-bezogene Steuerschaltung 170, eine PWM-Decoderschaltung 180 und eine Flüssigkristalltreiberschaltung 190 in dem X-Treiber-IC 24 vorgesehen.
  • Die MPU-bezogene Steuerschaltung 130 steuert das Lesen und Schreiben mit Bezug auf das Anzeigedaten-RAM 160 basierend auf Befehlen von der MPU 10, die über die Befehlsdecoder 114 eingegeben werden. Die Spaltenadressensteuerschaltung 140 und die Seitenadressensteuerschaltung 150, die vorgesehen sind, werden durch diese MPU-bezogene Steuerschaltung 130 gesteuert. Bei dieser Ausgestaltung der vorliegenden Erfindung hat die Spaltenadressensteuerschaltung 140 eine erste Spaltenadressensteuerschaltung 142, die Schreib-Spaltenadressen für Standbilddaten und Lese-Spaltenadressen für Standbilddaten und Bewegtbilddaten spezifiziert, und eine zweite Spaltenadressensteuerschaltung 144, die Schreib-Spaltenadressen für Bewegtbilddaten spezifiziert. Die Seitenadressensteuerschaltung 150 hat eine erste Seitenadressensteuerschaltung 152, die Schreib-Seitenadressen für Standbilddaten und Lese-Seitenadressen für Standbilddaten und Bewegtbilddaten spezifiziert, und eine zweite Seitenadressensteuerschaltung 154, die Schreib-Seitenadressen für Bewegtbilddaten spezifiziert. Man beachte, dass das horizontale/vertikale Synchronisationssignal H.Vsync von der MPU 10 in die MPU-bezogene Steuerschaltung 130 eingegeben wird, obwohl dies nicht in 4 dargestellt ist. Ein horizontales Synchronisationssignal Hsync wird zum Setzen und Rücksetzen von Zählern verwendet, die in den zweiten Spalten- und Seitenadressensteuerschaltungen 144 und 154 vorgesehen sind, um Fehler wie etwa Anzeigeverzerrung aufgrund von durch Rauschen oder dergl. verursachtem fehlerhaftem Schreiben so weit wie möglich zu unterdrücken. Das horizontale/vertikale Synchronisationssignal H.Vsync wird auch verwendet, um die Spalten- und Seitenadressen auf die jeweilige Startadresse SA zurückzuführen. Die Seitenadressensteuerschaltung 150 umfasst eine Anzeigeadressensteuerschaltung 156, die Anzeigeadressen für jede von der Treiber-bezogenen Steuerschaltung 170 gesteuerte Zeile spezifiziert.
  • Die Treiber-bezogene Steuerschaltung 170 umfasst eine X-Treiber-bezogene Steuerschaltung 172 und Y-Treiber-bezogene Steuerschaltung 174. Diese Treiber-bezogene Steuerschaltung 170 erzeugt Signale wie etwa einen Graustufensteuerimpuls GCP, ein Polaritätsumkehrsignal FR und einen Verriegelungsimpuls LP zum Steuern der Anzeigeadressensteuerschaltung 156, der PWM-Decoderschaltung 180, einer Energiequellensteuerschaltung 178 und des Y-Treiber-IC 26 unabhängig von der MPU-bezogenen Steuerschaltung 130.
  • Die PWM-Decoderschaltung 180 verriegelt Daten, die zeilenweise aus dem Anzeigedaten-RAM 160 gelesen werden, und gibt ein Signal mit einer dem Graustufenwert entsprechenden Impulsbreite entsprechend dem Polaritätsumkehrzeitraum aus. Die Flüssigkristalltreiberschaltung 190 verschiebt die Spannung eines Signals von der PWM-Decoderschaltung 180 und liefert es an jede Segmentelektrode SEG des Flüssigkristallschirmes 20 von 1.
  • Beschreibung des Anzeigedaten-RAM und der Peripherieschaltungen
  • Ein schematisches Schaltungsdiagramm des Anzeigedaten-RAM 160 und seiner Peripherieschaltungen ist in 5 gezeigt. 5 zeigt erste und zweite Spaltenadressdecoder 142A und 144A, erste und zweite Seitenadressdecoder 152A und 154A und einen Anzeigeadressdecoder 156A, die an Endstufen der ersten und zweiten Spaltenadressensteuerschaltungen 142 und 144, der ersten und zweiten Seitenadressensteuerschaltungen 152 und 154 bzw. der Anzeigeadressensteuerschaltung 156 vorgesehen sind.
  • 5 zeigt ferner Speicherzellen C10, C11, ..., C20, C21, ... von ersten und zweiten Reihen. Jede in 5 gezeigte Speicherzelle ist mit ersten bis dritten Wortleitungen W1 bis W3, einem ersten Bitleitungspaar B1 und/B1 und einem zweiten Bitleitungspaar B2 und/B2 verbunden.
  • Der erste Spaltenadressdecoder 142A gibt ein Signal aus, das einen ersten Spaltenschalter SW1 ein- und ausschaltet, der mit dem ersten Bitleitungspaar B1 und/B1 verbunden ist. Der zweite Spaltenadressdecoder 144A gibt ein Signal aus, das einen zweiten Spaltenschalter SW2 ein- und ausschaltet, der mit dem zweiten Bitleitungspaar B2 und/B2 verbunden ist. Der erste Seitenadressdecoder 152A liefert ein Signal, das die erste Wortleitung W1 aktiv macht, der zweite Seitenadressdecoder 152A liefert ein Signal, das die zweite Wortleitung W2 aktiv macht, und der Anzeigeadressdecoder 156A liefert ein Signal, das die dritte Wortleitung W3 aktiv macht.
  • Im Vergleich zur herkömmlichen Technik ist diese Ausgestaltung der vorliegenden Erfindung zusätzlich mit der zweiten Wortleitung W2, dem zweiten Bitleitungspaar B2 und/B2, dem zweiten Spaltenschalter SW2, dem zweiten Spaltenadressdecoder 144A und dem zweiten Seitenadressdecoder 154A versehen.
  • Der zweite Spaltenadressdecoder und der zweite Seitenadressdecoder 144A bzw. 154A werden nur verwendet, wenn Spalten- und Seitenadressen zum Schreiben von Bewegtbilddaten (R, G, B) spezifiziert werden und diese Bewegtbilddaten (R, G, B) über die zweite Busleitung 120 und den zweiten Spaltenschalter SW2 gemäß dieser Spezifikation in Speicherzellen geschrieben werden.
  • Der erste Spaltenadressdecoder und der erste Seitenadressdecoder 142A bzw. 152A spezifizieren Spalten- und Seitenadressen während des Schreibens von Standbilddaten und des Lesens von Standbilddaten und Bewegtbilddaten. Daten werden aus dem Anzeigedaten-RAM 160 über die erste Busleitung 120 und den ersten Spaltenschalter SW1 gemäß dieser spezifizierten Adresse gelesen oder darin geschrieben.
  • Der Anzeigeadressdecoder 156 ist konstruiert, um Daten von allen Speicherzellen an einer Leitung auf eine Anzeigedatenausgabeleitung OUT zu lesen, indem die dritte Wortleitung W3 Zeile für Zeile der Reihe nach aktiviert wird. Diese Lesedaten werden der PWM-Decoderschaltung 180 von 4 zugeführt und dem Flüssigkristalltreiber zugeführt.
  • Speicherzellenkonfiguration
  • Ein Schaltungsdiagramm der Speicherzelle C10 in dem Anzeigedaten-RAM 160 ist in 6 gezeigt. Die Speicherzelle C10 hat dieselbe Konfiguration wie die anderen Speicherzellen. Diese Speicherzelle C10 hat ein Speicherelement 200, das aus zwei CMOS-Invertern 210 und 202 gebildet ist. Die zwei MOS-Inverter 201 und 202 haben erste und zweite Drähte 204 und 206, die jeweils deren Eingangs- und Ausgangsseiten miteinander verbinden. Ein erster MOS-Transistor vom n-Typ 210 (erster Schalter) ist zwischen den ersten Draht 204 und die Bitleitung B1 geschaltet, wobei sein Gate mit der ersten Wortleitung W1 verbunden ist. Entsprechend ist ein zweiter MOS-Transistor 212 vom n-Typ (erster Schalter) zwischen den zweiten Draht und die Bitleitung B1 geschaltet, wobei sein Gate mit der ersten Wortleitung W1 verbunden ist.
  • Die oben beschriebene Konfiguration gewährleistet, dass der erste und der zweite n-Typ-Transistor 210 und 212 eingeschaltet werden, wenn in Reaktion auf ein aktives Signal von dem ersten Seitenadressdecoder 152A die erste Wortleitung W1 hochgeht. Dies verbindet die Speicherzelle C10 mit dem ersten Paar von Bitleitungen B1 und/B1. Wenn der erste Spaltenschalter SW1 durch ein aktives Signal von dem ersten Spaltenadressdecoder 142A in dieser Zeit eingeschaltet wird, wird es möglich, Daten mit Bezug auf die Speicherzelle C10 zu lesen oder zu schreiben.
  • Der erste und der zweite p-Typ-MOS-Transistor 220 und 222 sind zwischen eine Versorgungsleitung VDD und die Anzeigedatenausgangsleitung OUT geschaltet. Das Gate des ersten p-Typ-MOS-Transistors 220 ist mit dem zweiten Draht 206 verbunden, und das Gate des zweiten p-Typ-MOS-Transistors 222 ist mit der dritten Wortleitung W3 verbunden.
  • Bevor Daten aus der Speicherzelle C10 in die Anzeigedatenausgabeleitung OUT gelesen werden, wird die Anzeigedatenausgabeleitung OUT auf niedrig vorgeladen. In einem Zustand, in welchem die dritte Wortleitung W3 niedrig ist und der zweite p-Typ-MOS-Transistor 222 eingeschaltet ist, sind nach dieser Vorladeoperation die Daten auf der Anzeigedatenausgabeleitung OUT in die PWM-Decoderschaltung 180 verriegelt. Wenn in dieser Zeit das Potential des zweiten Drahtes 206 hoch ist (das Potential des ersten Drahtes 204 ist niedrig), bleibt die Anzeigedatenausgabeleitung OUT niedrig, aber wenn das Potential des zweiten Drahtes 206 niedrig ist (das Potential des ersten Drahtes 204 ist hoch), geht die Anzeigedatenausgabeleitung OUT hoch. Dies ermöglicht es, eine Zeile von Anzeigedaten aus dem Anzeigedaten-RAM 160 gleichzeitig zu lesen.
  • Ein weiteres Merkmal dieser Ausgestaltung der vorliegenden Erfindung liegt in der Art, wie die zweite Wortleitung W2 und das zweite Bitleitungspaar B2 und/B2 verbunden sind. Um diese Verbindung sicherzustellen, ist ein dritter n-Typ-MOS-Transistor 230 (zweiter Schalter) zwischen den ersten Draht 204 und die Bitleitung B2 geschaltet, wobei ein Gate desselben mit der zweiten Wortleitung W2 verbunden ist. Entsprechend ist ein vierter n-Typ-MOS-Transistor 232 (zweiter Schalter) zwischen den zweiten Draht 206 und die Bitleitung/B2 geschaltet, wobei dessen Gate mit der zweiten Wortleitung W2 verbunden ist.
  • Die oben beschriebene Konfiguration gewährleistet, dass der dritte und der vierte n-Typ-MOS-Transistor 230 und 232 einschalten, so dass die Speicherzelle C10 mit dem zweiten Paar von Bitleitungen B2 und/B2 verbunden wird, wenn die zweite Wortleitung W2 in Reaktion auf ein aktives Signal von dem zweiten Seitenadressdecoder 154A hochgeht. Wenn der zweite Spaltenschalter SW2 durch ein aktives Signal vom zweiten Spaltenadressdecoder 144A in dieser Zeit eingeschaltet wird, wird es möglich, Bewegtbilddaten mit Bezug auf die Speicherzelle C10 zu schreiben.
  • Schreiben von Standbild- und Bewegtbilddaten in das Anzeigedaten-RAM
  • Die MPU 10 hat vorab die Seiten- und Spaltenadressen des Anzeigedaten-RAM 160, die der Start- und Endadresse SA bzw. EA der in 1 oder 3 gezeigten Bewegtbildanzeigefläche 22A entsprechen, aus Bewegtbildinformation gewonnen. Aus diesem Grund ist es der MPU 10 möglich, wiederholt Spalten- und Seitenadressen für einen der Bewegtbildanzeigefläche 22A entsprechenden Bereich aus Bereichen innerhalb des Anzeigedaten-RAM 160 entsprechend einer vorgegebenen Schreibfrequenz zu spezifizieren. Die Spalten- und Seitenadressen dieses der Bewegtbildanzeigefläche 22A entsprechenden Bereichs werden in die zweite Spaltenadressensteuerschaltung 144 und die zweite Seitenadressensteuerschaltung 154 über den Ein-/Ausgabepuffer 102 und die MPU-bezogene Steuerschaltung 130 des X-Treiber-IC 24 eingegeben. Die Spalten- und Seitenadressen des Anzeigedaten-RAM 160 werden schließlich über den zweiten Spaltenadressdecoder 144A und den zweiten Seitenadressdecoder 154A von 5 spezifiziert. Durch Übertragen von Bewegtbilddaten über den Eingabepuffer 104 und die zweite Busleitung 120 kann die Übertragung in Echtzeit auf einem Weg erfolgen, der sich von demjenigen der Standbilddaten auf der ersten Busleitung 110 unterscheidet, so dass die Bewegtbilddaten in Echtzeit überschrieben werden können.
  • Die MPU 10 spezifiziert die Spaltenadresse und Seitenadresse eines Bereichs im Anzeigedaten-RAM 160, der der Standbildanzeigefläche 22A entspricht, so dass eine Überschreibung der Daten mit einer vorgegebenen Schreibfrequenz nur durchgeführt wird, wenn es Änderungen an den Standbilddaten gibt, etwa wenn Information von dem Betriebseingabeabschnitt 38 eingegeben wird.
  • Auf diese Weise implementiert diese Konfiguration dieser Ausgestaltung der vorliegenden Erfindung Adressspezifikation und Datenübertragung für stehende Bilder und bewegte Bilder, die in das Anzeigedaten-RAM 160 geschrieben werden, über getrennte Wege, so dass jeder Datensatz in Speicherzellen geschrieben werden kann. Daher ist es möglich, ein stehendes Bild und ein bewegtes Bild gleichzeitig seitenweise in unterschiedliche Speicherzellen zu schreiben, daher gibt es keine Notwendigkeit, das Schreiben des einen oder anderen Datentyps anzuhalten.
  • Da die Konfiguration derart ist, dass entweder ein stehendes Bild oder ein bewegtes Bild in Speicherzellen geschrieben werden kann, ist es möglich, die Bewegtbildanzeigefläche 22A nach Wunsch zu verändern.
  • Wenn in diesem Fall ein bewegtes Bild in der Bewegtbildanzeigefläche 22A des Flüssigkristallschirmes 20 angezeigt werden soll, werden Anzeigedaten aus dem Anzeigedaten-RAM 160 entsprechend einem Lesetakt, wie in 7 gezeigt, gelesen, um eine Anzeige zum Beispiel mit einer Rate von 60 Hz, mit anderen Worten 60 Frames pro Sekunde, zu ermöglichen.
  • Für Standbilddaten hingegen werden Anzeigedaten in das Anzeigedaten-RAM 160 gemäß einem Standbild-Schreibtakt geschrieben, der eine Anzeige mit einer höheren Frequenz als der zum Treiben der Flüssigkristallanzeige ermöglicht, wie etwa 90 Hz oder 90 Frames pro Sekunde. Da dies die Implementierung des Überschreibens von stehenden Bildern mit einer Schreibrate ermöglicht, die schneller als die Anzeigeleserate ist, wird es möglich, eine Anzeige zu schaffen, die sich gemäß dem Betrieb des Betriebseingabeabschnittes 38 an Faktoren wie etwa eine Scroll-Anzeige anpasst.
  • Im Gegensatz dazu nutzen Bewegtbilddaten den Sichtpersistenzeffekt der menschlichen Netzhaut, so dass kein Problem auftritt, auch wenn die Zahl der Frames in dem bewegten Bild niedrig ist (es ist nicht notwendig, alle 60 Frames für die Anzeige zu überschreiben) wenn es nicht erforderlich ist, eine exakte Bewegtbildanzeige zu haben, wie etwa auf einem Mobiltelefon. Bei dieser Ausgestaltung der vorliegenden Erfindung kann das Schreiben mit einer Frequenz erfolgen, die das Schreiben von Bewegtbilddaten mit einer Rate wie etwa 20 Hz oder 20 Frames pro Sekunde ermöglicht, daher genügt es, ein Drittel (20/60 bei einer Frequenz von 60 Frames) der Daten von der MPU 10 an den X-Treiber-IC 24 zu senden. Wenn ein X-Treiber-IC ohne internes RAM verwendet würde, wäre es immer notwendig, Daten für 60 Frames zu Oberschreiben, doch verringert eine solche Absenkung der Schreibfrequenz von bewegten Bildern (Absenkung der Schreibrate) oder der Menge von zu überschreibenden Daten die Häufigkeit, mit der Bewegtbilddaten geschrieben werden, wo dies üblicherweise das Überschreiben des Inhaltes des Anzeigedaten-RAM 160 erfordern würde (anders als bei stehenden Bildern), und so kann der Energieverbrauch um einen dieser Zahl von Speicherzellen äquivalenten Betrag verringert werden.
  • Zweite Ausgestaltung
  • Ein Blockdiagramm eines Teiles eines X-Treiber-IC 300 gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung ist in 8 gezeigt. Man beachte, dass Schaltungen in 8, die dieselben Funktionen wie Schaltungen in 4 haben, mit dem gleichen Bezugszeichen bezeichnet sind und eine weitere Beschreibung von diesen fortgelassen wird. Die in 8 weggelassenen Schaltungen sind dieselben wie die der 4.
  • Die erste Art, wie sich der X-Treiber-IC 300 der 8 von dem X-Treiber-IC 24 der 4 unterscheidet, ist die Bereitstellung von ersten und zweiten Anzeigedaten-RAMs 310 und 320. Standbilddaten werden in dem ersten RAM 310 gespeichert, und Bewegtbilddaten werden in dem zweiten RAM 320 gespeichert. Man beachte, dass die ersten und zweiten RAM-Abschnitte 310 und 320 nicht die zweite Wortleitung W2, das zweite Bitleitungspaar B2 und/B2, den zweiten Spaltenschalter SW2, den zweiten Spaltenadressdecoder 144A und den zweiten Seitenadressdecoder 154A von 6 benötigen, so dass Speicherzellen mit einer herkömmlichen Konfiguration hierfür verwendet werden können.
  • Die Beziehungen zwischen einem Standbildspeicherbereich 310 des ersten Anzeigedaten-RAM 310, einem Bewegtbildspeicherbereich 320A des zweiten Anzeigedaten-RAM 320 und der Bewegtbildanzeigefläche 22A und der Standbildanzeigefläche 22B des Flüssigkristallschirmes 22 sind in 9 gezeigt.
  • Das erste und zweite Anzeigedaten-RAM 310 und 320 haben allen Pixeln eines Schirmes des Flüssigkristallanzeigeschirmes 22 entsprechende Speicherbereiche. Dies ermöglicht es, den Standbildspeicherbereich 310A und den Bewegtbildspeicherbereich 320 von 13 nach Wunsch zu verändern. Man beachte, dass die Speicherräume des ersten und zweiten Anzeigedaten-RAM 310 und 320 und die Anzeigefläche des Flüssigkristallschirmes 22 in 13 in gleicher Größe gezeichnet sind, um die Beschreibung zu vereinfachen.
  • Daten werden in den Bewegtbildspeicherbereich 320A des zweiten Anzeigedaten-RAM 320 mit einer Frame-Rate von zum Beispiel 20 Frames pro Sekunde geschrieben, und Daten werden daraus mit einer Frame-Rate von 60 Frames pro Sekunde gelesen und auf der Bewegtbildanzeigefläche 22A des Flüssigkristallschirmes 22 dargestellt. Umgekehrt werden Daten in den Standbildspeicherbereich 310A des ersten Anzeigedaten-RAM 310 mit einer Rate von zum Beispiel 90 Frames pro Sekunde geschrieben, und Daten werden daraus mit einer Frame-Rate von 60 Frames pro Sekunde ausgelesen und auf der Standbildanzeigefläche 22B des Flüssigkristallschirmes 22 dargestellt.
  • Somit unterscheidet sich die zweite Ausgestaltung von der ersten Ausgestaltung in der Bereitstellung der ersten und zweiten Anzeigedaten-RAM 310 und 320. Aus diesem Grund sind die erste Spaltenadressensteuerschaltung 142, ein erster Ein-/Ausgabepuffer 312, die erste Seitenadressensteuerschaltung 152 und eine erste Anzeigeadressensteuerschaltung 330 entsprechend dem ersten Anzeigedaten-RAM 310 vorgesehen. Entsprechend sind die zweite Spaltenadressensteuerschaltung 144, ein zweiter Ein-/Ausgabepuffer 322, die erste Seitenadressensteuerschaltung 154 und eine zweite Anzeigeadressensteuerschaltung 340 entsprechend dem zweiten Anzeigedaten-RAM 320 vorgesehen.
  • Außerdem ist ein Selektor 350 vorgesehen, um Anzeigedaten aus dem ersten und dem zweiten Anzeigedaten-RAM 310 und 320 auf der Grundlage einer Ausgabe der MPU-bezogenen Steuerschaltung 130 zur Ausgabe an die PWM-Decoderschaltung 180 auszuwählen.
  • Auch in dieser zweiten Ausgestaltung der vorliegenden Erfindung werden stehende Bilder und bewegte Bilder durch getrennte Systeme über die erste und zweite Busleitung 110 und 120 übertragen. zusätzlich werden auch Spalten- und Seitenadressen zum Schreiben von Daten in die ersten und zweiten RAMs 310 und 320 durch verschiedene Systeme für stehende Bilder und bewegte Bilder spezifiziert. Aus diesem Grund ist es nicht notwendig, auf die Beendigung des Schreibens von Bewegtbilddaten zu warten, bevor Standbilddaten geschrieben werden, wenn Standbilddaten in dem ersten RAM 310 gleichzeitig mit dem Überschreiben von Bewegtbilddaten in dem zweiten RAM 320 überschrieben werden.
  • Dritte Ausgestaltung
  • Bei den X-Treiber-ICs mit internem RAM gemäß der ersten und zweiten Ausgestaltung werden von der MPU 10 gelieferte Bewegtbilddaten und Standbilddaten über verschiedene Übertragungsleitungen empfangen, und auch das Schreiben erfolgt über getrennte Systeme, anders als beim Stand der Technik. Wenn jedoch aufgrund einer Vergrößerung der Bewegtbildanzeigefläche oder einer Zunahme der Anzahl von deren Graustufen die Menge an zu übertragenden Bewegtbilddaten zunimmt, ist die Übertragungskapazität begrenzt. Unter dem Gesichtspunkt einer Vergrößerung der Verdrahtungsfläche und der Anzahl von Anschlüssen zum Übertragen, insgesamt 21 Anschlüsse für die 6-Bit-R-, G- und B-Signale, das Taktsignal CLK und das horizontale/vertikale Synchronisationssignal H.Vsync wird es schwierig, mit einer weiteren Zunahme der Anzahl von Graustufen fertig zu werden, und unter manchen Umständen ist es sogar möglich, dass eine solche Zunahme eine Verringerung der Zuverlässigkeit verursacht.
  • In einem solchen Fall ermöglicht es ein Treiber-IC 400 mit internem RAM gemäß der dritten Ausgestaltung der vorliegenden Erfindung, eine Vergrößerung der Verdrahtungsfläche und der Anzahl der Anschlüsse für die zu übertragenden Signale zu verhindern, indem Bewegtbilddaten von der MPU über eine serielle Hochgeschwindigkeitsübertragungsleitung übertragen werden, und er ermöglicht außerdem das Schreiben von Standbilddaten und Bewegtbilddaten durch getrennte Systeme.
  • In diesem Fall ist eine serielle Hochgeschwindigkeitsübertragungsleitung eine Übertragungsleitung, die eine Hochgeschwindigkeitsübertragung von Daten in serieller Form als ein differentielles Signal ermöglicht, wobei differentielle Verstärkung auf Empfängerseite durchgeführt wird. Diverse Normen sind für eine solche serielle Hochgeschwindigkeitsübertragungsleitung vorgeschlagen worden, wie etwa TIA-644 oder EIA-644 der Telecommunications Industries Association oder der Electronic Industries Association, IEEE1596.3 des Institute of Electrical and Electronics Engineers, die Low Voltage Differential Signaling-(LVDS)-Norm, IEEE1394 oder die Unviersal Serial Bus-(USB)-Norm.
  • Hochgeschwindigkeitsübertragung nach LVDS-Norm
  • Ein schematisches Blockdiagramm eines elektronischen Gerätes, das mit einem X-Treiber-IC 400 gemäß der dritten Ausgestaltung der vorliegenden Erfindung ausgestattet ist, ist in 10 gezeigt.
  • Man beachte, dass Schaltungen in 10, die die gleichen Funktionen wie die Schaltungen in 1 haben, mit den gleichen Bezugszeichen bezeichnet sind und eine weitere Beschreibung von diesen fortgelassen wird.
  • Das elektronische Gerät der 10 unterscheidet sich von dem elektronischen Gerät der 1 darin, dass eine serielle Hochgeschwindigkeitsübertragungsleitung nach LVDS-Norm zwischen eine MPU 400 und einen X-Treiber-IC 420 einer Anzeigeeinheit 410 geschaltet ist. Die Konfiguration ist derart, dass serielle Bewegtbilddaten als ein differentielles Signal über diese serielle Hochgeschwindigkeitsübertragungsleitung übertragen werden.
  • Der Schnittstellenabschnitt der Anzeigedatenübertragungsleitung ist schematisch in 11A gezeigt, und der Schnittstellenabschnitt der seriellen Hochgeschwindigkeitsübertragungsleitung nach LVDS-Norm ist in 11B schematisch gezeigt.
  • Mit anderen Worten wird bei der in 11A gezeigten Technik eine Spannung entsprechend den Übertragungsdaten auf einer Signalübertragungsleitung, zu der die Verdrahtungskapazität hinzugefügt ist, durch Ausgangspuffer 450 und 452 getrieben, die aus CMOS-Transistoren konfiguriert sind. Auf Empfängerseite wird die Signalübertragungsleitung von aus CMOS-Transistoren konfigurierten Eingangspuffern 454 und 456 empfangen. Wenn die Verdrahtungskapazität der Datenübertragungsleitung und der Übertragungsleitung des Taktsignals CLK in diesem Fall als C [F] angenommen wird, die Datenübertragungsrate als f [Hz] angenommen wird und die Versorgungsspannung jedes Ausgangspuffers als V [V] angenommen wird, ist der mit der Datenübertragung verbundene Stromverbrauch Iop0 gegeben durch die folgende Gleichung (1): Iop0 = fCV [A] (1)
  • Dies zeigt, dass der Stromverbrauch mit zunehmender Übertragungsrate steigt. In der Praxis ist es jedoch aufgrund der Verdrahtungskapazität nicht möglich, die Geschwindigkeit der Datenübertragung stark zu steigern.
  • Im Gegensatz dazu wird ein dem Übertragungssignal entsprechendes differentielles Signal von den differentiellen Ausgangstreibern 460 und 462 auf der Sendeseite ausgegeben, und das differentiell eingegebene differentielle Signal wird auf Empfängerseite einer differentiellen Verstärkung durch Empfänger 464 und 466 unterzogen, wie in 11B gezeigt. Genauer gesagt fließt ein stetiger Strom von dem differentiellen Ausgangstreiber auf der Senderseite mit Bezug auf eine Signalübertragungsleitung, die eine symmetrische Übertragungsleitung, die aus einer Komponente wie etwa einem Twisted-Pair-Kabel oder einer gedruckten Leiterplatte gebildet ist, und eine zwischen Anschlusswiderständen R, die zwischen die differentiell arbeitende Signalübertragungsleitung geschaltet sind, erzeugte differentielle Spannung wird von den differentiellen Eingangsverstärkern auf der Empfängerseite verstärkt.
  • Währenddessen wandelt eine PLL-Schaltung 468 auf der Senderseite die zu sendenden Daten in serielle Daten synchronisiert mit einem frequenzgeteilten Taktsignal um, das zum Beispiel 1/9 des Taktsignals CLK ist, zur mit dem Taktsignal CLK synchronen Übertragung. Auf der Empfängerseite wird das empfangene Taktsignal CLK durch eine andere PLL-Schaltung 470 mit einem frequenzgeteilten Taktsignal synchronisiert, das zum Beispiel 1/9 des Taktsignals CLK ist, und die empfangenen seriellen Daten werden in parallele Daten umgewandelt.
  • Wenn in diesem Fall angenommen wird, dass der die Übertragung des differentiellen Signals begleitende stetige Strom Iconst [A] und der von den PLL-Schaltungen 468 und 470 auf Senderseite und Empfängerseite verbrauchte Strom Ipll [A] ist, dann ist der die Datenübertragung begleitende Stromverbrauch durch die folgende Gleichung (2) gegeben: Iop1 = Iconst + Ipll [A] (2)
  • Der Graph in 12 zeigt die Beziehung zwischen dem die Datenübertragung nach LVDS-Norm begleitenden Stromverbrauch und dem die Datenübertragung über CMOS-Treiber begleitenden Stromverbrauch.
  • Dieser Graph zeigt einen Stromverbrauch 480, der während der Übertragung mit aus CMOS-Transistoren konfigurierten Treibern auftritt und einen Stromverbrauch 482, der während der Datenübertragung nach der LVDS-Norm auftritt.
  • Mit anderen Worten nimmt, wenn der Datentransfer mit den CMOS-Treibern von 11A stattfindet, der Stromverbrauch proportional zur Datenrate zu, wie durch Gleichung (1) vorhergesagt.
  • Im Gegensatz dazu erfordert die Datenübertragung nach der LVDS-Norm, die in 11B gezeigt, einen der Datenübertragungsrate entsprechenden stetigen Strom. Der notwendige stetige Strom hat jedoch im Wesentlichen den gleichen Wert, sowohl wenn die Datenübertragungsrate niedrig ist, als auch wenn sie hoch ist.
  • Dies bedeutet also, dass die Datenübertragung nach der LVDS-Norm einen höheren Stromverbrauch als nach dem Stand der Technik hat, wenn die Übertragungsrate niedrig ist. Es bedeutet jedoch auch, dass, wenn die Übertragungsrate zunimmt, eine Datenübertragung mit einem niedrigeren Stromverbrauch und einer höheren Geschwindigkeit als nach dem Stand der Technik ermöglicht werden kann.
  • Diese dritte Ausgestaltung der vorliegenden Erfindung ist dadurch gekennzeichnet, dass sie im Vergleich zu der herkömmlichen Datenübertragung sowohl eine schnellere Datenübertragung als auch einen verringerten Energieverbrauch ermöglicht, indem sie in den Zeiträumen, in denen keine Datenübertragung stattfindet, wenn die Datenübertragungsrate niedrig ist, den stetigen Stromverbrauch unterdrückt. Genauer gesagt wird der Betrieb der differentiellen Ausgangstreiber auf der Senderseite und der differentiellen Eingangsempfänger auf der Empfängerseite angehalten, um den stetigen Strom zu beseitigen.
  • Wesentliche Strukturkomponenten von MPU, Anzeigeeinheit und Schnittstellenabschnitten für die serielle Hochgeschwindigkeitsübertragung nach der LVDS-Norm in elektronischem Gerät nach dieser dritten Ausgestaltung der Erfindung sind in 13 gezeigt.
  • Man beachte, dass Abschnitte, die dieselben wie die in 1, 10, 11A oder 11 sind, mit den gleichen Bezugszeichen bezeichnet sind und ihre weitere Beschreibung fortgelassen ist.
  • In diesem elektronischen Gerät sind die MPU 400 und die Anzeigeeinheit 410 durch eine serielle Hochgeschwindigkeitsübertragungsleitung nach LVDS-Norm verbunden.
  • Die MPU 400 unterscheidet sich von der zuvor beschriebenen MPU 10 darin, dass sie mit einer LVDS-Sendeschaltung 490, die eine Sendeschnittstellenfunktion für serielle Hochgeschwindigkeitsübertragung nach der LVDS-Norm hat, und mit einer Datenvalidierungssignalerzeugungsschaltung 492 versehen ist.
  • Die Anzeigeeinheit 410 unterscheidet sich von der zuvor beschriebenen Anzeigeeinheit 20 darin, dass sie mit einer LVDS-Empfangsschaltung 494 versehen ist, die eine Empfangsschnittstellenfunktion für serielle Hochgeschwindigkeitsübertragung nach der LVDS-Norm hat. In diesem Fall ist ein LCD-Treiber 496 der Anzeigeeinheit 410 äquivalent zu dem X-Treiber-IC 420 und dem Y-Treiber-IC 26 von 10.
  • Die LVDS-Sendeschaltung 490 umfasst zumindest differentielle Ausgangstreiber 460 und 462, die PLL-Schaltung 468 und eine Parallel-Seriell-Umwandlungsschaltung 498.
  • Die Parallel-Seriell-Umwandlungsschaltung 498 wandelt vom DSP 16, der eine Scan-/Wandlerfunktion für zu sendende Bewegtbilddaten hat, gelieferte R-, G- und B-Signale in serielle Daten in Synchronisation mit dem frequenzgeteilten Taktsignal um, das durch die PLL-Schaltung 468 frequenzgeteilt worden ist, und liefert diese an den differentiellen Ausgangstreiber 460.
  • Die Datenvalidierungssignalerzeugungsschaltung 492 erzeugt ein Datenvalidierungssignal, das nur aktiv wird, wenn die von dem DSP 16 erzeugten Bewegtbilddaten gültig sind, und gibt es an die LVDS-Empfangsschaltung 494 der Anzeigeeinheit 410 aus.
  • Die LVDS-Empfangsschaltung 494 umfasst wenigstens die differentiellen Eingangsempfänger 464 und 466, die PLL-Schaltung 470 und eine Seriell-Parallel-Wandlungsschaltung 500.
  • Die Seriell-Parallel-Wandlungsschaltung 500 wandelt die durch den differentiellen Eingangsempfänger 464 empfangenen seriellen Daten in parallele Daten in Synchronisation zu dem frequenzgeteilten Taktsignal um, das durch PLL-Schaltung 470 frequenzgeteilt ist, und liefert diese als R-, G- und B-Signale an den LCD-Treiber 496 (den X-Treiber-IC 420). Die Konfiguration ist derart, dass der Betrieb wenigstens der differentiellen Eingangsempfänger 464 und 466 und der PLL-Schaltung 470 angehalten wird, wenn das von der Datenvalidierungssignalerzeugungsschaltung 492 erzeugte Datenvalidierungssignal inaktiv ist, so dass der hindurchfließende stetige Strom gestoppt wird.
  • Die LVDS-Empfangsschaltung 494 schreibt die R-, G- und B-Signale in das Daten-RAM des X-Treiber-IC in Synchronisation zu dem von der Datenvalidierungssignalerzeugungsschaltung 492 erzeugten Datenvalidierungssignal. Beispielsweise wird ein Schirm Bewegtbilddaten in das Daten-RAM in Synchronisation mit dem mit der in 14 gezeigten Zeitlage ausgegebenen Datenvalidierungssignal geschrieben, und Bewegtbilddaten für jede Zeile eines Schirmes werden in das Daten-RAM in Synchronisation mit dem Datenvalidierungssignal geschrieben, das mit der in 15 gezeigten Zeitlage ausgegeben wird. Dies gewährleistet, dass die Bewegtbilddaten ohne Fehler angezeigt werden können, ohne dass eine Signalübertragungsleitung für das horizontale/vertikale Synchronisationssignal H.Vsync bereitgestellt wird.
  • Die so konfigurierte Datenvalidierungssignalerzeugungsschaltung 492 konzentriert sich auf die Hochgeschwindigkeitseigenschaften der seriellen Übertragungsleitung, so dass beide Ziele, Hochgeschwindigkeitsübertragung und verringerter Energieverbrauch, erreicht werden können, indem gewährleistet wird, dass der für die serielle Übertragung erforderliche stetige Strom nur dann fließt, wenn nötig.
  • Ein Beispiel der Zeitlage, mit der das Datenvalidierungssignal von der Datenvalidierungsschaltung 492 erzeugt wird, ist in 14 gezeigt.
  • Diese Figur zeigt einen Fall, in dem ein voller Schirm Bewegtbilddaten von der MPU 400 in einer Frame-Periode T der Schirmanzeige übertragen wird.
  • Mit anderen Worten macht, wenn ein voller Schirm Bewegtbilddaten in einer Zeit übertragen wird, die kürzer ist als eine Frame-Periode T, die Datenvalidierungssignalerzeugungsschaltung 492 das Datenvalidierungssignal in Synchronisation zum vertikalen Synchronisationssignal Vsync aktiv. Impulse werden so erzeugt, dass ein aktiver Zeitraum nur für die Menge von Bewegtbilddaten für einen Schirm, wie zuvor festgelegt, erzeugt wird.
  • Diese Konfiguration macht es möglich, den Verbrauch des stetigen Stroms um den Zeitraum (T-t1) zu verringern, so dass der die serielle Hochgeschwindigkeitsübertragung begleitende stetige Strom nur während des Zeitraumes t1 verbraucht wird.
  • Die Zeitlage, mit der das Datenvalidierungssignal von der Datenvalidierungssignalerzeugungsschaltung 492 erzeugt wird, ist nicht auf den obigen Fall beschränkt, es kann mit diversen anderen Zeitlagen erzeugt werden.
  • Ein weiteres Beispiel der Zeitlage, mit der das Datenvalidierungssignal von der Datenvalidierungssignalerzeugungsschaltung 492 erzeugt wird, ist in 15 gezeigt.
  • Diese Figur zeigt einen Fall, in der ein voller Schirm Bewegtbilddaten von der MPU 400 zeilenweise während einer Frame-Periode T der Schirmanzeige übertragen wird.
  • Wenn mit anderen Worten in jeder Zeiteinheit, die äquivalent zur Frame-Periode T dividiert durch die Anzahl der Zeilen auf einem Schirm ist, Bewegtbilddaten für eine Zeile eines Schirmes übertragen werden, aktiviert die Datenvalidierungssignalerzeugungsschaltung 492 das Datenvalidierungssignal für die erste Zeile des Schirmes in Synchronisation mit dem horizontalen Synchronisationssignal Hsync. Impulse werden so erzeugt, dass ein aktiver Zeitraum nur für die Menge von Bewegtbilddaten für eine Zeile eines Schirmes erzeugt wird, wie zuvor festgelegt. Das Datenvalidierungssignal für die zweite und die folgenden Zeilen ist entsprechend mit dem Anstieg des für jede Zeile erzeugten horizontalen Synchronisationssignal Hsync synchronisiert, um Impulse für den aktiven Zeitraum für genau die Menge der Bewegtbilddaten jeder Zeile des zuvor festgelegten vollen Schirmes zu erzeugen.
  • Es ist auch möglich, ein impulsförmiges Datenvalidierungssignal zu erzeugen, das nur für die Datenmenge einer Zeile, für jede zuvor festgelegte Zeile, in Synchronisation mit dem Anstieg des vertikalen Synchronisationssignals Vsync aktiv wird.
  • Diese Konfiguration ermöglicht zu gewährleisten, dass der stetige Strom bei serieller Hochgeschwindigkeitsübertragung nur während Zeiträumen t0, t1, ..., tN während eines zugewiesenen Zeilenübertragungszeitraumes T0, T1, ..., TN verbraucht wird, wenn der ursprüngliche eine Frame-Zeitraum in Übertragungen von Bewegtbilddaten für jede Zeile aufgeteilt worden ist. Dies ermöglicht es so, den Verbrauch des stetigen Stroms während der Zeiträume (T0-T0, (T1-t1), ... (TN-tN) in jedem Übertragungszeitraum zu unterdrücken.
  • Ein in 16 gezeigtes Blockdiagramm gehört zu dem X-Treiber-IC 420 mit internem RAM aus 10. Dieser unterscheidet sich von dem X-Treiber-IC 24 mit internem RAM darin, dass er mit der LVDS-Empfangsschaltung 494 anstatt mit dem Eingabepuffer 104 ausgestattet ist.
  • Die LVDS-Empfangsschaltung 494 verwendet den differentiellen Eingangsempfänger, um das Taktsignal CLK und serielle Daten SD differentiell zu verstärken, die über die serielle Hochgeschwindigkeitsübertragungsleitung nach LVDS-Norm übertragen werden, wie mit Bezug auf 13 beschrieben, und wandelt diese in parallele Bewegtbilddaten um. Sie umfasst auch eine Betriebshalt-Steuerschaltung, die ein getrenntes Datenvalidierungssignal DV eingibt und die differentiellen Eingangsverstärker des Taktsignals CLK und der seriellen Daten nur betreibt, wenn das Datenvalidierungssignal DV aktiv ist.
  • Die so konfigurierte LVDS-Empfangsschaltung 494 ist mit der zweiten Busleitung 120 verbunden.
  • Hochgeschwindigkeitsübertragung nach IEEE1394-Norm
  • Wesentliche strukturelle Komponenten der MPU, der Anzeigeeinheit und von Schnittstellenabschnitten für serielle Hochgeschwindigkeitsübertragung nach der IEEE1394-Norm in einem elektronischen Gerät nach dieser dritten Ausgestaltung der Erfindung sind in 17 gezeigt.
  • Man beachte, dass Abschnitte, die die gleichen wie in 1, 10, 11A, 11B oder 13 sind, mit den gleichen Bezugszeichen bezeichnet sind und ihre weitere Beschreibung weggelassen wird.
  • In diesem elektronischen Gerät sind eine MPU 550 und eine Anzeigeeinheit 560 über eine serielle Hochgeschwindigkeitsübertragungsleitung nach IEEE-1394-Norm verbunden.
  • Die MPU 550 unterscheidet sich von der zuvor beschriebenen MPU 400 darin, dass sie mit einer IEEE1394-Sendeschaltung 570 ausgestattet ist, die eine nach IEEE1394-Norm arbeitende serielle Hochgeschwindigkeitsübertragungs-Sendeschnittstellenfunktion hat.
  • Die Anzeigeeinheit 560 unterscheidet sich von der zuvor beschriebenen Anzeigeeinheit 410 darin, dass sie mit einer IEEE1394-Empfangsschaltung 572 ausgestattet ist, die eine serielle Hochgeschwindigkeitsübertragungs-Empfangsschnittstellenfunktion nach IEEE1394-Norm hat.
  • Die IEEE1394-Sendeschaltung 570 umfasst wenigstens eine Parallel-Seriell-Wandlungsschaltung, eine Codierschaltung und einen differentiellen Ausgangstreiber (in der Figur nicht gezeigt) zum Durchführen von serieller Hochgeschwindigkeitsübertragung nach IEEE1394-Norm.
  • Die Parallel-Seriell-Wandlungsschaltung in der IEEE1394-Sendeschaltung 570 wandelt von dem DSP 16, der eine Scan-/Wandlerfunktion für zu sendende Bewegtbilddaten hat, gelieferte R-, G- und B-Signale in serielle Daten. Die Codierschaltung erzeugt die seriellen Daten SD und ein Strobe-Signal (Taktsignal) STB aus den seriellen R-, G- und B-Signalen unter Verwendung eines als Data/Strobe-Link (DS Link) bezeichneten Verfahrens.
  • Mit dem DS-Link-Verfahren wird serielle Hochgeschwindigkeitsübertragung über zwei Paare von differentiellen Signalleitungen für die seriellen Daten SD und das Strobe-Signal STB durchgeführt. Die IEEE1394-Sendeschaltung 570 erzeugt die seriellen Daten SD und das Strobe-Signal STB in Synchronisation mit dem Sendetakt und überträgt sie über entsprechende differentielle Signaldrähte.
  • Die IEEE1394-Empfangsschaltung 572 umfasst wenigstens einen Empfänger mit differentiellem Eingang, eine Decodierschaltung und eine Seriell-Parallel-Schaltung (in der Figur nicht dargestellt) zum Empfangen von seriellen Hochgeschwindigkeitsübertragungssignalen nach der IEEE1394-Norm.
  • Der Empfänger mit differentiellem Eingang in der IEEE1394-Empfangsschaltung 572 empfängt die differentiell verstärkten seriellen Daten SD und das Strobe-Signal STB für jedes differentielle Signalleitungspaar. Die Decodierschaltung erzeugt die seriellen Bewegtbilddaten aus den seriellen Daten SD und dem Strobe-Signal STB und extrahiert auch das Taktsignal CLK. Die Seriell-Parallel-Umwandlungsschaltung wandelt die seriell gewandelten Bewegtbilddaten in parallele Daten um und liefert sie als R-, G- und B-Signale an den LCD-Treiber 496.
  • Ein Beispiel der Zeitlage, mit der Übertragungen zwischen der MPU 550 und der Anzeigeeinheit 560 von 17 mit dem DS-Link-Verfahren stattfinden, ist in 18 gezeigt.
  • Bei dem DS-Link-Verfahren wird das Strobe-Signal STB wie in 18 gezeigt mit Bezug auf die serielle Umwandlung der seriellen Daten SD erzeugt. Mit anderen Worten ändert sich das Strobe-Signal STB, wenn der gleiche Datenwert in den seriellen Daten SD weitergeht, aber das Strobe-Signal STB ändert sich nicht, wenn sich die seriellen Daten SD geändert haben.
  • In der IEEE1394-Empfangsschaltung 572 wird das Taktsignal CLK aus einer Oder-Verknüpfung der seriellen Daten SD und des Strobe-Signals STB erhalten. Dieses Taktsignal CLK wird dem LCD-Treiber 496 zusammen mit den R-, G- und B-Signalen zugeführt, die parallel gewandelt worden sind.
  • Die IEEE1394-Empfangsschaltung 572 verringert den Energieverbrauch, indem sie den Empfänger mit differentiellem Eingang nur dann veranlasst, zu arbeiten, wenn das von der Datenvalidierungssignalerzeugungsschaltung 492 erzeugte Datenvalidierungssignal DV aktiv ist, ähnlich wie bei der LVDS-Empfangsschaltung 494 von 13.
  • Diese Nutzung der IEEE1394-Norm verringert den Energieverbrauch in ähnlicher Weise wie die Bewegtbildübertragung nach der LVDS-Norm, indem serielle Hochgeschwindigkeitsübertragung von Bewegtbilddaten zwischen der MPU und der Anzeigeeinheit stattfindet, sie macht aber auch die PLL-Schaltungen überflüssig. Es ist dadurch möglich, die Schaltungsmuster kleiner zu machen und den Stromverbrauch der PLL-Schaltungen zu vermeiden.
  • Hochgeschwindigkeitsübertragung nach der USB-Norm
  • Wesentliche strukturelle Komponenten der MPU, der Anzeigeeinheit und der Schnittstellenabschnitte für serielle Hochgeschwindigkeitsübertragung nach der USB-Norm in einem elektronischen Gerät nach dieser dritten Ausgestaltung der Erfindung sind in 19 gezeigt.
  • In diesem Fall sind Bereiche innerhalb des USB-Norm-Schnittstellenabschnittes, die dieselben wie in 1, 10, 11A, 11B oder 13 sind, mit den gleichen Bezugszeichen bezeichnet, und ihre weitere Beschreibung ist fortgelassen.
  • In diesem elektronischen Gerät sind eine MPU 600 und eine Anzeigeeinheit 610 durch eine serielle Hochgeschwindigkeitsübertragungsleitung nach USB-Norm verbunden.
  • Die MPU 600 unterscheidet sich von der zuvor beschriebenen MPU 400 darin, dass sie mit einer USB-Übertragungsschaltung 620 ausgestattet ist, die über eine serielle Hochgeschwindigkeitssendeschnittstellenfunktion nach der USB-Norm verfügt.
  • Die Anzeigeeinheit 610 unterscheidet sich von der zuvor beschriebenen Anzeigeeinheit 410 darin, dass sie mit einer USB-Empfangsschaltung 622 ausgestattet ist, die eine serielle Hochgeschwindigkeitsübertragungs-Empfangsschnittstellenfunktion nach der USB-Norm aufweist.
  • Die USB-Sendeschaltung 620 umfasst wenigstens eine USB-Sendeverarbeitungsschaltung 630 und einen differentiellen Ausgangstreiber 632 zum Durchführen von serieller Hochgeschwindigkeitsübertragung nach der USB-Norm. Die positiven und negativen Seiten des differentiellen Ausgangstreibers 632 sind jeweils durch einen Pull-down-Widerstand R1 geerdet.
  • Die USB-Sendeverarbeitungsschaltung 620 wandelt von dem DSP 16, der eine Scan-/Wandlerfunktion für zu übertragende Bewegtbilddaten hat, gelieferte R-, G- und B-Signale in serielle Daten um, um USB-Pakete einer vorgegebenen Bitlänge zu bilden.
  • Die USB-Empfangsschaltung 622 umfasst wenigstens einen Empfänger mit differentiellem Eingang 634 und eine USB-Empfangsverarbeitungsschaltung 636 zum Empfangen von seriellen Hochgeschwindigkeitsübertragungen nach der USB-Norm. Die negative Seite des Empfängers mit differentiellem Eingang 634 ist durch einen Pull-up-Widerstand R2 hochgezogen.
  • Zusätzlich zu differentiellen Signalen beinhaltet serielle Hochgeschwindigkeitsübertragung nach der USB-Norm eine Unterteilung in Paketeinheiten einer vorgegebenen Bitlänge. Unter Verwendung eines als "Single End 0" bezeichneten Zustandes, der auftritt, wenn die logischen Pegel sowohl der positiven als auch der negativen Seite der differentiellen Signalleitung niedrig sind. Dieses Single End 0 zeigt das Ende eines Paketes an.
  • Der Empfänger mit differentiellem Eingang der Empfangsverarbeitungsschaltung ist als ein Single-End-Empfänger konfiguriert, um den Niedrigpegel, der Single End 0 ist, zu erfassen.
  • Die USB-Empfangsverarbeitungsschaltung 636 analysiert die empfangenen Paketdaten und wandelt die R-, G- und B-Signale in parallele Signale. Jedes Datenpaket beginnt zum Beispiel mit einem 8-Bit-Synchronisationsmuster, wobei die Empfangsverarbeitungsschaltung aus diesem Synchronisationsmuster das Taktsignal CLK erzeugt und in Synchronisation hiermit die R-, G- und B-Signale erzeugt.
  • Diese Verwendung der USB-Norm verringert den Energieverbrauch in ähnlicher Weise wie Bewegtbilddatenübertragung nach der LVDS-Norm, indem serielle Hochgeschwindigkeitsübertragung von Bewegtbilddaten zwischen der MPU und der Anzeigeeinheit durchgeführt wird, aber auch sie macht PLL-Schaltungen überflüssig. Es ist daher möglich, die Schaltungsmuster kleiner zu machen und den Stromverbrauch der PLL-Schaltungen zu beseitigen.
  • Man beachte, dass die vorliegende Erfindung nicht auf die oben beschriebenen Ausgestaltungen beschränkt ist und dass im Rahmen der vorliegenden Erfindung diverse Abwandlungen möglich sind.
  • Entsprechend sind die Konfigurationen der Treiber mit differentiellem Ausgang und der Empfänger mit differentiellem Eingang zum Implementieren von serieller Hochgeschwindigkeitsübertragung in den oben beschriebenen Ausgestaltungen nicht auf diverse Technologien wie etwa CMOS oder ECL beschränkt.
  • Es ist besonders bevorzugt, die vorliegende Erfindung auf Datenübertragung nach der LVDS-Norm, der IEEE1394-Norm oder der USB-Norm anzuwenden, doch ist sie nicht hierauf beschränkt. Zum Beispiel könnte die vorliegende Erfindung auch angewandt werden auf Datenübertragung nach einer beliebigen Norm, die auf einem zu derartiger serieller Hochgeschwindigkeitsdatenübertragung ähnlichen Konzept basiert, oder nach einer beliebigen davon abgeleiteten Norm.

Claims (10)

  1. Treiber mit internem RAM, der eingerichtet ist, einen Anzeigeabschnitt basierend auf Standbilddaten und Bewegtbilddaten zu treiben, wobei der Treiber mit internem RAM umfasst: einen ersten Anschluss, der eingerichtet ist, die Ruhebilddaten oder einen gegebenen Befehl zu empfangen; einen zweiten Anschluss, der eingerichtet ist, die Bewegtbilddaten, die seriell über eine serielle Übertragungsleitung übertragen werden, als ein differentielles Signal zu empfangen; eine Empfangsschaltung (104), die eingerichtet ist, das von dem zweiten Anschluss eingegebene differentielle Signal differentiell zu verstärken und die Bewegtbilddaten in einem parallelen Zustand zu erzeugen; wobei der Treiber mit internem RAM dadurch gekennzeichnet ist, dass er ferner umfasst: ein RAM (160), das eingerichtet ist, die über den ersten Anschluss eingegebenen Standbilddaten und die durch die Empfangsschaltung (104) erzeugten Bewegtbilddaten zu speichern; eine erste Steuerschaltung (152, 152A, 154, 154A, 142, 142A, 144, 144A), die eingerichtet ist, das Schreiben oder Lesen der Standbilddaten oder der Bewegtbilddaten, die getrennt über den ersten Anschluss oder den zweiten Anschluss eingegeben worden sind, mit Bezug auf das RAM (160) zu steuern; und eine zweite Steuerschaltung, die unabhängig von der ersten Steuerschaltung (152, 152A, 154, 154A, 142, 142A, 144, 144A) eingerichtet ist, das Lesen der Standbilddaten oder der Bewegtbilddaten, die in dem RAM (160) gespeichert worden sind, als Anzeigedaten zu steuern und den Anzeigeabschnitt zum Anzeigen zu treiben.
  2. Treiber mit internem RAM nach Anspruch 1, mit: einer Haltesteuerschaltung, die eingerichtet ist, mit dem differentiellen Signal ein Datenvalidierungssignal zu empfangen, das angibt, ob das differentielle Signal gültig ist oder nicht, und wenigstens einen Teil des Betriebs der Empfangsschaltung (104) basierend auf dem Datenvalidierungssignal anzuhalten.
  3. Treiber mit internem RAM nach Anspruch 2, bei dem das Datenvalidierungssignal als ein Synchronisationssignal verwendet wird, welches das Schreiben der Bewegtbilddaten in das RAM (160) synchronisiert.
  4. Treiber mit internem RAM nach Anspruch 2, bei dem das Validierungssignal als ein Synchronisationssignal verwendet wird, welches das Schreiben der Bewegtbilddaten für eine Zeile des Anzeigeabschnittes in das RAM (160) synchronisiert.
  5. Treiber mit internem RAM nach Anspruch 2, bei dem das Validierungssignal als ein Synchronisationssignal verwendet wird, welches das Schreiben der Bewegtbilddaten für einen vollen Schirm des Anzeigeabschnittes in das RAM (160) synchronisiert.
  6. Treiber mit internem RAM nach Anspruch 1, bei dem die serielle Übertragungsleitung eine Übertragungsleitung nach einem LVDS-Standard, einem USB-Standard oder einem IEEE1394-Standard ist.
  7. Treiber mit internem RAM nach Anspruch 1, bei dem die erste Steuerschaltung umfasst: einen ersten Spaltenadressdecoder (142A), einen zweiten Spaltenadressdecoder (144A), einen ersten Seitenadressdecoder (152A), und einen zweiten Seitenadressdecoder (154A).
  8. Treiber mit internem RAM nach Anspruch 7, bei dem der erste Spaltenadressdecoder (142A) und der erste Seitenadressdecoder (152A) zum Schreiben von Bewegtbilddaten verwendet werden, und der zweite Spaltenadressdecoder (144A) und der zweite Seitenadressdecoder (154A) zum Schreiben von Standbilddaten verwendet werden.
  9. Anzeigeeinheit mit: einem Schirm (22), der ein durch eine Mehrzahl von ersten Elektroden und eine Mehrzahl von zweiten Elektroden getriebenes elektrooptisches Element aufweist; den Treiber mit internem RAM nach einem der Ansprüche 1 bis 5, der die Mehrzahl von ersten Elektroden treibt; und einen Abtasttreiber (26) zum Abtasten und Treiben der Mehrzahl von zweiten Elektroden.
  10. Elektronisches Gerät mit: der Anzeigeeinheit (20; 410) nach Anspruch 9; und einer MPU (10; 400), die Befehle, Standbilddaten und Bewegtbilddaten an die Anzeige liefert.
DE60035031T 1999-11-29 2000-11-29 Treiberschaltung mit internem ram, anzeigevorrichtung mit diesem treiber und elektronisches gerät Expired - Fee Related DE60035031T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP33814699 1999-11-29
JP33814699 1999-11-29
JP2000211079A JP4058888B2 (ja) 1999-11-29 2000-07-12 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2000211079 2000-07-12
PCT/JP2000/008384 WO2001041119A1 (fr) 1999-11-29 2000-11-29 Pilote a ram integree, unite d'affichage associee audit pilote et dispositif electronique

Publications (2)

Publication Number Publication Date
DE60035031D1 DE60035031D1 (de) 2007-07-12
DE60035031T2 true DE60035031T2 (de) 2008-01-24

Family

ID=26576017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60035031T Expired - Fee Related DE60035031T2 (de) 1999-11-29 2000-11-29 Treiberschaltung mit internem ram, anzeigevorrichtung mit diesem treiber und elektronisches gerät

Country Status (9)

Country Link
US (1) US7050032B2 (de)
EP (1) EP1164570B1 (de)
JP (1) JP4058888B2 (de)
KR (1) KR100454994B1 (de)
CN (1) CN1156817C (de)
AT (1) ATE363708T1 (de)
DE (1) DE60035031T2 (de)
TW (1) TW495734B (de)
WO (1) WO2001041119A1 (de)

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825698B2 (en) 2001-08-29 2004-11-30 Altera Corporation Programmable high speed I/O interface
JP3526019B2 (ja) 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
JP3674488B2 (ja) * 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
US6760772B2 (en) * 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US7176870B2 (en) * 2001-12-27 2007-02-13 Renesas Technology Corp. Display drive control circuit
DE10107835A1 (de) * 2001-02-16 2002-09-05 Bosch Gmbh Robert Vorrichtung mit einem Speicherelement und Speicherelement
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
JP3826159B2 (ja) * 2001-12-27 2006-09-27 株式会社ルネサステクノロジ 表示駆動制御回路
JP2003263140A (ja) * 2001-12-27 2003-09-19 Hitachi Ltd 表示駆動制御回路
WO2003056541A1 (fr) * 2001-12-27 2003-07-10 Renesas Technology Corp. Systeme de commande de circuit d'attaque d'affichage
JP2006330754A (ja) * 2001-12-27 2006-12-07 Renesas Technology Corp 表示システムおよびこの表示システムを用いた携帯電話装置
JP2007213096A (ja) * 2001-12-27 2007-08-23 Renesas Technology Corp 表示駆動制御回路
JP4142701B2 (ja) * 2001-12-27 2008-09-03 株式会社ルネサステクノロジ 静止画像変更方法と表示駆動制御システムおよびこの技術を用いた携帯電話機
US7362316B2 (en) * 2002-02-22 2008-04-22 Intel Corporation Light modulator having pixel memory decoupled from pixel display
EP1998438B1 (de) * 2002-02-25 2011-09-07 NEC Corporation Differentialschaltung, Verstärkerschaltung, Treiberschaltung und Anzeigevorrichtung mit diesen Schaltungen
US7956857B2 (en) 2002-02-27 2011-06-07 Intel Corporation Light modulator having pixel memory decoupled from pixel display
JP2004004796A (ja) * 2002-04-25 2004-01-08 Matsushita Electric Ind Co Ltd 画像処理装置
EP1376526A3 (de) * 2002-06-26 2004-12-08 Pioneer Corporation Anzeigetreibervorrichtung, Datenübertragungssystem und Datenempfangsvorrichtung
JP2004045520A (ja) * 2002-07-09 2004-02-12 Toshiba Corp 平面表示装置の駆動方法
JP2004045748A (ja) * 2002-07-11 2004-02-12 Sharp Corp 表示装置及び表示方法
KR100915234B1 (ko) * 2002-12-17 2009-09-02 삼성전자주식회사 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법
JP4055572B2 (ja) * 2002-12-24 2008-03-05 セイコーエプソン株式会社 表示システム及び表示コントローラ
TW578128B (en) * 2003-01-02 2004-03-01 Toppoly Optoelectronics Corp Display driving device and method
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
TWI244061B (en) * 2003-05-22 2005-11-21 Toppoly Optoelectronics Corp Operation method for local display mode monitor
CN103220282B (zh) 2003-06-02 2016-05-25 高通股份有限公司 生成并实施一用于更高数据率的讯号协议和接口
FI115006B (fi) * 2003-06-13 2005-02-15 Nokia Corp Menetelmä ja järjestely parannellun näyttölaiterajapinnan sovittamiseksi näyttölaitteen ja prosessorin välille
KR100807601B1 (ko) 2003-06-30 2008-03-03 엔이씨 일렉트로닉스 가부시키가이샤 평판 디스플레이용 메모리 제어기 및 데이터 드라이버
JP3724578B2 (ja) * 2003-07-18 2005-12-07 セイコーエプソン株式会社 半導体装置及びその制御方法
RU2006107561A (ru) * 2003-08-13 2007-09-20 Квэлкомм Инкорпорейтед (US) Сигнальный интерфейс для высоких скоростей передачи данных
JP4069838B2 (ja) * 2003-09-10 2008-04-02 セイコーエプソン株式会社 表示ドライバ、電気光学装置及び表示ドライバの制御方法
DE602004019797D1 (de) * 2003-09-10 2009-04-16 Qualcomm Inc Schnittstelle für hohe datenrate
AU2004306903C1 (en) * 2003-10-15 2009-01-22 Qualcomm Incorporated High data rate interface
CA2544030A1 (en) * 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
EP2247066B1 (de) * 2003-11-12 2012-09-26 Qualcomm Incorporated Hochgeschwindigkeits-Datenschnittstelle mit verbesserter Verbindungssteuerung
WO2005053272A1 (en) * 2003-11-25 2005-06-09 Qualcomm Incorporated High data rate interface with improved link synchronization
JP4744074B2 (ja) * 2003-12-01 2011-08-10 ルネサスエレクトロニクス株式会社 表示メモリ回路および表示コントローラ
KR100906319B1 (ko) * 2003-12-08 2009-07-06 퀄컴 인코포레이티드 링크 동기화를 갖는 고 데이터 레이트 인터페이스
KR100595632B1 (ko) 2003-12-17 2006-06-30 엘지전자 주식회사 휴대용 단말기의 디스플레이 제어 방법
JP2005202181A (ja) * 2004-01-16 2005-07-28 Mitsubishi Electric Corp 表示装置ドライバ
JP3809839B2 (ja) 2004-03-09 2006-08-16 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
JP3786121B2 (ja) 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3786120B2 (ja) 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3815482B2 (ja) 2004-03-09 2006-08-30 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3835459B2 (ja) 2004-03-09 2006-10-18 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3829851B2 (ja) * 2004-03-09 2006-10-04 セイコーエプソン株式会社 データ転送制御装置及び電子機器
BRPI0508582A (pt) * 2004-03-10 2007-08-14 Qualcomm Inc equipamento e método de interface de alta taxa de dados
KR20060130749A (ko) * 2004-03-17 2006-12-19 퀄컴 인코포레이티드 고 데이터 레이트 인터페이스 장치 및 방법
CA2560744C (en) * 2004-03-24 2012-12-04 Qualcomm Incorporated High data rate interface apparatus and method
US8650304B2 (en) * 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
EP1978692B1 (de) 2004-06-04 2011-07-27 QUALCOMM Incorporated Schnittstellenvorrichtung und -verfahren für hohe Datenraten
KR100604866B1 (ko) * 2004-06-08 2006-07-26 삼성전자주식회사 액정 표시 장치 구동을 위한 감마 구동 방식의 소스드라이버 및 소스 라인 구동 방법
US7079427B2 (en) * 2004-07-02 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for a high-speed access architecture for semiconductor memory
US20060007237A1 (en) * 2004-07-08 2006-01-12 Eric Jeffrey Apparatuses and methods for sharing a memory between display data and compressed display data
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8873584B2 (en) * 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8723705B2 (en) * 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8667363B2 (en) * 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8539119B2 (en) * 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
JP4186940B2 (ja) * 2005-03-23 2008-11-26 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4075898B2 (ja) 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2006268260A (ja) * 2005-03-23 2006-10-05 Seiko Epson Corp データ転送制御装置及び電子機器
JP4207912B2 (ja) * 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4428272B2 (ja) * 2005-03-28 2010-03-10 セイコーエプソン株式会社 表示ドライバ及び電子機器
US8264441B2 (en) * 2005-03-31 2012-09-11 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
US8217880B2 (en) * 2005-03-31 2012-07-10 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
JP5077977B2 (ja) * 2005-05-30 2012-11-21 ルネサスエレクトロニクス株式会社 液晶ディスプレイ駆動制御装置及び携帯端末システム
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012937A (ja) 2005-06-30 2007-01-18 Seiko Epson Corp 表示ドライバ
JP2007012938A (ja) 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US7411804B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586664B2 (ja) 2005-07-28 2010-11-24 セイコーエプソン株式会社 半導体装置及び電子機器
JP4595730B2 (ja) 2005-07-28 2010-12-08 セイコーエプソン株式会社 半導体装置及び電子機器
JP2007065322A (ja) 2005-08-31 2007-03-15 Seiko Epson Corp 集積回路装置及び電子機器
JP2007096266A (ja) 2005-08-31 2007-04-12 Seiko Epson Corp 集積回路装置及び電子機器
JP2007072130A (ja) * 2005-09-06 2007-03-22 Seiko Epson Corp 画像表示システム、画像表示装置、画像データ出力装置、画像処理プログラム、及びこの画像処理プログラムを記録した記録媒体
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4613761B2 (ja) 2005-09-09 2011-01-19 セイコーエプソン株式会社 集積回路装置及び電子機器
US7830424B2 (en) * 2005-09-30 2010-11-09 Matthew Carnevale Haze reduction method and apparatus for use in retinal imaging
JP4984496B2 (ja) * 2005-11-09 2012-07-25 ソニー株式会社 自発光表示装置、発光条件制御装置、発光条件制御方法及びプログラム
US8692839B2 (en) * 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8730069B2 (en) * 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US20070126745A1 (en) * 2005-12-05 2007-06-07 Prolific Technology Inc. Method and system for displaying digital video
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
KR100775219B1 (ko) * 2006-03-10 2007-11-12 엘지이노텍 주식회사 인터페이스 장치 및 인터페이스 방법
TW200740198A (en) * 2006-04-07 2007-10-16 Innolux Display Corp Display device and method of transmitting signals thereof
JP4191206B2 (ja) * 2006-06-08 2008-12-03 エーユー オプトロニクス コーポレイション 画像表示システム、および画像表示装置
JP4191212B2 (ja) * 2006-07-14 2008-12-03 エーユー オプトロニクス コーポレイション 画像表示システム
US7590015B2 (en) 2006-08-30 2009-09-15 Seiko Epson Corporation Integrated circuit device and electronic instrument
US8035662B2 (en) 2006-11-22 2011-10-11 Seiko Epson Corporation Integrated circuit device and electronic instrument
CN101192371B (zh) * 2006-11-28 2011-05-11 康佳集团股份有限公司 Led显示模组的信号接口电路
JP4254851B2 (ja) 2006-12-06 2009-04-15 セイコーエプソン株式会社 表示装置、集積回路装置及び電子機器
JP5596895B2 (ja) * 2006-12-12 2014-09-24 キヤノン株式会社 画像処理装置
US7957603B2 (en) * 2006-12-29 2011-06-07 Intel Corporation Digital image decoder with integrated concurrent image prescaler
KR101393629B1 (ko) 2007-01-17 2014-05-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2008197600A (ja) 2007-02-16 2008-08-28 Renesas Technology Corp 半導体集積回路及びデータ処理システム
JP2007183668A (ja) * 2007-03-15 2007-07-19 Seiko Epson Corp 表示ドライバ及び電子機器
JP4725541B2 (ja) * 2007-03-16 2011-07-13 セイコーエプソン株式会社 データ転送制御装置及び電子機器
WO2008126227A1 (ja) * 2007-03-29 2008-10-23 Fujitsu Microelectronics Limited 表示制御装置、情報処理装置、および表示制御プログラム
JP4369499B2 (ja) * 2007-06-13 2009-11-18 エーユー オプトロニクス コーポレイション 画像表示システム
JP4700040B2 (ja) * 2007-10-29 2011-06-15 ルネサスエレクトロニクス株式会社 表示装置
US7741871B2 (en) 2008-03-19 2010-06-22 Seiko Epson Corporation Integrated circuit device, electro-optical device, and electronic instrument
TWI404025B (zh) * 2008-07-08 2013-08-01 Innolux Corp 液晶面板驅動方法及液晶顯示器
JP4924560B2 (ja) * 2008-07-28 2012-04-25 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2011160412A (ja) * 2010-01-06 2011-08-18 Panasonic Corp 撮像装置
KR102129540B1 (ko) 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8963810B2 (en) * 2011-06-27 2015-02-24 Sct Technology, Ltd. LED display systems
US8816885B2 (en) * 2012-06-29 2014-08-26 Intel Corporation Data interface alignment
US10354574B2 (en) * 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device
JP6823048B2 (ja) * 2016-03-31 2021-01-27 カシオ計算機株式会社 ドットマトリクス型表示装置および時刻表示装置
KR102642510B1 (ko) * 2019-12-26 2024-03-04 삼성디스플레이 주식회사 표시 장치, 영상 데이터 및 커맨드 데이터를 수신하는 방법, 및 영상 데이터 및 커맨드 데이터를 전송하는 방법
CN111090603B (zh) * 2019-12-31 2023-03-14 中国科学院合肥物质科学研究院 一种lvds转usb3.0适配器
TWI758097B (zh) * 2021-02-18 2022-03-11 友達光電股份有限公司 驅動電路及相關驅動方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6199189A (ja) * 1984-10-19 1986-05-17 富士通株式会社 動画ウインドウ方式
JPH04219791A (ja) * 1990-12-20 1992-08-10 Sony Corp 動画像のウィンドウ表示方法
JPH0540456A (ja) * 1991-08-07 1993-02-19 Mitsubishi Electric Corp 表示装置
JP3582082B2 (ja) 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH05257463A (ja) * 1992-03-11 1993-10-08 Nec Corp 情報処理装置
JP3419046B2 (ja) 1993-09-27 2003-06-23 セイコーエプソン株式会社 映像表示装置
US5493329A (en) * 1993-10-01 1996-02-20 Toko Kabushiki Kaisha Picture transmission system
JPH07152340A (ja) * 1993-11-30 1995-06-16 Rohm Co Ltd ディスプレイ装置
US6313863B1 (en) * 1994-07-29 2001-11-06 Canon Kabushiki Kaisha Image communication apparatus and system
US5986641A (en) * 1995-04-07 1999-11-16 Kabushiki Kaisha Toshiba Display signal interface system between display controller and display apparatus
JP3562049B2 (ja) * 1995-07-21 2004-09-08 セイコーエプソン株式会社 映像表示方法および装置
US6329973B1 (en) * 1995-09-20 2001-12-11 Hitachi, Ltd. Image display device
JPH09281933A (ja) 1996-04-17 1997-10-31 Hitachi Ltd データドライバ及びこれを用いた液晶表示装置，情報処理装置
US6137466A (en) * 1997-11-03 2000-10-24 Motorola, Inc. LCD driver module and method thereof
EP0918278B1 (de) * 1997-11-19 2004-08-04 Sharp Kabushiki Kaisha Schaltung zum simultanen Ansteuern eines Flüssigkristall-Bildschirms und eines Fernsehbildschirms
US6370603B1 (en) * 1997-12-31 2002-04-09 Kawasaki Microelectronics, Inc. Configurable universal serial bus (USB) controller implemented on a single integrated circuit (IC) chip with media access control (MAC)
JPH11242463A (ja) * 1998-02-25 1999-09-07 Hitachi Ltd 液晶表示装置及び液晶制御回路
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
GB9907849D0 (en) * 1999-04-06 1999-06-02 Densitron Europ Limited LCD control circuitry
JP3659139B2 (ja) * 1999-11-29 2005-06-15 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器

Also Published As

Publication number Publication date
WO2001041119A1 (fr) 2001-06-07
EP1164570B1 (de) 2007-05-30
JP2001222249A (ja) 2001-08-17
EP1164570A4 (de) 2003-01-02
CN1156817C (zh) 2004-07-07
US7050032B2 (en) 2006-05-23
KR100454994B1 (ko) 2004-11-06
KR20020018996A (ko) 2002-03-09
ATE363708T1 (de) 2007-06-15
TW495734B (en) 2002-07-21
US20020011998A1 (en) 2002-01-31
JP4058888B2 (ja) 2008-03-12
CN1345438A (zh) 2002-04-17
EP1164570A1 (de) 2001-12-19
DE60035031D1 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
DE60035031T2 (de) Treiberschaltung mit internem ram, anzeigevorrichtung mit diesem treiber und elektronisches gerät
DE69731724T2 (de) Integrierte Schaltung zur Steuerung einer Flüssigkristallanzeigevorrichtung mit Pixelinvertierung
US7061459B2 (en) Display controller, display unit and electronic apparatus
DE3718078C2 (de)
DE69637276T2 (de) Bildanzeigegerät
DE60103965T2 (de) Aktualisierung von Rasterbildern in einem Anzeigegerät mit einem Bildspeicher
DE19915020A1 (de) Steuerschaltung für ein Videoanzeigesystem und Verfahren zum Übertragen von Videodaten in einem Videoanzeigesystem
DE112013006692B4 (de) Treiberschaltung und Verfahren zum Betreiben einer Anzeigevorrichtung
DE2753063A1 (de) Speicherwerk
DE102006003406A1 (de) Sourcetreiberschaltung und Ansteuerungsverfahren für ein LCD
DE4332573A1 (de) Videovorrichtung mit Mehrfachauflösung und Verfahren zum Anzeigen biologischer Daten
DE3223658A1 (de) System und verfahren zur umsetzung eines zwischenzeilenlosen videosignals in ein zwischenzeilenvideosignal
DE112006000489B4 (de) Digitalbildübertragungsvorrichtung
DE102006009010B4 (de) Vorrichtung und Verfahren zur Ausgabe von unterschiedlichen Bildern auf wenigstens zwei Anzeigen
DE2922540A1 (de) Datenverarbeitungsanlage
DE69738430T2 (de) Robotersteuerung
WO1998025200A1 (de) Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer
WO2016012441A1 (de) Einrichtung und verfahren zum anzeigen von informationen auf einer mehrere einzelne bildschirm-module aufweisenden bildschirm-anordnung
DE10130243A1 (de) Farbanzeigetreiberapparat in einem tragbaren Mobiltelefon mit einer Farbanzeigeeinheit
DE112010005619T5 (de) Dreidimensionale Bilderzeugung
EP0970869B1 (de) Verfahren zur sicheren Anzeige des Zustandes einer signaltechnischen Anlage
EP1383323B1 (de) Verfahren zur Übertragung von Nicht-Video-Bilddaten über eine Video-Schnittstelle
DE3938366A1 (de) Steuervorrichtung fuer ein anzeigegeraet
DE3543252C2 (de)
DE102004011701A1 (de) Anordnung zur Ansteuerung eines Grafikdisplays

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee