DE3223658A1 - System und verfahren zur umsetzung eines zwischenzeilenlosen videosignals in ein zwischenzeilenvideosignal - Google Patents
System und verfahren zur umsetzung eines zwischenzeilenlosen videosignals in ein zwischenzeilenvideosignalInfo
- Publication number
- DE3223658A1 DE3223658A1 DE19823223658 DE3223658A DE3223658A1 DE 3223658 A1 DE3223658 A1 DE 3223658A1 DE 19823223658 DE19823223658 DE 19823223658 DE 3223658 A DE3223658 A DE 3223658A DE 3223658 A1 DE3223658 A1 DE 3223658A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- image
- rate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
Description
Patentanwälte Dipl.-Ing, H-. We ic km α ν ν, D^t, -Phys. Dr. K. Fincke
Dipl.-Ing. F. A-Weιckmann, Dipl.-Chem. B. Huber
Dr.-Ing. H. LisKA
8000 MÜNCHEN 86 POSTFACH 860 820
jm# MÖHLSTRASSE 22
TELEFON (089) 980352
Tektronix Inc telex 522621
' * TELEGRAMM PATENTWEICKMANN MÖNCHEN
System und Verfahren zur Umsetzung eines zwischenzeilenlosen
Videosignals in ein Zwischenzeilenvideosignal
Beschreibung
Die vorliegende Erfindung bezieht sich auf ein System und
auf ein Verfahren zur Umsetzung eines Zwischenzeilenlosen Videosignals - wie es mit einem Informationsdarstellungssystem
erzeugt wird - in eine Zwischenzeilenform, die für einen konventionellen Fernsehempfänger mehr geeignet ist.
Auf dem Gebiet der Informationsdarstellung ist es oft bequem
und vorteilhaft, ein zwischenzeilenloses Videosignal
zu verwenden, wenn ein rasterartig abgetastetes Bild beispielsweise auf dem Bildschirm einer Kathodenstrahlröhre
dargestellt werden soll. Die Verwendung eines derartigen Signals, das mit einer Bildrate wiederholt wird,
die gleich der Zwischenzeilenhalbbildrate ist, erlaubt
ß223658
die Erzeugung graphischer Bilder mit hoher Auflösung ohne jenes Flimmern, das in jenen Teilen eines Zwischenzeilen-"bildes
unvermeidlich ist, die durch einen einzigen Punkt oder durch eine einzige horizontale Linie definiert sind.
Zwischenzeilenlose Signale sind auch vorteilhaft zur Erzeugung von permanenten Kopien eines dargestellten Bildes.
Ein Problem ergibt sich dann, wenn es erwünscht ist, ein
Zwischenzeilenloses Bild gleichzeitig darzustellen, sowohl auf einer graphischen Vorrichtung mit hoher Auflösung
und hoher Bandbreite und auf einem Monitor - beispielsweise auf einem Fernsehempfänger - mit niedriger
Auflösung und niedriger Bandbreite. In diesem Fall muß das zwischenzeilenlose Signal umgesetzt v/erden in sein
Zwischenzeilenäquivalent bevor es übertragen wird zum Monitor mit der niedrigen Bandbreite. In Abhängigkeit vom
speziellen verwendeten Monitor, kann es erforderlich sein, gewisse zeitliche Adjustierungen vorzunehmen; beispielsweise
eine Umwandlung von der USA-Norm in europäische Normen.
Zu den bekannten Systemen zur Umwandlung eines zwischenzeilenlosen
Signals in ein Zwischenzeilensignal gehört jenes von Bockwoldt gemäß dem USA-Patent Nr. 3 947 826
und jenes von Niet gemäß dem USA-Patent Nr. 3 832 487. Gemäß Bockwoldt wird ein Zwischenzeilenloses Videosignal erzeugt
durch aufeinanderfolgende Abtastung eines Paares
'von Infrarotdetektoren - umgewandelt in abwechselnde Halbbilder von Zwischenzeilenlinien durch Speicherung paralleler
Kanaldaten - eine Linie zu einer gegebenen Zeit in vorgewählten Speichervorrichtungen und Entnahme der
Daten in einer Art, um das gewünschte Zwischenzeilensignal
zu erzeugen. Gemäß de Niet wird ein zwischenzeilenloses
Signal einer Fernsehkamera umgewandelt in eine
-S- ' i
Zwischenzeilenform durch Trennung jedes Bildes des Signals in zwei Halbbilder, durch Speicherung der beiden
Halbbilder in einer Speichervorrichtung und durch Entnahme der Informationen in Halbbildfolge. Das Bockwoldt-System
vollzieht die Umsetzung auf der Basis von Linie zu Linie, wogegen das de Niet-System mit einem ganzen Bild
von Eingangsinformation arbeitet.
Ein Nachteil des Bockwoldt-Systems besteht darin, daß
sein Zwischenzeilensignal zwei Kopien von jeder Eingangsabtastlinie
enthält - eine recht unkonventionelle Anordnung und eine Anordnung, die nicht direkt anwendbar ist
auf dem Gebiet der Informationsdarstellung. Ein Nachteil des de Niet-Systems ist darin zu sehen, daß es eine Speichervorrichtung
erfordert, die ein ganzes Bild von Bildinformationen speichern kann. Das de Niet-System erfordert
auch, daß seine Eingangs- und Ausgangsvorrichtungen - die Kamera bzw. der Monitor - im wesentlichen die gleichen
Bandbreiten haben.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes System und ein verbessertes Verfahren anzugeben, zur
Umwandlung aufeinanderfolgender Bilder eines zwischenzeilenlosen
Videosignals in aufeinanderfolgende Halbbilder eines Zwischenzeilensignals. Insbesondere wird die der
Erfindung zugrunde liegende Aufgabe darin gesehen, ein verbesserte System und Verfahren anzugeben, um die Umwandlung
eines Zwischenzeilenlosen Videosignals vorgegebener Bildrate in ein Zwischenzeilenvideosignal vergleichbarer
Halbbildrate vorzunehmen. Eine weitere der Erfindung zugrunde liegenden Aufgabe wird darin gesehen, ein"'System
und ein Verfahren zur beschriebenen Umwandlung anzugeben, derart, daß eine Zwischenspeicherung der Bildinformation
eines ganzen Bildes nicht erforderlich ist.
Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale im Kennzeichen des Patentanspruches 1 gelöst.
Die Erfindung zeichnet sich dadurch aus, daß die Umwandlung des zwischenzeilenlosen Eingangssignals in
sain Zwischenzeilenäquivalent durchgeführt wird, ohne daß eine Zwischenspeicherung der Informationen eines ganzen
Bildes oder auch nur einer ganzen Linie erforderlich wären. Dies wird im wesentlichen durch die Verwendung
eines Linienspeichers ermöglicht, der nach dem Prinzip zuerst-ein/zuerst-aus arbeitet und auf diese Weise einanderfolgende
Linien des Eingangssignals linienweise verarbeitet.
15
15
Im folgenden werden Ausführungsbeispiele der Erfindung
anhand der Figuren 1-4 beschrieben. Es zeigen: Pig. 1 ein vereinfachtes Blockdiagramm eines Systems
zur Informationsdarstellung in Verbindung mit einem Umsetzersystem der vorliegenden Erfindung,
Pig. 2 ein Polgediagramm zur Erläuterung des zeitlichen Zusammenhangs zwischen den Eingangs- und
Ausgangsoperationen beim System der vorliegenden Erfindung,
Pig. 3 ein Blockdiagramm eines Ausführungsbeispieles
Pig. 3 ein Blockdiagramm eines Ausführungsbeispieles
der vorliegenden Erfindung,
Pig. 4 eine Darstellung von Signalen, welche ausgewählte Signale zeigt, wie sie beim Betrieb der in
Pig. 3 dargestellten Anordnung erzeugt werden. 3o
Pig. 1 zeigt in vereinfachter Porm ein Blockdiagramm,
einer Kombination eines bekannten Darstellungssystems mit einem System gemäßder vorliegenden Erfindung. Das be
kannte System enthält die Datenquelle 1o, den Umsetzer 14, die Kathodenstrahlröhre 16 und die Steuerstufe 18.
Die Datenquelle 1o gibt ein digitales Signal ab, das
-40-
aufeinanderfolgende Bilder eines Zwischenzeilenlosen
aufgefrischten rasterartig abgetasteten Videobildes definiert. Der Umsetzer 14 setzt das digitale Signal der
Quelle 1o in ein entsprechendes Analogsignal um. Mit Hilfe der Kathodenstrahlröhre 16 wird das Analogsignal in ein
sichtbares Bild verwandelt. Mit Hilfe der Steuerstufe
wird der zeitliche Betrieb der Quelle 1o, des Umsetzers 14 und der Kathodenstrahlröhre 16 gesteuert. Derartige
Systeme gehören zum Stand der Technik und ein Verständnis ihrer Konstruktion und ihres Betriebes darf im Sinne
einer vollständigen Offenbarung angenommen werden. Pig. I zeigt ferner den Umsetzer 2o gemäß der vorliegenden Erfindung
zur Umsetzung eines Zwischenzeilenlosen Signals der Quelle 1o in ein Zwischenzeilenäquivalent, wobei die
Quelle 1o und die Steuerstufe 18 mit dem Umsetzer 2o über gestrichelt dargestellte leitungen verbunden sind.
Der zweite Umsetzer 22 verwandelt das Zwischenzeilensignal in seine analoge Form und der Monitor 24 - der nach
Art eines Fernsehempfängers gebaut ist - verwandelt das Analogsignal in ein sichtbares Bild.
Im Rahmen dieser Ausführungen werden wiederholt die Ausdrücke "Bild" und "Halbbild" verwendet, welche generell
Bedeutungen haben sollen, wie sie auf dem Gebiet der Videotechnik üblich sind. Ein Bild umfaßt also eine Vielzahl
von Rasterlinien und definiert ein vollständiges Videobild, wogegen ein Halbbild nur eine Untermenge der
Rasterlinien eines gegebenen Bildes umfaßt. Die Untermenge der Rasterlinie kann beispielsweise alle ungeraden
Linien oder alle geraden Linien enthalten. Als Linien können insbesondere die Zeilen eines Fernsehbildes verstanden
werden. Ein Zwischenzeilenloses Videobild umfaßt aufeinanderfolgende Bilder von Bildinformationen,
die alle aufeinander dargestellt werden, wogegen ein
3123658
Zwischenzeilenbild aus auf einanderf olgenden Halbbildern
besteht, deren Rasterlinien abwechselnd zwischen denen
des unmittelbar vorhergehenden Halbbildes liegen.
Das zwischenzeilenlose Signal der Quelle 1o und das davon
abgeleitete Zwischenzeilensignal sind in Fig. 2 dargestellt als paarweise Folgen von Liniensegmenten L1, 12
.... Ln wobei jedes Liniensegment eine einzige Rasterlinie der Bildinformation darstellt und wobei alle η Liniensegmente
ein vollkommenes Bild darstellt. Für jedes Bild des Eingangssignals definiert das Ausgangssignal ein
einziges Halbbild mit n/2 Rasterlinien; das erste HaIbbild besteht beispielsweise aus den ungeraden Rasterlinien
L1, L3 ...L (n -1), und das zweite Halbbild besteht aus den geraden Rasterlinien L2, L4, ...Ln. Die Dauer jeder
Ausgangslinie ist durch ihre relative Länge dargestellt und ist ungefähr zweimal länger als die der entsprechenden
Eingangslinie. Auf diese Weise definiert das Ausgangssignal nicht nur das Zwischenzeilenäquivalent des zwischenzeilenlosen
Eingangssignal, sondern ihre Bildrate (2 Halbbilder pro Bild) ist auch die Hälfte der des Eingangssignals.
Unter der Annahme eines konventionellen Zwischenzeilenlosen Eingangssignals von 60 Bildern pro
Sekunde (50 in Europa) enthält das Ausgangssignal 30 Bilder
pro Sekunde (25 in Europa) mit je zwei Halbbildern und kann unmittelbar verarbeitet werden mit Hilfe eines
Standartfernsehmonitors.
Das Blockdiagramm der Fig. 3 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung und des in Fig. 1 dargestellten
Umsetzers 2o. Zum leichteren Verständnis kann das System logisch in zwei Sektionen geteilt werden. Eine
Datensektion und eine Steuersektion. DieDatensektion, die
am oberen Rand der Figur dargestellt ist umfaßt die
Eingangsschaltung 3ο, das Eingangsschieberegister 32, den
Eingangspuffer 34, die Speichervorrichtung 36, den Aus- ;
gangspuffer 38, das Ausgangsschieberegister 4o und die Ausgangsschaltung 42. Der Teil der Datensektion vom Eingangsschieberegister 32 bis zum Ausgangsschieberegister
4o arbeitet als ein zuerst-ein/zuerst-aus orientiertes Speichersystem. Auf diesbezügliche Details wird noch eingegangen.
Bei diesem einfachen Ausführungsbeispiel der Figur ist die Eingangsschaltung 3o und die Ausgangsschaltung
42 je ein Bit breit, die Schieberegister 32 und 4o
sind ein Bit breit und 8 Bits tief, die Puffer 34 und 38
sind 8 Bit breit und die Speichervorrichtung 36 hat eine
Kapazität von 64 Worten mit je 8 Bits (insgesamt 512 Bits), Vergleichbare Komponenten anderer Dimensionierungen und
Kapazitäten können natürlicherweise verwendet werden, um speziellen Bedingungen zu genügen, ohne von der durch
die Erfindung gegebenen lehre abzuweichen. Außerdem wenn es der Stand der Technik erlaubt - kann das Speichersystem
mit den Teilen 32, 34, 36, 38 und 4o ersetzt werden durch einen einzigen integrierten Bauteil.
Die Steuersektion des in Pig. 3 dargestellten Systems erstreckt sich über die unteren zwei Drittel der Figur und
enthält den Schreibzähler 5o und die Schreibsteuerschaltung 52 zur Steuerung der Informationsspeicherung in Synchronismus
mit einem ersten Taktsignal TDCLK, ferner ein Lesezähler 54 und eine Lesesteuerschaltung 56 zur Steuerung
der Informationswiedergewinnung in Synchronismus mit einem zweiten Taktsignal XDCLK, ferner einen Adr.essenmultiplexer
58 zur wechselweisen Übernahme gewisser Schreib- und Leseadressensignale der zwei Zähler·'5o und
54 zum Betrieb der Steuervorrichtung 36, ferner eine Taktschaltung 6o zur Erzeugung des Taktsignals XDCLK und
schließlich ein Linienzähler 7o und eine Liniensteuer-
schaltung 72 zur Erzeugung gewisser Steuersignale, um den Betrieb des Systems mit der Eingangssignalbildrate zu
synchronisieren.
Eingangssignale zum Betrieb des Systems umfassen das Bildsignal
DATA/IN bestehend aus einen digitalen Bitstrom und definieren einander folgende Rasterlinien eines zwischenzeilenlosen
aufgefrischten und rasterartig abgetasteten Bildes, ferner das Taktsignal TOCIK dessen Periode
den Bildelementen des Eingangsbildes entspricht, und schließlich Synchronisiersignale V/SYNC bzw. H/SYNO zur
Ankündigung des Beginns der Bilder bzw. Linien des Eingangsbildes. Im Rahmen eines digitalen Bildes gleicht ein
Bildpunkt einem kleinen Fleck oder Punkt als Bildinformation
und wird in einem monochromatischen Binärzustandsystem
mit einer einzigen Binärstelle dargestellt.
Alle in Pig. 3 dargestellten Teile - ausgenommen die drei Steuerschaltungen 52, 56 und 72 - sind ihrer Natur nach
konventionell und den auf diesem G-ebiet arbeitenden Fachleuten bekannt und es ist ihre besondere Verbindung und
ihr zeitlich festgelegter Betrieb, im Gegensatz zu ihren
spezifischen Schaltungsanordnungen, welche die Basis der vorliegenden Erfindung bilden. Außerdem werden die drei
Steuerschaltungen nur unterschieden durch ihre geoffenbarten betrieblichen Charakteristiken; ihre tatsächliche
Schaltungsanordnung kann entsprechend den gewünschten Talenten der individuellen Entwickler variieren.
Es wurde bereits bemerkt, daß das in Fig. 3 dargestellte System in erster Linie die Umwandlung aufeinanderfolgeder
Bilder eines Zwischenzeilenlosen digitalen Videosignals in aufeinanderfolgende Halbbilder seines Zwischenzeilenäquivalents
bezweckt. Ein spezieller Vorteil dieses
3223558
Systems "besteht darin, daß die erwünschte Umsetzung vollzogen
wird, ohne daß eine Zwischenspeicherung des gesamten Bildes erforderlich wäre. Tatsächlich sind die Speichererfordernisse
geringer als jene die erforderlich sind, um die Bildinformation einer einzigen Linie zu speichern.
Im folgenden wird der Betrieb des in Fig. 3 dargestellten
Systems beschrieben. Einanderfolgende Linien des Eingangsbildsignals werden mit der Eingangsschaltung 3o empfangen,
werden umgewandelt in 8 Bit Segmente von der Serienform
zur Parallelform mit Hilfe des Eingangsschieberegisters 32 und werden gespeichert über den Eingangspuffer 34 in einanderfolgende
Speicherzellen der Speichervorrichtung 36,
alles in Synchronismus mit dem Taktsignal TDCLK. Gleichzeitig mit der Speicherung werden die Bildinformationen
aus der Speichervorrichtung 36 ausgelesen, übertragen
über den Puffer 38 zum Ausgangsschieberegister 4o, zur
Umwandlung von der Parallelform in die serielle Form und sind an der Ausgangsschaltung 42 verfügbar für die folgende
Übertragung zu einem Empfänger. Unter Bezugnahme auf die Liniensegmente der Fig. 2 ergibt sich wieder:
Während des Empfanges eines ersten Bildes werden die ungeraden Linien verarbeitet und die geraden Linien werden
nicht berücksichtigt. Während des Empfanges des nächsten folgenden Bildes werden die geraden Linien verarbeitet
und die ungeraden Linien werden nicht berücksichtigt. Die zur Verarbeitung der aufeinanderfolgenden Halbbilder erforderlichen
Funktionen der Eingangs- und Ausgangssignale sollte aus der Figur ersichtlich sein.
Die detaillierte Wirkungsweise des in Fig. 3 dargestellten Systems wird am besten unter Bezugnahme auf die in Fig. 4
dargestellten Signale erläutert. In Fig. 4 ist oben das erste Taktsignal TDOLK und in der Mitte ist das zweite
Taktsignal XDGLK dargestellt. Wie "bereits erwähnt, wird
das erste Taktsignal TDCLK zum System gemäß Pig. 3 extern erzeugt und deren Periode entspricht der der Eingangs-"bildelemente.
Die logische Quelle für ein derartiges Signal ist die gleiche Quelle, wie die, welche das Bildsignal
erzeugt. Bei einem speziellen realisierten System ist als Quelle ein Komputerendgeräfbildschirm vorgesehen. Das
zweite Taktsignal XDCLK wird intern mit Hilfe des Taktge"bers
6o erzeugt und wird verwendet um den Ausgangsbetriet)
mit den Zeiterfordernissen des externen Bildschirms oder der Vorrichtung zu synchronisieren. Alle Signale die
in Pig. 4 zwischen den Taktsignalen TDCLK und XDCLK dargestellt sind, sind synchron mit TDCLK und die unterhalb
von XDCLK dargestellten Signale sind synchron mit diesem letzteren Taktsignal. Mit Ausnahme gewisser Startbetrachtungen
ist es nicht erforderlich, daß die zwei Taktsignale synchron zueinander sind. Zum Zwecke der Diskussion
wird eine TDCLK Taktrate von 25 MHz und eine XDCLK Taktrate von 12,5 MHz angenommen. Außerdem wird die RS 170
Videokonvention vorausgesetzt.
Zuerst werden die Signale betrachtet, die mit dem Taktsignal
TDCLK verknüpft sind. Vorausgesetzt, aber nicht gezeigt, sind die Signale V/SY1TC und H/SYNC, welche den
Beginn der Bilder und Linien der Eingangsinformationen
ankündigen. Das H/SYHC Signal startet indirekt den Schreibzähler 5ο und den Lesezähler 54 und das V/SHTC Signal
startet indirekt den Linienzähler 7o. Das Signal IB/LOAD ist ein Ladesignal, das die Schreibsteuerschaltung 52
einmal pro 8 Perioden des TDCLK Signals erzeugt. Damit wird bewirkt, daß 8 Bits (Bildelemente) des Bildsignals,
die im Eingangsschieberegister 32 gespeichert sind, paral-IeI
in den Eingangspuffer 34 übertragen werden. Das Signal WCNT0 repräsentiert das geringwertigste Bit des
laufenden Schreibadressensignals, das vom Schreibzähler
5o erzeugt wird. Es sollte ersichtlich sein, daß der Schreibzähler 5o als durch acht teilender Zähler arbeitet,
um eine neue Schreibadresse zu erzeugen für jede Gruppe, bestehend aus acht Elementen des ankommenden Bildes.
Das Signal R/W ist ein Lese/Schreibsignal und wird erzeugt von der Schreisteuerschaltung 52, um den Adressenmultiplexer
58 abwechselnd zwischen der Schreibadresse des Schreibzählers 5o und der Leseadresse des Lesezählers 54
zu schalten. Ein Hochzustand des R/W Signals zeigt an, daß die Schreibadresse ausgewählt wurde und ein Tiefzustand
zeigt an, daß die Leseadresse ausgewählt ist. Das Signal WE ist ein Schreibfreigabesignal, welches die
Schreibsteuerschaltung 52 erzeugt, um während ihres Tiefzustandes 8 Bits der Bildinformation vom Eingangspuffer
zur Speichervorrichtung 36 auf jenen Speicherplatz zu übertragen, der mit dem laufenden Schreibadressensignal
aufgerufen ist. Schließlich ist das Signal OB/LOAD ein zweites Ladesignal, das die Schreibsteuerschaltung 52 erzeugt,
um in ihrem Hochzustand 8 Bits von Bildinformationen von der Speichervorrichtung 36 aus jenem Speicherblatt
auszulesen und den Puffer 38 zuzuführen, der durch die laufende Leseadresse aufgerufen ist. Im Beispiel, der
Fig. 3 sind alle identifizierten Signale 1 Bit breit, ausgenommen die Schreib- und Lesedatensignale, welche 8 Bit
3ο breit sind.
Es sollte bemerkt werden, daß ein Speicherschreibbetrieb immer dann möglich ist, wenn das R/W Signal hoch-ist und
die Signale WE und OB/LOAD tief sind und daß ein Speicherlesebetrieb immer dann möglich ist, wenn das Signal R/W
tief ist und die Signale WE und OB/LOAD hoch sind. Die
Hoch/Tiefkonvention der verschiedenen Signale der Fig. 4
ist natürlich eine Präge des Entwurfes und es sind die
Zeitbeziehungen zwischen den Signalwechseln, welche ihre Bedeutung "bestimmen. (TJm die Beschreibung zu erleichtern,
wurden die positiven Halbperioden der Taktsignale TDCLK und XDCLK aufeinanderfolgend in Gruppen zu acht nummeriert
entsprechend den 8 Bit Bildsegmenten, welche mit Hilfe der in Pig. 3 dargestellten Speichereinrichtung 32, 34» 36,
38, 4o verarbeitet werden).
Wir wenden uns nun den Signalen der Fig. 4 zu, die dem Taktsignal XDCLK zugeordnet sind. Das Signal RCNT0 stellt
das geringwertigste Bit des laufenden Leseadressensignals dar, das der Lesezähler 54 erzeugt. Ähnlich wie der
Schreibzahler 5o wird der Lesezähler 54 als durch acht teilender Zähler betrieben, um eine neue Leseadresse alle
acht Perioden des Taktsignals XDCLK zu erzeugen. Das Signal SR/LOAD ist ein Ladesignal, das die Lesesteuerschaltung
56 erzeugt um 8 Bit der Bildinformation die zuvor in das Ausgangspufferregister 38 geladen wurde zum Ausgangsschieberegister
4o zu übertragen, von wo aus eine serielle Übertragung zur Ausgangsschaltung 42 unter Steuerung des
Taktsignals XDCLK vorgenommen wird.
Unter Bezugnahme auf die Figuren 3 und 4 wird nun der detaillierte
Betrieb des Systems der vorliegenden Erfindung wie folgt erläutert. Unter Steuerung des Taktsignals TDCLK
wird die am Eingang der Eingangsschaltung 3o vorhandene Information kontinuirlich durch die Schaltung geschleust,
wird von der seriellen Form in die parallele Form mit Hilfe des Schieberegisters 32 umgewandelt und an den Eingang
des Puffers 34 gegeben. Die Liniensteuerschaltung 72 erkennt den Empfang des Signals H/SYNC, das den Beginn einer
neuen Linie der Bildinformation anzeigt. Nach einer
is-
gewissen Zeit nach der die Information mit Sicherheit am
Eingang des Puffers 34 angekommen ist, überträgt die Liniensteuerschaltung 72 das Startsignal LINE/START zur
Schreibsteuerschaltung 52 und zur lesesteuerschaltung 56, wodurch beide Schalterschaltungen und ihre entsprechenden
Zähler 5o und 54 gestartet werden. Um günstige Startbedingungen zu schaffen, können die Zählerstände der beiden
Zähler 5o und 54 auf Null gesetzt werden, so daß die folgenden Schreib- und Leseoperationen bei der Speicheradresse
Null beginnen. Andere Werte könnten ebenfalls verwendet werden.
Unmittelbar nach Empfang des Signals von der Liniensteuerschaltung
72 erzeugt die Schreibsteuerschaltung 52 das erste IB/LOAD Signal, welches bewirkt, daß die am Ausgang
des Schieberegisters 32 anliegende Information in den Puffer 34 übernommen wird. Die Schreibsteuerschaltung 52 gibt
dann das R/W Signal ab, womit das 8 Bit Ausgangssignal
des Schreibzählers 5o als erste Schreibadresse ausgewählt wird und gibt dann das Schreibfreigabesignal WE ab, wodurch
die Information die vorher in den Puffer 34 geladen wurde zur Speichervorrichtung 36 übertragen und an
jenem Speicherplatz gespeichert wird, der durch die Schreibadresse aufgerufen wurde. Die Schreiboperation
wird wiederholt für alle acht Perioden des Taktsignal TDCLK. Zwischen jeder Schreiboperation wird der Schreibzähler
5o automatisch inkrementiert um eine neue Schreibadresse zu erzeugen. Auf diese Art werden nacheinander
8 Bit Segmente des ankommenden Bildsignals zeitlich nacheinander in entsprechenden Speicherplätzen innerhalb der
Speichervorrichtung 36 gespeichert. Die Schreiboperationen werden wiederholt, bis der Empfang eines neuen H/SYNC
Signals den Beginn einer neuen Linie von Eingangsinformation anzeigt. Da nur jede andere Linie von jedem
EingangsMld gespeichert wird, muß die Lini ens teuer schaltung
72 derart ausgebildet sein, um die Abgabe eines neuen Startsignals nur für jene linien abzugeben, die gespeichert
werden sollen; das heißt, die ungeraden Linien eines ersten Bildes und die geraden Linien des nächsten
folgenden Bildes.
Es sollte beachtet werden, daß während der Zeit während der die Eingangsinformation nicht in der Speichervorrichtung
36 gespeichert wird, das R/W Signal, ferner das
Schreibfreigabesignal V/E und das OB/LOAD Signal in ihre anderen Zustände geschaltet werden. Unter dieser Bedingung
übernimmt der Adressenmultiplexer 58 das Leseadressensignal, das Tom Lesezähler 54 erzeugt wird, ferner
wird die Speichervorrichtung 36 für eine Leseoperation vorbereitet und schließlich wird die im Speicher unter
der Leseadresse gespeicherte Information in den Ausgangspuffer 38 übertragen. Es sollte auch bemerkt werden, daß
im Hinblick auf das SH/LOAD Signal die Leseoperation
periodisch vorgenommen wird, ohne Rücksicht darauf, ob die zum Puffer 38 übertragene Information verwendet wird,
um ein Ausgangssignal des Systems zu erzeugen. Dieser Vorteil
wird später erläutert. Es sollte außerdem bemerkt werden, daß einanderfolgende abwechselnde Linien von Eingangsinformation
kontinuirlich in die Speichervorrichtung 36 geschrieben werden, eine über die andere und völlig ^
unabhängig von der Ausgangsoperation.
Es wurde bereits früher angedeutet, daß das Signal LINE/ START der Liniensteuerschaltung 72 von der Lesesteuerschaltung
56 empfangen wird und die Steuerschaltung 56 und dem zugeordneten Zähler 54 startet. Nach dem Start
aktiviert die Steuerschaltung 56 die Taktschaltung 6o und beginnt die periodische Erzeugung des Signals SR/LQAD das
3223558
in Pig. 4 dargestellt ist. In Abhängigkeit von diesem SR/LOAD Signal wird die Information die vorher im Ausgangspuffer
38 gespeichert wurde, an das Ausgangsschieberegister 4o übertragen. Sowohl die Erzeugung des Signals
SR/LOAD als auch die Zählung des Lesezählers 54 werden synchron mit dem Taktsignal XDGLK vorgenommen, das die
Taktschaltung 6o erzeugt. Das Taktsignal XDCLK wird auch
dem Ausgangsschieberegister 4o und der Ausgangsschitung
42 zugeführt, um das Ausgangssignal des Systems zu bilden.
Alle acht Perioden des Taktsignals XDCLK bewirkt die Lesesteuerschaltung 56 die Umstellung des Lesezählers 54 auf
die nächste folgende Leseadresse; nach einer Zeit die ausreicht, um den Ausgangspuffer 38 mit jener Information zu
laden, die vorher in einem durch die Leseadresse aufgerufenen
Speicherplatz gespeichert war, gibt die Steuerschaltung 56 ein neues Signal SR/LOAD ab und bewirkt damit,
daß die Information des Puffers 38 zum Schieberegister 4o und von dort zur Ausgangsschaltung 42 übertragen
wird. Auf diese Weise wird die in der Speichervorrichtung 36 mit der Taktrate TDCLK gespeicherte Information gleichzeitig
aus der Speichervorrichtung mit einer langsameren Taktrate XDCLK ausgelesen. Am Ende jederAusgangslinie
wird der Taktgeber 6o gestoppt und das System erwartet eine neuerliche Aktivierung am Beginn der nächsten Eingangslinie.
Dabei gibt die Liniensteuerschaltung 72 "das LINE/START Signal nur für jene ungeraden oder geraden
Linien jedes Eingangsbildes ab, welche während der zugeordneten Bildzeit verarbeitet werden sollen. Die Liniensteuerschaltung
72 schaltet die Steuersignale V/SYNC und H/SYNC durch und eventuell auch das Signal BLANK/UNBLANK
das erforderlich ist, um den externen Monitor mit dem Ausgangssignal zu synchronisieren.
Unter der Annahme einer XDGLK Taktrate von ungefähr ein-
322365g
halb der TDCLK Taktrate ergeben sich Überlappungen zwischen den Eingangs- und Ausgangssignalen, wie sie in
Fig. 2 dargestellt sind. Da nur jede zweite Linie am Eingang
in der Speichervorrichtung 36 gespeichert wird und da der Schreibbetrieb und der Lesebetrieb beinahe gleichzeitig
beginnen, steht genügend Zeit zur Verfügung, um die vollständige gespeicherte Linie auszulesen, bevor die
nächste zu speichernde Linie empfangen wird. Noch wichtiger ist, daß ein wesentlicher Teil jeder Linie aus dem
System ausgelesen wird, bevor die ganze Linie gespeichert wird, so daß die Kapazität der Speichervorrichtung 36 geringer
sein kann, als zur Speicherung einer ganzen Linie erforderlich wäre und der Schreibbetrieb kann derart
durchgeführt werden, daß zur Speicherung der Linieninformation Speicherzellen herangezogen werden, deren Information
bereits ausgelesen wurde.
Der geringste Betrag der erforderlichen Speicherkapazität zur Bewältigung eines ankommenden Bit Stromes wird
definiert durch die folgenden mathematischen Ausdrücke:
Mct* 2
TT it M >
2(1-
" » Pot
dabei definieren TT bzw. M die Dimensionen des Speicherfeldes
in Bits bzw. in Worten, M . kennzeichnet dieSpeicherzykluszeit
(einschließlich Verzögerungen aufgrund der zugeordneten Anschlußschaltungen), P. . bezeichnet die
Bildelementeingabezeit, P . bezeichnet die Bildelementausgabezeit,
U bezeichnet die Anzahl der Bildelemente pro Bildlinie und 2 * Pit
> PQt > P±t. Die zweite Gleichung
setzt voraus, daß der Leseprozess bei der ersten Gelegen-
heit nach dem Start des Schreibprozesses beginnt, eine Voraussetzung die nicht in allen Fällen gültig ist. Im
Beispiel der vorliegenden Offenbarung gleicht N der 8 Bit Eingangswortlänge, I^/^0-^ gleicht 1/2, und U gleicht 64o
(angenommen). Daher wird, gemäß der zweiten Gleichung, für die Speichervorrichtung 36 nur eine Kapazität "benötigt
die nicht größer ist, als 4o mal 8. Der tatsächlich verwendete Speicher würde wahrscheinlich 64 Worte mal 8 Bit
messen, immer noch weniger als 6oo Bits pro Eingangslinie.
Wenn wir wieder auf die Pig. 4 zurückkommen, wird bemerkt
werden, daß zwei Perioden des OB/1OAD Signals auftreten,
während einer Periode des SR/LOAD Signals. Nur die im Puffer 38 zur Zeit des zweiten SR/LOAD Signals gespeicherte
Information wird zum Schieberegister 4o gesendet. Da beim dargestellten Beispiel die XDClK Taktrate genau
die Hälfte der DTCIK Taktrate ist, wird die gleiche Information - definiert durch das ungeänderte Leseadressensignal
- in den Ausgangspuffer 3o geladen, während beider Perioden des OB/LOAD Signals und der doppelte Ladebetrieb
ist nicht besonders bedeutungsvoll.
Jedoch im allgemeineren Pail, wo das XDCLK Signal etwas
langsamer oder schneller als die Hälfte des TDCLK Signals sein kann - beispielsweise in Europa, wo eine Bit Rate
ist eine Punktion von 5o Hz anstelle von 6o Hz - ist es möglich, daß die zeitliche Pestlegung zwischen dem
OB/LOAD Signal und dem SR/LOAD Signal derart ist, daß die von der Speichervorrichtung 36 zum Ausgangspuffer 38 übertragene
Information zur gleichen Zeit erfolgt, zu der die Information auch vom Ausgangspuffer zum Ausgangsschieberegister
4o übertragen wird. Wäre es keine Tatsache, daß der Ausgangspuffer kurz vorher geladen wurde mit Informationen
für das Schieberegister, so könnte die gleich-
zeitige und wiederholte Ladung des Puffers die Übertragung ungültiger Informationen verursachen. Ein derartiges
Ereignis wird aber wirksam ausgeschlossen durch die 'V häufige doppelte Ladung des Ausgangspuffers während je-■';
der Periode des Lesebetriebes. Wenn eine korrekte Infor-'
mation während der ersten Periode des OB/LOAD Signals in den Ausgangspuffer geladen wird, dann wird sie korrekt
übertragen, unbeschadet vom gleichzeitigen Auftreten des SR/LOAD Signals mit der zweiten Periode des OB/LOAD Signals
und wenn eine Fehlinformation während der ersten Periode des OB/LOAD Signals übertragen wird, dann wird
sie durch die zweite Periode korrigiert.
Zusammenfassend besteht das System der vorliegenden Erfindung aus einer Einrichtung zum Empfang eines Eingangssignals, womit aufeinanderfolgende Bilder eines zwischenzeilenlosen
Videobildes definiert werden und aus Mitteln zur zeitabhängigen Erzeugung eines Ausgangssignals, welches
eine Zwischenzeilenversion des gleichen Bildes definiert; dabei ist die Halbbildrate des Ausgangssignals
gleich der Bildrate des Eingangssignals. Es wird Vorsorge
getroffen, daß das System synchron entweder mit einem internen oder mit einem externen Takt betrieben wird und daß
das Ausgangssignal entweder der Fernsehnorm in USA oder
der europäischen Fernsehnorm entspricht.
Im Betrieb wird jede zweite Linie - beispielsweise jede gerade Linie - eines ersten Bildes der Eingangsinformation
in einen Linienpuffer mit einer ersten zwis-chenzeilenlosen
Rate geschrieben und gleichzeitig wird es aus dem Puffer ausgelesen mit einer zweiten langsameren Zwischenzeilenrate.
Der Vorgang wird dann wiederholt für die verbleibenden Linien - beispielsweise die ungeraden Linien des
nächsten folgenden Bildes der Eingangsinformation.
Auf diese Weise werden zwei Halbbilder (ein Bild) eines Zwischenzeilenausgangssignals erzeugt entsprechend je zwei
Bildern des Eingangssignals. Der Schreibbetrieb und der Lesebetrieb sind verschachtelt, um jede Linie der Hochgeschwindigkeitseingangsinformation
in den Puffer zu schreiben und gleichzeitig mit einer langsameren Rate auszulesen.
Da der Puffer nach dem Prinzip zuerst-ein/ zuerst-aus arbeitet und weil jeder verschachtelte Lesebetrieb
beinahe unmittelbar nach dem Start des entsprechenden Schreibbetriebes beginnt, kann die Eingangsinformation
"rund" um die vorhandenen Speicherplätze vorgenommen werden, ohne sich der Gefahr auszusetzen, daß vorher
gespeicherte Informationen zerstört werden, welche noch
nicht ausgelesen wurden. Auf diese Weise kann eine Puffervorrichtung verwendet werden, deren Speicherkapazität geringer
ist als jene, die zur Speicherung einer ganzen Linie von Eingangsinformation erforderlich wäre.
Es sollte erkannt werden, daß das System der vorliegenden Erfindung speziell brauchbar ist, um ein zwischenzeilenloses
Signal von 60 Bildern pro Sekunde - wie es auf dem Gebiet der Informationsdarstellung mit großer Auflösung
üblich ist - umzuwandeln in ein 60 Halbbilder pro Sekunde Zwischenzeilensignal, welches sofort in einem konventionellen
Fernsehempfänger verarbeitbar ist. Ein Hauptvorteil eines derartigen Systems liegt darin, daß es die
Verwendung konventioneller mit geringer Bandbreite betriebener Fernsehempfänger ermöglicht um Bilder darzustellen,
die mit Hilfe eines breitbandigen Informatiosdarstellungssystem
erzeugt wurden. Ein weiterer Vorteil ist darin zu sehen, daß diese Umwandlung erzielt wird, ohne eine Verwendung
großer und relativ komplexer Puffer oder anderer Zwischenspeicher zur Speicherung eines ganzen Bildes oder
eines Halbbildes von Eingangsinformationen.
Im Rahmen dieser Beschreibung wurden hauptsächlich jene Details der vorliegenden Erfindung beschrieben, welche
sich auf eine neue Betriebsweise teilweise bekannter Bauteile beziehen. Die auf diesem Gebiet arbeitenden Fachleute
werden aber erkennen, daß das beschriebene System auch erweiterbar ist, um Bilder mit mehreren Grautönen
oder Farbbilder zu behandeln, in dem die Anzahl und Dimensionen gewisser "Bauteile des beschriebenen Systems erhöht
werden. Um beispielsweise ein 16-Pegelgrautonbild zu verarbeiten,
wäre es notwendig einen 4-Bit breiten Eingangsund Ausgangsbitstrom vorzusehen. Die erforderlichen Änderungen,
um das System auf einen derartigen Bitstrom umzustellen, werden die auf diesem Gebiet tätigen Fachleute
im Rahmen der durch die Erfindung gegebenen Lehre erkennen.
Die hier verwendeten Ausdrücke und Definitionen sind beschreibender
Art aber nicht begrenzender Art, und es ist nicht beabsichtigt, durch die Verwendung derartiger Ausdrücke
und Definitionen äquivalente Besonderheiten oder äquivalente Teile derartiger Besonderheiten auszuschliessen,
da der Umfang der vorliegenden Erfindung definiert und nur begrenzt wird durch die Patentansprüche.
Claims (19)
- Patentanwälte Dipl.-Ing. f I. Weicemaijn, Dipl.- ?hys. Dr. K. FinckeDipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. LiskaESKTROITIX, HTG.S.W. Griffith DriveBeaverton, Oregon 97077
7.St.A.8000 MÜNCHEN 86 βΐ ilini 1Q89POSTFACH 860820 " ÜUi" ™ΟάMDHLSTRASSE 22TELEFON (089) 980352TELEX 5 22 621TELEGRAMM PATENTWEICKMANN MÜNCHENWiSystem -und Verfahren zur Umsetzung eines Zwischenzeilenlosen Videosignals in ein ZwischenzeilenvideosignalPatentansprüchen\ System zur Umsetzung aufeinanderfolgender Bilder eines zwischenzeilenlosen Videosignals in aufeinanderfolgender Halbbilder eines Zwischenzeilenvideo-■ signals, gekennzeichnet durch:a) eine Eingangseinrichtung zum Empfang eines Eingangssignals, das aufeinanderfolgede Bilder eines zwischenzeilenlosen rasterartig abgetasteten Videobildes definiert, wobei jedes Bild eine Vi elzahl von Rasterlinien der Videoinformation ent- ■ hält; undb) eine Ausgangseinrichtung zur Erzeugung - in zeitlicher Abhängigkeit mit dem Empfang des ersten Bildes des Eingangssignals - eines ersten Ausgangssignals, das jede andere Rasterlinie des ersten Bildes definiert und - in zeitlicher Ab-hängigkeit mit dem Empfang eines nächsten folgenden Bildes des Eingangssignals - eines zweiten Ausgangssignals, das die anderen Rasterlinien des nächsten folgenden Bildes definiert. - 2. System nach Anspruch 1, dadurch gekennzeichnet, daß das erste Ausgangs signal ein erstes HarbMld eines Zwischenzeilenvideosignals definiert und daß das zweite Ausgangssignal ein zweites HaIbMId des Zwischenzeilenvideosignals definiert.
- 3. System nach Anspruch 2, dadurch gekennzeichnet, daß das erste HaIbMId aus den ungeraden Rasterlinien (L1, L3...) des ersten EingangsMldes besteht und daß das zweite Halbbild aus den geraden Rasterlinien (L2, L4...) des nächsten folgenden Bildes besteht.
- 4. System nach Anspruch 1, dadurch gekennzeichnet, daß das erste Ausgangssignal und das zweite Ausgangssignal in Kombination eine Zwischenzeilendarstellung des Eingangsbildes definieren.
- 5. System nach Anspruch 4, dadurch gekennzeichnet, daß die Halbbildrate des kombinierten Ausgangssignals der Bildrate des Eingangssignals entspricht.
- 6. System nach Anspruch 1, dadurch gekennzeichnet, daß 3ο die Eingangseinrichtung eine Einrichtung enthält zum Empfang einer Rasterlinie einer Eingangsinfo-rmation mit einer ersten Rate und daß die Ausgangseinrichtung eine Einrichtung enthält, zur Übertragung der Rasterlinie mit einer zweiten langsameren Rate. 35
- 7. System nach Anspruch 6, dadurch gekennzeichnet, daß?2236583-die Ausgangseinrichtung eine Einrichtung enthält, zur Auslösung der Übertragung der Rasterlinie gleichzeitig mit ihrem Empfang.
- 8. System nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangssignal mit einer Rate von 60 Bildern pro Sekunde empfangen wird und daß das Ausgangssignal erzeugt wird mit einer Rate von 60 Halbbildern pro Sekunde.
- 9. System nach Anspruch 2, dadurch gekennzeichnet, daß das Eingangssignal mit einer Rate von N linien pro Sekunde empfangen wird und daß das Ausgangssignal erzeugt wird mit einer Rate von weniger als N Linien pro Sekunde.
- 10. System nach Anspruch 8, dadurch gekennzeichnet, daß die Ausgangsrate N/2 Linien pro Sekunde "betragt.
- 11. System nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangseinrichtung eine Speichereinrichtung (36) enthält zur vorübergehenden Speicherung mindestens · eines Teiles einer Eingangsrasterlinie von Videoinformation und daß die Ausgangseinrichtung eine Einrichtung enthält zum Lesen aus der Speichereinrichtung eines ersten Teiles der Rasterlinie währenddessen ein zweiter Teil der Rasterlinie gespeichert wird.
- 12. System nach Anspruch 11, dadurch gekennzeichnet, daß die Speichereinrichtung betrieben wird in einer zuerst-ein/zuerst-aus Betriebsweise, derart, daß der zweite Teil der Rasterlinie zeitlich dem ersten Teil folgt.
- 13. System nach. Anspruch 11, dadurch gekennzeichnet, daß die Speichereinrichtung eine Speicherkapazität besitzt, die geringer ist als jene, die zur Speicherung einer ganzen Rasterlinie der Eingangsinformation erforderlich ist.
- 14. System nach Anspruch 11, dadurch gekennzeichnet, daß der erste Teil der Rasterlinie aus der Speichereinrichtung mit einer langsameren Rate gelesen wird, im Vergleich zu der Rate, mit der der zweite Teil gespeichert wird.
- 15. Verfahren zur Umsetzung aufeinanderfolgender Bilder eines zwischenzeilenlosen Videosignals in aufeinanderfolgende Halbbilder eines Zwischenzeilenvideosignals, gekennzeichnet durch die folgenden Verfahrensschritte:a) Empfang eines Eingangssignals, das aufeinanderfolgende Bilder eines zwischenzeilenlosen aufgefrischten rasterartig abgetasteten Videobildes definiert; undb) Erzeugung - gleichzeitig mit dem Empfang eines · ersten Bildes des Eingangssignals - eines Ausgangssignals, das ein erstes Halbbild einer Zwischenzeilendarstellung des Videobildes definiert und Erzeugung - gleichzeitig mit dem Empfang eines nächsten folgenden Bildes des Eingangssignals - eines Ausgangssignals, das einnächstes folgendes Halbbild der Zwischehzeilendarstellung des Videobildes definiert.
- 16. Signalumsetzungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Halbbildrate des Ausgangssignals der Bildrate des Eingangssignals entspricht.
- 17. Signalumsetzungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß Jedes Bild des Eingangssignals eine Vielzahl von Rasterlinien von Bildinformationen umfaßt und daß das erste Halbbild des Ausgangssignals alle anderen Rasterlinien des ersten Bildes umfaßt und daß das nächste folgende Halbbild aus den verbleibenden Rasterlinien des nächsten folgenden BiI-des besteht.
- 18. Signalumsetzverfahren nach Anspruch 13, dadurch gegeknnzeichnet, daß das Eingangssignal mit einer Rate von Έ Linien pro Sekunde empfangen wird und daß das Ausgangssignal erzeugt wird mit einer Rate von N/2 Linien pro Sekunde.
- 19. Signalumsetzverfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Verfahrensschritt (a) den Empfang einer Rasterlinie des Eingangsvideobildes mit einer ersten Rate umfaßt und daß der Verfahrensschritt (b) die Erzeugung einer Rasterlinie mit einer zweiten langsameren Rate umfaßt.2o. Signalumsetzverfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Verfahrensschritt (b) außerdem umfaßt die Erzeugung eines ersten Teils der Rasterlinie während der Zeit während der ein zweiter Teil dieser Linie empfangen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/277,788 US4386367A (en) | 1981-06-26 | 1981-06-26 | System and method for converting a non-interlaced video signal into an interlaced video signal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3223658A1 true DE3223658A1 (de) | 1983-04-07 |
DE3223658C2 DE3223658C2 (de) | 1985-06-27 |
Family
ID=23062347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3223658A Expired DE3223658C2 (de) | 1981-06-26 | 1982-06-24 | System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal |
Country Status (6)
Country | Link |
---|---|
US (1) | US4386367A (de) |
JP (1) | JPS587183A (de) |
CA (1) | CA1182207A (de) |
DE (1) | DE3223658C2 (de) |
FR (1) | FR2508748B1 (de) |
GB (1) | GB2100953B (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5828614A (ja) * | 1981-08-14 | 1983-02-19 | Alps Electric Co Ltd | 疎密式軌跡表示機構をもつ車載用コ−ス誘導システム |
US4551753A (en) * | 1981-12-17 | 1985-11-05 | Nippon Hoso Kyokai | Picture signal processing system including spatio-temporal filter |
JPS59185485A (ja) * | 1983-04-07 | 1984-10-22 | Hitachi Ltd | テレビジヨン方式 |
US4626910A (en) * | 1983-12-13 | 1986-12-02 | Fuji Photo Film Co., Ltd. | Circuit for preventing flicker attributable to field signal-frame signal conversion |
JPS6112184A (ja) * | 1984-06-27 | 1986-01-20 | Hitachi Ltd | 走査速度変換回路 |
US5029001A (en) * | 1986-08-14 | 1991-07-02 | Sony Corporation | NTSC compatible TV signal transmitting system for improving vertical resolution |
US4803476A (en) * | 1986-10-24 | 1989-02-07 | Visual Technology Incorporated | Video terminal for use in graphics and alphanumeric applications |
FR2614164B1 (fr) * | 1987-04-17 | 1989-07-28 | Trt Telecom Radio Electr | Dispositif pour assurer la compatibilite television de senseurs d'image a analyse optico-mecanique |
US5298913A (en) * | 1987-05-29 | 1994-03-29 | Sharp Kabushiki Kaisha | Ferroelectric liquid crystal display device and driving system thereof for driving the display by an integrated scanning method |
US4797746A (en) * | 1987-08-24 | 1989-01-10 | Rockwell International Corporation | Digital image interface system |
JP2578859B2 (ja) * | 1987-12-25 | 1997-02-05 | 日本電気株式会社 | テレビジョン信号方式変換装置 |
US7382929B2 (en) | 1989-05-22 | 2008-06-03 | Pixel Instruments Corporation | Spatial scan replication circuit |
JPH03258177A (ja) * | 1990-03-08 | 1991-11-18 | Sony Corp | ノンインターレース表示装置 |
US5119191A (en) * | 1990-05-30 | 1992-06-02 | Panavision International, L.P. | Flicker processor for cinema video assist |
KR930007065B1 (ko) * | 1991-01-30 | 1993-07-26 | 삼성전자 주식회사 | 전자카메라시스템에 있어서 재생시 화면편집장치 |
US5182643A (en) * | 1991-02-01 | 1993-01-26 | Futscher Paul T | Flicker reduction circuit for interlaced video images |
JP2731639B2 (ja) * | 1991-05-27 | 1998-03-25 | 株式会社日立製作所 | 画像メモリ制御方法および画像メモリ装置 |
JP2585957B2 (ja) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
GB9219596D0 (en) * | 1992-09-16 | 1992-10-28 | Videologic Ltd | Improvments relating to computer graphics and video systems |
KR0139887B1 (ko) * | 1994-02-17 | 1999-02-18 | 김광호 | 영상메모리의 데이타 혼선방지회로 |
US5510843A (en) * | 1994-09-30 | 1996-04-23 | Cirrus Logic, Inc. | Flicker reduction and size adjustment for video controller with interlaced video output |
US5611041A (en) * | 1994-12-19 | 1997-03-11 | Cirrus Logic, Inc. | Memory bandwidth optimization |
CA2167441C (en) * | 1995-01-19 | 2005-07-05 | Masao Mutaguchi | Vibration damping arrangement for cable car |
DE69621609T2 (de) * | 1995-02-20 | 2003-01-30 | Snell & Wilcox Ltd | System zur wiedergabe von bewegten bildern |
US5742274A (en) * | 1995-10-02 | 1998-04-21 | Pixelvision Inc. | Video interface system utilizing reduced frequency video signal processing |
EP0798920B1 (de) * | 1996-03-25 | 2006-11-02 | Micronas GmbH | Schaltungsanordnung zur Erzeugung eines an einem Bildschirm darstellbaren Bildsignals |
GB2325105A (en) * | 1997-05-07 | 1998-11-11 | Umax Data Systems Inc | Converting and scaling non-interlaced VGA signals to interlaced TV signals |
JPH10341437A (ja) * | 1997-06-06 | 1998-12-22 | Canon Inc | 画像処理方法及び装置 |
US6108041A (en) * | 1997-10-10 | 2000-08-22 | Faroudja Laboratories, Inc. | High-definition television signal processing for transmitting and receiving a television signal in a manner compatible with the present system |
US6014182A (en) * | 1997-10-10 | 2000-01-11 | Faroudja Laboratories, Inc. | Film source video detection |
DE19808005A1 (de) * | 1998-02-26 | 1999-09-02 | Philips Patentverwaltung | Anordnung zum Bearbeiten von Videosignalen |
US6788311B1 (en) * | 1999-04-28 | 2004-09-07 | Intel Corporation | Displaying data on lower resolution displays |
KR100416617B1 (ko) * | 2002-03-25 | 2004-02-05 | 삼성전자주식회사 | tDQSS 윈도우를 개선할 수 있는 데이터 입력방법 및데이터 입력버퍼 |
US7362375B2 (en) * | 2003-06-02 | 2008-04-22 | Samsung Electronics Co., Ltd. | Scanning conversion apparatus and method |
US8560795B2 (en) * | 2005-06-30 | 2013-10-15 | Imec | Memory arrangement for multi-processor systems including a memory queue |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832487A (en) * | 1971-12-21 | 1974-08-27 | Philips Corp | Method of converting image signals generated in a non-interlaced manner into image signals interlaced in accordance with a television standard |
US3947826A (en) * | 1973-12-03 | 1976-03-30 | Hughes Aircraft Company | Scan convertor |
DE2551664A1 (de) * | 1975-11-18 | 1977-06-02 | Licentia Gmbh | Kompatibles bildfernsprechsystem |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS539812A (en) * | 1976-07-15 | 1978-01-28 | Matsushita Electric Works Ltd | Method of producing base plate consisting of inorganic matter |
JPS593520B2 (ja) * | 1976-09-30 | 1984-01-24 | ライオン株式会社 | 粒状洗剤の製造法 |
NL7709662A (nl) * | 1977-09-02 | 1979-03-06 | Philips Nv | Televisiekamera. |
US4298888A (en) * | 1979-06-08 | 1981-11-03 | Hughes Aircraft Company | Non-interlaced to interlaced format video converter |
-
1981
- 1981-06-26 US US06/277,788 patent/US4386367A/en not_active Expired - Lifetime
-
1982
- 1982-05-12 GB GB08213822A patent/GB2100953B/en not_active Expired
- 1982-06-08 CA CA000404695A patent/CA1182207A/en not_active Expired
- 1982-06-24 FR FR8211436A patent/FR2508748B1/fr not_active Expired
- 1982-06-24 JP JP57109123A patent/JPS587183A/ja active Pending
- 1982-06-24 DE DE3223658A patent/DE3223658C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832487A (en) * | 1971-12-21 | 1974-08-27 | Philips Corp | Method of converting image signals generated in a non-interlaced manner into image signals interlaced in accordance with a television standard |
US3947826A (en) * | 1973-12-03 | 1976-03-30 | Hughes Aircraft Company | Scan convertor |
DE2551664A1 (de) * | 1975-11-18 | 1977-06-02 | Licentia Gmbh | Kompatibles bildfernsprechsystem |
Non-Patent Citations (1)
Title |
---|
15th Annual SMPTE Television Conference in San Francisco, California, February 6-7, 1981, Vortrag von Broder Wendland: "High Definition Television Studies on Compatible Basis with Present Standards", veröffentlicht in "Tele- vision Technology in the 80's", herausgegeben von der SMPTE, 1981, S.151-165 (SMPTE) * |
Also Published As
Publication number | Publication date |
---|---|
FR2508748B1 (fr) | 1987-05-22 |
GB2100953B (en) | 1985-10-16 |
JPS587183A (ja) | 1983-01-14 |
DE3223658C2 (de) | 1985-06-27 |
GB2100953A (en) | 1983-01-06 |
US4386367A (en) | 1983-05-31 |
FR2508748A1 (fr) | 1982-12-31 |
CA1182207A (en) | 1985-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3223658A1 (de) | System und verfahren zur umsetzung eines zwischenzeilenlosen videosignals in ein zwischenzeilenvideosignal | |
DE2420830C2 (de) | Verfahren und Anordnung zur Bandbreitenkompression eines Videosignals | |
DE3804460C2 (de) | ||
DE3342004C2 (de) | Vorrichtung zum Eingeben von Videosignalen in einen Digitalspeicher | |
DE2651543C2 (de) | ||
DE2703579A1 (de) | System zur verarbeitung von videosignalen | |
DE3041898A1 (de) | Synchronisiersystem fuer fernsehsignale | |
DE2735213B2 (de) | Gerät zum Steuern der Bilddarstellung bei einem Farbfernsehgerät | |
DE2922540A1 (de) | Datenverarbeitungsanlage | |
DE3248978C2 (de) | ||
DE1956843A1 (de) | Redundanzverringerungssystem | |
DE3823921C2 (de) | Verfahren und Gerät zum Speichern digitaler Videosignale | |
DE3722172A1 (de) | Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes | |
DE19901370B4 (de) | Bildrahmensynchronisationsvorrichtung und Verfahren | |
DE3610301C2 (de) | ||
DE2625840A1 (de) | Radaranzeigesystem | |
WO1980002351A1 (en) | Television receiver | |
DE4027180A1 (de) | Vorrichtung zum erzeugen von vertikalrolladressen | |
DE3444400A1 (de) | Anordnung zur bildlichen wiedergabe von informationen mittels bit-abbildung | |
DE2808640C2 (de) | System zur Übertragung einzelner Fernsehbilder | |
DE2350018B2 (de) | Bildanalysator | |
DE2344506C2 (de) | Anzeigevorrichtung für ein Radarsystem | |
WO1988002955A1 (en) | Circuit for delaying a digital signal | |
DE19646704C2 (de) | Steuersignalform-Erzeugungsschaltung der Einbitart | |
DE2401493C2 (de) | System zur Steuerung einer Rasteranzeige bei einer Kathodenstrahlröhren-Anzeigeeinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8181 | Inventor (new situation) |
Free format text: PETERSON, JAMES RICHARD DOORNINK, DOUGLAS JAMES, PORTLAND, OREG., US |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee |