DE2344506C2

DE2344506C2 - Anzeigevorrichtung für ein Radarsystem

Info

Publication number: DE2344506C2
Application number: DE2344506A
Authority: DE
Inventors: Ruy Lopes Brandao; Robert Arnold Ft. Lauderdale Fla. Taylor jun.
Original assignee: Bendix Corp
Current assignee: Bendix Corp
Priority date: 1972-09-21
Filing date: 1973-09-04
Publication date: 1982-12-02
Also published as: IT993300B; FR2200529A1; GB1398506A; DE2344506A1; CA1017039A; FR2200529B1; JPS4971889A

Description

Die Erfindung bezieht sich auf eine Anzeigevorrichtung für ein Radarsystem, in welchem eine Folge von ersten Signalen entsprechend den Radarsendungen erzeugbar ist, und welche eine Folge von Radarriickkehrsignalen empfängt, die durch Reflexion der ersten Signale entsteht. Derartige Anzeigevorrichtungen werden seit langem in der Radartechnik verwendet. Üblicherweise werden die Radarrückkehrsignale in relativ langsamer zeitlicher Folge empfangen und mit einer unterschiedlichen Folge angezeigt, die um ein Vielfaches schneller ist, um ein relativ flimmerfreies stetiges Bild mit hoher Auflösung zu erhalten.

Es besteht seit langem der Wunsch, bei den bekannten Anzeigevorrichtungen für Radarsysteme eine durchgehende oder gleichförmige, helle Anzeige der Videoinformationen vorzusehen, die z. B. für den Piloten in Form einer sich bewegenden Landkarte erscheint. Dies wurde bisher mit Hilfe von Speicherröhren-Anzeigegeräten fast erreicht. Speicherröhren erfordern jedoch eine sorgfältige Ausführung und Herstellung für einen stabilen Betrieb.

Der kleine Abstand und die relativ hohe Spannung, die zwischen dem Speicl.ergitter und der Sichtplatte bestehen, können zu einem Spannungsüberschlag führen. Auch muß verhindert werden, daß die Sichtplatte einen bistabilen Zustand einnimmt. Eine hierzu vorgenommene Steuerung des Potentials des Speichergitters kann jedoch zu einer Sekundärelektronenemission am Speichergitter führen, wodurch das Sichtschirrrigitter zerstört wird.

In der deutschen Patentanmeldung P 23 05 592.7-35 ist eine digitale Anzeigevorrichtung beschrieben, bei der die gewünschte durchgehende oder gleichförmige helle Anzeige der Videoinformation erreicht ist. Dort wird ein Radarrückkehrsignal in einen Zug von binären Bits umgewandelt, und die Bits werden zeitweilig in einer Eingangspufferstufe gespeichert, und zwar mit einer Folge, die durch der gewünschten Radarbereich bestimmt wird. Die Bits werden daran anschließend aus der Eingangspuiferstufe in einen üfuidufspejeher eingelesen und dort gespeichert Die fespitchtner Bits •verden wahlweise integriert, -.:.« dft Emfk'ß von Fremdsignalen zu verringern, die beispielsweise durch Rauschen oder andere Störgrößen verursacht wurden. Zwischen dem Speicher und einer Kathodenstrahlröhre ist eine Ausgangspufferstufe vorgesehen, um ausgewählte Abschnitte der gespeicherten Bits in einer geordneten Folge auf der Kathodenstrahlröhre mit

ίο einer Folge darstellen zu können, die gegenüber der Folge unterschiedlich sein kann, mit weicher die Bits in die Eingangspufferstufe eingegeben werden. Dieses Verfahren der Durchlauf- oder Kipperzeugung und der Speicherung ermöglicht, daß die Qualität der Darstellung unabhängig von der Impulsfolgefrequenz des Systems ist Es läßt sich daher eine minimale Impulsfolgefrequenz wahlweise verwenden, und man erhält dennoch ein relativ helles durchgehendes Bild bzw. eine relativ helle durchgehende Anzeige. Ais Folge kann aucn die mittlere Energie, die von dem Sendeabschnitt des Radarsystem;, verbraucht wird, deutlich geringer sein, als bei Systemen mit höherer Impulsfolgefrequenz.

Darüber hinaus sind zusätzlich zu den zuvor beschriebenen Elementen noch Einrichtungen vorhanden, ok. den Betrieb der Eingangs- und Ausgangspufferstufen synchronisieren und die zugeordneten Steuereinrichtungen mit der Radarantennenlage synchronisieren. Bei der bekannten Anzeigevorrichtung findet jedoch keine Koordinatentransformation statt und die resultierende Anzeige erfolgt in einem Polarkoordinatensystem, wobei die zeitliche Folge der angezeigten Daten von der der Eingangsdaten unabhängig sein kann. Es erfolgt somit eine Zwischenspeicherung der Eingangsdaten, wobei das Abrufen der anzuzeigenden Daten anderer Speicher unabhängig von der Einspeicherung der Eingangsdaten ist.

Weiterhin arbeitet die bekannte Anzeigevorrichtung lediglich mit einer Zwei-Schwellwert-Darstellung oder -Anzeige, wobei ein Wert einer logischen »0« entspricht od^r keinem Radarrückkehrsignal bzw. einem Rückkehrsignal, welches unterhalb eines bestimmten Schwellenwertes liegt, und wobei ein zweiter Wert einer logischen »1« entspricht oder einem Radarrückkehrsignal, welches oberhalb dieses Schwellenwertes liegt

Insbesondere bei Wetterradar ist es wünschenswert, eine Anzeige mit mehr als zwei Helligkeitsstufen auf dem Bildschirm zu haben. Beispielsweise kann man eine Anzeige mit vier Helligkeitsstufen verwenden, wobei jeder Helligkeitsstufe ein Schwellwert des Radarrückkehrsignales zugru.ndeliegt. Liegt das Radarrückkehrsignal unter einem ersten Schwellwert, so zeigt dies zn, daß keine Schlechtwetterbedingungen erfaßt wurden. Übet schreitet dagegen das Radarrückkehrsignal den ersten oder weitere, darüberliegende Schwellwerk, so zeigt dies an, daß — je nach überschrittenem Schwellwertgraduell zunehmend schlechtere Wetterbedingungen angetrofr?r? -vurden. Der vierte Schwellwert ist beispielweise ·ό ti. gestellt, daß intensive Sturmbedingungen angezeigt wercien. Ein Pilot eine: Flugzeuges mit diesen; Typ von Wetterradar kann daher zwischen Zonen n<:' .starkem Sturm hindurchfliegeri, die bei einer Anzeigevorrichtung mit ni^ir zwei Schwellwerten nicht von den um_: ybs.dcn Zonen unterschieden werden

<>5 konnte.

Aufgabe der Erfindung ist es, db Anzeig?vorr:ch"!ng für ein Radarsystem dar eingangs genannten Art dahingthend zu verbessern, daß bei durchgehend helle

• Darstellung der Vidcoinformalion ein verminderter Energieverbrauch auftritt, wobei auch eine Darstellung mit mehreren Intensitätspegeln möglich sein soll.

Weiterhin soll die Speicherung und Steuerung der Anzeigevorrichtung mittels Digitaltechnik erfolgen, wobei die Anzeigevorrichtung insbesondere für in Flugzeugen eingebaute Wetterradaranlagen geeignet seinsoll.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, ■rfaß die Vorrichtung einen Oszillator enthält, der eine Vielzahl von kohärenten Steuersignalen erzeugt und daß die folgenden Einrichtungen und Merkmale vorgesehen sind:

Ein Analog/Digital-Wancller, der jedes der Radarrückkehrsignale in mindestens ein erstes und ein zweites paralleles binäres Won umwandelt, wobei jedes Wort aus einer Folge von aufeinanderfolgenden binären Bits besteht;

eine Vielzahl von ringabecinrichuirigen. vun lici'icn jeweils eine einem ein/einen der binären Worte zugeordnet ist und die jeweils eine Speicherkapazität zur Speicherung einer bestimmten Anzahl von binären Bits aufweisen;

ein Hauptspeicher mit einer Vielzahl von einzelnen Umlaufspeichern, von denen jeder einer einzelnen der Eingabeeinrichtung zugeordnet ist:
erste Steuereinrichtungen, die während einer ersten Periode auf die ersten Signale ansprechen, um jedes binäre Wort zu tier zugeordneten Eingabeeinrichtung zu leiten, wobei die binären Worte Bit für Bit gespeichert werden, und um jede der Eingabeeinrichtungen mit dem jeweils zugeordneten Umlaufspeicher während einer zweiten Periode in Abhängigkeit von Steuersignalen /u verbinden, wobei binare Worte, die in der Eingabeeinrichtung gespeicherten binären Worten entsprechen, in dem Hauptspeicher gespeichert werden; eine Vielzahl von Ausgabeeinrichtungen. von denen jede einem einzelnen der Umlaufspeicher zugeordnet ist;

eine Ablegeeinrichtung, die auf die Steuersignale anspricht, um die ihr zugefiihrten binären Daten darzustellen oder anzuzeigen; und

zweite Steuereinrichtungen, welche auf die Steuersignale ansprechen, um jeden der Umlaufspeicher mit der zugeordneten Ausgabeeinrichtung zu verbinden, wobei *5 die in den Umlaufspeichern gespeicherten binären Worte in der Ausgabeeinrichtung gespeichert werden, und. um die in der Ausgabeeinrichtung sespeicherten binären Worte der Auswerteeinrichtung zuzuführen.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sinu den LJnteransprüchen zu entnehmen. Mit der Erfindung wird eine Anzeige mit mehreren Intensitätsstufen genereil dadurch erreicht, daß die analogen Radarrückkehrsignale, die durch Reflexion der ausgesandten Radarsignale entstehen, Amplitudenvergleichsstufen mit mehreren Schwellwerten zugeführt werden. Die Ausgangssignale der Amplitudenvergleichsstufe enthalten mehrere parallele Folgen binärer Bits, die getrennt in parallel arbeitenden Umlaufspeichern gespeichert werden. Von dort v/erden sie individuell durch mehrere Ausgabeeinrichtungen. von denen jede einem einzelnen der Umlaufspeicher zugeordnet ist abgerufen und einem Digital/Analog-Wandler zugeführt, wo das ursprüngliche analoge kadarrückkehrsigria! wiedergewonnen wird und einer Kathodenstrahlröhre zugeführt wird.

Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der nun folgenden Beschreibung von Ausführungsbeispielen unter Hinweis auf die Zeichnung. Es zeigt

F i g. I ein Blockschaltbild von Ampliiudervergleichsstufen, die dazu verwendet werden, ein analoges Videosignal in mehrere binäre Folgen oder Züge umzuwandeln;

Fig. 2 eine Wertetabelle zur Erläuterung der Betriebsweise der Amplitudenvergleichsstufen von F i g. 1;

Fig. 3 ein Blockschaltbild eines Eingangsabschnittes der Anzeigevorrichtung der Erfindung:

F i g. 4 ein Blockschaltbild einer Integrierstufe und deren zugeordnete Elemente, die bei der Anzeigevorrichtung der Erfindung zur Anwendung gelangen;

F i g. 5 ein detailliertes Blockschaltbild eines Addierabschnittes der Integrierstufe;

F i g. 6 ein detailliertes Blockschaltbild eines Dekodierabschnittes der Integrierstufe;

F i g. 7 und 8 logische Gleichungen und Wer'tahrilrn zur Erläuterung der Betriebsweise der Integrierstufe;

F i g. 9 ein Blockschaltbild eines Hauptspeichers und der zugeordneten Steuereinrichtungen der Anzeigevorrichtung der Erfindung;

F i g. 10 ein Blockschaltbild einer Ausgabeeinrichtung der Anzeigevorrichtung der Erfindung:

Fig. Il ein Blotkschaabild eines Oszillators der Anzeigevorrichtung der Erfindung:

Fig. ';.;. 13 und 14 Zeitdiagramme zur Erläuterung der Betriebsweise der Anzeigevorrichtung der Erfindung; und

Fig. 15 und 16 Blockschaltbilder zur Erläuterung von Teilen einer nichtkoherenten Form der Anzeigevorrichtung der Erfindung.

Zur Erläuterung eines Ausführungr-beispiels der Erfindung soll ein Wetterraciar.-.ystem rinnen, das bei Flugzeugen Verwendung findet. Es ist jedoch offensichtlich, daß die Erfindung auch bei anderen Anwendungsfällen bzw. bei anderer Umgebung verwendet werden kann.

In der Beschreibung wird durch die Bezeichnung Wort. Bereichswort, binäres oder digitales Wort eine Serienfolge von binären Bits definiert, die eine Bereichslinie von Informationen umfassen. Alle Worte weisen die gleiche Lange auf und sind insbesondere 128 Bits lang. Diese i.linge erlaubt den wirtschaftlichen Einsatz von im Handel erhältlichen MOS-integrierten Schaltungen. Jeder zu beschreibende Speicher enthält einen Speicher für eine ganze Zahl von Worten.

In den Figuren sind gleiche Einrichtungen oder Elemente mit gleichen Bezugszeichen versehen. Fig. 1 zeigt nun einen Eingangsanschluß 10. welchem ai.uloge Videodaten zugeführt werden. Die Einrichtungen zum Erhalten von analogen Videodaten sind dem Fachmann gut bekannt und brauchen hier nicht weiter erläutert zu werden. Das Videosignal umfaßt das Radarrückkehrsignal, welches von einem Radarempfänger aufgefanger wird. Das analoge Videosignal wird in geeigneter Weise dem Anschluß 10 mit einer Folge zugeführt, mit welcher das Radarrückkehrsignal von dem Radarempfänger empfangen wird. Der Anschluß 10 führt zu den nicht-invertierenden Eingangsanschlüssen von Operationsverstärker 12, 14 und 16, von denen jeder individuell als Amplitudenvergleichsstufe geschaltet ist. Drei Spannungswerte aus einer nicht gezeigten Quelle sehen die Schwellen 1. 2 und 3 vor. wobei die Schwelle 1 eine relativ niedrige Spannung bedeutet, die Schwelle 2 eine mittlere Spannung bedeutet, und die Schwelle 3 eine relativ hohe Spannung bedeutet.

Die Schwellenspannungen 1. 2 und 3 gelangen jewel!" zu den Anschlüssen Ϊ8, 20 und 22, die individuell geschaltet sind und jeweils zu den Invertier-Eingangsanschlüssen der Operationsverstärker 12, 14 und 16 führen. Wenn das analoge Videosignal, welches einer Amplitudenvergleichsstufe zugeführt wird, den Schwellenwert überschreitet, der dieser Amplitudenvergleichsstufe z';veführt ist, so erzeugt diese ein Ausgangssignal mit relativ hohem Pegel. Diese Ausgangssignale sind mit d, e2 bzw. ei bezeichnet. Der Ausgang der Vergleichsstufe 12 ist mit einem Eingang eines UND-Gatters 28 verbunden. Der Ausgang der Vergleichsstufe 14 ist direkt mit einem Ausgangsanschluß 32 verbunden und zusätzlich, zusammen mit dem Ausgang der Vergleichsstufe 16, mit den Eingängen eines EXKLUSIV-ODER-Gatters 24 verbunden Der Ausgang des EXKLUSlV-ODER-Gatters ist über eine Inverterstufe 26 mit dem zweiten Eingang des UND-Gatters 28 verbunden. Das Ausgangssignal aus dem UND-Gatter gelangt zu einem zweiten Ausgangsanschluß 30. Ein am Anschluß 30 erscheinendes Signal ist mit Vi bezeichnet und besteht aus dem niedrigstwertigen Bit, während das am Anschluß 32 erscheinende Signal mit V₂ bezeichnet ist und aus dem höchstwertigen Bit besteht. Wenn das analoge Videosignal die Schwelle einer bestimmten Vergleichsstufe nicht überschreitet, so ist die Ausgangsspannung dieser Vergleichsstufe relativ klein, d. h. sie entspricht einem logischen »C« signal.

Es soll nun auf Fig. 2 eingegangen werden, die der Erläuterung der Betriebsweise der Schaltung von F i g. 1 dient, '•.s sei zunächst angenommen, daß das einfallende analoge Videosignal relativ schwach ist, so daß es keinen der Schwellenwerte überschreitet. Somit stellen die ei-, e?- und tvSignale logische »O'en« dar, so daß das UND-Gatter 28 geschlossen bleibt. An den Anschlüssen 30 und 32 erscheint dann jeweils eine logische »0«. Wenn das analoge Videosignal den Schwellenwert 1 überschreitet, jedoch kleiner ist als die Schwellenwerte 2 und 3, dann entspricht das ei-Signal einer logischen »1«, während die e?- und erSignale logische »O'en« sind. Demzufolge entspricht das Signal am Anschluß 32 einer logischen »0«, während die Ausgangsgröße aus dem EXKLUSIV-ODER-Gatter. die in diesem Fall eine logische »0« ist, durch die Inverterstufe 26 zu einer logischen »1« invertiert wird, die zusammen mit dem ei-Signal, welches nun eine logische »1« ist, das Gatter 28 öffnet, wodurch ein Signal entsprechend einer logischen »1« am Anschluß 30 erscheint. Wenn die Schwellenwerte 1 und 2 überschritten werden, so befinden sich die er und e2-Signale auf einem logischen »1«-Wert während sich das eySignal auf einem logischen »0«-Wert befindet. In diesem Fall wird die Ausgangsgröße aus dem Gatter 24, die nunmehr einen logischen »1«-Wert hat, durch die Inverterstufe 26 invertiert und dazu verwendet, das Gatter 28 geschlossen zu halten, so daß eine logische »0« am Anschluß 30 erscheint Es wird jedoch die logische »!«-Ausgangsgröße aus der Vergleichsstufe 14 direkt dem Anschluß 32 zugeführt In dem Fall, bei welchem das d:.u·;.^. "^{; :}-'-~:ena! alle Schwellenwerte überschreitet, nimmt die Ausgangsgröße aller Vergleichsstufen den logischen »1«-Wert an, so daß die Ausgangsgröße von dem EXKLUSIV-ODER-Gatter 24 eine logische »0< ist wobei dieses Signal durch die Inverterstufe 26 invertiert das Gatter 28 in Bereitschaft setzt so daß die logische »!«-Ausgangsgröße aus der Vergleichsstufe 12 nun am Anschluß 30 erscheint Die logische »!«-Ausgangsgröße aus der Vergleichsstufe 14 erscheint am Anschluß 32.

Wenn sich das analoge Videosignal am Anschluß 10 von irgendeinem Wert unterhalb dem Schwellenwert 1 aus ändert, und zwar auf einen Wert oberhalb des Schwellenwertes 3, so ändern sich auch die resultierenden Signale an den Anschlüssen 30 und 32, und zwar in Einklang mit der Werttabelle von F i g\ 2. Es muß nun das Signal an den Anschlüssen 30 und 32 mit einer Taktfolge angetastet werden, um zwei einzelne Folgen zu erzeugen, von denen jede aus einer Serienfolge von binären Bits besteht, wobei die zwei Folgen oder Züge zueinander parallel laufen.

In F i g. 3 sind nun die Anschlüsse 30 und 32 gezeigt, die auch in F i g. 1 vorhanden sind. Der Anschlut! 30 ist mit dem Eingangsanschluß der Eingangspuffers^;:ufe 34 verbunden, während der Anschluß 32 mit dem Eingangsanschluß der Eingangspufferstufe 36 verbunden ist. Die Eingangspufferstufen bestehen bei diesem Ausführungsbeispiel jeweils aus zwei 128-Bit-Schieberegistern, und es ist somit jedes davon in der Lage, /.wei binäre Worte von ihren jeweiligen Eingangsanschlüssen her zu empfangen und zu speichern. Die binären Worte werden taktmäßig in die Eingangspufferstufen eingelesen, und zwar durch Taktimpulse, die jeweils den Anschlüssen 34a und 36a zugeführt werden.

Taktimpulse mit einer Folgefrequenz von f_c werden von einem Bereichstaktgeber 38 vorgesehen und gelangen zu einem durch η teilenden Zähler 40, der daraufhin Taktimpulse mit einer Folgefrequenz von (Jn liefert. Diese letzteren Taktimpulse gelangen durch das UND-Gatter 42, wenn dies geöffnet ist, und durch das ODERGatter 44' zu den Anschlüssen 34a und 36a, um die binären Signale an den Anschlüssen 30 und 32 jeweils in die Eingangspufferstufen 34 und 36 einzulesen. Die Taktimpulse mit der Frequenz fjn werden auch über eine Leitung 40a geführt, und zwar zu einem Videozähler 50, der diese Impulse zählt und ein Ausgangssignal auf der Leitung 50a erzeugt, solange der Zähler 50 nicht gefüllt ist. Der Zähler 50 ist gefüllt, wenn er eine Anzahl von Taktimpulsen gezählt hat, die gleich der Zahl der Bits in einem Wort ist, d. h., der Zähler hat bei diesem Ausführungsbeispiel eine Kapazität von 128 Zählschritten. Zusätzlich wird der Zähler 50 durch die Impulse eines Impulszuges zurückgestellt, der eine Impulsfolgefrequenz (PRF) entsprechend dem Radarsignal aufweist, für welche dieses. System verwendet wird, und zu einem Zeitpunkt zurückgestellt wird, zu welchem der Radarsender einen Impuls aussendet. Dieser Impulszug wird im folgenden als /'/{/•'-Signal bezeichnet und erscheint am Anschluß 44. In der kohärenten Ausiührungsform des Gegenstandes der Erfindung wird dieses PRF-S\gna\ von der Einrichtung abgeleitet, die zum Erzeugen der Steuersignale dient. In der nicht-kohärenten Ausführungsform der Erfindung wird das PRF-Signal von dem Radarsender erhalten; es ist zu den anderen Steuersignalen nicht kohärent. Bei beiden Ausführungsformen nach der Erfindung wird also der Videozähler 50 auf den Zählschritt »Null« zurückgestellt, so daß er eine Ausgangsgröße auf der Leitung 50a erzeugt um das UND-Gatter 42 gleichzeitig mit der erwarteten Ankunft der Signale an den Anschlüssen 30 und 32 in Bereitschaft zu setzen, die dem Radarrückkehrsignal aus dieser bestimmten Sendung entsprechen. Da die gleiche Inpulsfolge gleichzeitig dem Videozähler 50 und dem UND-Gatter 42 zugeführt wird, gelangen genau !28 Taktimpulse mit einer Folgefrequenz von fjn durch das UND-Gatter 42 und durch das ODER-Gatter 44' zu den Anschlüssen 34s und

36a, so daß dadurch bei jeder Radarsendung genau ein binäres Wort in jede Eingangspufferstufe 34 und 36 eingelesen wird. Die in die Eingangspufferstufe 34 eingelesenen binären Worte sind die niedrigstwertigen Worte, während die in die Eingangspufferstufe 36 eingelesenen binärrn Worte die höchstwertigen Worte sind. Die zwei Worte zusammengenommen beschreiben das Rückkehrsigi.al einer einzelnen Radarsendung.

Der Faktor η der Teilerstufe 40 ist in bekannter Weise veränderlich, indem nicht gezeigte Bereichsschalter betätigt werden, um die Folge zu ändern, mit welcher die Eingangspufferstufen gefüllt werden, d. h., um die Folge zu ändern, mit welcher die logischen Bits von den Anschlüssen 30 und 32 jeweils in die Eingangspufferstufen eingelesen werden. Da sich die binären Signale an den Anschlüssen 30 und 32 mit einer Folge ändern, mit welcher der Radaretnpfänger das Radarrückkehrsignal empfängt, ist es offensichtlich, daß die Frequenz der Taktimpuls? ^an den Anschlüssen 34a und 36a den Bereich bestimmt, in welchem jedes einzelne Bit eines Wortes in die Eingangspufferstufen eingelesen wird.

Eine erste Speicherstufe 55 besteht aus einer Speicherbank 56, den UND-Gattern 48 und 49 und dem ODER-Gatter 50. Die Speicherbank 56 ist ein dynamischer Umlaufspeicher und weist eine solche Kapazität auf, daß er eine ganzzahlige Zahl einer Anzahl von 128 Bitworten speichern kann. Er enthält daher die erforderliche Anzahl von MOS-integrierten dynamischen Schieberegisterschaltungen. Bei diesem speziellen Ausführungsbeispiel weist die Speicherbank jo 56 eine Kapazität von 1024 Bits auf, d.h., acht Worte von jeweils 1 "¹S Bits. Natürlich ist die Kapazität dieses Umlaufspeichers und auch die Kapazität der weiteren Umlaufspeicher, die hier beschrieben sind, eine Frage der Auslegung, was noch aus der folgenden Beschreibung hervorgehen wird. Die binären Informationen gelangen am Anschluß 56;i in die Speicherbank 56 und gelangen aus der Speicherbank am Anschluß 56b heraus. Die Geschwindigkeit oder Folge, mit welcher die binären Bits umlaufen, wird in bekannter Weise -ίο bestimmt, und zwar durch die Folge, mit der die Taktimpulse dem Anschluß 56czugeführt werden. Diese Taktimpulse werden kontinuierlich mit einer Impulsfolgefrequenz von /Ό von einer Quelle zugeführt, die an späterer Stelle im Zusammenhang mit F i g. 11 erläutert werden soll. Diese letzteren Taktimpulse gelangen auch /u dem Anschluß 66c einer weiteren Speicherbank 66. die zusammen mit den UND-Gattern 58, 59 und dem ODFR-Gatter 60 einen zweiten Speicher 65 ausmacht, der im wesentlichen identisch mit dem Speicher ?5 ist. so Es sei hervorgehoben, daß der quahfiziei ende Eingangsanschluß 49.1 des UND-Gatters 49 mit dem qualifizierenden Eingangsanschluß 59a des UND-Gatters 59 zusammengeschaltet ist. Es werden daher die UND-Gatter 49 und 59 gleichzeitig in Bereitschaft gesetzt. Wpnn die UND-Gatter 49 und 59 in Bereitschaft gesetzt sind, so werden die binären Bits, die jeweils aus der zugeordneten Speicher'üarik 56 oder 66 an den Anschlüssen 566 oder 66b herausgelangen, unmittelbar durch das Gatter und durch das zugeordnete ODER-Gatter 50 oder 60 zurück in die Speicherbank an den Anschlüssen 56a oder 66a geleitet, wodurch eine fortwährende Speicherung innerhalb einer Speicherbank stattfindet, solange die Gatter 49 und 59 qualifiziert sind. Die Informa!ionen der Speicherbank stehen ebenso an den betreffenden Datenanschlüssen 72 und 73 zur Verfügung, wenn sie jeweils an den Anschlüssen 56f> oder 666 herausgelangen. Es sei auch erwähnt, daß der qualifizierende Eingangsanschluß 48a des Gatters 45? mi, dem qualifizierenden Eingangsanschluß 58a des Gatters 58 zusammengeschaltet ist. Daher werden diese letzteren zwei Gatter gleichzeitig in Bereitschaft gesetzt. Die Speicher 55 und 65 werden durch Schließen der Gatter 49 und 59 und durch Qualifizieren der Gatter 4fi und 58 auf den neuesten Stand gebracht, während gleichzeitig die Informationen aus den Eingangspufferälufen durch die Gatter 50 und 48 dem Anschluß 56a für die Informationen, die in der Eingangspufferstufe 34 enthalten sind, zugeführt werden und durch die Gatter 58 und 60 für die Informationen, die in der Eingangspufferstufe 36 enthalten sind, dem Anschluß 66.1 zugeführ; wurden. Wenn die Speicher 55 und 65 auf den neuesten Stand gebracht sind, müssen Impulse mit einer Frequenz f₀ und nicht mit einer Frequenz ί /π den Anschlüssen 34.7 und 36a der Eingangspuffer zugeführt werden, so daß die darin gespeicherten binären Daten in die Speicherbanken eingelesen werden können, und zwar mit der gleichen Folge, mit welcher die Bits in den Speicherbanken umlaufen.

Bei dem gezeigten Ausführungsbeispiel werden zwei aufeinanderfolgende digitalisierte Videoworte. die aus zwei aufeinanderfolgenden Bereichslinien bestehen, jeweils von den Anschlüssen 30 und 32 in die Eingangspufferstufen 34 und 36 eingegeben und dann unmittelbar in die Speicherbanken 56 und 66 übertragen. Eine Bereichslinie ist als Rückkehrsignal einer einzelnen Radarsendung definiert. Bei einem realisierten Anzeigegerät betrug die Frequenz k gleich 828 kHz. Da 256 Taktimpulse erforderlich sind, um die zwei Worte, die zeitweilig in jeder Eingangspufferstufe gespeichert sind, in die Speicherbanken einzulösen, läßt sich ersehen, daß dieser Vorgang ca. ein Drittel einer Millisekunde beansprucht. Wie bereits an früherer Stelle dargelegt wurde, ist die zum Speichern der Signale an den Anschlüssen 30 und 32 in den Eingangspufferstufen erforderliche Zeit direkt auf den Abstand bezogen, der für die Betrachtung ausgewählt wird. Beispielsweise beträgt die Zeit zum Einlesen der Daten in die Eingangspufferstufen für eine 200-Meilen-Btreichsanzeige ca. 2.4 Millisekundpn. Die Frequenz f_cIn beträgt somit 128 Bits geuüt durch 2.4 Millisekunnden oder 53 kHz. In ähnlicher Weise beträgt die Zeit für das Einlesen der Daten für eine 50-Mciien-Bereichsanzeige ca. 0.6 Millisekunden. Nimmt man somit an. daß eine 200-Meilen-Bereichsanzeige die maximale bei diesem Ausführungsbeispiel handzuhabende Entfernung ist, und nimmt man weiter an, daß die Impulsfolgefrequenz des Radarsenders ca. 200 pro Sekunde beträgt oder eine Periode von ca. 5 Millisekunden, so läßt sich erkennen, daß nach der Speicherung eines bestimmten Wortes in der Eingangspufferstufe ausreichend Zeit für beide Worte zur Verfügung steht die zeitweilig in den zwei Eingangspufferstufen gespeichert werden, um diese anschließend in di<* Speicherbanken zu übertragen, bevor die nächste Sendung auünti.

Das Auf-den-.ieucsten-Stand-Briiig-sr! der Spc;h:r· banken wird nun in folgender Weise erreicht:

Dem Anschluß 75 wird eine Rechteckwelle mit einer Impulsfolgefrequenz zugeführt, die die Hälfte der Radarsender-Impulsfolgefrequenz beträgt, so daß während einer Periode der Rechteckwelle zwei Rsdarsendungen durchgeführt werden. Diese Rechteckweile wird mit fW/2-Signa! bezeichnet. Der spannungsmäßig hoch liegende Abschnitt der Rechteckwelle erregt srr.

Flip-Flop 76, welches die Speicherbank für die Erneuerung bzw. für das Auf-den- neuesten-Stand-Bringen in Bereitschaft setzt. Dieses Flip-Flop wird daran ■inschließena durch negativ verlaufende Übergänge auf der Leitung 50a vom Videozähler 50 getriggert. Damit wird am Ende des zweiten Wortes, welches in die Eingangspufferstufen eingespeichert wird, das Flip-Flop 76 getriggert, so daß ein Ausgangssignal am Anschluß 76a erscheint, um dadurch das UND-Gatter 78 in Bereitschart zu setzen.

Dem Anschluß 80 wird von von einer noch zu beschreibenden Quelle her eine Folge von Impulsen mit einer Impulsfrequenz von fa/m zugeführt, wobei m gleich der Anzahl der Bits in einer der Speicherbanken ist. Dieses Signa! wird als V/n-Signal bezeichnet. Ist das Gatter 78 nun in Bereitschaft gesetzt, so gelangt ein Impuls des /Ό/m-Signals dort hindurch und öffnet das Gatter 81, um die Inhalte des Adressenzählers 83 in den Abwärtszähler 82 einzulesen. Zusätzlich triggert das Signal aus cleri Gatter 78 ebenso den Fiip-Fiop S4 für den Abwärts^ähler, so daß am Anschluß 84a ein Signal erzeugt wird, welches dazu verwendet wird, das UND-Gatter 86 in Bereitschaft zu setzen. Das Signal aus dem Gatter 78 wird auch dazu verwendet, das Flip-Flop 76 zurückzustellen, so daß dadurch das Gatter 78 geschlossen wird. Es gelangt daher nur ein einzelner Impuls vom Anschluß 80 durch das Gatter 78 immer dann, wenn dieses in Bereitschaft gesetzt ist.

Ein Anschluß 88 führt eine Folge von Impulsen mit einer Impulsfolgefrequenz von I₀.'w, wobei wdie Anzahl der Bits in einem Wort ist. Dieses Signal wird als /"o/iv-Signal bezeichnet. Die Impulse aus dem k/ w-Signal gelangen durch das Gatter 86. wenn dieses Gatter in Bereitschaft gesetzt ist, um den Abwärtszähler 82 taktmäßig zu steuern.

Ein Adressenzähler 83, dessen Inhalte in den Abwärtszähler 82 eingelesen wurden, zählt die negativ verlaufenden Übergänge aus der Leitung 50a; er enthält daher eine Zahl, die auf die Speicherbank-Wortlage für die von den Eingangspufferstufen 34 und 36 empfangenen Worte bezogen ist. Für den richtigen Betrieb des beschriebenen Ausführungsbeispiels sollte der Adressenzähler 83 aus einer Teilerstufe bestehen, welche die negativ verlaufenden Übergänge auf der Leitung 50a durch eine Zahl C teilt, wobei C gleich ist der Wortspeicherkapazität einer der Speicherbanken weniger der Anzahl der Worte, die in diese jedesmal eingegeben wurden, wenn die Speicherbank auf den neuesten Stand gebracht wurde. Da bei diesem Ausführungsbeispiel zwei Worte von jeder Eingangspufferstufe in jede Speichert r.k jedesmal eingelesen werden, wenn die Sneicherbanken auf den nrues'en Stand gebracht werden, und wenn die Kapazität jeder Speicherbar.k gleich acht Worte beträgt, dann gilt:

C + 8 - 2 = 6.

Wenn der Abwärtszähler 82 bis auf »Null« herabgezählt hat, erzeugt er ein Ausgangssignal auf der Leitung 82a, durch das das Flip-Flop 84 zurückgestellt wird, um das Signal auf der Leitung 84a auszulöschen, wodurch das Gatter 86 geschlossen wird. Zusätzlich wird durch das Signal auf der Leitung 82a ein Flip-Flop 90. das für das Auf-den-neuesten-Stand-Bringsn der Speicherbank vorgesehen ist, getriggert, so da3 dieses danach ein Signal auf der Leitung 90a erzeugt und das Signal auf der Leitung 906 auslöscht. Die Leitung 90a steht mit den Gattern 48 und 58 in Verbindung, wodurch diese Gatter Qualifiziert werden. Die Leitung 906 steht mii d^m Sperreingang am Gatter 43 in Verbindung un<j weiterhin jeweils mit den Anschlüssen 49a und 59a der Gatter 49 und 59. Es wird demzufolge das Gatter 43 geöffnet, und die Gatter 49 und 59 werden geschlossen.

Die Toktiinpulse /"o vom Anschluß 74 gelangen nun durch die Gatter 43 und 44 zu dpi Anschlüssen 36a und 34a der Eingangspufferstufen 36 und 34, um dadurch die in diesen gespeicherten binären Worte durch die geöffneten Gatter 48 und 58 und die Gatter 50 und 60 jeweils in die Speicherbanken 56 und 6t- !».kiinäßig zu übertragen. Zur gleichen Zeit werden, da die Gatter 49 und 59 nun geschlossen sind, zwei früher in jedem Speicher gespeicherte Worte, die jeweils an den Anschlüssen 566 und 666 erscheinen, ausgelöscht. Die

is l.npulse fa/w gelangen durch das nun qualifizierte Gatter 91 zu einem durch 2 teilenden Zähler 92. Ληι Ende des zweiten k/ w-lmpulses, der der Zustandsänderung des Flip-Flops 90 folgt, erzeugt der Zäh!«"· 92 eine Ausgangsgröße, durch welche das Gatter 93 geöffnet

Λ) wird, wodurch das Flip-Flop 90 znnjrlcgesiellt wini. Dieser Vorgang bewirkt, daß letzteres Flip-Flop sin Signal am Abschluß 906 erzeugt, und dall dadurch das Signal auf der Leitung 90a ausgelöscht wird. Es werden somit exakt zwei binäre Worte aus jeder Eigangspufferstufe in die zugeordnete Speicherbank eingelesen, wonach also nach Vervollständigung dieses Vorgangs das Gatter 43 geschlossen wird und die Gatter 49 und 59 geöffnet werden. Bei diesem Zustand laufen die Informationen, die in jeder Speicherbank gespeichert sind, weiterhin in diesen um und werden in Abhängigkeit von den Impulsen erhalten, die fortwährend =»n den Anschlüssen 56cund 66cempfangen werden.

F i g. 4 zeigt nun eine binäre Daten-Integrierstufe 125 mit Dateneingangsanschlüssen 72 und 73, die in F i g. 3 vorhanden sind und als Eingang dorthin führen. Die Ausgangsgröße der Integrierstufe erscheint an den Anschlüssen 126 und 127, wobei die niedrigstwertigen Daten an dem Anschluß 126 erscheinen, und die höchstwertigen Daten am Anschluß 127 erscheinen. Die Verwendung der Integrier^tufe unterliegt Hern Ermessen des Konstrukteurs; sie arbeitet derart, daß Fremdsignale entfernt werden, wie beispielsweise diejenigen, die durch Rauschen oder andere Störeinflüsse der binären Datenradarrückkehrsignale verursacht werden. Die Integrierstufe führt ihre Funktion dadurch aus, indem sie die gesamten Inhalte der verschiedenen Speicherbanken 55 und 65 summiert und die Ergebnisse dieser Addition mit einer Rückkopplungsgröße von Abschnitten der Inhalte des Hauptspeichers vergleicht, der auf den neuesten Stand zu bringen ist. Dieser Vorgang soll an späterer Si*:!e noch ir.ehr im einzelnen erläutert werden. Die Rückkopplungsgröße vom Hauptspeicher wird an den Eingangsanschlüssen 144a und 1446 empfangen. Die Integrierstufe arbeitet in Abhängigkeit von /o-Signalen, welche über Steuereinrichtungen, bestehend aus den Gattern 110 und 112, jeweils den Leitungen iiOaund i 12« zugeführt werden.

Die Integrieistufe 125 besteht aus einem Addierer 125a, Speicherregistem 1256 und einem Dekoder 125c Die Integrierstufe arbeitet derart, daß sie alle in --",en Speicherbanken gespeicherten Bits Bit für S'.t prüft, um an den Anschlüssen 126 ktoJ 127 paralle'e oder gii^;-eh7e,tige Worte vorzusehen, um diese in einen noch zu beschreibenden Hauptspeicher (F i ε. 9) sin^ulesen.

Die Integrierstufe prüft zum Beispiel das eiste Bh jedes in den SpeJcherbsriker. gespeicherter: Wortes ut:d gibt eine bi^.rs Ens Ir die Speicherregister ab, die der Ar-chi vor: iviakr; entspricht, weiche das en.ee Bit jsdes

in den Speicherbanken gespeicherten niedrigstwertigen Wortes einen bestimmten Wert, beispielsweise eine logische 1, aufweist, plus einer binären 2 jedesmal, wenn das erste Bit eines jeden höchstwertigen Wortes eine logische 1 ist. In gleicher Weise prüft die Integrierstufe die darauffolgenden Bits jedes in den Speicherbanken gespeicherten Wortes und liest eine entsprechende Zahl in die Integrierspeicherregister 1256 ein.

Bei dem hier beschriebenen Ausführungsbeispiel ist angenommen, daß acht Worte in jeder Speicherbank gespeichert sind, das heißt, jede Speicherbank weist eine Kapazität für die Speicherung von 1024 binären Bits auf. Die Integrierspeicherregister 125Z? müssen eine Speicherkapazität aufweisen, um eine Zahl zu speichern, die einer Bewertung oder einem Stellengewicht 24 für jede Bitposition oder -lage in einem Wort entspricht Die Speicherregister 125b bestehen daher aus fünf Schieberegistern, von denen jedes eine Kapazität von 128 Bits aufweist Während des Additionsabschnittes der Integrierperiode, d. h, der Zeit, während welcher die Inhalte der Speicherbanken in die Speicherregister eingelesen werden, wie dies zuvor beschrieben wurde, werden genau 1024 Taktimpulse der Integrierstu^fe über ein Gatter zugeführt Diese 1024 Taktimpulse entsprechen der Bitkapazität von 1024 jeder Speicherbank und dienen dazu, die gesamten Inhalte der Speicherbanken abzutasten bzw. Proben zu entnehmen.

In F i g. 5 sind Anschlüsse 72 und 73 gezeigt, die auch i>*i den F i g. 3 und 4 vorhanden sind. Diese Anschlüsse führen zum Addierer 125a, wobei der Anschluß 72 mit dem Ai-Addiereingang und der Anschluß 73 mit dem A₂-Addiereingang verbunden ist.

Das Speicherregister 125b besteht aus fünf Schieberegistern 116 bis 120, die jeweils Stellenwerte oder Bewertungen von 1, 2, 4, 8 und 16 aufweisen. Jedes Schieberegister weist eine Speicherkapazität von 128 binären Bits auf, was natürlich gleich der Länge eines Wortes ist. Es werden die binären Daten durch Taktimpulse auf der Leitung 110a in die Speicherregister eingelesen, die über das ODER-Gatter 129 gleichzeitig allen Schieberegistern zugeführt werden. Zusätzlich öffnet der Impuls auf der Leitung 110a das Gatter 128. Die in die Schieberegister eingespeicherten Informationen werden vom Addierer 125a erhalten, bei welchem die binären Daten an den Anschlüssen 72 und 73 mit der Summe summiert werden, die sich während des Summierungsabschnittes der Integrationsperiode in dem Speicherregister 1256 ansammelt. Diese angesammelte Summe wird über die Leitung 116a von dem Schieberegister 116 zu dem Si-Eingangsanschluß des Addierers 125a geführt und ebenso über die Leitungen 117a, 118a und 119a jeweils von den Schieberegistern 117, 118 und 119 zu den Addierereingangisanschlüssen Bi, Ö4 und B». Der Addierer führt die Funktion des Addierens aus und addiert die Bits an den Anschlüssen A_n und B_n und schickt die Ergebnisse durch das nun geöffnete' Gatter 128 in das Schieberegister mit einer Wertigkeit oder einem Gewicht von n, wobei η gleich 1, 2, 4 oder 8 ist, und zwar in Einklang mit den folgenden Formeln:

A\ + B\ + Q_n = £, + Übertrag 1

wenn Q_n = 0

dannMi + ßi = Σι + Übertrag I

A₂ + B₂ + Übertrag 1 = Σ* + Übertrag 2 At + B* + Übertrag 2 = £« + Übertrag 4

wenn/44 = 0

dann ß« + Übertrag 2 = Σ* + Übertrag 4

As + B» + Übertrag 4 = Σ* + Übertrage wennAe = 0

dann Bt + Übertrag 4 = £s + Übertrag 8 Übertrag 8 = Übertrag »Out«. 5

Es sei hervorgehoben, daß vor dem Beginn des Summierabschnitts der Integrationsperiode die Speicherregister 125Z> auf Null gestellt werden, wie dies noch erläutert werden soll.

ίο Während der Integrationsperiode erscheinen natürlich die Informationen, die aus den verschiedenen Schieberegistern für die Verwendung durch den Addierer 125a herausgelangen, ebenso gleichzeitig an den Anschlüssen 150 bis 154. Es soll im folgenden

gezeigt werden, daß die an diesen Ausgangsanschlüssen erscheinenden Informationen während der Integrationsperiode den Betrieb des Systems nicht beeinflussen. Anschließend an die Integrationsperiode werden jedoch, wie dies gezeigt werden soll, zusätzlich 128

μ Taktimpulse der Leitung 112a zugeführt, welche die in den Speicherregistern enthaltenen Informationen auf die Anschlüsse 150 bis 154 herauslesen, und zwar für die Verwendung durch den Dekoder. Zur gleichen Zeit wird das Gatter 128 geschlossen, wodurch die Nachrichten verbindung zwischen Addierer 125a und den Speicher registern 125b unterbrochen wird. Bei der Vervollständigung dieser letzten 128 Taktimpulse auf der Leitung 112a werden die Speicherregister auf »Null« zurückgestellt

In F i g. 6 sind Anschlüsse 150 bis 154 gezeigt, die auch in F i g. 5 zu sehen sind. Die Anschlüsse 150 bis 153 sind mit einem 4-Leitungs- bis 16-Leitungs-Demultiplexer desjenigen Typs verbunden, welcher eine Ausgangsgröße auf nur 1 Leitung von möglichen 16 Leitungen in

Einklang mit den den EingangsanscHüssen zugeführten Signalen liefert Diese Ausgangsleitungen haben jeweils eine Wertigkeit von 0 bis 15. Wenn beispielsweise alle binären »0'en« den Eingangsanschlüssen zugeführt werden, so erscheint auf der Leitung mit einer

w Wertigkeit von 0 das Ausgangssignal. Als weiteres Beispiel, wenn eine logische 1 dem Anschluß 153 zugeführt wird, also dem Eingangsanschluß mit der Wertigkeit von 8, und wenn logische »0'en« den anderen Eingangsanschlüssen zugeführt werden, so erscheint auf der Ausgangsleitung mit einer Wertigkeit von 8 ein Ausgangssignal. Als noch weiteres Beispiel sei angeführt, daß, wenn alle Eingangsanschlüsse eine logische »1« aufweisen, das Ausgangssignal auf der Ausgangsleitung mit einer Wertigkeit oder einem Gewicht von 15

so erscheint Multiplexer dieses Typs sind im Handel erhältlich, beispielsweise ist der Demultiplexer

T 174 154 von der Firma Texas Instruments, Inc., in Dallas, Texas, erhältlich. Die Ausgangsieitungen des Demultiplexers mit der

Wertigkeit odrr dem Gewicht von 0 und 1 führen zum Eingang eines ODER-Gatters 162, während die Ausgangsleitungen mit einem Gewicht oder eine, Wertigkeit von 0 bis 3 zu einem ODER-Gatter 163 führen. Die Ausgangsleitungen mit einer Wertigkeit von 4 und 5 führen zu einem ODER-Gatter 164, die Ausgangsieitungen mit einer Wertigkeit von 6 bis 11 führen zu «inem ODER-Gatter 165, die Ausgangsleitungen mit einer Wertigkeit von 12 bis 15 führen zu einem ODER-Gatter 166, und die Leitungen mit einer Wertigkeit von 2 bis 8 führen zu einem ODER-Gatter 167.

Die aus dem Schieberegister 125b von F i g. 5, d. h. das Schieberegister mit einer Wertigkeit von 16 herausge-

langenden Informationen, die an dem Anschluß 154 erscheinen, gelangen zu einem Inverter 170, so daß die Ausgangsgröße des Inverters aus einer logischen »0« besteht, wenn die Invertereingangsgröße aus einer logischen »1« besteht Die Inverterausgangsgröße gelangt zu den Eingängen der UND-Gatter 172 und 174. Die anderen ODER-Gatter sind mit den UND-Gattern 172 und 178, wie gezeigt, verbunden, üie Ausgangsgrößen aus den UND-Gattern 172 bis 175 gelangen als Eingangsgrößen zum ODER-Gatter 180, während die Ausgangsgröße aus den UND-Gattern 177 und 178 als Eingangsgrößen zum ODER-Gatter 182 gelangt Weiterhin gelangt die Ausgangsgröße aus dem UND-Gatter 176 zu beiden ODER-Gattern 180 und 182.

Wie bereits an früherer Stelle erwähnt wurde, gelangt ι die Rückkopplungsgröße aus dem Hauptspeicher zu den Anschlüssen 144a und 1446. Die logischen Zustände der exakten Bits in dem Hauptspeicher, die auf den neuesten Stand gebracht wurden, erscheinen gleichzeitig an den Anschlüssen 144a und 1446 mit der Formung der auf den neuesten Stand bringenden Bits, die an den Anschlüssen 186 und 187 erscheinen. Die Daten an dem Anschluß 1446 gelangen über einen Inverter 190 zu einem Eingangsanschluß des UND-Gatters 174, während die Anschlüsse 144a und 1446 mit den Eingängen des UND-Gatters 192 und mit den Eingängen des ODER-Gatters 194 verbunden sind. Der Ausgang aus dem Gatter 192 gelangt als Eingang zum UND-Gatter 175, während der Ausgang aus dem Gatter 194 als Eingangsgröße zum UND-Gatter 173 gelangt

Die verschiedenen Gatter in dem Demultiplexer 160 sind so miteinander verbunden, daß sie die logischen Gleichungen von Fig.7 erfüllen. In diesen Figuren bezeichnet Data 1 und Data 2 die Signale, die jeweils an den Anschlüssen 186 und 187 von Fig.6 erscheinen, wobei Daial gültig ist, wenn eine logische »1« am Anschluß 186 erscheint, und wobei Data! gültig ist wenn eine logische »1« am Anschluß 187 erscheint. Mit FBi und FB 2 sind Rückkopplungssignale jeweils an den Anschlüssen 144a und 1446 bezeichnet. Wie zuvor ist das Rückkopplungssignal vorhanden, wenn eine logische »1« an dem betreffenden Anschluß erscheint Die in Klammern befindlichen Zeichen in der Gleichung von Fig.7 bezeichnen die Signalwertigkeits-Eingänge zum Multiplexer 160.

Am Anschluß 186 erscheint eine logische »1«, wenn der Signalwertigkeitseingang am Demultiplexer 160 zwischen 0 und 3 liegt, und das Rückkopplungssignal am Anschluß 1446 eine logische »1« ist; oder wenn die Signalwertigkeit 4 oder 5 ist und eine logische »!«-Rückkopplungsgröße an einem der Anschlüsse 144a oder 1446 vorhanden ist; oder wenn die Signilwertigkeit zwischen 6 und 11 liegt, und eine logische »0« am RückkopplungsanschluB 1446 vorhanden ist; oder wenn die Signalwertigkeit 16 oder 17 ist, und eine logische »!«-Rückkopplungsgröße an beiden Anschlüssen 144a und 1446 vorhanden ist; oder wenn die Signalwertigkeit zwischen 18 und 24 liegt. Sonst erscheint am Anschluß 186 eine logische »0«. Es erscheint am Anschluß 187 eine logische »1«, wenn die Eingangssignalwertigkeit zwischen 6 und 11 liegt, und am Anschluß 1446 eine logische »1« erscheint, oder wenn die Eingangssignalwertigkeit zwischen 12 und liegt. Sonst erscheint am Anschluß 187 eine logische »0«. Es verbleibt nun zu erläutern, auf welche Weise die 1024 Taklimpulse mit der k-Frequenz zuerst der Leitung 110a zugeführt werden, um dadurch den Summierungsabschnitt der Integration durchzuführen, und auf welche Weise daran anschließend 128 Impulse mit der Ä-Frequenz der Leitung 112a zugeführt werden, um den Dekodierungsabschnitt der Integration durchzuführen. Das Blockschaltbild für die Erzeugung dieser Frequenzen ist in Fig.4 gezeigt, auf die nun weiter eingegangen werden soll. In dieser Figur gelangen die /o-Taktfrequenzen zum Anschluß 74, die /o/m-Frequenzen zum Anschluß 80 und die /O/w-Signale zum Anschluß 8£. Diese verschiedenen Signale sind untereinin ander kohärent und werden in bevorzugter Weise aus der gleichen digitalen Quelle erzeugt, was noch näher beschrieben werden soll.

Die /W72-Signale werden dem Anschluß 75 zugeführt Diese letzteren Signale können kohärent π oder nicht-kohärent zu den anderen Signalen sein, wie nachfolgend beschrieben werden soll. Zusätzlich zu den erwähnten Signalen wird das PKF-Signal dem Anschluß 44 zugeführt Das PÄF-Signal kann ebenso mit den zuvor erwähnten Signalen kohärent sein oder kann .ti teilweise nicht mit diesen kohärent sein. Es ist auch ein Anschluß 100 gezeigt, der mit dem Triggeranschluß des Flip-Flop 102 für die Einleitung der integration verbunden ist Es sei daran erinnert, daß an dem Anschluß 100 zu Beginn des Auf-den-neuesten-Stand-2> Bringens der Speicherbanken 56 und 66 ein Signal erscheint Die Abfallflanke dieses Signals nach Beendigung der zuvor erwähnten Erneuerung der Speicherbanken setzt das Flip-Flop 102 in seinen einen Zustand, bei dem am Ausgang 102a ein Signal erscheint, welches »:i dem Setzanschluß des Flip-Flop 104 zugeführt wird. Der Kippanschluß des letzteren Flip-Flops ist mit dem Anschluß 80 verbunden, welchem das Frequenzsignal Mm zugeführt wird. Nach dem Erscheinen eines Impulses von diesem Signal gelangt das Flip-Flop 104 in i-i den einen Zustand, bei dem am Anschluß 104a ein Signal erscheint und bei dem Signal 1046 verschwindet. Das Signal am Anschluß 104a setzt das UND-Gatter 110 in Bereitschaft, so daß dadurch das Signal f₀ am Anschluß 74 dort hindurchgelangen kann und zur Integrierstufe «) 125 gelangt Das Gatter 110 bleibt offen, bis ein nachfolgendes Signal am Anschluß 80 erscheint, das das Flip-Flop 104 in den anderen Zustand triggert, woraufhin das Signal auf der Leitung 1046 erneut erzeugt wird. Es sei daran erinnert, daß bei dem Signal Ι· /o/mder Buchstabe m gleich der Zahl der Bits ist,die in einer der Speicherbanken 56 oder 66 gespeichert sind, d. h- m ist gleich 1024. Das Gatter 110 ist daher genau für 1024 Taktimpulse mit der Frequenz /₀ geöffnet, was erforderlich ist, um den Summierungsabschnitt der w Integration durchzuführen. Das Signa; auf der Leitung 1046 setzt das Flip-Flop 102 in den anderen Zustand zurück, so daß dieses in seinen Ruhezustand zurückgelangt und bereii ist, einen weiteren Triggerimpuls am Anschluß 100 zu empfangen, wodurch angezeigt wird, υ daß eine Erneuerung bzw. das Auf-den-neuesten-Stand-Bringen der Speicherbanken vollständig ausgeführt wurde.

In Fig.4 ist auch ein Azimutspeicher 146 gezeigt, welcher bei diesem Ausführungsbeispiel ein Zähler ist, mi welcher bis auf 255 zählen kann und dann seine Zähiriehtung umkehrt und abwärts bis auf 0 zählt, was durch folgende Einrichtungen erfolgt: Wenn der Azimutspeicher 146 den Zählschritt »0« erreicht, so wird der Anschluß 146 erregt, wodurch das Flip-Flop t>> 148 in seinen einen Zustand gebracht wird, und das Gatter 142 in Berjitschaft gesetzt wird. Die Ausgangsgröße des Gatters 142 (PRF) bewirkt, daß der Zähler aufwärts zählt. Wenn der Zähler den Zählschritt

erreicht hat, so wird der Anschluß 1465 erregt, so daß dadurch das Flip-Flop 148 in den anderen Zustand zurückgesetzt wird, das Gatter 144 qualifiziert wird, und das Gatter 142 geschlossen wird. Die Ausgangsgröße aus dem Gatter 144 (PRF)bewirkt, daß der Azimutspeieher 146 abwärts zählt. Es läßt sich somit erkennen, daß der Azimutspeicher fortwährend aufwärts und dann abwärts zählt Die im Azimutspeicher aufzusummierenden Zählschritte erscheinen am Anschluß 44, dem ein impuls jedesmal dann zugeführt wird, wenn der Radarsender sendet. Der im Azimutspeicher 146 enthaltene Zählinhalt gelangt zu einem Digital-Analogwandler 150, dessen Ausgangsgröße dazu verwendet wird, die Radarantenne in Lage zu bringen. Bei dem gezeigten Ausführungsbeispiel ist angenommen, daß dei Radar-Azimutdurchlauf oder-kipp 120" überdeckt, die durch den Azimutspeicher 146 in 256 Teile oder 0,47° pro Teil aufgeteilt »-erden.

Das aus einer Rechteckwelle bestehende Signal PRF/2 wird ftem Anschluß 75 zugeführt und zum SperranschluC des Gatters 139 geleitet. Das anschließende PÄF-Signal am Anschluß 44 öffnet dadurch das Gatter 139, so daß der momentane im Azimutspeicher 146 enthaltene Zählinhalt in ein Azimutsuchgerät 133 eingegeben wird. Das höchstwertige Bit aus dem Azimutspeicher 146 gelangt nicht zu dem Azimuisuchgerät 133. Die spezielle Verwendung des höchstwertigen Bits soll an späterer Stelle erläutert werden. Das Azimutsuchgerät 133 besteht aus einem Zähler, der von einem Zählschritt von 64 abwärts zählen kann, was der Anzahl der Wortspeicherkapazität in einer Hälfte jedes Abschnitts des Hauptspeichers entspricht. Wenn das Azimutsuchgerät den Zä'ilschrii »0« erreicht, so wird am Anschluß 133a ein Signal erzeugt, das dazu verwendet wird, das Flip-Flop 13' zu triggern. Es sei hervorgehoben, daß der Flip-Flop 135 sich ursprünglich im zurückgesetzten Zustand befindet, und zwar aufgrund eines früheren Impulses am Anschluß 88.

Das Azimutsuchgerät 133 empfängt von dem Gatter 132 Taktimpulse, wenn dieses Gatter in Bereitschaft gesetzt ist. Das Gatter wird durch ein Signal auf der Leitung 130a vom Flip-Flop 130 in Bereitschaft gesetzt, nachdem die untere Halbwelle des Signals PRF/2 aus einer noch zu erläuternden Quelle am Anschluß 75 erscheint, und dem Anschluß 44 ein nachfolgender Impuls zugeführt wird. Ist das Gatter 132 in Bereitschaft gesetzt, so können die Taktimpulse am Anschluß 88 dort hindurchgelangen, um das Azimutsuchgerät 133 auf »0« herabzählen zu lassen, zu welchem Zeitpunkt die Ausgangsgröße am Anschluß 133a entsprechend den früheren Erläuterungen erzeugt wird. Befindet sich η π das Flip-Flop 135 in seinem gesetzten Zustand, so wird das Gatter 112 qualifiziert und ermöglicht dem Signal k am Anschluß 74 dort hindurch auf die Leitung 112a zu gelangen. Wie an früherer Stelle erwähnt wurde, ermöglicht das Signal auf der Leitung 112a, daß der Dekodierabschnitt der !ntegrierstufe 125 seine Operation durchführt. Mit anderen Worten bewirken die Taktimpulse auf der Leitung 112a, daß die Ergebnisse der Integration an den Anschlüssen 126 und 127 erscheinen.

Es sei auch hervorgehoben, daß während der Zeit, während der die /ö-Taktimpulse auf der Leitung 112a vorhanden sind, das Sctz-Ausgangssignal für das Flip-Flop 135 bewirkt, daß die Gatter 138 und 140 in Bereitschaft gesetzt werden. Wenn demzufolge das höchstwertige Bit des Azimutspeichers 146 aus einer logischen »1« besteht, so erscheint am Anschluß 153

ίο

eine logische »1«. Wenn andererseits das höchstwertige Bit des Azimutspeichers 146 aus einer logischen »0« besteht, so erscheint am Anschluß 152 eine logische »I«.

Da das Gatter 112 durch das Signal auf der Leitung 133a vom Azimutsuchgerät 133 geöffnet ist, und da dieses Signal in Abhängigkeit von einem Impuls am Anschluß 88 aus dem /i>/w-Signal erzeugt wird, und danach das Gatter 112 geschlossen wird, wenn der Flip-Flop 135 durch den nächsten Impuls am Anschluß 88 in den anderen Zustand zurückgestellt wird, läßt sich erkennen, daß das Gatter 112 während des Zeitintervalls zwischen zwei aufeinanderfolgenden Impulsen am Anschluß 88 geöffnet bleibt, was die erforderliche Zeit ist, damit genau 128 Impulse mit der Frequenz f₀ durch das Gatter 112 hindurchgelangen können.

Es soll nun auf Fig.9 eingegangen werden. Fig.9 zeigt ein Blockschaltbild des Hauptspeichers. Der Hauptspeicher umfaßt einen Λ-Speicher, bestehend aus einer ersten Hälfte 170a und einer zweiten Hälfte 178a, und aus einem ß-Speicher, bestehend aus einer ersten Hälfte 1706 und einer zweiten Hälfte 1786. Die A- und ö-Speicher sind miteinander identisch. Die Elemente des Λ-Speichers sind mit einem Index »a« an der jeweiligen Bezugsziffer versehen, und die Elemente des B-Speichers sind an den Bezugsziffern durch den Index »b« gekennzeichnet. Jeder Speicherabschnitt, d. h. der Abschnitt A oder der Abschnitt B, besitzt eine Kapazität zur Speicherung von 128 Worten, wobei ein Wort auch hier aus 128 Bits besteht. Der Hauptspeicher besteht aus Umlaufspeicher-Schieberegistern, die, da sie dynamische Register .»ind, es erforderlich machen, daß fortwährend Taktsignale zugeführt werden, um die Daten umlaufen zu lassen, bzw. sie zu speichern. Diese Taktsignale werden mit einer Frequenz von A₀ vom Anschluß 74 zu jedem Umlaufspeicher-Schieberegister des Speichers geführt. Die Hauptvorteile dieses Speichertyps in Verbindung mit der vorliegenden Anwendung besteht darin, daß durch eine Abtastbezugsgröße und eine Zeilenbezugsgröße für die Kathodenstrahlröhren-Darstellungan koje Adressierung erforderlich ist. Die Daten werden gleichzeitig von beiden Abschnitten A und B des Hauptspeichers durch eine Ausgangspufferstufe der Anzeigevorrichtung zugeführt, die noch beschrieben werden soll; es ist dabei jedoch keine Steuerung erforderlich, außer den Zeilen- und Abtastrückstellungen.

Ein Doppel- oder Zweieingangs-Eingabesystem ist in jedem Abschnitt des Speichers erforderlich, und zwar aufgrund der Anforderungen bei der Erneuerung bzw. dem Auf-den-neuesten-Stand-Bringen, so daß daher jeder Abschnitt des Hauptspeichers, die Abschnitte A und B, in zwei Hälften aufgeteilt ist. d. h.. eine erste Hälfte und eine zweite Hälfte. Da die Abschnitte des Speichers identisch sind und da sie gleichzeitig und parallel zueinander arbeiten, braucht lediglich der Abschnitt A des Hauptspeichers beschrieben werden. Die Gatter 163a, 165a und 166a sorgen für den Zugriff zur ersten Hälfte 170a. während die Gatter 172a. 174a und 176a für den Zugriff zur zweiten Hälfte 178a sorgen. Bei dieser Ausführungsform sind ca. 20 Millisekunden dafür erforderlich, um alle Bits durch den Speicher zu schieben, während das Erneuern in 10 Millisekunden durchgeführt werden muß. Die Einrichtungen, durch welche die Informationen in den Speicher von den Anschlüssen 126 und 127 übertragen werden, und zusätzlich die Einrichtungen, um clic Doppfrlfin^abe-Erneuerung zu erreichen, sollen nun im folgenden beschrieben werden.

Wenn der Anscbk'3 !52 erregt ist, wodurch angezeigt wird, daß das höchstwertige Bit des Azimutspeichers 146 von F i g. 4 eine logische »0« ist, ist das Gatter 165a qualifiziert, während das Gatter 163Ö geschlossen ist und zwar aufgrund der Wirkung des invertierend!.·;. '■ Verstärkers 160'. Zusätzlich ist das UND-Gatter lS2a qualifiziert Normalerweise gelangen die binären Informationen, die durch den Hauptspeicher zirkulieren, aus der zweiten Hälfte 178a am Anschluß 190 für den Abschnitt A heraus und am Anschluß 192 für B und gelangen dann durch das normalerweise qualifizierte Gauer i&a und das ODER-Gatter 166a in die erste Hälfte 170a. Wenn jedoch das Gatter 163a geschlossen ist, so können die aus der zweiten Hälfte 178a des Hauptspeichers herausgelangenden Informationen r> nicht zurück in den Speicher gelangen, und die Daten am Anschluß 126 nehmen deren Platz ein, indem sie in den Speicher eintreten, und zwar durch das nun qualifizierte Gatter 165a und das ODER-Gatter 166a. Die anzuzeigenden Daten, d. h, die aus der zweiten -'ⁿ Hälfte 178a herausgelangenden Daten, gelangen nun durch das nun qualifizierte Gatter 182a und das ODER-Gatter 183a zum Anschluß 144a, wo sie dem Dekoder von Fig.6 zugeführt werden, in ähnlicher Weise erscheinen die aus dem Abschnitt B des Hauptspeichers herausgelangenden Informationen, die durch neue Daten zu verschieben sind, am Anschluß 1446, der ebenfalls in Fig.6 gezeigt ist. Wenn der Anschluß 153 erregt ist, so werden die Gatter 174a und 180a in Bereitschaft gesetzt, während das Gatter 172a w geschlossen wird, und zwar aufgrund der Wirkung des invertierenden Verstärkers 161. Die aus der ersten Hälfte 170a herausgelangenden Daten werden ausgelöscht, während neue Daten am Anschluß 126 in die zweite Hälfte 178a durch die Gatter 174a und 176a » hineingelangen. Zur gleichen Zeit gelangen die verschobenen Daten durch die Gatter 180a und 183a zum Anschluß 144a, und zwar für die Verwendung durch den Dekoder von Fig.6. Was den Abschnitt B des Hauptspeichers betrifft, so erscheinen natürlich die verschobenen Daten für die erste Hälfte 170b am Anschluß 144b. Es sei hervorgehoben, daß die in dem Hauptspeicher enthaltenen Informationen mit der Frequenz oder Folge k zirkulieren, und Zivar aufgrund der Taktimpulse am Anschluß 74. Dies ist die gleiche ⁴'> Folge, mit welcher die Daten an den Anschlüssen 126 und 127 pmpfangen werden.

Das zuvor beschriebene Erneuern oder Auf-denneuesten-Stand-Bringen des Hauptspeichers tritt nur auf, wenn das Flip-Flop 135 von Fig.4 sich in seinem gesetzten Zustand befindet, während welcher Zeit genau 128 Taktimpulse mit der Frequenz f₀ der Integrierstufe zugeführt werden, um die Informationen taktmäßig durch den Dekoder zu steuern und an den Anschlüssen 126 und 127 erscheinen zu lassen. Während ^y> der Zeit, während der das Flip-Flop 135 gesetzt ist, sind die Gatter 138 und 140 von F i g. 4 qualifiziert, so daß eine logische »1« an einem der Anschlüsse 152 oder 153 erscheint, und eine logische »0« an dem anderen Anschluß. Wenn sich das Flip-Flop 135 in seinem ^b0 zurückgesetzten Zustand befindet, so werden beide Gatter 138 und 140 geschlossen, und es erscheinen logische »0'en« an beiden Anschlüssen 152 und 153. Wenn dies auftritt, sind die Gatter 163a, 163b, 172a und 172b offen, während die anderen UND-Gatter von ^b5 F i g. 9 geschlossen sind, so daß die in dem Hauptspeicher gespeicherten Informationen nun dort zurücklaufen.

Ein zwischen dem Hauptspeicher uaci dct Ausvt^iIteinrichturig, m diesem Ausführungsbeispiel ?iner Kathodenstrahlröhre 210, geschftiieu-r .',uigdngspuffer ist in F i g. 10 gezeigt, auf die üar. r.-Uv;v ,-,'is^igs^n werden ;ol> In dieser Figur besteht der Ausgangspuffer aus rv. vi idemischen Abschnitten, einem Λ-Abschnitt und einem ^Abschnitt Wie zuvor sind die Bezugszeichen für die Elemente des Α-Abschnitts mit dem ii.dcs. »a« gekennzeichnet, und die Bezugszeichen für die Elemente im Abschnitt B sind mit dem Index »b« gekennzeichnet. Die Betriebsweise beider Abschnitte ist identisch und verläuft zueinander synchron. Es braucht daher ledigiich die Betriebsweise des Abschnittes A beschrieben zu werden. Der Abschnitt A besteht aus zwei Speicherregistern 200a und 202a, von denen jedes ein binäres Wort speichern kann, d. h., sie besitzen jeweils die Speicherkapazität für die Speicherung von 128 Bits. Es ist die Funktion dieses Abschnitts, abwechselnd in einem Speicherregister ein Wort aus dem Hauptspeicher mit der Folge /Ό zu speichern, dabei jedoch gleichzeitig das zuvor in dem anderen Speicherregister gespeicherte Wort auszulesen, :*nd zwar für die Kathodenstrahlröhre mit einer höheren Geschwindigkeit oder Folge, vorzugsweise mit der doppelten Geschwindigkeit Mit anderen Worten wird jedes Wort zweimal an die Kathodenstrahlröhre abgegeben oder ausgelesen. Im Endeffekt ermöglicht es die Ausgangspufferstufe, daß der gesamte Inhalt des Hauptspeichers mit der doppelten Geschwindigkeit für die Kathodenstrahlröhre ausgelesen wird. Die Ausgangsgröße aus dem Abschnitt A des Hauptspeichers erscheint am Anschluß 190, während die Ausgangsgröße vom Abschnitt B des Hauptspeichers am Anschluß 192 erscheint, wobei diese Anschlüsse ebenfalls in Fig.9 gezeigt sind. Der Anschluß 190 steht mit den UND-Gattern 191a und 192a in Verbindung. Dem Anschluß 222 wird eine Rechteckwelle zugeführt, die eine Impulsfolgefrequenz von der Hälfte der Frequenz der Rechteckwelle am Anschluß 88 aufweist, die an früherer Stelle erwähnt wurde. Das heißt, das Signal am Anschluß 222 veist eine Impulsfolgefrequenz auf, die gleich ist mit fol2w. Das Signal am Anschluß 222 wird dazu verwendet, die <_falter 191a, 193a, 224 und 228 zu qualifizieren und die Gatter 190a, 192a, 221 und 226 zu sperren. Die Gatter 221,224,226,228,230 und 232 werden dazu verwendet, die richtigen Taktimpulse für die verschiedenen Speicherregister vorzusehen. Um dies zu erreichen, gelangen die Taktimpulse entsprechend /"o am Anschluß 74 zu den Gattern 224 und 226, während die Taktimpulse mit der doppelten Frequenz von /ö am Anschluß 220 zu den Gattern 221 und 228 gelangen. Es ist zu erkennen, daß das Signal am Anschluß 222 während abwechselnder Gruppen von 128 Impulsen des Taktsignals /₀ spannungsmäßig hoch liegt Liegt also das Si;;iiitl bei 222 spannungsmäßig hoch, so wird das Gatter 191a geöffnet, während die Gatter 190a und 204a geschlossen we;\Jen. Die aus dem Hauptspeicher am Anschluß 190 herausgelangenden Dateti gelangen durch die Gatter 191 a und 196a in das Speicherregister 200a. Zur gleichen Zeu wira das Gatter 224 geöffnet, während das Gatter 121 geschlossen wird, so dsß das Frequen'signal k vom Anschluß 74 durch die Gatter 224 und 730 gelangt und das Speicherreghter 200a ansteuert. Das »VSignal ge!~-igt ebenso gleichzeitig zum Speicherrepbtt;· 200b. .-",um gleichen Zeitpunkt wird .-■■;.;ch das Oai-Vr 192 gesperrt, während die Ga'ter 193a ijnd 205a ,joöffnet .-,inc. Die Informationen in ecm Speiche-register 202a laufen somit über die L^;iung

203a und die Gatter 193a und 198a um. Gleichzeitig bewegen sich die Daten aus dem Speicherregister 202a durch die Gatter 205a und 206a zu einem Digital-Analogwandler 208. Gleichzeitig gelangen die Daten am Register 2026durch die Gatter 2056 und 2066 zu diesem Digital/Analog-Wandler 208. Die gleichzeitig am Wandler 208 ankommenden binären Bits werden analysiert, und es wird ein resultierendes analoges Signal mit vier möglichen Werten erzeugt und der Kathodenstrahlröhre 210 zugeführt. Im wesentlichen erzeugt der Wandler 208 irgendeinen von vier möglichen Werten in Abhängigkeit von jedem Paar der binären Bits, die gleichzeitig aus den Gattern 206a und 2066 dorthin zugeführt werden. Die Ausführung eines D/A-Wandlers, der für den Gegenstand der Erfindung geeignet ist, ist der Fachwelt gut bekannt und braucht nicht weiter beschrieben zu werden. Während der Zeit, während der die Speicherregister 202a und 2026 ihre Daten dem Wandler 208 zuführen, ist das Gatter 226 gesperrt, und das Gatter 228 ist geöffnet, so daß das Signal vom Anschluß 220 dort hindurchgelangen kann und durch das Gatter 232 gelangt, um diese Speicherregister taktmäßig zu steuern. Es wird daher, wie bereits erwähnt, das zuvor in den Speicherregistern gespeicherte Wort zweimal zur Kathodenstrahlröhre 210 ausgelesen, und zwar in der gleichen Zeit, in welcher ein einzelnes Wort von den Anschlüssen 190 und 192 jeweils in die Speicherregister 200a und 2006 eingelcseii wird. Wenn das Signal am Anschluß 222 spannungsmäßig klein wird, so ändert sich der Betrieb der verschiedenen Speicherregister, d. h., die in den Speicherregistern 202a und 2026 in Abhängigkeit von den Taktimpulsen 2/Ό gespeicherten Informationen laufen nun um und darüber hinaus werden diese Informationen durch den Wandler 208 der Kathodenstrahlröhre angeboten, während die in den Speicherregistern 202a und 2026 enthaltenen Daten durch neue Daten aus dem Hauptspeicher ersetzt werden.

Ein Sägezahngenerator 212 versorgt die Kathodenstrahlröhre 210 mit zwei Sägezahnspannungen. Die erste wird über die Leitung 212 der Rereichsablenkung der Kathodenstrahlröhre zugeführt und die zweite wird über die Leitung 214 der A/imiitablenkung oder dem Azimutkipp der Kathodenstrahlröhre zugeführt. Eine Folge von Impulsen, die aus einer noch zu beschreibenden Quelle stammen und eine Impulsfolgefrequenz von 2/Ό/ iv aufweisen, d. h.. eine Folge, mit der die Worte aus dem Ausgangspuffer der Kathodenstrahlröhre angeboten werden, ist mit dieser synchronisiert. Diese Folge von Impulsen gelangt zum Anschluß 216 und wird dazu verwendpt die Pereichsablenk-Rückführung der Kathodenstrahlröhre auszutasten, und um den Kippgenerator des Bereichskippsignals oder des Bereichsablenksignals zurückzustellen. Die zweite Folge von Impulsen, die ebenfalls aus einer noch zu beschreibenden Quelle stammt und eine Impulsfolgefrequenz von ftJr aufweist, d. h., eine Frequenz oder Folge, mit welcher die Informationen in dem Hauptspeicher vollständig durch diesen umlaufen und daraufhin zur Kathodenstrahlröhre gelangen, erscheinen an einem Anschluß 218. Diese zweite Impulsfolge wird dazu verwendet, die Azimutablenk-Rückführung der Kathodenstrahlröhre auszutasten, und dient auch dazu, das Azimutkippsignal des Azimutkippgenerators zurückzustellen.

F i g. 11 zeigt nun eine Einrichtung, durch welche die verschiedenen Frequenzsignale, die zuvor erwähnt wurden, erzeugt werden. Ein einzelner Oszillator 240 erzeugt eine Grundfrequenz von 1,65 MHz für das hier beschriebene Ausführungsbeispiel. Diese Frequenz wurde mit 2/O-Frequenz bezeichnet und erscheint am Anschluß 220. Es sei daran erinnert, daß diese Frequenz durch die Ausgangspufferstufe von Fig. 10 dazu verwendet wird, die gespeicherten digitalen Daten mit der zweifachen normalen Informationsfolge auf der Kathodenstrahlröhre darzustellen bzw. zu schreiben. Diese Frequenz wird in einem durch zwei teilenden Teiler 244 auf 828 KHz herabgeteilt, die dann als ίο /"o-Signal am Anschluß 74 zur Verfügung steht. Dies ist die normale Bitfolge des Systems. Sie wird von dem Hauptspeicher und den Speicherbanken verwendet und auch für den Zugriff und das Abrufen bei diesen Einheiten. Das /ό-Signal wird durch die beiden durch acht teilenden Teilerstufen 246 und 248 durch 64 geteilt. Ein Impulsgenerator 249 wird durch das resultierende Signal einmal nach jeweils vierundsechzig Zyklen des /"o-Signals getriggert. Der Ausgangsimpuls des Impulsgenerators erscheint am Anschluß 214 und wird in Ϊ' i g. 10 dazu verwendet, die Bereichszeilen-Ablenkausgangsgröße des Sägezahngenerators 212 auszutasten und zurückzustellen. Die Funktion, durch vierundsechzig zu teilen, ist erforderlich, da binäre Worte von der Ausgangspufferstufe in die Kathodenstrahlröhre mit zweimal der normalen Systemdatenfolge eingegeben werden.

Da-, Frequenzsignal wird weiter durch eine durch zwei 'tuende Teilerstufe 250 herabgeteiit, um ein Frequenzsignal mit 6,46 KHz zu erzeugen, was /Ό/128 entspricht. Dieses Signal triggert den Impulsgenerator 251, um hm Anschluß 88 eine Folge von Impulsen mit einer lii.pulsfolgefrequenz von f^w zu erzeugen, wobei w die Anzahl der Bits in einem binären Wort des Systems gemäß diesem Ausführungsbeispiel ist.
Das Frequenzsignal wird weiterhin durch einen durch zwei teilenden Teiler 252 ;κ. abgeteilt, um am Anschluß 222 ein Frequenzsignal mit der Hälfte der früheren Frequenz zu erzeugen, das heißt, ein Signal entsprechend /ö/2w. Dieses Signal wird in Fig. 10, wie an früherer Stelle beschrieben wurde, dazu verwendet, der Ausgangspufferstufe abwechselnd zu ermöglichen, ein Wort aus dem Hauptspeicher zu speichern, und um gleichzeitig ein zuvor gespeichertes Wort der Kathodenstrahlröhre zuzuführen.

Das Frequenrsignal wird weiter durch einen durch vier teilenden Teiler 256 herabgeteilt, wobei die Ausgangsgröße dieses Teilers dazu verwendet wird, den Impulsgenerator 260 zu triggem. Die resultierende Impulsfolge wird am Anschluß 80 erz.-ugt. Diese so Impulse weisen eine Impulsfolgefrequenz von Z₀/m auf. wobei m die Anzahl der Bits entweder In der Speicherbank 56 oder 66 von F i g. 3 ist. Damit erscheint am Anschluß 80 jedesmal ein Impuls, wenn die in den Speicherbanken vorhandenen Daten in diesen vollständig umgelaufen sind.

Das Frequenzsignal wird noch weiter durch eine durch acht teilende Teilerstufe 258 herabgeteilt, um ein Signal entsprechend /Ό/8192 zu erzeugen. Dieses Signal triggert den Impulsgenerator 264, um eine Impulsfolge am Anschluß 44a zu erzeugen. Diese Impulsfolge wurde an früherer Stelle mit PRF bezeichnet und wird in der kohärenten Ausführungsform nach der Erfindung in der früher beschriebenen Weise verwendet und auch dazu, um den Sender eines zugeordneten Radarsystems zu triggern. In der kohärenten Ausführungsform der Erfindung koindiziert der Anschluß 44a rnii dem Anschluß 44, der an früherer Stelle erwähnt wurde. In der nicht-kohärenten Form der Erfindung werden der

Impulsgenerator 264 und der Anschluß 44a nicht benütigt.

Das Frequenzsignal wird weiter um die Hälfte durch einen durch zwe', teilenden Zähler 262 herabgeteilt, um am Anschluß 75a ein mit fo/R bezeichnetes Signal zu erzeugen, wobei R die Anzahl der Bitspeicher jedes Abschnitts des Hauptspeichers ist. In der kohärenten Aus'i*;irungsform nach der Erfindung koinzidiert der Anschluß 75a mit dem Anschluß 75, der früher erwähnt wurde. Dieses Signal wird auch dazu verwendet, den Impulsgenerator 266 zu triggern, dessen Ausgangsgröße am Anschluß 218 erscheint und von dem Säugezahngenerator 212 der Fig. 10 dazu verwendet wird, die Azimutablenkung der Kathodenstrahlröhre auszutasten oder auszublenden und zurückzustellen. Es ist offensichtlich, daß am Anschluß 218 jedesmal ein Impuls erscheint, wenn die in dem Hauptspeicher gespeicherten Informationen vollständig in ihm umgelaufen sind.

Es sei her^vorgehnhen. daß bei der kohärenten Ausführungsform nach der Erfindung alle Signale kohärent sind. Bei bestimmten Anwendungsfällen kann es jedoch wünschenswert sein, daß die Impulsfolgefrequenz des Radarsystems nicht kohärent mit anderen Signalen ist, die für die Steuerung der Betriebsweise der Anzeigevorrichtung verwendet werden. In diesem Fall würde der Impulsgenerator 264 nicht benötigt werden, und das P/?F-Signal am Anschluß 44 würde in geeigneter Weise vom Radarsender selbst in bekannter Weise abgeleitet werden. Speziell ist es für den Fachmann offensichtlich, eine Impulsfolge herzuleiten, in ■.elcher die Impulse gleichzeitig mit den Sendungen eines Radarsenders auftreten.

Fig. 12 zeigt verschiedene Zeitdiagramme, die zur Erläuterung der Betriebsweisen bei diesem Ausfühningsbeispiel nach der Erfindung dienen. Es soll nun im folgenden auf diese Figur in Verbindung mit weiteren Figuren eingegangen weiden. In Zeile A ist eine Rechteckwelle PRF/2 gezeigt. In der kohärenten Ausführungsform nach der Erfindung besteht die PRF/2-Rechteckwelle aus der /O/fl-Rechteckwelle. Dieses Signal erscheint am Anschluß 75, und eine Periode dieses Signals in der kohärenten Form der Erfindung erhält 16,384 Zyklen des /ö-Signals. Mit anderen Worten, da der Hauptspeicher durch das /Ό-Signal taktmäßig gesteuert ist und damit eine Informationsfolge aufweist, die gkich /0 ist, gelangen 16,3S4 Bits durch jeden Abschnitt des Hauptspeichers, und zwar während eines Zyklusses des in Zeile A gezeigten Signals.

Die Zeile ßzeigt die />/?F-Signale am Anschluß 44, die bei jedem Übergang des in Zeile A gezeigten Signals so auftreten. Es sei daran erinnert, daß die P/?F-Signale mit den Radarsendungen synchronisiert sind und in F i g. 3 dazu verwendet werden, den Videozähler zurückzustellen, so daß ein Datenwort in jeden Eingangspuffer eingelesen werden kann. In Zeile D von F i g. 12 sind die Bereichstaktimpulse gezeigt die in Verbindung mit F i g. 3 dazu verwendet werden, das digitalisierte Videosignal in die Emgangspufferstufen einzulesen. Es sei Jf=^r. erinnert, daß die Folge, mit welcher die Bereichs-1 aiUiri.r»... "<?uet werden, durch den ω gewünschten Bereich des kadarsystems bestimmt ist Bei dem beschriebenen Ausführungsbeispiel, bei welchem ein binäres Wort 128 Bits umfaßt gilt daß für einen 200-Meilen-Bereich eine Bitfolge von 53 KHz erforderlich ist Natürlich enthält jedes Bündel der Bereichs-Taktimpulse, die gezeigt sind, beispielsweise das Bündel 300,128 Bereichstaktimpulse.

Die Zeile Fvon Fig. 12 zeigt die Taktimpulse, die dazu verwendet werden, die Informationen aus den Eingangspuffern in die Speicherbanken einzulesen. Es sei daran erinnert, daß diese Taktimpulse mit einer Folge von f₀ auftreten, und daß 256 dieser Impulse erforderlich sind, um zwei Worte aus dem Eingangspuffer in die Speicherbank zu übertragen oder einzulesen. Demnach enthält jedes Impulsbündel, beispielsweise das Bündel 306, 256 Impulse mit einer Folge von /0. Jede Gruppe dieser Impulse tritt nach abwechselnden Gruppen von Impulsen auf, die in Zeile D gezeigt sind, und benötigen beträchtlich weniger Zeit für jede Gruppe von Impulsen als die Zeit zwischen aufeinanderfolgenden Bündeln der Zeile D.

Die Zeile Evon Fig. 12 zeigt die Zeit, während der das Gatter 86 von Fig. 3 offen ist, das heißt, die Zeit, innerhalb welcher die Taktimpulse dem Abwärtszähler 82 von F i g. 3 zugeführt werden. Es ist nun erkennbar, daß der Abwärtszähler 82 die in den Speicherbanken umlaufenden Informationen synchron mit den Informationen hält, die dort von den EingmigSpüffern hineingelangen. Auch ist zu ersehen, daß die in dem Adressenzähler 80 von Fig. 3 enthaltenen Informationen in den Abwärtszähler 82 nach der Vervollständigung jeder abwechselnden Gruppe von Bereichstaktimpulsen, beispielsweise den Impulsen 300, eingegeben werden, und daß, wenn der Abwärtszähler auf 0 gezählt hat, wie zum Übergangszeitpunkt 302 in Zeile £. die Inhalte der Eingangspuffer in die Speicherbanken eingelesen werden.

Die Zeile C zeigt die Impulsfolge mit einer Impulsfolgefrequenz k/R. die von dem Impulsgenerator 2ft6 von Fig. 11 erzeugt wird und die dazu verwendet wird, die Azimutablenkung der Kathodenstrahlröhre auszutasten und zurückzustellen, wie dies an früherer Stelle unter Hinweis auf F i g. 10 beschrieben wurde.

Fig. 13 zeigt verschiedene der Zeitdiagramme von F i g. 12, und zwar stark vergrößert. Es soll nun auf diese Figur in Verbindung mit den F i g. 3 und 4 eingegangen werden. In den Zeilen A, B und C von Fig. 13 sind jeweils das P/?F/2-Signal, das P/?F-Signal und die Bereichstaktimpulse gezeigt. In Zeile D ist di~ Ausgangsgröße aus dem Flip-Flop 76 gezeigt, die am Anschluß 76a erscheint. In Zeile E sind die f<J w-Signale gezeigt, die am Anschluß 88 von F i g. 11 erzeugt werden. Es sei daran erinnert, daß diese Signale einmal alle 128 Zyklen der Frequenz /Ό auftreten. In Zeile Fsind die io/m-Signale gezeigt, die am Anschluß 80 erzeugt werden. Diese Impulse werden einmal für alle acht Impulse in dem Signal entsprechend Zeile Eerzeugt. Da in einem Wort 128 Bits enthalten sind, und die Kapazität jeder Speicherbank gleich acht Worte beträgt, sind die Impulse in Zeile E mit dem Ende eines Wortes mit der Folge /"0 synchronisiert, während die Impulse von Zeile F mit den Bits synchronisiert sind, welche in den Speicherbanken mit einer Folge oder Geschwindigkeit /"0 zirkulieren. Mehr im einzelnen wird also ein Impuls gemäß Zeile Fjedesmal dann erzeugt, wenn die in einer der Speicherbanken gespeicherten Informationen vollständig umgelaufen sind. Bezugnehmend auf F i g. 3 und 13 qualifiziert das Signal am Anschluß 76a das Gatter 78, welches durch ein nachfolgendes Signal am Anschluß 80 (ftjm) geöffnet wird. Das öffnen dieses Gatters setzt das Flip-Flop 76 zurück, wodurch das Signal am Anschluß 76a ausgelöscht wird und gleichzeitig die momentanen Inhalte des Adressenzählers 80 in den Abwärtszähler 82 eingeiesen werden. Zürn besserer. Verständnis sei angenommen, daß die Zahl 4 in den Ab'värtszähler eingelesen ist Der Abwärtszähler sammelt nun Impulse

vom Anschluß 88, d. h„ die Impulse mit der Frequenz fo/w, wie in Zeile £der F i g. 13 gezeigt. Nach vier dieser Impulse erreicht der Abwärtszähler den Zählschritt »0« und sein resultierendes Ausgangssignal triggert das Flip-Flop 90, wodurch eine Ausgangsgröße am Anschluß 100 erzeugt wird, die in Zeile G gezeigt ist. Während der Zeit, während der der Anschluß 100 erregt ist, sind die Gatter 48 und 58 geöffnet, um den Eingangspufferr.Jufen zu ermöglichen, ihre Inhalte in die Speicherbanken zu entleeren. Der Anschluß 100 bleibt für zwei nachfolgende Impulse aus dem in Zeile E gezeigten Signal erregt. Zu dem gleichen Zeitpunkt, zu dem der Anschluß 100 erregt wird, wird, wie aus F i g. 4 erkennbar, das Flip-Flop 102 getriggert, so daß der Anschluß 102a erregt wird, wie in Zeile Hgezeigt ist. Da der Anschluß 102a mit dem Setz-Anschluß des Flip-Flops 104 und der Kippanschluß dieses Flip-Flops mit dem Anschluß 80 verbunden ist, d. h., derjenige Anschluß, an welchen das /"o/m-Signal der Zeile F angelegt ist, loscht ein nachfolgender impuls uö hl Zeile F gezeigten Signals, beispielsweise der Impuls 312, das Signal auf der Leitung 114a aus. Dies entspricht exakt der Zeit, die erforderlich ist, daß die gesamten Inhalte der Speicherbanken von der Integrierstufe abgetastet werden können. Es läßt sich somit erkennen, daß bei abwechselnden Sendungen des Radarsenders zwei Worte in die Speicherbank hinzugefügt werden, wobei jedes Wort das Resultat einer Sendung ist, und daß zusätzlich die acht Worte, die in der Speicherbank enthalten sind, durch die Integrierstufe abgetastet werden, und daß die verschiedenen Operationen miteinander synchronisiert sind.

Es ist offensichtlich, daß dann, wenn der Adressenzählcr 80 weniger oder mehr Zählschritte als die angenommenen 4 Zählschritte enthält, sich das Signal gemäß Zeile G von Fig. 13 jeweils entweder nach links oder nach rechts bewegt, während das in Zeile / gezeigte Signal konstant bleibt; auch bewegt sich die Vorderflanke des Signals entsprechend Zeile H so. daß sie mit der Vorderflanke des Signals gemäß Zeile G koindiziert, wobei seine Rückflanke gleich bleibt.

Fig. 14 zeigt ein Zeitdiagramm, das dazu dient, zu erläutern, wie die Inhaite der Integrierstufe in den Hauptspeicher eingegeben werden. Es soll nun auf diese Figur in Verbindung mit den Fig.4 und 9 eingegangen werden. In Zeile A von Fig. 14 ist das P/?F/2-Signal gezeigt, während in Zeile B das PRF-Signal und in Zeile (das U w Signal gezeigt ist. Befindet sich PRF/2 indem spannungsmäßig tiefen Zustand, so triggert ein PRF-Signal das Flip-Flop 130, um das GaHer 132 zu qualifizieren, und es erregt zusätzlich den Setz- Anschluß des Flip-rlops 135. Zur gleichen Zeit wirkt das PKF-Signal durch das Gatter 139. und das Gatter 134 tastet die Inhalte des Azimutspeichers 146 ab bzw. nimmt eine Probe hiervon für das Azimutsuchgerät 133. Es wird daher eine auf die Lage der Radarantenne bezogene Zahl in das Azimutsuchgerät 133 eingespeist Darüber hinaus stellen die nun in den Integrierspeicherregistern 125fc gespeicherten !nformauc-nsn die informationen dar, die von der Antenne empfangen werden, wenn sich diese in dieser Azimutposition befindet Es sei daran erinnert, daß eine Integration von acht Worten aus jeder Speicherbank durchgeführt wird, und daß die Eingangsgröße in den Hauptspeicher das Ergebnis dieser Integration ist Es ist wünschenswert, daß die Eingangsgröße in den Hauptspeicher das Ergebnis der Integration der Worte ist, die aus den Sendungen auf beiden Seiten des Azimuts entsprechend der Zahl in dem Azimutspeicher resultieren. Dies kann dadurch erreicht wurden, indem man die Antenne dem Azimutspeicner voreilen läßt. Das Azimutsuchgerät wird durch das /"o/w-Signal entsprechend Zeile C veranlaßt, abwärtszuzählen. Wenn das Azimutsuchgerät den Zählschritt 0 erreicht hat, wird entweder der Anschluß 152 oder 153 erregt, was von dem momentanen Zustand des höchstwertigen Bits des Azimutspeichers 146 abhängig ist. Wie an früherer ίο Stelle bereits beschrieben, werden, wenn entweder Anschluß 152 oder 153 erregt ist, die Inhalte der Integrierstufe in die Hauptspeicherabschnitte A und B übertragen. Blickt man jetzt auf die Betriebsweise des Anzeigegerätes in Verbindung mit Fig. 13 und 14 zurück, so ergibt sich, daß während des erster, llalbzyklusses des P/?F/2-Signals die Inhalte der Eingangspuffer in die Speicherbanken übertragen werden und daß zusätzlich die Speicherbanken von der Integrierstufe abgetastet werden, wohingegen während des zweiter, Halbzyklüsses des PRF'?-^s^W die Inhalte der Integrierstufe in den Hauptspeicher übertragen werden. Jeder dieser Vorgänge ist mit dem anderen synchronisiert, wie dies unter Hinweis auf Fig. 11 erläutert wurde, so daß in dem Hauptspeicher die vollständigen Informationen enthalten sind, welche die gesamte Radarabtastung oder den gesamten Radarstrich betreffen, und zwar auch in geordneter Reihenfolge. Diese Informationen sind nun wiedergewonnen und werden auf einer Kathodenstrahlröhre über die Ausgangspuffer und den D/A-Wandler dargestellt, wie dies bereits an früherer Stelle ausführlich beschrieben wurde.

Bei der vorangegangenen Beschreibung wird die

Radarantenne durch die Steuerlogik des Anzeigesystems angetrieben. Eine einfache Abwandlung des

Gegenstandes der Erfindung gestattet es. die Antenne

unabhängig zu betreiben. Diese Abwandlung besteht

darin, bestimmte Elemente, die in Fig. 4 gezeigt sind.

fortzulassen, was nun erläutert wird. Für diese

Abwandlung werden der Azimutspeicher 146. die

Antennendurchlaufsteuereinheit 148. der D/A-Wandler 150 und die Gatter 142 und 144 weggela^en. Fig. 15 zeigt das Element, welches für diese aus Fig.4

weggelassenen Einrichtungen tritt. In Fig. 15 sind das

Azimutsuchgerät 133. das Gatter 134 und das Gatter 139

von F i g. 4 erneut gezeigt. Ein A/D-Wandler ist anstelle

der Elemente eingeschoben, die aus Fig. 4 entfernt

wurden. Dieser A/D-Wandler ist an die Radarantenne.

beispielsweise die Antenne 352 gekoppelt und erzeugt

eine binäre Zahl, welche die Azimutlage der Antenne

angibt, ähnlich der binären Zahl, die von dem

Azimutspeicher 146 von F ig. 4 erzeugt wird. Im

Ergebnis besteht der A/D-Wand!er 350 aus einem

Azimutspeicher dahingehend, daß er eine Zahl erzeugt.

welche die Position der Antenne kennzeichnet.

Es ist manchmal vorteilhaft, das PKF-Signal vom Radarsender her zu erhalten, anstatt den Radarsender vom Oszillator gemäß F i g. 11 her zu steuern. Die Ausfühn-.rssform nach der Erfindung, bei welcher das ω PRf Signa! --o—, Radarser.der erhalten wird, wurde vorausgehend als nicht-kohärente Ausiühs'u^gsioiTri :1-r Erfindung bezeichnet. Es sei daran erinnert daß bei der nicht-kohärenten Ausführungsform nach der Erfindung der Impulsgenerator 264 von F i g. 1'. nicht erforderlich ist und weggelassen werden kann. Zusätzlich v-ird auch das Signal am Anschluß 75a von F i g. 1 i nicht verwendet In Fig. 16 wird jedoch ein Flip-Flop verwendet, wie beispielsweise das Flip-Flop 360. Der

chenfl den Zeilen Ebis /leicht gegenüber den Signalen der Zeilen A bis D verschieben. In F i g. 14 verschieben sich die Signale in Zeile Cleicht gegenüber den anderen Signalen. Auf jeden Fall ist die Verschiebung derart, daÜ die verschiedenen Erneuerungsvorgänge und Datenübertragungsvorgänge innerhalb eines richtigen Abschnitts der P/?F/2-Rechteckwelle erfolgen, um eine Synchronisation des Anzeigesystems als ganzes zu erreichen.

Kippanschluß des Flip-Flops ist üiit einem Anschluß (Ab verbunden, welchem die P/?F-Signale vom Radarsender zugeführt werden. Das /'/?r/2-Rechteckwellensignal wird somit am Anschluß 75b erzeugt, !n dv nicht·kohärenten Ausführungsform nach der Erfindung koin -id'ert der Anschluß 44b mit dem Anschluß 44, und der Anschluß 756 koinzidiert mit dem Anschluß 75, wobei beide diese Anschlüsse bereits beschrieben «viirden. In Fig. 13 können sich die Signale t.Uipre-

Hierzu 9 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anzeigevorrichtung für ein Radarsystem, in welchem eine Folge von ersten Signalen entsprechend den Radarser.dungen erzeugbar ist, und welche eine Folge von Radarrückkehrsignalen empfängt, die durch Reflexion der ersten Signale entsteht, dadurch gekennzeichnet,

daß die Vorrichtung einen Oszillator (240—266; Fig. 11) enthält, der eine Vielzahl von kohärenten Steuersignalen erzeugt und daß die folgenden Einrichtungen und Merkmaie vorgesehen sind:
ein Analog/Digital-Wandler (12, 14, 16, 24, 26, 28; Fig. 1), der jedes der Radarrückkehrsignale in mindestens ein erstes (v\) und zweites (νή paralleles binäres Wort umwandelt, wobei jedes Wort aus einer Folge von aufeinanderfolgenden binären Bits besteht;

eine Vielzahl von Eingabeeinrichtungen (34, 36, 55, 65), von dti^n jeweils eine einem einzelnen dem binären Wort zugeordnet ist und die jeweils eine Speicherkapazität zur Speicherung einer bestimmten Anzahl von binären Bits aufweisen;
ein Hauptspeicher (Fig.9; 160—183a, b) mit einer Vielzahl von einzelnen Umlaufspeichern (163a, b; 165a, b; 170a, b; 172a, b; 174a, b; 176a. b; 178a, b; 180a, b; 182a, b; 183a, b), von denen jeder einer einzelnen der Eingabeeinrichtung (34, 36, 55, 65) zugeordnet ist;

erste Steuereinrichtungen (38,40,42,43, 44', 50', 76, 78, 81, 82, 8?. 84, 86, 90, 91, 92, 93; 102 bis 150, F i g. 4), die während einer ersten Periode auf die ersten Signale ansprechen, um jedes binäre Wort zu der zugeordneten Eingabeeinrichtung (34,36,55,65) zu leiten, wobei die binären /orte Bit für Bit gespeichert werden, und um jede der Eingabeeinrichtungen (34, 36, 55, 65) mit dem jeweils zugeordneten Umlaufspeicher (163a bis \%lb) während einer zweiten Periode in Abhängigkeit von Steuersignalen zu verbinden, wobei binäre Worte, die in der Eingabeeinrichtung (34, 36, 55, 65) gespeicherten binären Worten entsprechen, in dem Hauptspeicher(160' bis ^^gespeichert werden;
eine Vielzahl von Ausgabeeinrichtungen (200a, b; 202a, b), von denen jede einem einzelnen der Umlaufspeicher zugeordnet ist;
eine Auswerteeinrichtung (208, 210, 212), die auf die Steuersignale anspricht, um die ihr zugeführten binären Daten darzustellen oder anzuzeigen; und
zweite Steuereinrichtungen (190a. b: 191a, b; 192.i. b 193a, b; 196a, b; 198a. b; 221, 224, 226, 228, 230, 232. 204a. b; 205a. b; 206a, b), welche auf die Steuersignale ansprechen, um jeden der Umlaufspeicher mit der zugeordneten Ausgabeeinrichtung (200a, b; 202,?, b) zu verbinden, wobei die in den Umlaufspeichern gorpeicherten binären Worte in der Ausgabeeinrichtung (200a. b: 202a, b) gespeichert werden, und, um die in der Ausgabeeinrichtung (200a, b; 202a, b) gespeicherten binären Worte der Auswerteeinrichtung (208,210,212) zuzuführen.

2. Anzeigeeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabeeinrichtung (34, 36, 55, 65) aus einer Vielzahl von binären Schiebercgistern (56, 66) besteht, von denen jedes einem einzelnen binären Wort zugeordnet ist. und daß die bestimmte Anzahl von binären Bits ein ganzzahligcs Vielfaches einer zweiten bestimmten Anzahl von binären Bits ist. daß die ersten Steuereinrichtungen (38,40,42,43,44', 50', 76,78,81,82,83,84,86,90,91, 92, 93; Fig.4) so angeordnet sind, daß sie in jede Eingabeeinrichtung (34, 36, 55, 65) die zweite bestimmte Anzahl von Bits in einer Aufeinanderfolge von Bits von jedem Radarrückkehrsignal eingeben können.

3. Anzeigeeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherkapazität jedes der Umlaufspeicher (170a, b; 178a, b) eine ganzzahlige Zahl der zweiten bestimmten Anzahl ist.

4. Anzeigeeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Oszillator eine Einrichtung (240, 244) zum Erzeugen von ersten Taktimpulsen mit einer ersten Impulsfolgefrequenz (f₀) aufweist, daß die ersten Taktimpulse direkt den Umlaufspeichern (170a, b; 178a, b) zugeführt werden, um die in diesen gespeicherten binären Informationen in diesen mit einer Informationsfolge zirkulieren zu lassen, welche auf die erste Impulsfolgefrequenz (7&) bezogen ist, und daß die ersten Steuereinrichtungen (38,40,42,43,44', 50', 76,78,8!, 82,83,84,86,90,91, 92, 93; Fig.4) auf die Steuersignale (PRF, f_olm, f_O/J) ansprechen, um die ersten Taktimpulse den Eingabeeinrichtungen (34,36,55,65) zuzuführen, um dadurch die binären Worte, die in der Eingabeeinrichtung den gespeicherten binären Worten entsprechen, in den Umlaufspeic'r.srzu speichern.

5. Anzeigeeinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die ersten Steuereinrichtungen (38 bis 93) eine Einrichtung (50') zum Erzeugen einer zweiten Folge von Taktimpulsen mit einer zweiten Impulsfolgefrequenz aufweisen, daß die ersten Steuereinrichtungen (38 bis 93) auf die ersten Signale ansprechen, um die zweite Impulsfolge den Eingabeeinrichtungen (34, 36, 55, 65) zuzuführen, so daß dadurch die binären Worte in die Eingabeeinrichtungen (34,36,55,65) eingelesen werden.

6. Anzeigeeinrichtung nach den Ansprüchen 2 und 5. dadurch gekennzeichnet, daß d^j ersten Steuereinrichtungen (38 bis 93) eine Einrichtung (42) zum Beenden der ersten Periode, nach dem Zuführen einer Anzahl von zweiten Taktimpulsen zu den Eingabeeinrichtungen (34, 36, 55,65), aufweisen, und daß die Anzahl der zweiten Taktimpulse gleich der zweiten bestimmten Zahl der binären Bits ist.

7. Anzeigeeinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Impulsfolgcfrequenz selektiv veränderlich ist.

8. Anzeigeeinrichtung nach den Ansprüchen 1 und 4. dadurch gekennzeichnet, daß die zweiten Steuereinrichtungen (190a bis 2W>b) auf die Steuersignale (fol2w) ansprechen, um die ersten Taktimpulse den Ausgabeeinrichtungen (200a. b; 202a, b) zuzuführen, so daß dadurch binäre Daten aus den Umlaufspeichern (170a, b; 78a, b) in die Ausgabeeinrichtungen (200a. b: 202a. ^ausgelesen werden.

9. Anzeigeeinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß jeder der Vielzahl der Ausgabeeinrichtungen erste und zweite weitere Speicher (200a. b; 202a. b) enthält, und daß die zweiten Steuereinrichtungen (190a bis 206i?^auf das Steuersignal ansprechen um den zugeordneten Umlaufspeicher (170a. b; 178.7, b) mit einem dritten Speicher (200a. b; 202a, b) während einer dritten Periode zu verbinden und um den anderen der weiteren Speicher mit der Auswerfeinrichtung (208, 210, 212) zu verbinden.

10. Anzeigeeinrichtung nach Anspruch 9. dadurch

gekennzeichnet, daß die zweiten Steuereinrichtungen (19Ö3 bis 206ty weiterhin auf das Steuersignal ansprechen, um jeden der Umlaufspeicher (170a b; 178a, b) mit dem zugeordneten zweiter, λ eiteren Speicher (200a, b; 202a, b) zu verbinden und um den ersten weiteren Speicher (200a, h-, 2fs2a, b) mi: der Auswerteeinrichtung (208, 210, 212) während einer vierten Periode zu verbinden.

11. Anzeigeeinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Oszillator (240 bis 2S6; ek·...· Einrichtung (220) zum Erzeugen einer dritten Folge von Taktimpulsen (2 /o) mit einer dritten Impulsfolgefrequenz enthält, daß die dritte Impulsfolgefrequenz οίη ganzzahliges Vielfaches der ersten Impulsfolgefrequenz (fo) ist, und daß die zweiten Steuereinrichtungen (190a bis 206b) auf die Steuersignale ansprechen, um die ersten Taktimpulse (fo) einem der weiteren Speicher (200a, b; 202a, b) zuzuführen, wenn der weitere Speicher mit seinem zugeordneten Umlaufspeicher (170a, b; 178a, b) in Verbindung steht, und um die dritten Taktimpulse (2 f₀) einem der weiteren Speicher (200a, b; 202a, b) zuzuführen, wenn dieser weitere Speicher mit der Auswerteeinrichtung (208, 210, 212) in Verbindung steht