FR2508748A1 - Systeme et procede pour convertir un signal video non entrelace en un signal video entrelace - Google Patents

Abstract

SYSTEME ET PROCEDE POUR CONVERTIR UN SIGNAL VIDEO NON ENTRELACE EN UN SIGNAL VIDEO ENTRELACE. LE SYSTEME COMPREND DES MOYENS 30, 32, 34, 36 POUR RECEVOIR UN SIGNAL D'ENTREE DEFINISSANT DES IMAGES COMPLETES SUCCESSIVES DE L'IMAGE VIDEO NON ENTRELACEE, DES MOYENS 40, 42 POUR PRODUIRE CONCURREMMENT UN SIGNAL DE SORTIE DEFINISSANT UNE VERSION ENTRELACEE DE LA MEME IMAGE, LA FREQUENCE DU SIGNAL DE SORTIE ETANT EGALE A LA FREQUENCE IMAGE DU SIGNAL D'ENTREE, LE SYSTEME FONCTIONNANT EN SYNCHRONISME AVEC UNE SOURCE SOIT INTERIEURE, SOIT EXTERIEURE DE REGULATION DU TEMPS, LA SORTIE ETANT CONFORME SOIT AU STANDARD AMERICAIN, SOIT AU STANDARD EUROPEEN. APPLICATION NOTAMMENT A L'AFFICHAGE D'INFORMATIONS A DEFINITION POUSSEE SANS SCINTILLEMENT.

Description

La présente invention a trait à des dispositifs permettant de con-

vertir un signal vidéo non-entrelacé, tel qu'un signal produit par un système d'affichage d'informations, en une forme entrelacée davantage

compatible avec un récepteur classique de télévision.

Dans le domaine de l'affichage d'informations, il est souvent pra- tique et avantageux d'utiliser un signal vidéo non-entrelacé lorsqu'on

produit une image d'analyse de trame, par exemple sur l'écran d'afficha-

ge d'un tube à rayons cathodiques L'utilisation d'un tel signal, répété à une fréquence d'images égale à celle de la trame entrelacée, permet

d'obtenir des images graphiques à définition poussée sans le scintil-

lement propre aux parties d'une image entrelacée définies par un point unique ou une seule ligne horizontale Les signaux non-entrelacés sont également avantageux pour la production permanente de copies d'une image affichée.

Un problème surgit cependant lorsqu'on désire afficher simultané-

ment une image non-entrelacée d'une part sur un dispositif enregistreur à forte résolution et à grande largeur de bande et d'autre part sur un appareil de contr 8 le à faible définition et bande passante de faible largeur, par exemple le récepteur de télévision cité plus haut Dans ce cas, le signal non-entrelacé doit être transformé en son équivalent

entrelacé avant de le transmettre à l'appareil de contrôle à bande pas-

sante moins large Selon le type particulier d'appareil de contr 8 le uti-

lisé, il peut aussi être nécessaire d'opérer certains réglages de syn-

chronisation, par exemple lorsqu'il s'agit d'effectuer la conversion

entre le standard américain et le standard européen.

Parmi les systèmes connus de conversion d'un signal non-entrelacé en un signal entrelacé, on peut citer ceux décrits par Bockwoldt dans le brevet USA na 3 947 826 et par de Niet dans le brevet USA N O 3 832 487 Dans le système Bockwoldt, un signal vidéo non-entrelacé produit par l'analyse successive de deux détecteurs à rayons infrarouges est transformé en trames alternées de lignes entrelacées en stockant des données de canaux parallèles, à raison d'un groupe de lignes à la fois, dans des dispositifs de stockage présélectionnés, puis on effectue la

lecture des données de manière à produire le signal entrelacé désiré.

Dans le système de Niet, un signal non-entrelacé provenant d'une caméra de télévision est transformé en un signal entrelacé en séparant chaque image du signal en deux trames, puis en enregistrant les deux trames dans un dispositif de stockage, après quoi on effectue la lecture en

retour à séquence d'image Le système Bockwoldt effectue sa txansfor-

-2- mation en procédant ligne par ligne, tandis que le système de Niet agit

sur une image complète d'informations d'entrée.

L'un des inconvénients du système Bockwoldt est que le signal en-

trelacé contient deux copies de chaque ligne de balayage d'entrée, soit une disposition peu commode que l'on ne peut guère appliquer facilement

au domaine de l'affichage d'informations Un inconvénient connu du sys-

tème de Niet est qu'il nécessite l'usage d'un dispositif de stockage capable de stocker une image complète d'informations vidéo Le système de Niet exige en outre que ses dispositifs d'entrée et de sortie, la

caméra et l'appareil de contr 8 le, présentent respectivement et essen-

tiellement les mêmes largeurs de bande.

La présente invention a pour objet un système et un procédé pour

assurer la conversion de trames successives d'un signal vidéo non-entre-

lacé en champs d'un signal vidéo entrelacé.

Dans la présente description, il est entendu que les expressions

"image" et champ" doivent être prises dans le sens qui leur est généra-

lement attribué dans le domaine de la technique de l'image vidéo; ainsi, une image comprend plusieurs lignes de trame définissant une image vidéo

complète; tandis qu'un champ comprend un sous-groupe des lignes de tra-

me (d'ordinaire toutes les lignes paires ou toutes les lignes impaires)

qui définissent une image complète donnée Une image vidéo non-entrela-

cée comprend des images successives de données image affichées les unes

sur les autres, tandis qu'une image entrelacée comprend des champs suc-

cessifs affichés avec leurs lignes de trame entrelacées de manière

qu'elles alternent avec celles du champ immédiatement précédent.

Le système suivant la présente invention comprend des moyens pour recevoir un signal d'entrée définissant des images complètes successives d'une image vidéo non-entrelacée ou simple, ainsi que des moyens pour

produire concurremment un signal de sortie définissant une version en-

trelacée de la m&me image; le taux ou la fréquence de champ du signal

de sortie est égal à la fréquence image du signal d'entrée Il est éga-

lement prévu de faire fonctionner le système en synchronisme avec une source soit intérieure, soit extérieure de régulation du temps, et aussi de rendre le signal de sortie conforme aux standards de télévision soit

américain, soit européen.

Une caractéristique particulière de la présente invention réside dans le fait que la transformation d'un signal d'entrée non-entrelacé en un signal entrelacé équivalent s'effectue sans recourir à un stockage intermédiaire d'une image complète, voire même d'une ligne entière, -3 - d'informations d'entrée Cela est rendu possible en premier lieu par

l'usage d'un tampon à ligne orientée selon le mode "premier entré, pre-

mier sorti" (FIFO) pour traiter ligne-par-ligne une ligne sur deux du

signal d'entrée.

En service réel, une ligne sur deux (par exemple les lignes paires) d'une première image complète d'information d'entrée est enregistrée dans le tampon de ligne à un premier taux ou cadence non-entrelacé en m 9 me temps qu'elle est lue à partir dudit tampon à un second taux ou cadence entrelacé et plus lent Le processus est ensuite répété pour les lignes

d'un groupe (par exemple les lignes impaires) de l'image complète im-

médiatement successive de l'information d'entrée Ainsi, deux champs

<c'est-à-dire une image) de la sortie entrelacée sont obtenus pour cha-

que paire d'images d'entrée Les opérations d'enregistrement et de lec-

ture sont elles-mêmes entrelacées ou, plus exactement, intercalées entre elles, de manière à permettre l'enregistrement efficace de chaque ligne de l'information d'entrée à grande vitesse dans le tampon, au fur et à mesure de sa lecture à vitesse lente Du fait que le tampon répond à la caractéristique FIFO (premier entré, premier sorti) rappelée ci-dessus,

et que chaque opération de lecture intercalée commence presque immédia-

tement après le début de son opération respective d'enregistrement, l'in-

formation d'entrée peut être "enroulée autour" de l'espace de stockage

disponible sans risque de détruire l'information enregistrée antérieu-

rement et qui doit encore être lue Ainsi, le dispositif tampon peut avoir une capacité de stockage inférieure à celle nécessaire pour stocker

une ligne entière d'informations d'entrée.

Ainsi, il apparait clairement que le système suivant la présente

invention est particulièrement utile pour convertir le signal non-entre-

lacé ou simple de 60 images-seconde communément utilisé dans le domaine de l'affichage d'informations à haute-définition en un signal entrelacé

de 60 images-seconde aisément traité par un récepteur classique de té-

lévision Un des principaux avantages qui caractérisent un tel système est qu'il permet d'utiliser des récepteurs de télévision classiques à faible largeur de bande en tant qu'appareil de contrôle à distance pour

afficher des images engendrées par des systèmes d'affichage d'informa-

tions à grande largeur de bande Une caractéristique essentielle est que

la conversion s'effectue sans recourir à un tampon encombrant et relati-

vement complexe ou autre dispositif de stockage intermédiaire capable

d'emmagasiner une image ou un champ total d'informations d'entrée.

Par conséquent, l'un des principaux buts de la présente invention -4 -

consiste à prévoir un système et un procédé perfectionnés pour trans-

former des images complètes successives d'un signal vidéo non-entrelacé

en des champs successifs d'un signal entrelacé.

Un but complémentaire de la présente invention consiste à prévoir un système et un procédé perfectionnés de conversion d'un signal vidéo nonentrelacé ayant une fréquence-image déterminée en un signal vidéo

entrelacé ayant une fréquence de champ comparable.

D'autre part, l'un des principaux buts de la présente invention

consiste à prévoir un système et un procédé pour réaliser cette conver-

sion sans recourir à un stockage intermédiaire d'une image complète d'in-

formation vidéo.

Les buts, caractéristiques et avantages énoncés ci-dessus, qui caractérisent la présente invention, seront mieux compris si l'on se

reporte à la description détaillée qui suit, faite en se référant au

dessin annexé, sur lequel -

La FIGURE 1 est un schéma synoptique simplifié montrant un sys-

tème d'affichage d'information selon l'art antérieur, accouplé au sys-

tème de conversion selon la présente invention; La FIGURE 2 est un diagramme chronologique indiquant la relation

de temps qui existe entre les opérations d'entrée et de sortie effec-

tuées par le système suivant la présente invention; La FIGURE 3 est un schéma synoptique montrant la disposition des composants du système de la présente invention, et

La FIGURE 4 est un diagramme des signaux montrant les signaux sé-

lectionnés produits au cours du fonctionnement du circuit de la Figure 3. Si l'on se réfère tout d'abord à la Figure 1, on y voit sous la

forme d'un schéma synoptique très simplifié un système classique d'af-

fichage qui comprend une source 10 d'un signal numérique qui définit des images successives formant un signal numérique d'une image vidéo

non-entrelacée à analyse balayage de trame intermédiaire, un convertis-

seur analogique-numérique (CAN) 14 pour convertir le signal numérique

en signal analogique, un tube à rayons cathodiques (CRT) 16 pour trans-

former le signal analogique en une image visuelle, et une source 18 de signaux de commande pour contr 8 ler le fonctionnement synchrone de la source 10, du convertisseur CAN 14 et du tube CRT 16 De tels systèmes sont bien connus dans ce domaine technique et on peut supposer que la connaissance de leur mode de construction et de fonctionnement est déjà acquise Ainsi que le montre la Figure 1, on a relié par des lignes de données et de commande, au système selon l'art antérieur, le système

de conversion 20 de la présente invention pour transformer un signal non-

entrelacé provenant de la source 10 en son équivalent entrelacé, un se-

cond convertisseur numérique-analogique CAN 22 pour transformer le si-

gnal entrelacé en son équivalent analogique, et un appareil de contr 8 le du type récepteur de télévision 24 pour transformer le signal analogique

en une image visuelle.

Le signal non-entrelacé reçu de la source 10 et le signal entre-

lacé produit en réponse à ce signal non-entrelacé sont représentés sur le diagramme chronologique de la Figure 2 sous forme de séries de paires

de segments de ligne Ll, L 2,, Ln, chaque segment de ligne représen-

tant une seule ligne de trame d'information image, chaque ensemble de n segments de ligne représentant une image complète On peut rappeler que, pour chaque image du signal d'entrée, le signal de sortie définit un champ unique de n/2 lignes de trame; le premier champ comprend, par exemple, les lignes impaires de la trame Ll, L 3,, L(n-1), tandis que le second champ comprend les lignes paires de la trame, soit L 2, L 4, , La On peut également noter que la durée dans le temps de chaque

ligne de sortie, indiquée par sa longueur relative, est approximative-

ment le double de la durée de la ligne d'entrée correspondante Ainsi, non seulement le signal de sortie définit l'équivalent entrelacé du signal d'entrée non-entrelacé, mais son taux ou sa fréquence d'image

(deux champs par image) est également la moitié de celui du signal d'en-

trée En supposant un signal d'entrée non-entrelacé de 60 images/seconde ( 50 en Europe), le signal de sortie comprendrait 30 images/seconde ( 25 en Europe) de deux champs chacune, et pourrait facilement être traité par un appareil de contrôle tel qu'un simple récepteur classique

de télévision.

Si l'on se réfère maintenant au schéma synoptique de la Figure 3, on y voit un exemple-type de réalisation du système de conversion 20 de la présente invention Pour faciliter la compréhension, le système peut être logiquement divisé en deux parties, à savoir: une partie données et une partie commande La partie données, qui s'étend horizontalement en haut de la Figure 3, comprend un registre à bascule d'entrée 30, un registre à décalage d'entrée 32, un tampon d'entrée 34, un dispositif de stockage 36, un tampon de sortie 3 &, un registre à décalage de sortie et un registre à bascule de sortie 42 Ainsi cu'il sera exposé plus en détail ci-dessous, l'ensemble des éléments de la partie donmées qni va du registre à décalage d'entrée 32 au registre à déca-ilage de sortie -6- fonctionne de façon à définir un système de stockage orienté selon le mode "premier entré, premier sorti" (FIFO) Dans le simple mode de réalisation que montre la Figure 3 les registres à bascule 30 et 42 ont une largeur d'un bit, les registres à décalage 32 et 40 ont une largeur d'un bit pour une profondeur de huit bits, les tampons 34 et 38 ont une largeur de huit bits, et le dispositif de stockage 36 a une capacité de 64 mots de huit bits chacun (soit au total 512 bits) Des composants comparables ayant des dimensions et capacités différentes peuvent 8 tre bien entendu substitués a ceux indiqués ci-dessus pour tenir compte de certaines circonstances sans s'écarter des principes de l'invention telle qu'elle est décrite ici En outre, dans la mesure o l'état de la technique le permet, le système FIPO lui-même peut être remplacé par

une seule puce de composants intégrés.

La partie contrôle du système de la Figure 3, qui s'étend sur les deux tiers restants de la Figure, comprend un compteur-enregistreur 50 et un circuit de commande d'enregistrement 52 pour commander le stockage d'informations en synchronisme avec un premier signal d'horloge TDCLK, un compteur lecteur 54 et un circuit de commande de lecture 56 pour contr 8 ler la recherche d'informations en synchronisme avec un second

signal d'horloge XDCLK, un multiplexeur d'adresses (MUX) 58 pour assu-

rer la sélection alternative de certains signaux d'adresses d'enregis-

trement et de lecture produits par les deux compteurs 50 et 54 afin de les appliquer au dispositif de stockage 36, un circuit d'horloge 60 pour engendrer un signal d'horloge XDCLK, et un compteur de lignes 70 et un circuit de commande de lignes 72 pour produire certains signaux de commande nécessaires pour synchroniser le fonctionnement du système

avec la fréquence images du signal d'entrée.

Les signaux d'entrée nécessaires pour assurer le fonctionnement du système comprennent un signal image comportant un courant de bits numériques propre à définir des lignes successives de trame d'une image non-entrelacée de balayage intermédiaire de trame, le signal d'horloge TDCLK ayant une période correspondant à celle des éléments (pixels) de l'image d'entrée, et des signaux de synchronisation V/SNX et H/SXNC annonçant respectivement le début de chaque image et la ligne de l'image d'entrée Dans le contexte d'une image numérique, un pixel équivaut à un point d'information image et dans un système monochrome à deux états

il est représenté par un numéro binaire unique.

Chacun des composants fonctionnels représentés sur la Figure 3,

à l'exception des trois circuits de commande 52, 56 et 72, est de con-

-7- ception classique et bien connu des spécialistes dans l'art, et c'est l'interconnexion de ces composants et leur fonctionnement synchronisé, plutôt que leurs types particuliers de circuits, qui constitue la base de la présente invention En outre, les trois circuits de commande se distinguent uniquement par leurs caractéristiques de fonctionnement dé-

crites; leurs dispositions particulières de circuits peuvent varier se-

lon les désirs et l'imagination des projeteurs individuels.

Comme on l'a indiqué plus haut, le but essentiel du système de la

Figure 3 est de convertir des images successives d'un signal vidéo nu-

mérique non-entrelacé en des champs successifs de son équivalent en-

trelacé Une caractéristique particulière du système réside dans le fait

que la conversion désirée s'effectue sans recourir à un stockage inter-

médiaire de la totalité d'une image vidéo En fait, les exigences du stockage sont inférieures à celles nécessaires pour stocker une seule

ligne d'information vidéo.

Le fonctionnement d'ensemble du système représenté schématique-

ment Figure 3 est le suivant Une sur deux des images du signal d'image d'entrée est reçue par le registre à bascule 30, puis transformée en

segments de huit bits de l'état série à l'état parallèle par le regis-

tre à décalage d'entrée 32, et ces images sont enfin stockées, en pas-

sant par le tampon d'entrée 34, dans des points continus de stockage du dispositif de stockage 36, le tout en synchronisme avec le signal d'horloge TDCLK Concurremment à ce stockage, l'information image est lue à partir du dispositif de stockage 36, puis transférée en passant par le tampon de sortie 38 au registre à décalage de sortie 40 pour y être convertie de l'état parallèle à l'état série, et mise ensuite à

la disposition du registre à bascule de sortie 42 en vue d'une trans-

mission ultérieure vers le récepteur prévu à cet effet Si l'on se reporte de nouveau et brièvement aux segments de ligne de la Figure 2,

on voit que, pendant la réception d'une première image, les lignes im-

paires sont traitées alors que les lignes paires sont ignorées; pen-

dant la réception de la première image qui suit, les lignes paires sont traitées et les lignes impaires sont ignorées à leur tour L'intercalage des fonctions d'entrée et de sortie qui est nécessaire pour exécuter

le traitement à champs alternés devrait clairement ressortir de la Fi-

gure. On comprendra mieux le fonctionnement détaillé du système de la Figure 3 si l'on se réfère au diagramme des signaux de la Figure 4 Au sommet de ce diagramme on a représenté le premier signal d'horloge

TDCLK, et à mi-hauteur au-dessous on a représenté le second signal d'hor-

loge XDCLK Comme on l'a souligné plus haut, le premier signal d'horloge TDCLK est produit à l'extérieur du système de la Figure 3 et sa période correspond à celle des éléments d'image d'entrée La source logique d'un tel signal est la même que celle qui fournit le signal image Dans un système particulier réduit à l'application pratique, cette source est

constituée par l'affichage d'un terminal d'ordinateur, d'o TD(CLK).

Le second signal d'horloge XDCLK est engendré intérieurement par le

circuit d'horloge 60 et sert à synchroniser le fonctionnement à la sor-

tie avec les nécessités de synchronisation d'un affichage ou dispositif extérieur; d'o XD(CLK) Chacun des signaux apparaissant entre TDCLK et XDCLK est en synchronisme avec TDCLK, et chacun des signaux qui se

trouvent au-dessous de XDCLK est en synchronisme avec ce dernier signal.

Sauf pour ce qui concerne certaines considérations de démarrage, il

n'est pas indispensable que les deux signaux d'horloge soient en syn-

chronisme entre eux Pour simplifier I'exposé,on suppose que le taux des

signaux d'horloge TDCLK est de 25 M Hz, alors que celui des signaux d'hor-

loge XDCLK est de 12,5 M Hz On suppose également que la convention vi-

déo est la convention RS 170.

on considérera en premier lieu les signaux associés au signal

d'horloge TDCLK On supposera (ce qui n'est pas représenté sur le des-

sin) qu'il existe des signaux V/SYNC et H/SYNC qui annoncent respecti-

vement le début de chaque image et ligne d'informations d'entrée comme on l'a indiqué plus haut, le signal H/SYNC amorce indirectement le fonctionnement des compteurs d'enregistrement et de lecture 50 et 54,

tandis que le signal V/SYNC amorce, aussi indirectement, le fonctionne-

ment du compteur de lignes 70 Le signal désigné par le sigle IB/CHAME

est un signal de charge produit par le circuit de commande d'enregis-

trement 52 une fois tous les huit cycles du signal TDCLK afin de dé-

clencher le transfert de huit bits (pixels) du signal image accumulé dans le registre à décalage d'entrée 32 en parallèle dans le tampon d'entrée 34 Le signal désigné par le sigle WCNT O représente le BMS

(bit le moins significatif) du signal courant d'adresse d'enregistre-

ment produit par le compteur enregistreur 50 Ainsi qu'il ressort clai-

rement, ce compteur enregistreur 50 fonctionne en tant que compteur di-

viseur par huit afin de produire une nouvelle adresse d'enregistrement

pour chaque groupe de huit éléments d'une image d'entrée.

Le signal désigné par L/E est un signal lecture/enregistrement produit par le circuit de commande d'enregistrement 52 afin que le 99- multiplexeur d'adresses 58 soit commuté alternativement entre l'adresse d'enregistrement produite par le compteur d'adresses 50 et l'adresse de lecture produite par le compteur de lecture 54 (ainsi qu'il sera décrit plus en détail par la suite) Un état "haut" du signal L/E indique qu'une adresse d'enregistrement est en cours de sélection et un état "bas" du même signal indique que c'est une adresse de lecture qui est en cours

de sélection Le signal "DE" est le signal de déclenchement d'enregistre-

ment produit par le circuit de commande d'enregistrement 52 afin qu'au

cours de son état "bas" huit bits de l'information image soient trans-

férés du tampon d'entrée 34 au point de stockage à l'intérieur du dis-

positif de stockage 36 identifié par le signal courant d'adresse d'en-

registrement Enfin, le signal OB/CHARGE est un second signal de charge engendré par le circuit 52 de commande d'enregistrement pour faire en sorte, lorsqu'il est dans son état "haut", que huit bits d'information

image soient transférés entre le point de stockage identifié par l'a-

dresse courante de lecture et le tampon de sortie 38 Dans l'exemple de la Figure 3, chacun des signaux identifiés a une largeur d'un bit, sauf les signaux d'enregistrement et de lecture qui ont chacun une largeur

de huit bits.

On peut signaler qu'il est possible d'exécuter une opération d'en-

registrement de mémoire chaque fois que les signaux DE et OB/CHARGE sont bas, et que l'on peut obtenir un fonctionnement en lecture de mémoire chaque fois que le signal L/E est bas et que les signaux DE et OB/CHARGE

sont hauts Bien entendu, cette convention "haut"/"bas" pour les diffé-

rents signaux de la Figure 4 n'est qu'une question de choix et c'est la

relation dans le temps entre les changements de signaux qui en déter-

mine l'importance (Pour plus de commodité, les demi-périodes du signal

d'horloge TDCLK, ainsi que le signal d'horloge XDCLK dont il sera ques-

tion plus en détail ci-après, ont été numérotés de façon continue par groupes de huit afin qu'ils correspondent aux segments d'image de huit bits en cours de traitement dans la structure de mémoire à orientation

FIFO, c'est-à-dire premier entré, premier sorti).

Si l'on examine maintenant ceux des signaux de la Figure 4 qui sont associés au signal d'horloge TDCLK, le signal désigné par le sigle RCNT O représente le bit le moins significatif (BMS) du signal courant d'adresse de lecture produit par le compteur de lecture 54 Tout comme le compteur enregistreur 50, ID compteur de lecture 54 est actionné en

tant que compteur diviseur par huit afin de produire une nouvelle adres-

se de lecture tous les huit cycles cu signal d'horloge XDCE I e signd 1 SR/CHARGE est un signal de charge produit par le circuit de commande de

lecture 56 pour transférer les huit bits de l'information image préala-

blement chargés dans le tampon de sortie 38 pour le registre à décalage

de sortie 40 afin d'assurer le transfert continu ultérieur vers le re-

gistre à bascule de sortie 42 sous le contrôle du signal d'horloge XDCLK.

Si l'on se réfère aux Figures 3 et 4, on voit que le fonctionne-

ment détaillé du système suivant la présente invention est le suivant.

Sous la commande du signal d'horloge TDCLK, l'information présente à

l'entrée du registre à bascule 30 est déclenchée périodiquement à tra-

vers le registre à bascule, transformé de l'état série en état parallèle

dans le registre à décalage 32, et présenté à l'entrée du tampon 34.

Sensible à la réception d'un signal H/SYNC indiquant le début de la nouvelle ligne d'information image, et après un temps suffisant pour assurer la présentation d'une information valable à l'entrée du tampon 34, le circuit de commande de ligne 72 transmet un signal de début de

ligne au circuit de commande d'enregistrement 52 et au circuit de com-

mande de lecture 56 afin de faire démarrer ces deux circuits de commande

et leurs compteurs respectifs 50 et 54 On obtient des conditions ini-

tiales favorables pour les deux compteurs 50 et 54 lorsque leurs sorties

sont remises à zéro, ce qui fait débuter les opérations suivantes d'en-

registrement et de lecture à l'adresse de stockage zéro D'autres valeurs

pourraient également Atre utilisées.

Dès réception du signal en provenance du circuit de commande de

ligne 72, le circuit de commande d'enregistrement 52 engendre le pre-

mier signal IB/CHARGE, ce qui a pour effet de charger dans le tampon

34 l'information présente à la sortie du registre à décalage 32 Le cir-

cuit de commande d'enregistrement 52 délivre ensuite le signal L/E qui

assure la sélection du signal de sortie à huit bits du compteur d'enre-

gistrement 50 en tant que première adresse d'enregistrement, pour émet-

tre ensuite le signal DE de déclenchement d'enregistrement, ce qui a pour conséquence de transférer l'information précédemment chargée dans le tampon 34 vers le dispositif de stockage 36, ce stockage s'effectuant

à l'endroit spécifié par l'adresse d'enregistrement L'opération d'enre-

gistrement est répétée pour chacun des huit cycles du signal d'horloge

TDCLK Entre chaque opération d'enregistrement, le compteur d'enregis-

trement 50 est avancé automatiquement de manière à engendrer une nou-

velle adresse d'enregistrement Ainsi, des segments successifs de huit

bits du signal image reçu sont stockés de façon continue dans des posi- tions successives à l'intérieur du dispositif de stockage 36 Des opé-

rations répétées d'enregistrement se produiront ensuite jusqu'à la ré-

ception d'un nouveau signal H/SYNC indiquant le début d'une nouvelle li-

gne d'informations d'entrée Attendu que seulement une ligne sur deux de chaque image d'entrée est stockée, le circuit de commande de ligne 72 devra &tre conçu de manière à ne délivrer un nouveau signal de début de ligne que pour les lignes destinées à être effectivement stockées,

c'est-à-dire les lignes impaires d'une première image et les lignes pai-

res d'une image suivante.

On peut observer que, pendant le temps o aucune information d'en-

trée n'est stockée dans le dispositif de stockage 36, le signal L/E, le signal de déclenchement d'enregistrement DE et le signal OB/CHARGE sont

commutés vers leur autre état Il s'ensuit que le multiplexeur d'adres-

ses MUX 58 effectue la sélection du signal de lecture d'adresse engen-

dré couramment par le compteur de lecture 54, et que le dispositif de stockage 36 est préparé pour une opération de lecture, avant d'assurer le transfert de l'information stockée au point de stockage identifié par l'adresse de lecture vers le tampon de sortie 38 On peut aussi remarquer que, en ce qui concerne le signal SR/CHARGE dont il sera

question plus en détail ci-après, l'opération de lecture se produit pé-

riodiquement, m 9 me si l'information transférée au tampon 38 est utilisée

pour produire une sortie du système L'avantage que constitue cette ca-

ractéristique sera expliqué plus loin On peut aussi noter que les li-

gnes alternées successives de l'information d'entrée sont enregistrées de façon continue dans le dispositif de stockage 36, l'une au-dessus

de l'autre, et cela tout-à-fait indépendamment de l'opération de sor-

tie. Ainsi qu'il a été indiqué plus haut, la réception par le circuit de commande de lecture 56 du signal de début de ligne produit par le circuit de commande dé ligne 72 a eu pour effet d'amorcer le compteur 54 y associé Cet amorçage a pour conséquence de faire activer par le

circuit de commande 56 le circuit d'horloge 60 qui commence la généra-

* tion périodique du signal SR/CHARGE (Figure 4) Par suite de ce signal SR/CHARGE, l'information précédemment transférée au tampon de sortie 38

l'est également au registre à décalage de sortie 40 Aussi bien la gé-

nération du signal SR/CHARGE que la mise à jour du compteur de lecture

54 se produisent en synchronisme avec le signal d'horloge XDCLK engen-

dré par le circuit d'horloge 60 On peut noter que ce signal d'horloge XDCLK est également appliqué au registre à décalage de sortie 40 et au registre à bascule de sortie 42 A chaque cycle du signal d'horloge 12 XDCLK, l'information stockée dans le registre à décalage 40 est extraite graduellement à travers le registre à bascule de sortie 42 pour former

le signal de sortie du système Tous les huit cycles ou périodes du si-

gnal d'horloge XDCLK, le circuit de commande de lecture 56 met à jour le compteur de lecture 54 sur une adresse suivante de lecture continue puis, après un temps suffisant pour permettre au tampon de sortie 38 de se charger avec l'information précédeimment stockée au point de stockage identifié par le signal d'adresse de lecture, délivre un nouveau signal SR/CHARGE qui a pour effet de transférer l'information entre le tampon

38 et le registre à décalage de sortie 40 et de là au registre à bas-

cule 42, ainsi qu'on l'a décrit ci-dessus De cette façon, l'information stockée dans le dispositif de stockage 36 à la fréquence d'horloge TDCLK est lue simultanément par le dispositif de stockage à une fréquence inférieure XDCLK A l'extrémité de chaque ligne de sortie, le circuit

XDCLJC 60 est stoppé, et le système est mis en attente de son réamor-

çage au début de la ligne d'entrée suivante Dans le circuit de commande

de ligne 72 il est prévu de délivrer des signaux de début de ligne uni-

quement pour les lignes, c'est-à-dire impaires ou paires, de chaque ima-

ge d'entrée, qui doivent Jtre traitées durant le temps dimage respec-

tif Le circuit de commande de ligne 72 permet également le passage des signaux de commandes tels que V/SYNC et H/SYNC, et éventuellement les

signaux de suppression/rétablissement, nécessaires pour maintenir l'ap-

pareil extérieur de contr 8 le en synchronisme avec le signal de sortie.

En supposant que la fréquence des signaux d'horloge XDCLK soit approximativement la moitié de celle des signaux d'horloge TDCLK, le recouvrement produit entre les opérations d'entrée et de sortie sera en substance celui que montre la Figure 2 Etant donné que c'est seulement une ligne sur deux qui est stockée dans le dispositif de stockage 36,

et que les opérations d'enregistrement et de lecture commencent pres-

que simultanément, on dispose d'un temps amplement suffisant pour effec-

tuer la lecture de la totalité de la ligne stockée avant la réception de la ligne à stocker suivante Ce qui importe ancore davantage, et du fait qu'une partie importante de chaque ligne est lue par le système

avant que la totalité de la ligne soit stockée, c'est que le disposi-

tif de stockage 36 peut avoir une capacité inférieure à celle nécessaire pour stocker une ligne complète, et l'on peut permettre à l'opération d'enregistrement d'envelopper la ligne autour de la capacité de stockage

de manière à recouvrir l'information dont la lecture a déjà eu lieu.

La quantité minimale de capacité de mémoire requise pour traiter 13 - un courant de bits reçu est définie par les expressions mathématiques suivantes:

M * 2

N Mct pit _ it) M U ( 1 -p)

N P

ot dans lesquelles N et M désignent les dimensions du dispositif de mé-

moire respectivement en bits et en mots, M t désignant le temps du cy-

cle de mémoire (y compris le retard dû aux circuits d'interface y asso-

ciés), Pit = le temps d'entrée des éléments d'image, P ot = le temps de sortie des éléments d'image, U = nombre d'élements par ligne d'image et 2 * Pit Pot P it La seconde expression suppose que le processus de lecture commence à la première occasion après le début du processus d'enregistrement, une supposition qui peut ne pas être valable dans tous les cas Pour ce qui concerne l'exemple décrit jusqu'à présent, N est égal à la longueur du mot d'entrée de huit bits, Pit/P ot est égal à , et U est égal à 640 (supposé) Par conséquent, à partir de la seconde

inégalité, le dispositif de stockage 36 aura nécessairement une capaci-

té minimale de 40 par 8 Les mémoires actuellement utilisées mesureraient probablement 64 mots par 8 bits, ce qui est toujours inférieur aux 640

bits par ligne d'entrée.

Pour revenir au diagramme des signaux de la Figure 4, il convient

de noter que deux cycles du signal GB/CHARGE se produisent à chaque cy-

cle du signal SR/CHARGE Seule l'information présente dans le tampon 38 au moment du second signal SR/CHARGE sera envoyée au registre à décalage XDCLK Attendu que, dans l'exemple représenté, la fréquence d'horloge

XDCLK est exactement la moitié de la fréquence d'horloge TDCLK, la mê-

me information, définie par le signal d'adresse de lecture inchangé, est introduite dans le tampon de sortie 38 pendant les deux cycles du

signal OB/CHARGE, et l'opération à double charge n'est pas particuliè-

rement significative.

Toutefois, dans le cas plus général o un signal XDCLK pourrait être un peu plus lent ou un peu plus rapide que la moitié du S i 4 al TDCLK (par exemple, en Europe o le taux de bits est une f C:ntio'l de Hz, au lieu da 60 Hz), il est rossible que le syr n-chronr's err I e 1 *

M 58 ? 48

14 - signal OB/CHARGE et le signal SR/CHARGE soit tel que l'information soit transférée entre le dispositif de stockage 36 et le tampon de sortie 38 au même instant o i 2 est également transféré entre le tampon de sortie

et le registre à décalage de sortie 40 N'était-ce le fait que le tain-

pon de sortie 38 avait été précédemment chargé avec l'information des-

tinée à être transférée au registre à décalage 40, la recharge en co In-

cidence du tampon risquerait de déterminer le transfert d'une informa-

tion nulle Une telle éventualité est efficacement exclue par le fré-

quent double chargement du tampon de sortie au cours de chaque cycle de l'opération de lecture Si l'information correcte est introduite dans le tampon de sortie au cours du premier cycle du signal OB/CHARGE, elle sera transférée correctement malgré l'apparition simultanée du signal SR/CHARGE avec le second cycle du signal OB/CHARGE, et s'il y a tranfert d'information erronée au cours du premier cycle du signal OB/CHARGE,

i 5 la correction nécessaire sera assurée par le second cycle.

La description détaillée de la présente invention n'a porté que

sur les caractéristiques nécessaires pour sa compréhension, et en ne se rapportant qu'à leurs propriétés fonctionnelles Tout spécialiste dans l'art reconnaltra que certaines autres caractéristiques, telles que le démarrage et l'arr 9 t, et l'adaptation de dimensions différentes des images ainsi que des taux différents d'éléments d'images d'entrée et de sortie, peuvent être nécessaires pour réaliser un système qui fonctionne effectivement De telles caractéristiques et les moyens nécessaires pour leur mise en oeuvre sont bien connus dans ce domaine technique et sont à la portée de tout projeteur compétent On admettra également que le système décrit peut être aisément étendu au traitement de la gamme des gris ou d'images en couleurs, en augmentant simplement le nombre et les dimensions de certains composants du système Par exemple, pour traiter une image comportant 16 niveaux de gris, il faudrait adapter un courant d'entrée et de sortie à quatre bits Les changements à apporter au système décrit pour l'adapter à un tel courant de bits seront clairement

évidents pour tout spécialiste dans l'art.

Les termes et expression utilisés dans la description l'ont été

dans un but descriptif et non limitatif, et il n'y a aucune intention,

dans l'usage de telles expressions, d'exclure des équivalents des ca-

ractéristiques représentées et décrites, voire de parties de ces carac-

téristiques, si l'on reste dans le domaine de l'invention.

_ 15 -

Claims (15)

R E V E N D I C A T I O N S

1 Système pour convertir des images successives d'un signal

vidéo non-entrelacé en des champs successifs d'un signal vi-

déo entrelacé, caractérisé en ce qu'il comprend a) des moyens d'entrée ( 30, 32, 34, 36, 38) pour rece- voir un signal d'entrée définissant des images successives d'une image vidéo à balayage de trame non-entrelacé, chacune

de ces images comprenant plusieurs lignes de trame d'informa-

tion vidéo, et

b) des moyens de sortie ( 40, 42) pour produire, concur-

remment à la réception d'une première image dudit signal d'entrée, un premier signal de sortie définissant une ligne

sur deux de ladite première image et, concurremment à la ré-

ception d'une image immédiatement successive dudit signal d'entrée, un second signal de sortie définissant les autres

lignes alternées de trame de cette image immédiatement suc-

cessive. 2 Le système de conversion de signaux selon la Revendica= tion 1, caractérisé en ce que ledit premier signal de sortie définit un premier champ d'un signal vidéo entrelacé, et que ledit second signal de sortie définit un second champ dudit

signal vidéo entrelacé.

3 Le système de conversion de signaux selon la Revendica-

tion 2, caractérisé en ce que ledit premier champ comprend

les lignes impaires de trame de ladite première image d'en-

trée et que ledit second champ comprend les lignes paires de

trame de ladite image immédiatement successive.

4 Le système de conversion de signaux selon la Revendica-

tion 1, caractérisé en ce que lesdits premier et seconds si-

gnaux de sortie définissent en combinaison une représenta-

tion entrelacée de ladite image d'entrée.

Le système de conversion de signaux selon la Revendica- tion 4, caractérisé en ce que la fréquence de champ desdits signaux combinés de sortie correspond à la fréquence d'image

dudit signal d'entrée.

6 Le système de conversion de signaux selon la Revendica-

tion 1, caractérisé en ce que lesdits moyens d'entrée com-

prennent un dispositif ( 30) pour recevoir une ligne de trame d'une information d'entrée à une première fréquence, et que -16- lesdits moyens de sortie comprennent un moyen ( 42) pour transmettre ladite ligne de trame à une seconde fréquence

plus lente que la première.

7 Le système de conversion de signaux selon la Revendica-

tion 6, caractérisé en ce que lesdits moyens de sortie com-

prennent des dispositifs destinés à amorcer la transmis-

sion de la ligne de trameprécitée concurremment à sa ré-

ception.

8 Le système de conversion de signaux selon la Revendica-

tion 1, caractérisé en ce que ledit signal d'entrée est reçu

à la cadence de 60 images/seconde et que ledit signal de sor-

tie est engendré à la cadence de 60 images/seconde.

9 Le système de conversion de signaux selon la Revendica-

tion 2, caractérisé en ce que ledit signal d'entrée est reçu à la cadence de N lignes par seconde et que ledit signal de sortie est engendré à une cadence inférieure à N lignes par seconde.

Le système de conversion de signaux selon la Revendica-

tion 8, caractérisé en ce que ladite cadence de sortie est

de N/2 lignes par seconde.

11 Le système de conversion de signaux selon la Revendica-

tion 1, caractérisé en ce que lesdits moyens comprennent un dispositif à mémoire ( 36) pour stocker temporairement au

moins une partie d'une ligne de trame d'entrée de l'informa-

tion vidéo, et que lesdits moyens de sortie comprennent un

dispositif de lecture ( 56) pour lire à partir de ladite mé-

moire une première partie de ladite ligne de trame pendant le temps o une seconde partie de ladite ligne de trame est stockée.

12 Le système de conversion de signaux selon la Revendica-

tion 11, caractérisé en ce que ledit dispositif à mémoire est

actionné selon le mode "premier entré, premier sorti" de fa-

çon que ladite seconde partie de ladite ligne de trame fasse

suite à ladite première partie.

13 Le système de conversion de signaux selon la Revendica-

tion 11, caractérisé en ce que le dispositif à mémoire pré-

cité ( 36) a une capacité de stockage inférieure à celle né-

cessaire pour stocker la totalité d'une ligne de trame de

ladite information d'entrée.

17 -

14 Le système de conversion de signaux selon la Revendica-

tion 11, caractérisé en ce que ladite première partie de la

ligne de trame est lue par ledit moyen de stockage à une ca-

dence inférieure à celle à laquelle ladite seconde partie est stockée. Procédé de conversion d'images successives d'un signal

vidéo non-entrelacé en des champs successifs d'un signal vi-

déo entrelacé, caractérisé en ce qu'il comprend: a) la réception d'un signal d'entrée définissant des

images successives d'une image vidéo à balayage de trame non-

entrelacé et intermédiaire, et b) la génération, concurremment à la réception d'une première image dudit signal d'entrée, d'un signal de sortie définissant un premier champ d'une représentation entrelacée

de ladite image vidéo, et produisant, concurremment à la ré-

ception d'une image immédiatement successive dudit signal d'entrée, -un signal de sortie définissant un champ qui suit immédiatement ladite représentation entrelacée de ladite

image vidéo.

16 Procédé de conversion de signaux selon la Revendication 9,

caractérisé en ce que la fréquence du champ dudit signal de

sortie correspond à la cadence d'images du signal d'entrée.

17 Procédé de conversion de signaux selon la Revendication

9, caractérisé en ce que chacun des images et signaux d'en-

trée comprend plusieurs lignes de trame d'information image, et que ledit premier champ du signal de sortie comprend une ligne de trame sur deux de ladite première image et que le champ qui suit immédiatement comprend les lignes alternées

de trame de ladite image immédiatement successive.

18 Procédé de conversion de signaux selon la Revendication 11, caractérisé en ce que ledit signal d'entrée est reçu à la cadence de N lignes par seconde, tandis que ledit signal

de sortie est produit à la cadence de N/2 lignes par seconde.

19 Procédé de conversion de signaux selon la Revendication

11, caractérisé en ce que ladite phase a) comprend la récep-

tion d'une ligne de trame de l'image vidéo d'entrée à une première cadence, et que la phase b) comprend la génération d'une ligne de trame qui précède à la sortie ladite ligne de trame à une seconde cadence, plus lente que la premrn 1 e, 18 - Procédé de conversion de signaux selon la Revendication 19, caractérisé en ce que ladite phase b) comprend la sortie d'une première partie de ladite ligne de trame pendant le temps de réception d'une seconde partie de ladite ligne de trame.