FR2613570A1 - Correcteur d'inversion d'entrelacement pour un generateur de signaux video a image dans l'image - Google Patents
Correcteur d'inversion d'entrelacement pour un generateur de signaux video a image dans l'image Download PDFInfo
- Publication number
- FR2613570A1 FR2613570A1 FR8804104A FR8804104A FR2613570A1 FR 2613570 A1 FR2613570 A1 FR 2613570A1 FR 8804104 A FR8804104 A FR 8804104A FR 8804104 A FR8804104 A FR 8804104A FR 2613570 A1 FR2613570 A1 FR 2613570A1
- Authority
- FR
- France
- Prior art keywords
- signal
- video signal
- input terminal
- coupled
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Abstract
L'INVENTION CONCERNE UN GENERATEUR DE SIGNAUX VIDEO A IMAGE DANS L'IMAGE. SELON L'INVENTION, IL COMPREND UNE SOURCE 50 D'UN SIGNAL VIDEO AUXILIAIRE; UN MOYEN 60 DE PRODUCTION D'ECHANTILLONS SUCCESSIFS REPRESENTANT CE SIGNAL; UNE MEMOIRE 70 A AUTO-CLASSEMENT; UN MONTAGE DE COMMANDE D'ECRITURE 80, 90; UNE SOURCE 10 D'UN SIGNAL VIDEO PRINCIPAL; UN DETECTEUR 120 D'INVERSION D'ENTRELACEMENT; UN MONTAGE DE COMMANDE DE LECTURE 100, 110; ET UN MOYEN 30 DE PRODUCTION D'UN SIGNAL VIDEO A IMAGE DANS L'IMAGE. L'INVENTION S'APPLIQUE NOTAMMENT A LA CORRECTION D'UN ENTRELACEMENT IMPROPRE DES IMAGES PRINCIPALE ET AUXILIAIRE DANS UN SYSTEME VIDEO.
Description
La présente invention se rapporte à un appareil pour corriger un mauvais
entrelacement des images principale et auxiliaire dans un système de signaux vidéo pour produire un signal représentant simultanément à la fois une image principale et une image auxiliaire. Les récepteurs de télévision connus à image dans l'image comprennent deux canaux de signaux vidéo, un canal principal et un canal auxiliaire, chacun ayant un tuner;
une chaîne à fréquence intermédiaire; et un détecteur vidéo.
L'information du canal auxiliaire est comprimée et stockée dans une mémoire en synchronisme avec le signal vidéo auxiliaire. Cette information stockée est récupérée en synchronisme avec le signal vidéo principal et remplace une portion du signal vidéo principal en un emplacement prédéterminé de l'image. De cette manière, un signal vidéo à image dans l'image est formé, représentant une image ayant une première région qui visualise l'image vidéo principale, représentée par le signal vidéo principal,et une seconde région, usuellement plus petite, qui visualise l'image vidéo
auxiliaire, représentée par le signal vidéo auxiliaire.
Un signal vidéo standard NTSC se compose de trames doubles successives de 525 lignes formées de deux trames simples entrelacées de 262 lignes et demie chacune. Les trames simples impaires, qui contiennent les lignes 1, 3, 5,...etc., alternent dans le temps avec les trames paires, qui contiennent les lignes 2, 4, 6,... etc.,pour former l'image
de 525 lignes. Un signal NTSC traité par données échantil-
lonnées, échantillonné à une fréquence, par exemple, de quatre fois la fréquence de sous-porteuse couleur, contient
910 échantillons dans chaque ligne.
Le signal vidéo auxiliaire est comprimé, par exemple, en ne mémorisant qu'un échantillon sur trois d'une ligne sur trois. Chaque trame simple de l'information d'image auxiliaire comprimée comprend 87 lignes de 303 échantillons chacune. Les trames simples impaires comprimées peuvent contenir une information d'une ligne impaire sur trois, comme
26 1 35?0
les lignes 1, 7, 13, etc., et les trames simples comprimées paires peuvent contenir l'information d'une ligne paire sur trois, comme les lignes 4, 10, 16,... etc., de l'image de
525 lignes.
Dans chaque trame simple NTSC de l'information vidéo, 21 lignes forment un intervalle d'effacement vertical (VBI) et ne contiennent pas d'information d'image. Ces lignes n'ont pas à être comprimées, ni stockées, ni visualisées dans l'image auxiliaire insérée. Seules les 242 lignes restantes contiennent l'information d'image et doivent être comprimées en 80 lignes (1/3 de 242), stockées et visualisées pour former l'image auxiliaire. De plus, environ 150 échantillons
de chaque ligne de l'information vidéo de données échantil-
lonnées forment un intervalle d'effacement horizontal (HBI) et ne contiennent pas l'information d'image. Ces échantillons n'ont pas à être comprimés, ni mémorisés, ni visualisés dans l'image auxiliaire insérée. Seuls les 760 échantillons restants contiennent l'information d'image et doivent être comprimés en 253 échantillons (1/3 de 760), mémorisés et
visualisés pour former l'image auxiliaire.
Dans chaque trame simple du signal vidéo principal, une portion, consistant en 253 échantillons adjacents de lignes adjacentes,est remplacée par la trame simple stockée au préalable d'échantillons auxiliaires comprimés. Si cette portion est placée au coin inférieur droit, par exemple, les échantillons 607 à 859 (au total 253 échantillons) des lignes 182 à 261 (au total 80 lignes) de chaque trame simple du signal vidéo principal sont remplacés par les échantillons vidéo auxiliaires comprimés précédemment stockés pour former le signal vidéo à image dans l'image. Dans une trame simple impaire du signal vidéo principal, les lignes affectées sont les lignes 363, 365, 367,...519 & 521 (au total 80 lignes)
de l'image du signal vidéo à image dans l'image de 525 lignes.
Dans une trame simple paire, les lignes affectées sont les lignes 364, 366, 368,... 520 & 522 (au total 80 lignes) de
l'image du signal vidéo à image dans l'image de 525 lignes.
Dans le système ci-dessus décrit, des échantillons stockés au préalable, représentant le signal vidéo auxiliaire,sont insérés dans un signal vidéo principal de données échantillonnées. Alternativement, les échantillons stockés au préalable peuvent être convertis en un signal continu et insérés dans une portion correspondante du signal
vidéo principal continu.
Si la trame simple stockée au préalable du signal vidéo auxiliaire provient d'une trame simple impaire et qu'elle est insérée dans une trame simple impaire du signal vidéo principal, et qu'une trame simple paire du signal vidéo auxiliaire est insérée dans une trame simple paire du signal vidéo principal, alors les lignes 363, 364, 365, 366, etc., du signal vidéo à image dans l'image de 525 lignes contiennent les lignes 1, 4, 7, 10, etc. du signal vidéo
auxilaire de 525 lignes respectivement.
Cependant, si la trame simple du signal vidéo auxiliaire stockée au préalable provient d'une trame simple paire et qu'elle est insérée dans une trame simple impaire du signal vidéo principal, et qu'une trame simple impaire du signal vidéo auxiliaire est insérée dans une trame simple paire du signal vidéo principal, alors les lignes 363, 364, 365, 366, etc.,du signal vidéo à image dans l'image de 525 lignes contiennent les lignes 4, 1, 10, 7, etc., du signal vidéo auxiliaire de 525 lignes, respectivement. L'entrelacement de l'image vidéo auxiliaire dans l'image vidéo à image dans
l'image est ainsi inversé et la visualisation est inacceptable.
Cette situation, lorsqu'elle est détectée, doit être
corrigée de manière à pouvoir maintenir un bon entrelacement.
La condition d'inversion de l'entrelacement peut être détectée en comparant la temporisation d'un signal impair/
pair principal à un signal impair/pair auxiliaire.
La condition d'inversion de l'entrelacement peut être corrigée en réarrangeant les lignes du signal vidéo auxiliaire dans l'image vidéo à image dans l'image. Lorsque la condition d'inversion d'entrelacement est détectée, l'image insérée est construite comme suit. Les lignes insérées dans la trame simple impaire du signal vidéo principal sont récupérées et insérées à la manière normale. L'ordre des lignes insérées dans la trame simple paire est cependant modifié par le fait que la première ligne insérée dans le signal vidéo principal est la seconde ligne stockée au préalable au lieu de la première. En effet, lorsque la condition d'inversion de l'entrelacement est détectée et lorsqu'une trame simple paire du signal vidéo principal est explorée, la ligne 1 du signal vidéo auxiliaire n'est pas
visualisée en tant que ligne supérieure de l'image insérée.
A la place, la ligne 7 du signal vidéo auxiliaire est
visualisée en tant que ligne supérieure de l'image insérée.
Par suite, les lignes 349, 350, 351, 352, etc. du signal vidéo à image dans l'image de 525 lignes comprennent les lignes 4, 7, 10, 13, etc., respectivement de l'image vidéo
auxiliaire. Cette séquence est bien entrelacée.
Des mémoires à double accès sont récemment devenues
disponibles, qui ont une haute capacité de mémoire, c'est-à-
dire qu'elles sont capables de stocker une trame simple pleine de l'information vidéo et leur prix est tel que leur intégration dans un récepteur de télévision du commerce est économiquement possible. La mémoire de trames HM 53051 P, 262,144 mots 4 bits, fabriquée par Hitachi, est un tel système de mémoire vidéo à double accès. Ces pastilles de mémoire de haute capacité offrent une flexibilité d'utilisation dont on ne disposait pas au préalable avec des circuits intégrés à
mémoire de plus faible capacité.
Une telle mémoire peut être envisagée comme étant subdivisée en trois blocs, chacun capable de stocker une trame simple de l'information vidéo auxiliaire comprimée. Les trames simples successives de l'information vidéo auxiliaire comprimée sont inscrites dans ces blocs à tour de rôle. Les trames simples de l'information vidéo auxiliaire comprimée, stockée, au préalable,sont récupérées des blocs, également à tour de rôle, de manière que,dans aucun bloc, l'information
soit écrite et lue simultanément.
La mémoire HM 53031 P fonctionne différemment des mémoires à accès aléatoire normales (RAM). Les mémoires à accès aléatoire normales comprennent une borne d'entrée de données et une borne d'entrée d'adresse. A la fois un échantillon de données et une adresse correspondant à l'emplacement de stockage o l'échantillon doit être stocké doivent être fournis pour chaque échantillon à stocker. La mémoire HM 53031 P comprend également une borne d'entrée de données et une borne d'adresse d'écriture. Seule une adresse initiale d'écriture est appliquée à la borne d'adresse d'écriture. La mémoire produit intérieurement les adresses successives subséquentes pour stocker des échantillons dans des emplacements séquentiels de stockage en partant de
l'emplacement correspondant à l'adresse initiale d'écriture.
La mémoire HM 53031 P comprend de plus une borne de sortie de données et une borne d'adresse de lecture. La
récupération des données se produit d'une manière similaire.
Une adresse initiale de lecture est appliquée à la borne d'adresse de lecture. Les échantillons sont récupérés d'emplacements séquentiels dans la mémoire,en partant de
l'emplacement correspondant à l'adresse initiale de lecture.
Dans le restant de cette demande, une telle mémoire sera appelée une mémoire à auto-classement. Il est souhaitable d'utiliser une telle mémoire à auto-classement dans un
générateur de signaux vidéo à image dans l'image.
Selon les principes de la présente invention, un générateur de signaux vidéo à image dans l'image comprend une source d'un signal vidéo auxiliaire et un producteur d'échantillons successifs représentant le signal vidéo auxiliaire. Une mémoire à auto-classement comprend une borne d'entrée de données couplée au producteur des échantillons vidéo auxiliaires; un moyen formant borne d'entrée pour recevoir les adresses initiales d'écriture et de lecture; et
26 1 3570
une borne de sortie de données. Un montage de commande d'écriture est couplé au moyen formant borne d'entrée de la mémoire à auto-classement, et produit des adresses initiales d'écriture en synchronisme avec les intervalles horizontaux du signal vidéo auxiliaire. Une source d'un signal vidéo principal est également prévue. Un détecteur d'inversion d'entrelacement est relié aux sources des signaux vidéo principal et auxiliaire et produit un signal de détecteur indiquant qu'une condition d'inversion d'entrelacement a été détectée. Un montage de commande de lecture est couplé
au moyen formant borne d'entrée de la mémoire à auto-
classement, et il produit des adresses initiales de lecture en synchronisme avec les intervalles horizontaux du signal vidéo principal et produit des adresses initiales modifiées de lecture en réponse au signal de détecteur. Des moyens sont prévus pour combiner le signal vidéo principal aux échantillons de la mémoire à auto-classement pour former un signal
représentant une image dans l'image.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront
plus clairement au cours de la description explicative qui
va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: La figure 1 donne un schéma-bloc d'un exemple d'un mode de réalisation d'un générateur de signaux vidéo à image dans l'image employant un. correcteur d'inversion d'entrelacement selon la présente invention; La figure 2 est un schéma logique d'un détecteur d'inversion d'entrelacement qui peut être utilisé dans le générateur de signaux vidéo à image dans l'image illustré à la figure 1; La figure 3 est un diagramme des temps,utile à la compréhension du fonctionnement du générateur de signaux vidéo à image dans l'image de la figure 1, employant le détecteur d'inversion d'entrelacement illustré à la figure 2; La figure 4 donne un schéma-bloc d'un mode de réalisation d'un générateur d'adresses d'écriture que l'on peut utiliser dans le générateur de signaux vidéo à image dans l'image illustré à la figure 1; La figure 5 est un schéma d'affectations dans la mémoire illustrant un schéma possible d'affectationsdans la mémoire pour le générateur de signaux vidéo à image dans l'image illustré à la figure 1; La figure 6 donne un schéma-bloc d'un générateur d'adresses de lecture selon la présente invention, que l'on peut utiliser dans le générateur de signaux vidéo à image dans l'image illustré à la figure 1; et La figure 7 donne un schéma-bloc d'un générateur de signaux de validation verticale que l'on peut utiliser dans le
générateur d'adresses de lecture illustré à la figure 5.
Pour la simplicité, sur toutes les figures, des retards d'équilibrage,qui peuvent être requis dans divers trajets entre des blocs de traitement, ont été omis. Une personne compétente en la technique de conception de circuits saura o ces retards sont requis et la façon de bien les réaliser. De plus, le système illustré sur les figures
produira un signal vidéo à image dans l'image en noir et blanc.
Trois de ces systèmes peuvent être combinés pour former un signal vidéo à image dans l'image en couleur. Les trois peuvent fonctionner sur un signal de luminance et deux signaux de différence de couleurs ou bien sur des signaux dé couleur du rouge, du vert et du
bleu. Dans la description détaillée ci-dessous, les signaux
vidéo principal et auxiliaire sont supposés être des signaux à données échantillonnées. Le signal vidéo principal peut être un signal continu et le générateur de signaux vidéo
fonctionnera encore selon l'invention.
Sur la figure 1, une source 10 produit un signal vidéo principal. Cette source peut, par exemple, comprendre une antenne, un tuner, une chaîne à fréquence intermédiaire, un
26 1 3570
détecteur vidéo et un séparateur de luminance/chrominance tels qu'on les trouve dans un récepteur de télévision en couleur standard. Une borne de sortie de la source 10 de signaux vidéo principaux est couplée à une borne d'entrée d'un producteur 20 d'un échantillon principal. Une borne de sortie du producteur 20 est couplée à une première borne
d'entrée d'un circuit 30 d'insertion d'une image auxiliaire.
Une borne de sortie du circuit 30 d'insertion d'une image auxiliaire est couplée à une borne d'entrée d'un processeur de signaux vidéo 40 à image dans l'image. Le processeur 40 peut comprendre des amplificateurs vidéo, un tube-image et un montage de déviations,telsqu'on en trouve dans des récepteurs
de télévision en couleur standard.
Une source 50 fournit un signal vidéo auxiliaire. La source 50 de signaux vidéo auxiliaires peut comprendre, par exemple, un second tuner, une chaîne à fréquence intermédiaire, un détecteur vidéo et un séparateur de luminance/chrominance similaires ceux que l'on peut trouver dans la source 10 de signaux vidéo principaux. Une borne de sortie de la source50 de signaux vidéo auxiliaires est couplée à une borne d'entrée d'un producteur 60 d'échantillons auxiliaires. Une borne de sortie du producteur 60 est couplée à une borne d'entrée de données d'une mémoire 70 à auto-classement. Une borne de sortie de données de la mémoire 70 est couplée à une seconde borne
d'entrée du circuit d'insertion d'image auxiliaire 30.
La borne de sortie de la source 50 de signaux vidéo auxilaires est également couplée à une borne d'entrée d'un
séparateur de composantes de synchronisation auxiliaire 80.
Une première borne de sortie du séparateur de synchronisation auxiliaire 80 est couplée à une borne d'entrée d'horloge d'écriture de la mémoire 70. Une seconde borne de sortie du séparateur 80 est couplée à une borne d'entrée d'un générateur d'adressesd'écriture 90. Une troisième borne de sortie du séparateur 80 est couplée à une première borne d'entrée d'un détecteur 120 d'inversion d'entrelacement. Une première borne de sortie du générateur 90 d'adressesd'écriture est couplée à une borne d'entrée d'adresse d'écriture de la mémoire 70. Une seconde borne de sortie du générateur d'adressesd'écriture 90 est couplée à une première borne
d'entrée du générateur d'adressesde lecture 110. La combi-
naison du séparateur de composantes de synchronisation auxiliaire 80 et du générateur d'adressesd'écriture 90 forme un montage qui commande l'écriture des échantillons du signal
vidéo auxiliaire dans la mémoire à auto-classement 70.
La borne de sortie de la source 10 de signaux vidéo principaux est également couplée à une borne d'entrée d'un
séparateur de composantes principales de synchronisation 100.
Une première borne de sortie du séparateur de composantes principales de synchronisation 100 est couplée à une borne d'entrée d'horloge de lecture de la mémoire 70. Une seconde borne de sortie du séparateur 100 est couplée à une seconde borne d'entrée d'un générateur d'adressesde lecturellO 110 et une troisième borne de sortie du séparateur 100 est couplée à une seconde borne d'entrée d'un détecteur 120 d'inversion d'entrelacement. Une borne de sortie du générateur 110 est couplée à une borne d'entrée d'adresse de lecture de la mémoire 70. Une borne de sortie du détecteur 120 est couplée à une troisième borne d'entrée du générateur d'adressesde lecture 110. La combinaison du séparateur 100 et du générateur d'adressesde lecture 110 forme un montage qui commande la lecture des échantillons stockés au préalable de la mémoire 70
à auto-classement.
En fonctionnement, le producteur d'échantillons auxiliaires 60 produit des échantillons successifs représentant une image auxiliaire, organisés en trames doubles successives de trames simples paires et impaires alternant. Les échantillons du producteur 60 sont stockés en des emplacements prédéterminés de la mémoire 70 à auto-classement en synchronisme avec le signal vidéo auxiliaire. Ce synchronisme est maintenu par le signal d'horloge fourni de la première borne de sortie du séparateur 80 de composantes de synchronisation auxiliaire
2 6 1 3570
à la borne d'entrée d'écriture de la mémoire 70. Un échantillon du producteur 60 est stocké dans la mémoire 70 lorsqu'un signal d'horloge est fourni à la borne d'entrée d'horloge d'écriture. Un signal d'horloge est produit pour un échantillon sur trois d'une ligne sur trois d'une manière connue. Le brevet U.S. n 4 249 213 décrit un système pour stocker des
échantillons de cette manière.
Les échantillons d'une ligne sur trois seulement du signal vidéo auxiliaire sont stockés dans la mémoire à auto-classement 70 en tant que partie du signal vidéo auxiliaire comprimé. Afin de stocker les échantillons du signal vidéo auxiliaire comprimé à l'emplacement correct dans la mémoire, une adresse d'écriture est appliquée à la mémoire 70 pour chaque ligne du signal vidéo auxiliaire comprimé à stocker. Cette adresse correspond à l'emplacement dans lequel le premier échantillon de cette ligne doit être stocké. Avant le début des lignes choisies du signal vidéo auxiliaire, le générateur d'adresses d'écriture 90 fournit cette adresse à la borne d'adresse d'écriture de la mémoire 70. Les échantillons de la ligne choisie de la trame simple du signal vidéo auxiliaire sont stockés dans des emplacements séquentiels de mémoire débutant
à cet emplacement initial d'écriture.
Les échantillons de la mémoire à auto-classement 70, représentant l'image du signal vidéo auxiliaire comprimé, sont substitués aux échantillons appropriés du signal vidéo
principal dans le montage 30 d'insertion de l'image auxiliaire.
La lecture de ces échantillons stockés au préalable de la mémoire 70 est en synchronisme avec la source de signaux vidéo principaux. Ce synchronisme est maintenu par le signal d'horloge fourni par la première borne de sortie du séparateur de composantes de synchronisation principale à la borne d'entrée d'horloge de lecture de la mémoire 70. Un échantillon est lu de la mémoire 70 et est présenté à la borne de sortie de données lorsqu'un signal d'horloge est fourni à la borne
d'entrée d'horloge de lecture.
1 1 Dans l'exemple décrit ci-dessus, les échantillons 607 à 859 (253 échantillons au total) des lignes 182 à 261 (80 lignes au total) du signal vidéo principal sont remplacés par les échantillons vidéo auxiliaires comprimés stockés au préalable,récupérés de la mémoire 70. Un compteur dans le séparateur de composantes de synchronisation principale 100 compte les lignes du signal vidéo principal et produit un signal lorsque les lignes 182 à 261 sont explorées. Un autre compteur compte les échantillons dans les lignes du signal vidéo principal et produit un signal lorsque les échantillons 607 à 859 sont explorés. La concurrence de ces deux signaux indique que des échantillons du signal vidéo auxiliaire doivent être récupérés de la mémoire 70. Des signaux d'horloge de lecture à la fréquence d'échantillonnage du signal vidéo principal sont appliqués à la mémoire 70 pendant la période
de concurrence.
Afin de récupérer les échantillons représentant la ligne correcte de la mémoire 70, une adresse de lecture doit être fournie à la mémoire 70, correspondant à l'emplacement du premier échantillon de cette ligne. Avant le 607ième échantillon de chacune des lignes 182 à 261 du signal vidéo principal, le générateur d'adressesde lecture 110 fournit une adresse à la borne d'adresse de lecture de la mémoire 70. Cette adresse correspond à l'emplacement initial prédéterminé de lecture dans la mémoire 70 pour la ligne à insérer. Les échantillons du signal vidéo auxiliaire stocké au préalable sont récupérés d'emplacements séquentiels dans la mémoire en
débutant à cet emplacement initial de lecture.
Afin de détecter la condition d'inversion d'entrelacement, le détecteur 120 d'inversion d'entrelacement reçoit des signaux des troisièmes bornes de sortie des séparateurs de composantes de synchronisation auxiliaire 80 et principale 100 respectivement. Ces signaux indiquent si la trame simple courante du signal vidéo correspondant est une trame simple impaire ou une trame simple paire. Le détecteur 120 fournit un
26 1 3570
signal de sortie de détecteur au générateur 110 d'adresse
de lecture,qui indique que la condition d'inversion d'entre-
lacement décrite ci-dessus a été détectée. Un exemple d'un tel détecteur est illustré à la figure 2 et sera décrit ci-dessous. En réponse à ce signal de sortie de détecteur, le générateur 110 d'adressesde lecture produit des adresses initiales de lecture, qui sont modifiées par rapport à l'adresse initiale normale de lecture afin de corriger l'inversion d'entrelacement. Comme on l'a décrit ci-dessus, lorsque la condition d'inversion d'entrelacement est détectée, la séquence des adresses initiales d'écriture pour les lignes insérées dans la trame simple impaire du signal vidéo principal reste inchangée mais cependant la séquence des adresses initiales d'écriture pour les lignes insérées dans les trames simples paires commence par l'adresse initiale d'écriture
correspondant à la seconde ligne stockée au préalable (c'est-à-
dire la ligne 7)au lieu de la première ligne (c'est-à-dire la ligne 1).
349, 350, 351, 352, etc.,de l'image modifiée de 525 lignes dans le signal vidéo principal comprennent ainsi les lignes
4, 7, 10, 13, etc.,respectivement du signal vidéo auxiliaire.
Cette séquence est bien entrelacée. Un exemple d'un tel générateur d'adressesde lecture 110 est illustré à la figure 6
et sera décrit ci-dessous.
La figure 2 illustre un mode de réalisation d'un détecteur 120 d'inversion d'entrelacement que l'on peut utiliser dans le générateur de signaux vidéo à image dans l'image illustré à la figure 1. Sur la figure 2, une borne d'entrée 125 est couplée à la troisième borne de sortie du séparateur 100 de composantes de synchronisation principale (de la figure 1) et reçoit un signal indiquant si la trame simple vidéo principale courante est une trame simple paire ou impaire. La borne d'entrée 125 est couplée à une borne d'entrée D d'une bascule ou flip-flop 122 du type D et à une borne d'entrée d'un inverseur 126. Une borne de sortie de l'inverseur 126
2 613570
est couplée à une première borne d'entrée d'une porte ET 124.
Une borne de sortie Q de la bascule 122 est couplée à une seconde borne d'entrée de la porte ET 124. Une borne de sortie de la porte ET 124 est couplée à une borne de sortie 129 du détecteur 120 d'inversion d'entrelacement. La borne de sortie 129 est couplée à une troisième borne d'entrée du générateur 110 d'adressesde lecture (de la figure 1). Une borne d'entrée 127 est couplée à la troisième borne de sortie du séparateur 80 de composantes de synchronisation auxiliaire (de la figure 1) et reçoit un signal indiquant si la trame simple auxiliaire courante est une trame simple paire ou impaire. La borne d'entrée 127 est couplée à une borne d'entrée d'horloge (indiquée par le petit triangle) de la
bascule 122.
Le fonctionnement du détecteur d'inversion d'entrelacement illustré à la figure 2 sera mieux compris en se référant aux schémasde forme d'onde illustrés à la figure 3. Comme on l'a décrit ci-dessus, la mémoire 70 àauto-classement (de la figure 1) peut être envisagée comme étant subdivisée en trois blocs désignés par 1, 2 et 3. Chaque bloc de la mémoire a une capacité suffisante pour contenir une trame simple de l'information du signal vidéo auxiliaire comprimé. Des trames simples successives des échantillons vidéo auxiliaires sont inscrites dans des blocs successifs de la mémoire 70 à tour de rôle. Sur la figure 3, la forme d'onde a) est divisée en blocs représentant des intervalles de temps des trames simples du signal vidéo auxiliaire. Le nombre dans chaque division indique le numéro du bloc dans lequel la donnée comprimée
représentant cette trame simple vidéo auxiliaire est inscrite.
Par exemple, la trame simple balayée pendant la période de temps de trame la plus à gauche est inscrite dans le bloc 1; la trame simple suivante est inscrite dans le bloc 2; la suivante dans le bloc 3; et ainsi de suite. La forme d'onde b) est divisée en blocs représentant les intervalles de temps de trames simples du signal vidéo principal. Le nombre dans chaque division représente le bloc d'o la donnée est lue et insérée dans le signal vidéo principal pour former le signal vidéo à image dans l'image. Par exemple, la trame simple la plus à gauche est lue du bloc 3; la suivante du bloc 1 la suivante du bloc 2; et ainsi de suite. Cette séquence de lecture et d'écriture des blocs a pour résultat que l'écriture et la lecture n'ontlieu dans aucun bloc simultanément. De manière qu'une bonne mise en séquence puisse être maintenue, l'information du générateur d'adressesd'écriture 90 (de la figure 1) peut être appliquée au générateur d'adressesde
lecture 110, comme le montre la figure 1. La forme d'onde c) indique l'état impair/pair du signal vidéo auxiliaire.
La trame simple du signal vidéo auxiliaire la plus à gauche est une trame impaire; la trame suivante est une trame pair; et ainsi de suite. La forme d) est l'état impair/pair du signal vidéo principal. La trame simple du signal vidéo principal la plus à gauche est une trame impaire;
la trame suivante est paire; et ainsi de suite.
Pendant la période de temps A d'une trame simple de la forme d'onde c), une trame simple impaire du signal vidéo auxiliaire est inscrite dans le bloc 1 de la mémoire 70 à auto-classement (de la figure 1). Pendant la période temps B de la trame simple de la forme d'onde d), le bloc 1 est récupéré de la mémoire 70 et inséré dans le signal vidéo principal. Cependant, le signal vidéo principal est en train d'explorer une trame simple paire. Pendant la période temps C d'une trame simple de la forme d'onde c), une trame simple vidéo auxiliaire paire est inscrite dans le bloc 2. Pendant la période de temps D d'une trame simple de la forme d'onde d), le bloc 2
est inséré dans une trame simple vidéo principale impaire.
Dans ces circonstances, l'entrelacement de l'image auxiliaire
est inversé et une certaine correction doit être apportée.
La correction, comme on l'a décrit ci-dessus,peut être: début de la récupération des échantillons de la mémoire 70 (de la figure 1) de la seconde ligne stockée pendant les trames
simples vidéo principales paires.
En se référant de nouveau à la figure 2, l'état du signal à la borne d'entrée D de la bascule 122 est verrouillé à la borne de sortie Q (et son inverse à la borne de sortie Q) au flanc menant du signal à la borne d'entrée d'horloge. En se référant à la figure 3, la forme d'onde c) est présentée à la borne d'entrée d'horloge et la forme d'onde d) à la borne d'entrée D. La forme d'onde d) est un signal logique "0" à chaque flanc menant de la forme d'onde c) (ce qui est indiqué par les petites flèches). La borne de sortie Q est ainsi un signal logique "1". Ce signal logique "1" à la borne d'entrée de la porte ET 124 valide le passage du signal à son autre borne d'entrée. Ce signal est une version inversée du signal d'état impair/pair principal et il est illustré par la forme d'onde e). Lorsque la sortie de la porte ET 124 est un signal logique "1", alors le générateur 110 d'adressesde lecture (de la figure 1) est conditionné pour présenter sa séquence initiale modifiée d'adressesde lecture à la mémoire 70 (de la figure 1) et présenter autrement sa séquence initiale
d'adresse de lecture normale.
En se référant de nouveau à la figure 3, la forme d'onde f) illustre la phase impair/pair du signal vidéo principal qui est opposée à celle de la forme d'onde d). Dans ce cas, pendant la période de temps E d'une trame simple, les échantillons vidéo auxiliaires de la trame simple impaire, inscrits au préalable dans le bloc 1 (pendant la période de temps A d'une trame simple de la forme d'onde c)), sont
insérés dans une trame simple vidéo principale impaire.
Pendant la période de temps F d'une trame simple, les échantillons vidéo auxiliaires de trame simple paire, inscrits au préalable dans le bloc 2 (pendant la période de temps C de la forme d'onde c)),sont insérés dans une trame simple vidéo principale paire. Dans ces circonstances, aucune
correction n'est nécessaire.
Dans ce cas, la forme d'onde c) est présentée à la borne d'entrée d'horloge de la bascule 122 et la forme d'onde f) est présentée à sa borne d'entrée D. La forme d'onde f) est un signal logique "1" à chaque flanc menant de la forme d'onde c). La borne de sortie Q est ainsi un signal logique "0". La porte ET 124 est inhibée et produit un signal logique "0", qui est illustré par la forme d'onde g), à sa borne de sortie. Le générateur 110 d'adresses de lecture (de la figure 1) est ainsi conditionné pour ne produire que
sa séquence d'adresses initiales de lecture normale.
La figure 4 illustre un mode de réalisation d'un générateur d'adresses d'écriture 90 que l'on peut utiliser dans le générateur de signaux vidéo image dans l'image illustré à la figure 1. Sur les figures 4 et 6, les lignes épaisses représentent des trajets de signaux numériques multibitset les lignes minces représentent des trajets de signaux numériques à un seul bit. Le générateur 90 fournit
une adresse initiale d'écriture à la mémoire 70 à auto-
classement (de la figure 1) pour chaque ligne du signal vidéo auxiliaire comprimé à stocker. Le séparateur 80 de composantes de synchronisation auxiliaire de la figure 1 fournit un signal ayant deux composantes: une composante de synchronisation horizontale H AUX et une composante de synchronisation
verticale V AUX.
Sur la figure 3, la borne d'entrée 91 est couplée au séparateur de composantes auxiliairesde synchronisation 80 (de la figure 1) et reçoit la composante de synchronisation horizontale H AUX. La borne d'entrée 91 est couplée à une borne d'entrée d'horloge (indiquée par un petit triangle) d'un compteur 92 diviseur par trois. Une borne de sortie du compteur 92 diviseur par trois est couplée à une borne
d'entrée d'horloge d'un compteur d'adresses de ligne 94.
Une borne de sortie 95 du compteur 94 est couplée à la borne d'adresse d'écriture de la mémoire à auto-classement 70 (de la figure 1) et porte l'adresse d'écriture initiale pour
chaque ligne du signal vidéo auxiliaire comprimé.
26135?0
Une borne d'entrée 93 est également couplée au séparateur 80 (de la figure 1) et reçoit la composante de synchronisation verticale V AUX. La borne d'entrée 93 est couplée à une borne d'entrée d'un compteur 96 de compte à 3 et à une borne d'entrée de charge LD d'un compteur d'adresses de ligne 94. Une borne de sortie 97 du compteur 96 est couplée à un générateur d'adressesde bloc de départ 98 et au générateur d'adressesde lecture 110 (de la figure 1). Une sortie du générateur d'adressesde départ de bloc 98 est couplée à une borne d'entrée de bourrage du compteur
d'adressesde ligne 94.
Le générateur d'adressesd'écriture 90 de la figure 4, en combinaison avec la pastille de mémoire HM 53051 P (décrite ci-dessus), peut être configuré pour allouer les échantillons représentant l'information vidéo auxiliaire
comprimée à des emplacements de mémoire à la manière suivante.
La mémoire à auto-classement HM 53051 P stocke des groupes de 32 échantillons dans chaque emplacement de stockage. Comme on l'a décrit cidessus, chaque ligne de l'information vidéo auxiliaire comprimée se compose de 303 échantillons. Ainsi, il faut dix emplacements de stockage pour stocker chaque ligne de l'information vidéo auxiliaire comprimée. Comme on l'a également décrit ci-dessus, trois blocs de mémoire, chacun capable de stocker une trame simple consistant en 87 lignes, sont alloués pour stocker l'information vidéo auxiliaire comprimée. Sur la figure 5, des emplacements choisis de stockage dans la mémoire 70 à auto-classement (de la figure 1) sont illustrés sous la forme de rectangles. L'adresse qui correspond à cet emplacement de stockage est désignée par sa valeur dans le rectanglesreprésentant cet emplacement. Chaque rangée de rectangle représente dix emplacements séquentiels de stockage; suffisamment pour contenir une ligne de l'information vidéo auxiliaire comprimée. La rangée la plus haute, représentant les emplacements de stockage 0 à 9, est allouée pour contenir les échantillons représentant la première ligne horizontale d'une trame simple de l'information vidéo auxiliaire comprimée qui doit être stockée dans le bloc 1 (c'est-à-dire la ligne 1 d'une trame simple n). La seconde rangée, représentant les emplacements de stockage 10 à 19, est allouée pour contenir les échantillons représentant la ligne 1 d'une trame simple de l'information vidéo auxiliaire,comprimée qui doit être stockée dans le bloc 2 (c'est-à- dire la ligne 1 d'une trame simple n+1); et la troisième rangée est allouée pour contenir les échantillons représentant la ligne 1 du bloc 3 (c'est-à-dire
la ligne 1 d'une trame n+2).
La quatrième rangée, qui représente les emplacements de stockage 32 à 41, est allouée pour contenir des échantillons représentant la seconde ligne de la trame simple de l'information vidéo auxiliaire comprimée à stocker dans le bloc 1. La cinquième rangée est allouée pour contenir des échantillons représentant la ligne 2 du bloc 2, et la sixième rangée est allouée pour contenir des échantillons représentant la ligne 2 du bloc 3. Ce schéma continue pour toutes les 87 lignes. Les deux emplacements de mémoire correspondant aux adresses 30 et 31 ne sont pas allouées pour le stockage des échantillons vidéo auxiliaires comprimés, ni les emplacements de mémoire correspondant aux adresses 62 et 63. Deux emplacements de mémoire restent non alloués pour
trois lignes du signal vidéo auxiliaire comprimé.
Lorsqu'une trame simple de l'information vidéo auxiliaire comprimée doit être inscrite dans le bloc 1 de la mémoire à auto-classement 70 (de la figure 1), le générateur 90 d'adressesd'écriture produit d'abord un signal d'adresse ayant pour valeur O. C'est l'adresse correspondant à l'emplacement alloué pour stocker le premier groupe de
32 échantillons de la ligne 1 du bloc 1 (voir figure 5).
La mémoire à auto-classement 70 stocke les 303 échantillons suivantsdans les emplacements séquentiels correspondant aux adresses 0 à 9, sans nécessiter une plus ample information d'adresse. Avant le début de la seconde ligne de cette trame simple comprimée, le générateur d'adressesd'écriture produit un signal d'adresse ayant pour valeur 32, l'adresse correspondant à l'emplacement alloué pour stocker le premier groupe d'échantillons de la ligne 2 du bloc 1. Les 303 échantillons suivants sont stockés dans les emplacements 32 à 41. La valeur du signal d'adresse produit avant chaque ligne subséquente de l'information vidéo auxiliaire comprimée
est de 32 au-delà de celle de la ligne précédente.
Lorsque les lignes de l'information vidéo auxiliaire comprimée sont inscrites dans le bloc 2, le générateur 90 d'adressesd'écriture produit d'abord un signal d'adresse ayant une valeur de 10. Les échantillons représentant la ligne 1 de cette trame simple sont stockés dans les
emplacements séquentiels correspondant aux adresses 10 à 19.
Avec chaque ligne subséquente, la valeur du signal d'adresse est augmentée de 32. Ainsi, les échantillons représentant la seconde ligne du bloc 2 sont stockés en 10 emplacements séquentiels débutant à l'emplacement correspondant à
l'adresse 42, et ainsi de suite.
De même, la valeur de la première adresse produite par le générateur d'adressesd'écriture 90,lorsqu'une trame simple doit être stockée dans le bloc 3,est de 20. Les échantillons représentant la ligne 1 de cette trame simple sont stockés dans des emplacements séquentiels correspondant aux adresses 20 à 29. Comme précédemment, avec chaque ligne subséquente
associée, la valeur du signal d'adresse est augmentée de 32.
Les échantillons représentant la ligne 2 des trames simples à stocker dans le bloc 3 sont stockés dans les emplacements 52
à 61, et ainsi de suite.
En se référant de nouveau à la figure 4, en fonction-
nement, le compteur 96 comptant à trois, répondant au signal V AUX, produit un signal qui représente le numéro du bloc dans lequel la trame simple courantedoit être stockée. Par
26 1 3570
exemple, le compteur 96 peut produire un signal binaire à deux bits passant de manière répétitive en séquence par les valeurs 1, 2 et 3. Le générateur d'adressesde départ du bloc 90 produit une adresse de départ correspondant à l'emplacement initial de la mémoire qui est alloué à la
première ligne de ce bloc comme on l'a décrit ci-dessus.
Lorsque la sortie du compteur 96 est 1, l'adresse de départ est 0; lorsque la sortie du compteur 96 est 2, l'adresse de départ est 10; lorsque la sortie du compteur 96 est 3,
l'adresse de départ est 20.
Le générateur d'adressesde départ de bloc 98 peut être une mémoire morte ayant une borne d'entrée d'adresse couplée à la borne de sortie du compteur 96 comptant jusqu'à trois et une borne de sortie de donnéescouplée à la borne d'entrée de bourrage du compteur 94 d'adressesde ligne, avec les valeurs associées prédéterminées d'adresse de départ préprogrammées dans les emplacements de mémoire correspondant aux adresses 1,2 et 3. Alternativement, le générateur 98 peut être un montage logique combinatoire qui produit les valeurs prédéterminées d'adresse de départ à partir de la sortie à
deux bits du compteur 96 comptant jusqu'à trois.
Au début de chaque trame simple du signal vidéo auxiliaire, l'adresse de départ du générateur d'adresses de départ de bloc 98 est chargée dans le compteur d'adresses de ligne 94 en réponse au signal de synchronisation verticale auxiliaire V AUX. La sortie du compteur d'adressesde ligne
est alors la même que cette valeur prédéterminée.
Le diviseur de fréquence 92 produit une impulsion d'horloge au début d'une ligne sur trois du signal vidéo auxiliaire comprimé. Cette impulsion d'horloge force le compteur d'adressesde ligne 94 à augmenter la valeur du signal à sa borne de sortie de 32. Le générateur d'adresses d'écriture 90 de la figure 2 peut ainsi produire les signaux d'adresse à la bonne valeur pour réaliser le schéma
d'affectations dans la mémoire ci-dessus décrit.
Z613570
Le compteur d'adresses de ligne 94 peut, par exemple, comprendre un compteur binaire CNTR et un verrouillage à bits. Le verrouillage à 5 bits a une borne d'entrée couplée à la borne d'entrée de bourrage du compteur d'adressesde ligne 94 et une borne d'horloge couplée à la
borne de charge LD du compteur d'adresses de ligne 94.
La borne de sortie du verrouillage à 5 bits est couplée aux bits de moindre poids de la borne de sortie du compteur
d'adresses de ligne 94.
Le compteur binaire CNTR a une borne d'entrée d'effacement couplée à la borne de charge (LD) du compteur d'adresses de ligne 94 et une borne d'entrée d'horloge couplée à la borne d'entrée d'horloge du compteur d'adresses - de ligne 94. Une borne de sortie du compteur binaire est couplée aux bits de poids supérieur restants de la borne de
sortie du compteur d'adresses de ligne 94.
En fonctionnement, le verrouillage à 5 bits est couplé
pour recevoir la sortie du générateur 98 d'adresses de dé-
part du bloc. Comme on l'a décrit ci-dessus, pour le bloc 1, l'adresse de départ est 0 ou "00000" en 5 bits binaires; pour le boc 2, l'adresse de départ est 10, ou "01010" en bits binaires; pour le bloc 3, elle est de 20 ou "10100". Lorsque se présente un signal de synchronisation verticale auxiliaire, la valeur appropriée à 5 bits binaires est verrouillée dans le verrouillage à 5 bits, et forme les bits de moindre poids de l'adresse initiale d'écriture. A ce même moment, le compteur binaire CTNR est remis à un compte de 0. L'adresse d'écriture initiale résultante est
0, 10 ou 20 selon ce qui est approprié.
Tandis que chaque signal d'horloge se présente à la borne d'entrée d'horloge du compteur binaire CNTR, sa valeur de sortie augmente de 1. Comme les 5 bits de moindre poids sont fournis par le verrouillage à 5 bits, lorsque la sortie du compteur binaire CNTR augmente de 1, la valeur de l'adresse d'écriture initiale augmente de 32. Cet agencement peut ainsi
26 1 3570
produire la séquence requise d'adresses initiales pour le schéma d'affectationsde la mémoire illustré à la figure 4
en réponse aux signaux de charge et d'horloge.
La figure 6 illustre un générateur d'adresses de lecture 110 que l'on peut utiliser dans le générateur de signaux à image dans l'image illustré à la figure 1. Sur la figure 6, les bornes d'entrée 111, 113 et 119 sont toutes couplées au séparateur 100 de composantes principales de synchronisation (de la figure 1). La borne d'entrée 111 reçoit un signal de composante de synchronisation horizontale H PRINCIPAL et est couplée à une première borne d'entrée d'un générateur de signaux de validation verticale 112 et à une borne d'entrée d'horloge du compteur d'adresses de ligne 114. La borne d'entrée 113 reçoit un signal de composante de synchronisation verticale V PRINCIPAL et est couplée à une borne d'entrée de charge LD du compteur d'adresses de ligne 114. La borne d'entrée 119 reçoit un signal d'effacement vertical et est couplée à une seconde borne d'entrée du générateur 112. Une borne de sortie du générateur 112 de signaux de validation verticale est couplée à une borne
d'entrée de validation (E) du compteur d'adresses de ligne 114.
Une borne de sortie 114' du compteur 114 est couplée à la borne d'entrée d'adresse de lecture de la mémoire 70 (de la
figure 1).
Une borne d'entrée 115 est couplée au générateur d'adressesd'écriture 90 (de la figure 1). La borne d'entrée est couplée à une borne d'entrée d'un retard 116. Une borne de sortie du retard 116 est couplée à une borne
d'entrée d'un générateur 118 d'adressesde départ de bloc.
Une borne de sortie du générateur 118 est couplée à une borne d'entrée de bourrage du compteur 114. Une borne d'entrée 117 est couplée à la borne de sortie du détecteur 120 d'inversion d'entrelacement (de la figure 1). La borne d'entrée 117 est couplée à une borne d'entrée C de validation de correction
du compteur 114.
Z613570
En fonctionnement, le retard 116 reçoit un signal qui correspond à la séquence des numéros de bloc représentés à la forme d'onde a) de la figure 3, et produit un signal qui correspond à la séquence des numéros de bloc représentés à la forme d'onde b) de la figure 3. Le signal à la sortie du retard 116 représente le numéro du bloc de la mémoire d'o l'information vidéo auxiliaire comprimée stockée au préalable doit être récupérée. Le générateur 118 d'adresses de départ
de bloc produit l'adresse prédéterminée de départ (c'est-à-
dire 0, 10 ou 20) correspondant au numéro du bloc de mémoire, d'une manière similaire à ce qui a été décrit ci-dessus,pour le générateur d'adresses de départ de bloc 98 du générateur d'adressesd'écriture 90 (de la figure 3). Le signal de synchronisation verticale principale V PRINCIPAL, indiquant le départ d'une nouvelle trame simple de l'information vidéo principale, conditionne le compteur 114 pour charger l'adresse de départ du générateur 118 au début de chaque intervalle de balayage vertical principal. Cette adresse de départ détermine
la première adresse de lecture initiale.
Le générateur 112 de signaux de validation verticale produit un signal de validation du compteur d'adresses de ligne 114. Le signal de validation est produit tandis que le signal vidéo principal explore les lignes 182 à 261, o l'information du signal vidéo auxiliaire stockée au préalable doit être insérée. Pendant le temps o le compteur 114 est validé, le signal de composante de synchronisation horizontale principale H PRINCIPAL horloge, indiquant le départ d'une nouvelle ligne de l'information vidéo principale, force le compteur 114 à augmenter. Le compteur 114 augmente de 32 d'une manière similaire au compteur d'adresses de ligne 114 du générateur d'adresse d'écriture 90 de la figure 3. La sortie du compteur 114 est l'adressesde lecture initiale pour la ligne suivante de l'information vidéo auxiliaire comprimée
stockée au préalable à insérer dans le signal vidéo principal.
Lorsque cette adresse est appliquée à la mémoire à auto-
classement 70 (de la figure 1), les échantillons vidéo auxiliaires précédemment stockés au préalable sont récupérés d'emplacements séquentiels de stockage de la mémoire 70 sans
nécessiter une plus ample information d'adresse.
Lorsque le signal de détection d'inversion à la borne d'entrée de validation de correction C du compteur d'adresses de ligne 114 est un signal logique "0", le compteur 114 fonctionne de la même manière que le compteur d'adresses de ligne 94 de la figure 4. Lorsque le signal de détection d'inversion est un signal logique "1", cependant,la séqence des adresses initiales de lecture est modifiée de manière que la récupération commence à la seconde ligne stockée au préalable plutôt qu'à la première. En se référant à la figure 5, lorsque le signal de détection d'inversion est un signal logique "1", la première adresse initiale de lecture est 32, 42 ou 52 (selon le bloc de mémoire qui contient la trame simple de l'information à récupérer) au lieu de 0, 10
ou 20.
Le compteur 114 peut être similaire,par sa construction, au compteur d'adresses de ligne 94 de la figure 4. Un verrouillage à 5 bits est incorporé et est couplé d'une manière similaire. Un compteur binaire CNTR pouvant être préétabli, est incorporé au lieu d'un compteur binaire pouvant être vidé. Les bornes d'entrée de validation (E) d'horloge et de charge (LD) du compteur d'adresses de ligne 114 sont couplées aux bornes de validation, d'horloge et de charge
du compteur binaire CNTR pouvant être préétabli, respectivement.
La borne d'entrée de validation de correction C du compteur 114 est couplée au bit de moindre poids d'uneborned'entrée de bourrage du compteur binaire CNTR pouvant être préétabli. Les bits restants de la borne d'entrée de bourrage du compteur
CNTR sont tous couplés à une source d'un signal logique "0".
En fonctionnement, lorsque le signal de détection d'inversion est un "0" logique, alors le compteur binaire pouvant être préétabli commence à compter à 0, au début de chaque trame simple du signal vidéo principal. La séquence des adresses initiales de lecture est la même que la séquence des t613570 adresses initiales d'écriture produites par le générateur d'adresses d'écriture 90 de la figure 4. Lorsque le signal de détection d'inversion est un signal logique "1", alors le compteur binaire CNTR pouvant être préétabli commence à compter à 1, au début de chaque trame simple du signal vidéo principal. L'adresse de lecture initiale est 32 si le verrouillage à 5 bits contient 0, correspondant au bloc 1; elle est 42 si le verrouillage à 5 bits contient 10, correspondant au bloc 2; et elle est 52 si le verrouillage à 5 bits contient 20, correspondant au bloc 3. Chaque impulsion d'horloge reçue par le compteur binaire CNTR
provoque son augmentation de 1, ce qui provoque une augmen-
tation de l'adresse de lecture initiale de 32. Cette séquence modifiée des adresses initiales de lecture corrige le problème d'inversion d'entrelacement à la manière précédemment décrite. La figure 7 illustre un mode de réalisation d'un générateur 112 de signaux de validation verticale, qui peut être utilisé dans le générateur d'adressesde lecture 110 de la figure 6. Le générateur 112 produit un signal indiquant que les 80 lignes du signal vidéo principal, dans lesquelles l'image vidéo auxiliaire doit être insérée, sont en train d'être explorées. Ce signal est utilisé pour valider le compteur 114 d'adresses de ligne du générateur d'adresses de lecture 110 illustré à la figure 6. Jusqu'à ce qu'il soit validé, le compteur 114 produit l'adresse de l'emplacement de stockage contenant le premier échantillon de la ligne dans le bloc de mémoire d'o cette donnée doit d'abord être récupérée, c'est-à-dire soit la première ou la seconde ligne précédemment stockée, selon l'état du signal de détection d'inversion du détecteur d'inversion d'entrelacement 120 de la figure 1. Lorsqu'il est validé, le compteur d'adresses de ligne est augmenté de 32 à chaque ligne subséquente du signal vidéo principal. Il produit ainsi l'adresse correspondant à l'emplacement de stockage contenant le premier
Z613570
échantillon de la ligne correspondante de l'information
vidéo auxiliaire comprimée stockée au préalable.
Sur la figure 7, les bornes d'entrée 1121 et 1123 sont couplées au séparateur de composante de synchronisation principale 100. La borne d'entrée 1121 reçoit le signal de synchronisation horizontale H PRINCIPAL. La borne d'entrée
1123 reçoit le signal d'effacement vertical V BLNK PRINCIPAL.
La borne d'entrée 1121 est couple à une borne d'entrée d'horloge d'un compteur 1122 diviseur par 80. Une borne de sortie du compteur 1122 diviseur par 80 est couplée à une borne d'entrée d'horloge d'un compteur annulaire 1124 diviseur par 3. Le compteur annulaire 1124 comprend trois bornes de sortie QA' QB et QC. La borne de sortie QA est
couplée à une première borne d'entrée d'une porte ET 1129.
Les bornes de sortie QB et QC sont couplées aux bornes d'entrée B et C d'un sélecteur 1126, respectivement. Une borne de sortie du sélecteur 1126 est couplée à une borne de sortie 1125. La borne de sortie 1125 est couplée à la borne d'entrée de validation (E) du compteur d'adresses de ligne 114 (de la figure 6). La borne d'entrée 1123 est couplée aux bornes respectives de remise à zéro (R) du compteur 1122 diviseur par 80 et du compteur annulaire 1124 et à une borne d'entrée d'un inverseur 1128. Une borne de sortie de l'inverseur 1128 est couplée à une seconde borne d'entrée de la porte ET 1129. Une borne de sortie de la porte ET 1129 est
couplée à une borne d'entrée A d'un sélecteur 1126.
En fonctionnement, le signal d'effacement vertical principal est un signal logique "1" pendant les 21 premières lignes de chaque trame simple du signal vidéo principal, indiquant que l'intervalle d'effacement vertical (VBI comme on l'a décrit ci-dessus)du signal vidéo principal est explore, et un signal logique "0" autrement. Ce signal conditionne le compteur 1122 diviseur par 80 pour se remettre à 0, et conditionne le compteur annulaire 1124 pour produire des signaux logiques aux sorties (QA' QB' QC) de (1, 0, O) respectivement. Pendant VBI, la sortie de l'inverseur 1128 est un signal logique "0" qui conditionne la porte ET 1129 pour qu'elle produise un signal logique "0', quel que soit l'état du signal à son autre borne d'entrée. Ainsi, les signaux aux bornes d'entrée A, 8 et C du sélecteur 1126 sont tous des signaux logiques "0" pendant VBI. Après VBI, le signal d'effacement vertical principal est un signal "0" logique. La sortie de l'inverseur 1128 est un signal "1" logique qui conditionne la porte ET 1129 pour laisser passer le signal de la borne de sortie QA du compteur annulaire 1124 à son autre borne d'entrée par la borne d'entrée A du
sélecteur 1126, de sa borne de sortie.
Pendant les 80 premières lignes après VBI (c'est-à-dire les lignes 22 à 101), les bornes d'entrée (A, B, C) du sélecteur 1126 reçoivent des signaux logiques (1,0,0), respectivement. La composante de synchronisation horizontale principale force le compteur diviseur par 80 à augmenter au
début de chaque ligne horizontale du signal vidéo principal.
Quand 80 lignes du signal vidéo principal ont été comptées par le compteur 1128, une impulsion d'horloge est appliquée au compteur annulaire 1124. Les signaux logiques aux bornes d'entrée (A, B, C) reçoivent alors des signaux logiques (0, 1, 0), respectivement. Ces signaux logiques restent pendant les 80 lignes suivantes (c'est-à-dire les lignes 102 à 181). Lorsque le compteur diviseur par 80 1122 a compté 80 autres lignes, une autre impulsion d'horloge est appliquée au compteur annulaire 1124. Le sélecteur 1126 et les bornes d'entrée (A, B, C) reçoivent alors dessignaux logiques (0, 0, 1), respectivement. Ces signaux logiques restent pendant les 80 lignes suivantes (c'est-à-dire les lignes 182 à 261). La borne d'entrée A reçoit ainsi un signal logique "1" pendant un tier supérieur de l'image à image dans l'image et un signal logique "0" autrement; la borne d'entrée B reçoit un signal logique "1" pendant le tiers central et la borne d'entrée C reçoit un signal logique "1" pendant un tiers inférieur de l'image à image dans l'image, respectivement,
261357 0
et des signaux logiques "0" autrement. Le sélecteur 1126 couple l'une des bornes d'entrée A, B ou C à la borne de sortie 1125. L'emplacement vertical de l'image vidéo auxiliaire dans l'image vidéo à image dans l'image est choisi en validant le compteur d'adresses de ligne 114 du compteur d'adressesde lecture 110 (de la figure 4) pendant le tiers supérieur, central ou inférieur de l'image à image dans
l'image selon la position du sélecteur 1126.
Le terme mémoire à auto-classement désigne une mémoire qui stocke des échantillons en des emplacements séquentiels de stockage, partant en un emplacement correspondant à la dernière adresse reçue d'écriture et qui récupère les échantillons d'emplacements séquentiels de stockage en partant en un emplacement correspondant à la dernière adresse reçue
de lecture.
Claims (8)
1. Générateur de signaux vidéo à image dans l'image caractérisé par: une source (50) d'un signal vidéo auxiliaire; un moyen (60) pour produire des échantillons successifs représentant ledit signal vidéo auxiliaire; une mémoire à auto-classement (70), ayant une borne d'entrée de données couplée audit producteur d'échantillons, un moyen formant borne d'entrée pour recevoir les adresses initiales d'écriture et de lecture et une borne de sortie de données; un montage de commande d'écriture (80,90) couplé entre ladite source dudit signal vidéo auxiliaire et ledit moyen formant borne d'entrée de ladite mémoire à auto-classement, pour produire des signaux d'adresse initiale d'écriture successifs, en synchronisme avec les intervalles de ligne dudit signal vidéo auxiliaire; une source (10) d'un signal vidéo principal; un détecteur (120) d'inversion d'entrelacement ayant des bornes respectives d'entrée couplées auxdites sources de signaux vidéo principal et auxiliaire et une borne de sortie, pour produire un signal de détection d'inversion indiquant qu'une condition d'inversion d'entrelacement a été détectée; un montage de commande de lecture (100,110) couplé entre ladite source de signaux vidéo principaux et ledit
moyen formant borne d'entrée de ladite mémoire à auto-
classement, et ayant une borne d'entrée de signaux de détection couplée à ladite borne de sortie dudit détecteur d'inversion d'entrelacement, pour produire une séquence de signaux successifs d'adresse intiale de lecture en synchronisme avec les intervalles horizontaux dudit signal vidéo principal et produire une séquence modifiée des signaux successifs d'adresse initiale de lecture en réponse audit signal de détection d'inversion; et
26 1 3570
un moyen (30) couplé à ladite borne de sortie de données de ladite mémoire à auto-classement et à ladite source de signaux vidéo principaux pour produire un signal
vidéo à image dans l'image.
2. Générateur selon la revendication 1, caractérisé en ce que le signal de détection d'inversion est un "1" logique pendant les trames simples paires du signal vidéo principal lorsque l'information vidéo auxiliaire comprimée stockée au préalable d'une trame simple impaire doit être insérée dans une trame simple paire dudit signal vidéo
principal, et est autrement un signal logique "0".
3. Générateur selon la revendication 2, caractérisé en ce que le montage de commande de lecture comprend: un séparateur de composantes de synchronisation pour produire un signal de synchronisation horizontale principale et un signal de synchronisation verticale principale; un compteur d'adresses de ligne, répondant audit signal de synchronisation horizontale principale et ayant une borne d'entrée de validation, pour produire un signal représenant ladite adresse de lecture initiale en réponse à un signal à ladite borne d'entrée de validation; un générateur de signaux de validation verticale répondant auxdits signaux de synchronisation horizontale et verticale principale et ayant une borne de sortie couplée à ladite borne de validation dudit compteur d'adresses de ligne, pour produire le signal de validation lorsqu'il faut insérer,dans les lignes couramment explorées dudit signal vidéo principal, l'information du signal vidéo auxiliaire; 3.0 et un moyen répondant audit signal de synchronisation verticale principale et audit signal de détection d'inversion pour établir ledit compteur d'adresses de ligne à une valeur prédéterminée au début d'un balayage vertical dudit signal
vidéo principal.
4. Générateur selon la revendication 3, caractérisé en ce que ledit compteur d'adresses de ligne augmente d'une valeur entière plus grande que un en réponse au signal de
synchronisation horizontale.
5. Générateur selon la revendication 4, caractérisé
enc e que la valeur entière est de 32.
6. Générateur selon la revendication 3, caractérisé en ce que le compteur d'adresses de ligne comprend: un verrouillage pour produire des bits de moindre poids de l'adresse de lecture initiale; et un compteur binaire pouvant être préétabli pour produire des bits d'ordre supérieur de l'adresse de lecture initiale.
7. Générateur selon la revendication 6, caractérisé en ce que le compteur binaire pouvant être préétabli comprend une borne d'entrée de bourrage à plusieurs bits ayant un bit de moindre poids couplé à ladite borne de sortie dudit détecteur d'inversion d'entrelacement et les bits restants
couplés à une source d'un signal logique "0".
8. Générateur selon la revendication 7, caractérisé en ce que:
les emplacements de mémoire de la mémoire à auto-
classement sont alloués sous la forme d'un certain nombre de blocs, dont chacun peut stocker une trame simple de l'information du signal vidéo auxiliaire; et le moyen établissant le compteur d'adresses de ligne comprend: un moyen pour produire un signal représentant le bloc de ladite mémoire à auto-classement d'o les échantillons représentant une trame simple stockée au préalable du signal vidéo auxiliaire doivent être récupérés; un générateur d'adresses de départ de bloc,couplé audit moyen producteur de signaux représentatifs de bloc, pour produire un signal représentant l'adresse initiale de lecture de la première ligne du bloc de la mémoire à auto-classement; et un moyen pour établir le compteur d'adresses de ligne à l'adresse initiale de lecture de la première ligne au début de la
26 1 3570
période de temps d'insertion de l'information du signal vidéo auxiliaire dans le signal vidéo à image dans l'image et pour établir le compteur d'adressesde ligne à une adresse de lecture initiale d'une seconde ligne du blocen réponse
au signal de détection d'inversion.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/032,124 US4811103A (en) | 1987-03-30 | 1987-03-30 | Interlace inversion corrector for a picture-in-picture video signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2613570A1 true FR2613570A1 (fr) | 1988-10-07 |
| FR2613570B1 FR2613570B1 (fr) | 1993-09-24 |
Family
ID=21863230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8804104A Expired - Fee Related FR2613570B1 (fr) | 1987-03-30 | 1988-03-29 | Correcteur d'inversion d'entrelacement pour un generateur de signaux video a image dans l'image |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4811103A (fr) |
| JP (1) | JP2893110B2 (fr) |
| KR (1) | KR960011306B1 (fr) |
| DE (1) | DE3810680A1 (fr) |
| FR (1) | FR2613570B1 (fr) |
| GB (1) | GB2203015B (fr) |
| HK (1) | HK70496A (fr) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5031044A (en) * | 1989-04-20 | 1991-07-09 | Rca Licensing Corporation | Inset picture centering in a pix-in-pix system |
| US5208660A (en) * | 1989-07-29 | 1993-05-04 | Sharp Kabushiki Kaisha | Television display apparatus having picture-in-picture display function and the method of operating the same |
| US4987493A (en) * | 1989-08-01 | 1991-01-22 | Rca Licensing Corporation | Memory efficient interlace apparatus and method as for a picture in a picture display |
| JP2771858B2 (ja) * | 1989-08-23 | 1998-07-02 | 富士通株式会社 | 多画面合成装置 |
| US5369444A (en) * | 1990-06-01 | 1994-11-29 | Thomson Consumer Electronics | Field type matching system |
| JPH05183833A (ja) * | 1992-01-07 | 1993-07-23 | Sony Corp | 表示装置 |
| TW335241U (en) * | 1992-11-30 | 1998-06-21 | Thomson Consumer Electronics | A video display system |
| JPH06292148A (ja) * | 1993-03-30 | 1994-10-18 | Sony Corp | 倍速映像表示装置 |
| EP0737004A1 (fr) * | 1995-04-05 | 1996-10-09 | Thomson Consumer Electronics, Inc. | Discriminateur du type de trame pour un signal vidéo |
| JP3801242B2 (ja) * | 1995-10-31 | 2006-07-26 | 株式会社日立製作所 | 縮小画像表示装置 |
| KR100186409B1 (ko) * | 1996-04-23 | 1999-05-01 | 구자홍 | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 |
| WO2006035450A1 (fr) | 2004-09-29 | 2006-04-06 | Hewlett-Packard Development Company L.P. | Systemes et procedes permettant de solliciter une retroaction au moyen d'un signal de diffusion a contenu supplementaire |
| US9021520B2 (en) * | 2004-09-29 | 2015-04-28 | Hewlett-Packard Development Company, L.P. | Systems and methods for providing and processing print-augmented broadcast signals |
| US8667523B2 (en) * | 2005-04-25 | 2014-03-04 | Hewlett-Packard Development Company, L.P. | Systems and methods for soliciting feedback using print-augmented broadcast signal |
| CN108846874A (zh) * | 2018-06-27 | 2018-11-20 | 广州视源电子科技股份有限公司 | 信号发生器的图像生成方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
| WO1987000715A1 (fr) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Industrial Co., Ltd. | Recepteur de television a deux zones d'affichage |
| EP0211565A2 (fr) * | 1985-07-30 | 1987-02-25 | Advanced Micro Devices, Inc. | Mémoires RAM |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5492015A (en) * | 1977-12-29 | 1979-07-20 | Matsushita Electric Ind Co Ltd | Color television image receiving unit |
| GR79598B (fr) * | 1982-07-30 | 1984-10-31 | Farberware Inc | |
| US4656515A (en) * | 1985-03-25 | 1987-04-07 | Rca Corporation | Horizontal compression of pixels in a reduced-size video image utilizing cooperating subsampling and display rates |
| US4724487A (en) * | 1987-02-17 | 1988-02-09 | Rca Corporation | Interlace inversion detector for a picture-in-picture video signal generator |
-
1987
- 1987-03-30 US US07/032,124 patent/US4811103A/en not_active Expired - Fee Related
-
1988
- 1988-03-28 GB GB8807433A patent/GB2203015B/en not_active Expired - Fee Related
- 1988-03-29 DE DE3810680A patent/DE3810680A1/de not_active Withdrawn
- 1988-03-29 JP JP63073500A patent/JP2893110B2/ja not_active Expired - Lifetime
- 1988-03-29 FR FR8804104A patent/FR2613570B1/fr not_active Expired - Fee Related
- 1988-03-30 KR KR1019880003481A patent/KR960011306B1/ko not_active IP Right Cessation
-
1996
- 1996-04-25 HK HK70496A patent/HK70496A/xx not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
| WO1987000715A1 (fr) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Industrial Co., Ltd. | Recepteur de television a deux zones d'affichage |
| EP0211565A2 (fr) * | 1985-07-30 | 1987-02-25 | Advanced Micro Devices, Inc. | Mémoires RAM |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2203015A (en) | 1988-10-05 |
| GB2203015B (en) | 1991-06-19 |
| KR880012091A (ko) | 1988-11-03 |
| GB8807433D0 (en) | 1988-05-05 |
| KR960011306B1 (ko) | 1996-08-21 |
| JPS63258173A (ja) | 1988-10-25 |
| JP2893110B2 (ja) | 1999-05-17 |
| FR2613570B1 (fr) | 1993-09-24 |
| DE3810680A1 (de) | 1988-10-13 |
| US4811103A (en) | 1989-03-07 |
| HK70496A (en) | 1996-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2613570A1 (fr) | Correcteur d'inversion d'entrelacement pour un generateur de signaux video a image dans l'image | |
| US4602275A (en) | Television memory system | |
| KR960012012B1 (ko) | 픽처-인-픽처 비디오 신호발생기 | |
| FR2611103A1 (fr) | Detection d'inversion d'entrelacement pour un generateur de signaux video a image dans l'image | |
| US4792856A (en) | Sampled data memory system as for a television picture magnification system | |
| FR2515459A1 (fr) | Systeme d'affichage de television a artefacts de balayage de ligne reduits | |
| FR2497430A1 (fr) | Recepteur de television comportant un circuit pour doubler la frequence de balayage de ligne | |
| NL7908656A (nl) | Signaalbewerkingsstelsel voor een kleurentelevisie- signaal van het pal-type. | |
| EP0167343B1 (fr) | Récepteur de télévision à balayage progressif avec adressage de mémoire adaptif | |
| FR2543776A1 (fr) | Agencement de correction de distorsion de la trame dans un systeme de traitement video numerique | |
| US5034814A (en) | System for reducing NTSC flicker in compatible high definition television systems | |
| FR2551291A1 (fr) | Dispositif de visualisation d'une image de television couleur balayee progressivement | |
| FR2533056A1 (fr) | Imageur a transfert de lignes et camera de television comportant un tel imageur | |
| US5089894A (en) | Solid image pickup apparatus for eliminating smear | |
| US5063437A (en) | Method and apparatus for processing a color video signal | |
| US6515707B1 (en) | Image frame synchronizing apparatus and method thereof | |
| JPH0817008B2 (ja) | 映像信号時間軸補正装置 | |
| JPH0155632B2 (fr) | ||
| JPS62140580A (ja) | テレビ信号をマルチプレクスするための改良された方法及び装置 | |
| FR2543774A1 (fr) | Systeme de television a conversion de nombre de lignes et generateur et recepteur d'informations convenant a cet effet | |
| FR2787669A1 (fr) | Procede d'adressage pour la memorisation de blocs d'image | |
| KR0162346B1 (ko) | 광폭 티브이의 2화면 표시장치 | |
| FI92538C (fi) | Menetelmä ja laite lomitettujen signaalien tallettamista ja toistamista varten | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| KR0141783B1 (ko) | 디지탈 티브이의 샘플링 속도 변환 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |