FR2497430A1 - Recepteur de television comportant un circuit pour doubler la frequence de balayage de ligne - Google Patents
Recepteur de television comportant un circuit pour doubler la frequence de balayage de ligne Download PDFInfo
- Publication number
- FR2497430A1 FR2497430A1 FR8123307A FR8123307A FR2497430A1 FR 2497430 A1 FR2497430 A1 FR 2497430A1 FR 8123307 A FR8123307 A FR 8123307A FR 8123307 A FR8123307 A FR 8123307A FR 2497430 A1 FR2497430 A1 FR 2497430A1
- Authority
- FR
- France
- Prior art keywords
- signal
- circuit
- video signal
- conversion
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Abstract
A.RECEPTEUR DE TELEVISION COMPORTANT UN CIRCUIT POUR DOUBLER LA FREQUENCE DE BALAYAGE DE LIGNE. B.RECEPTEUR CARACTERISE PAR UN CIRCUIT DE RETARD 9 RELIE A LA BORNE D'ENTREE DE SIGNAL VIDEO 1 POUR RETARDER LE SIGNAL VIDEO D'ENTREE, D'UNE PERIODE CORRESPONDANT A UNE TRAME, UN SECOND CONVERTISSEUR 8 RELIE AU SECOND CIRCUIT EN UN SECOND SIGNAL DE CONVERSION A DOUBLE FREQUENCE DE BALAYAGE DE LIGNE ET UN SELECTEUR DE SIGNAUX 11, 14, 16 RELIE AU PREMIER ET AU SECOND CONVERTISSEUR
Description
La présente invention concerne un récepteur de télévision comportant un
circuit pour doubler la fréquence de
balayage de ligne.
On connaît un récepteur de télévision à double balayage qui double le nombre total de lignes de balayage d'une trame en balayant deux fois chacune des lignes de balayage ayant le même contenu image. Dans un tel récepteur de télévision à double balayage, on peut supprimer le scintillement de l'écran et améliorer la résolution apparente pour obtenir des images de grande qualité. Bien que différents récepteurs de télévision à double balayage aient déjà été proposés, ces récepteurs ont en général une structure complexe de circuit et sont difficiles
à réaliser sur le plan technique. Dans un récepteur de télévi-
sion à double balayage, connu, de ce type, on effectue un doublet balayage de chaque image en utilisant des lignes de balayage pour deux trames de l'image. C'est pourquoi, l'image de l'écran se déforme à la transition d'une image à l'autre. Des parties en gradins tendent à se former sur une ligne en particulier lorsque la ligne est oblique ou lorsqu'il s'agit d'un objet qui se déplace sur cette ligne. Ce phénomène est accentué dans le
cas d'un écran de grandes dimensions.
La présente invention a pour but de créer un récep-
teur de télévision permettant d'assurer une transition en dou-
ceur des images, à supprimer le scintillement de l'écran et à
obtenir des images de grande qualité.
A cet effet, l'invention concerne un récepteur de
télévision comportant une borne d'entrée de signal vidéo recel-
vant un signal vidéo d'entrée, un premier convertisseur relié à la borne d'entrée de signal vidéo pour convertir ce signal ensu un premier signal à double fréquence de balayage de ligne, et une première borne de sortie de signal vidéo, ce récepteur étant caractérisé par un circuit de retard relié à la borne d'entrée de signal vidéo pour retarder le signal vidéo d'entrée, d'une
trame, un second convertisseur étant relié au circuit de retard-
pour convertir le signal de sortie de ce circuit de retard en un second signal à double fréquence de balayage de ligne, ainsi qu'un sélecteur de signal relié au premier et au second convertisseur pour choisir alternativement pour chaque période H
(H étant la période normale de balayage horizontal), le pre-
mier et le second signal de conversion, et pour fournir le signal ainsi choisi à la première borne de crtie du signal
vidéo de conversion.
La présente invention sera décrite plus en détail à l'aide des dessins annexes. dans sesîuels - la figure 1 est un schma dun cran de té!vi- sion pour un ba! yaige a imbriuatin noae -! fiure 2 es%: un trldQilin corresponv dant à un premier iciode de r1a!isat oîn '
-la finurs r est un xe.m un ce de téievi-
1- sion correspondant a un second moude r alisation de i 'inven-
tion. - la figure 4 est un schema d'un exemple de circuit
pour la mise en oeuvre du premier et du second mode de réalisa-
tion de l'invention.
- les figures 5a-5i sont des chronogrammes des signaux servant à expliquer le fonctionnement du circuit de la
figure 4.
DESCRIPTION DETAILLEE DE DIFFERENTS MODES DE REALISATION PREFE-
RENTIELS:
Selon l'invention, la ligne de balayage d'une trame courante et la ligne de balayage de la trame qui précéde immédiatement sont utilisées pour un double balayage pour le balayage courant, puis on répète cette opération. Lorsque les trames sont l'ordre A, B, C, D etc, les trames respectives ont un contenu d'informations correspondant à la combinaison AB, BC, CD, DE etc. Dans ces conditions, l'information change dans l'ordre des trames, ce qui permet d'assurer une transition sans heurt entre les images. La figure 1 montre un écran avec balayage imbriqué normal effectué sur sept lignes de balayage. Les lignes
de balayage t, 3, 5 et 7 représentêes an traits pleins corres-
pondent à une première trame. Les lignes de balayage 2, 4, 6 en pointillés correspondent à une seconde trame. La seconde moitié de la ligne de balayage 7 est balayée dans la seconde trame. La figure 2 montre un premier mode de réalisation de l'invention et la figure 3 un second mode de réalisation de l'invention, Dans le mode de réalisation de la figure 2, le double balayage correspond a un double balayage non imbriqué, les lignes de balayage de la première trame et les lignes de balayage de la seconde trame coincidant avec pratiquement le même contenu. Dans le mode de réalisation de la figure 3, le double balayage se fait par un balayage imbriqué dans lequel la ligne de balayage de la seconde trame contient la moitié des informations de la trame qui précède directement et les lignes de balayage suivantes de la première trame.
La figure 4 montre un exemple de structure de cir-
cuit pour réaliser le double balayage selon les figures 2 et 3.
Dans le circuit de la figure 4, un signal vidéo S appliqué à la borne d'entrée 1 est converti en un signal vidéo numérique par un convertisseur analogique/numérique (D/A) 2. Le signal vidéo numérique est converti par un circuit de conversion à fréquence de balayage double 7. Le signal obtenu en retardant le signal vidéo numérique d'une trame pour un intervalle de lV (V étant l'intervalle de balayage vertical) du circuit de retard 9 est converti par un circuit de conversion à double fréquence de balayage 8. Les signaux de sortie des circuits de conversion
à double fréquence de balayage 7, 8 sont ajoutés dans un addi-
tionneur ll dont le signal de sortie s'obtient au point f. Le double balayage non imbriqué comme représenté à la figure 2 se fait en fonction du signal au point f. Dans ces conditions, le signal au point f est appliqué directement à un convertisseur numérique/analogique (D/A) 18 comme cela est représenté par la
flèche en pointillés à la figure 4.
Par ailleurs, le double balayage avec imbrication comme celui. apparaSssant sur l'écran de la figure 3 se fait de
la façon suivante. Le signal au point f est retardé par le cir-
cuit de retard 10 assurant un retard de 2. Le signal au point f et le signal retard par le circuit de retard 10 assurant un
retard de H sont additionnés dans l'additionneur 12 dont le si-
gnal de sortie s'obtient au point h. Le signal au point h ou le signal retardé est choisi par un commutateur 17; le signal choisi s'obtient au point i. Le double balayage avec imbrication
selon la figure 3 se fait à l'aide du signal au point i.
Le convertisseur à double fréquence de balayage 7 se compose de deux mémoires 3, 4 (lM) et de deux commutateurs 13, 14. Les mémoires 3, 4 sont réalisées de façon qu'un signal soit inscrit à la vitesse de 1H et que le signal soit lu à la
vitesse double, pendant que l'une des mémoires est en inscrip-
tion, l'autre mémoire est en lecture. Les contacts A et B des
commutateurs 13, 14 sont commutés en sens opposé à chaque inter-
valle 1H. Le convertisseur de fréquence de double balayage 8 se compose de deux mémoires 5c 6 et des commutateurs 15, 16; ce convertisseur travaille de la même manière que le convertisseur à double fréquence de balayage 7. Les mémoires 3, 4, 5, 6, le circuit de retard 9 (lV) et le circuit de retard 10 (H) peuvent par exemple être formés par des composants BBD ou CCD. Les
mémoires 3, 4, 5, 6 sont par exemple des mémoires à 910 bits.
La fréquence de la cadence d'inscription est dans ce cas égale a 14 MHz, et la fréquence de la cadence de lecture égale à
28 MHz.
Les signaux vidéo S des trames A, B, C, D etc tels que représentés dans Les chronocrr.es des figures 5a... 5i
sont appliqués à la borne d'entrée i Selon les figures 5a...
i, les lignes de balayage ou les signaux des lignes de balayage
pour les trames respectives A, B, ô, D etc portent les référen-
ces (7', 2', 4', 6'); (1i 3, 5, 7) (7, 2, 4, 6); (1", 3" ", 7; a référence ('7') correspond à la moitié d'une ligne de balayage. Le signal vidéo S est choisi au convertisseur A/D, 2 ainsi qu'au séparateur de synchronisation 28 pour extraire les signaux de synchronisation horizontale et verticale. Ces signaux de synchronisation sont fournis à un circuit de commande 31, à
un circuit d'identification de trame 29, à un circuit à verrouil-
lage de phase PLL 30 et à des circuits de déflexion verticale 32 33,Le circuit d'identification de trame 29 génère un signal
d'identification ID dont le niveau est inversé à chaque trame.
Ce signal ID est fourni au circuit de commande 31 qui commute les contacts A et B du commutateur 17 pour chaque intervalle égal à 1V. Le circuit PLL 30 génère un signal de fréquence fC (en général égale à 14 MHz) et un signal de fréquence 2fc - ces signaux sont fournis au circuit de commande 31. Le circuit PLL génère également un signal de fréquence 2fH (fH étant la fréquence de balayage horizontal égale par exemple à 15, 75 kHz)
fourni au circuit de déflexion horizontale 34.
Les sianaux de fréquence 2fC servent également de signaux de cadence pour le circuit de retard 10. En fonction des signaux de synchronisation! du signal ID ainsi que des
signaux de fréquence fc et 2fci le circuit de commande 31 four-
nit des cadences de lecture et d'inscription pour les mémoires 3 à 6, les signaux de commutation pour les commutateurs 13 à 16 ainsi que les autres impulsions de cadence, nécessaires et
les fournit comme signaux de sortie aux instants appropriés.
Pour décaler vers le haut ou vers le bas d'une distance prédé-
terminée, les lignes de balayage en pointillés selon la figure 3r par rapport aux lignes de balayage en traits pleins dans cette même figure, lors d'un double balayage imbriqué comme celui de la figure 3, le circuit de déflexion verticale 32 génère une tension qui change le niveau de déflexion verticale dans l'intervalle de trame indiqué en pointillés en fonction du signal de synchronisation verticale et du signal ID. Cette
tension est fournie à une électrode 25 d'un tube cathodique 24.
Le circuit de déflexion verticale 33 fournit une tension de déflexion verticale à une bobine de déflexion verticale 27 et le circuit de déflexion horizontale 34 applique une tension de déflexion horizontale de fréquence égale à 2f à la bobine de H
déflexion horizontale 26.
Le signal obtenu au point f ou au point i est
converti en un signal vidéo de double balayage, de type analo-
gique, par un convertisseur numérique/analogique (D/A) 18 et le signal obtenu est appliqué à un amplificateur de signal Y, 20 et-"> à un filtre passe-bande 21 par l'intermédiaire d'un filtre passe-bas 19. Le signal de chrominance fourni par le filtre passe-bande 21 est appliqué à un démodulateur couleur 22 qui donne en sortie un signal de différence de couleur. Ce signal de différence de couleur et le signal Y de l'amplificateur 20 sont appliqués à une matrice 23 qui donne les signaux des trois + couleurs primaires R, G, B. Ces signaux des trois couleurs
primaires sont fournis aux cathodes respectives du tube cathodi-
que 24.
Selon la figure 5, l'inscription dans les mémoires 3 à 6 et le circuit de retard 1V, 9 est indiquée par les lignes i en pointillés sous les références numériques respectives. Les
lectures sont indiquées en traits pleins sous les chiffres res-
pectifs. C'est pourquoi, les signaux de sortie aux points %, b ' d et e sont indiqués par des chiffres sur les traits pleins pendant l'intervalle 2;v
Le signal vidéo résultant de la conversion analogie-
que/numérique est transformé en un signal de fréquence de balayage double dans le convertisseur 7 ainsi qu'en un signal de fréquence de balayage double dans le convertisseur 8 par le circuit de retard 9 (lV). Les signaux obtenus aux points a, b, - X d, e sont ajoutés dans l'additionneur il et on obtient les signaux au point f dans l'ordre representé a la figure 5. Le double balayage non imbriqué représente à la figure 2 se réalise
en fournissant ces signaux au convertisseur n rTrique/analogi-
que 18. Le signal au point f est à.. tLonneur 2 puis par le circuit de retard) à adt eur 12 et au contact B du cnmmu tateu 17. Les $nu:_ 'o. tiennent au rc. int dans l'ordre reprèse&ite è la ficure 5 uiszu. Le commutateur 17 choisit le signal au point h et le siunai au point g a chaque
1) intervalle IV. Les sicsaux au point! sont fournis au convertis-
seur numérique/analI.gique 18 pour réaliser le double balayage
imbriqué de la figure 3.
Claims (1)
- 20) Récepteur de télévision selon la revendication 1, caractérisé en ce qu'il comporte en outre un circuit de retard supplémentaire (10) assurant un retard (11), ce circuit étant relié à la première borne de sortie du signal vidéo de conversion (f), un additionneur de signaux (12) branché entre la première borne de sortie de signal vidéo de conversion (f) et le circuit de retard supplémentaire (10), une seconde borne de sortie de signal v!déo de conversion (i) et un sélecteur de signal (17) pour choisir le signal de l'additionneur (12) et le signal de sortie du circuit de retard supplémentaire (10), alternativement à chaque période de trame et pour fournir lesignal à la seconde borne de sortie de signal vidéo de conver-sion (i).) Récepteur selon la revendication 2, caractériséen ce que la déflexion verticale est décalée d'une valeur prédé-terminée pendant l'une des trames impaire et paire.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55189301A JPS57111177A (en) | 1980-12-26 | 1980-12-26 | Television picture receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2497430A1 true FR2497430A1 (fr) | 1982-07-02 |
| FR2497430B1 FR2497430B1 (fr) | 1986-10-24 |
Family
ID=16239036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8123307A Expired FR2497430B1 (fr) | 1980-12-26 | 1981-12-14 | Recepteur de television comportant un circuit pour doubler la frequence de balayage de ligne |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4426661A (fr) |
| JP (1) | JPS57111177A (fr) |
| KR (1) | KR880002199B1 (fr) |
| CA (1) | CA1173954A (fr) |
| DE (1) | DE3151124A1 (fr) |
| FR (1) | FR2497430B1 (fr) |
| GB (1) | GB2090505B (fr) |
| NL (1) | NL191349C (fr) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE32358E (en) * | 1981-09-08 | 1987-02-17 | Rca Corporation | Television display system with reduced line-scan artifacts |
| US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
| JPS5879378A (ja) * | 1981-11-05 | 1983-05-13 | Sony Corp | テレビジヨン受像機 |
| JPS5937775A (ja) * | 1982-08-25 | 1984-03-01 | Sony Corp | 倍走査テレビジヨン受像機 |
| US4558347A (en) * | 1983-08-26 | 1985-12-10 | Rca Corporation | Progressive scan television system employing vertical detail enhancement |
| US4583113A (en) * | 1983-08-26 | 1986-04-15 | Rca Corporation | Progressive scan television display system employing interpolation in the luminance channel |
| US4602273A (en) * | 1983-08-30 | 1986-07-22 | Rca Corporation | Interpolated progressive-scan television display with line-crawl artifact filtration |
| JPS60165186A (ja) * | 1984-02-08 | 1985-08-28 | Hitachi Ltd | 走査線補間回路 |
| US4602275A (en) * | 1984-03-19 | 1986-07-22 | Rca Corporation | Television memory system |
| JPS60205867A (ja) * | 1984-03-30 | 1985-10-17 | Pioneer Electronic Corp | 再生装置 |
| US4573080A (en) * | 1984-06-28 | 1986-02-25 | Rca Corporation | Progressive scan television receiver with adaptive memory addressing |
| JPS6130887A (ja) * | 1984-07-23 | 1986-02-13 | Hitachi Ltd | デジタルテレビジヨン受像機の信号変換回路 |
| EP0179594A1 (fr) * | 1984-10-23 | 1986-04-30 | EMI Limited | Traitement de signaux d'image |
| US4605962A (en) * | 1984-11-30 | 1986-08-12 | Rca Corporation | Progressive scan television system with video compression exceeding display line rate |
| US4665437A (en) * | 1985-02-04 | 1987-05-12 | Rca Corporation | Adaptive field or frame store processor |
| US4672445A (en) * | 1985-05-29 | 1987-06-09 | Rca Corporation | Progressive scan processor employing interpolation in luminance channel controlled by a motion signal and a vertical detail representative signal |
| GB2181319A (en) * | 1985-10-04 | 1987-04-15 | Philips Electronic Associated | Colour display apparatus |
| IL80208A0 (en) * | 1985-11-26 | 1987-01-30 | Honeywell Inc | Method and apparatus for increasing vertical resolution on an optical scanner output |
| GB8608876D0 (en) * | 1986-04-11 | 1986-05-14 | Rca Corp | Television display system |
| US5029001A (en) * | 1986-08-14 | 1991-07-02 | Sony Corporation | NTSC compatible TV signal transmitting system for improving vertical resolution |
| JP2526558B2 (ja) * | 1986-10-21 | 1996-08-21 | ソニー株式会社 | ビデオ信号のスキャンコンバ−タ装置 |
| JPS63179685A (ja) * | 1987-01-21 | 1988-07-23 | Toshiba Corp | 順次走査変換回路 |
| DE3875983T2 (de) * | 1987-03-04 | 1993-04-15 | Hitachi Ltd | Geraet zur wiedergabe von videosignalen geringer aufloesung auf videomonitoren hoher aufloesung. |
| DE3722170A1 (de) * | 1987-07-04 | 1989-01-12 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur verminderung der sichtbarkeit der zeilenstruktur eines fernsehbildes |
| US4753473A (en) * | 1987-08-25 | 1988-06-28 | Arnett Edward M | Gripper for robotic apparatus |
| JPH03258177A (ja) * | 1990-03-08 | 1991-11-18 | Sony Corp | ノンインターレース表示装置 |
| US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| US5329367A (en) * | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| US5175619A (en) * | 1990-11-26 | 1992-12-29 | Thomson Consumer Electronics, Inc. | Progressive scan television system using luminance low frequencies from previous field |
| US5488389A (en) * | 1991-09-25 | 1996-01-30 | Sharp Kabushiki Kaisha | Display device |
| US5233421A (en) * | 1992-04-30 | 1993-08-03 | Thomson Consumer Electronics, Inc. | Video memory system with double multiplexing of video and motion samples in a field memory for motion adaptive compensation of processed video signals |
| JP2836034B2 (ja) * | 1994-11-22 | 1998-12-14 | 日本ビクター株式会社 | 高品位テレビジョン受像機 |
| JP3033462B2 (ja) * | 1995-02-15 | 2000-04-17 | 日本ビクター株式会社 | ディスプレイ装置 |
| CA2197414A1 (fr) * | 1996-02-14 | 1997-08-14 | Stephen G. Glennon | Methodes et systemes d'affichage de signaux video entrelaces sur des ecrans a bayalage non entrelace |
| KR100195129B1 (ko) * | 1996-02-21 | 1999-06-15 | 윤종용 | 가정용 hdtv 카메라를 위한 수직라인 배속 변환방법 및 그 회로 |
| JPH1039841A (ja) * | 1996-07-19 | 1998-02-13 | Nec Corp | 液晶表示装置 |
| KR100213054B1 (ko) * | 1996-07-27 | 1999-08-02 | 윤종용 | Hdtv용 카메라를 위한 수직 라인 배속 변환 방법 및 그 장치 |
| JP2003018552A (ja) * | 2001-06-27 | 2003-01-17 | Nec Corp | 走査線変換回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3832487A (en) * | 1971-12-21 | 1974-08-27 | Philips Corp | Method of converting image signals generated in a non-interlaced manner into image signals interlaced in accordance with a television standard |
| FR2394948A1 (fr) * | 1977-06-14 | 1979-01-12 | Philips Nv | Circuit convertisseur de nombre de lignes |
| EP0018856A1 (fr) * | 1979-05-08 | 1980-11-12 | British Broadcasting Corporation | Système de visualisation de télévision |
-
1980
- 1980-12-26 JP JP55189301A patent/JPS57111177A/ja active Pending
-
1981
- 1981-12-09 CA CA000391797A patent/CA1173954A/fr not_active Expired
- 1981-12-12 KR KR1019810004873A patent/KR880002199B1/ko active
- 1981-12-14 FR FR8123307A patent/FR2497430B1/fr not_active Expired
- 1981-12-15 US US06/330,943 patent/US4426661A/en not_active Expired - Lifetime
- 1981-12-17 GB GB8138055A patent/GB2090505B/en not_active Expired
- 1981-12-23 NL NL8105821A patent/NL191349C/xx not_active IP Right Cessation
- 1981-12-23 DE DE19813151124 patent/DE3151124A1/de active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3832487A (en) * | 1971-12-21 | 1974-08-27 | Philips Corp | Method of converting image signals generated in a non-interlaced manner into image signals interlaced in accordance with a television standard |
| FR2394948A1 (fr) * | 1977-06-14 | 1979-01-12 | Philips Nv | Circuit convertisseur de nombre de lignes |
| EP0018856A1 (fr) * | 1979-05-08 | 1980-11-12 | British Broadcasting Corporation | Système de visualisation de télévision |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2090505A (en) | 1982-07-07 |
| KR830008588A (ko) | 1983-12-10 |
| KR880002199B1 (ko) | 1988-10-17 |
| FR2497430B1 (fr) | 1986-10-24 |
| DE3151124C2 (fr) | 1990-10-31 |
| NL191349B (nl) | 1995-01-02 |
| NL191349C (nl) | 1995-06-01 |
| NL8105821A (nl) | 1982-07-16 |
| JPS57111177A (en) | 1982-07-10 |
| US4426661A (en) | 1984-01-17 |
| CA1173954A (fr) | 1984-09-04 |
| DE3151124A1 (de) | 1982-07-01 |
| GB2090505B (en) | 1985-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2497430A1 (fr) | Recepteur de television comportant un circuit pour doubler la frequence de balayage de ligne | |
| KR0139134B1 (ko) | 디지틀비디오카메라장치(digital videl camera apparatus) | |
| US4521803A (en) | System for compatible transmission of high-resolution TV | |
| US4620225A (en) | System for TV transmission | |
| US4595954A (en) | Image signal reproduction circuit for solid-state image sensor | |
| FR2510853A1 (fr) | Systeme de television et moyen transducteur d'image, moyen de visualisation, dispositif pour former un signal video composite et dispositif pour decoder ce signal a y utiliser | |
| JPS59153392A (ja) | カラ−撮像装置 | |
| US4090218A (en) | Method of, and apparatus for, manufacturing a video record | |
| FR2568739A1 (fr) | Filtre de codage couleur pour une camera et son schema de decodage | |
| FR2613570A1 (fr) | Correcteur d'inversion d'entrelacement pour un generateur de signaux video a image dans l'image | |
| JPH07118813B2 (ja) | カラー映像信号エンコード方法 | |
| US4896212A (en) | Method of processing video signals which are sampled according to a sampling pattern having at least one omitted element which differs from picture frame to picture frame and a video signal converter for putting this method into effect | |
| FR2553607A1 (fr) | Dispositif de conversion analogique-numerique, en particulier pour un televiseur numerique | |
| US4953009A (en) | Signal separator having function of subsampling digital composite video signal | |
| FR2585203A1 (fr) | Systeme de reduction de la frequence d'echantillons numeriques | |
| CN1407812A (zh) | 色差信号处理 | |
| US8605186B2 (en) | Video format conversion without a flicker for the solid imaging apparatus | |
| JPS6051091A (ja) | テレビジヨン信号変換装置 | |
| JPH08275185A (ja) | 輪郭補正回路 | |
| Bergeron et al. | Television Camera Systems | |
| JPH05183913A (ja) | カラ−撮像装置の色分離回路 | |
| JPH08149381A (ja) | 撮像信号処理方法及び装置 | |
| JPH0523114B2 (fr) | ||
| KR0186137B1 (ko) | 영상신호처리기의 휘도/색신호 분리회로 | |
| US3723639A (en) | Color television camera |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |