KR100213054B1

KR100213054B1 - Hdtv용 카메라를 위한 수직 라인 배속 변환 방법 및 그 장치

Info

Publication number: KR100213054B1
Application number: KR1019960030878A
Authority: KR
Inventors: 이효승
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-07-27
Filing date: 1996-07-27
Publication date: 1999-08-02
Also published as: GB2315948B; US6049356A; KR980013275A; JPH1079952A; GB2315948A; DE19732141A1; CN1081871C; JP2950411B2; CN1177881A; GB9715633D0

Abstract

본 발명은 가정용 카메라를 위한 수직 라인 배속 변환 방법 및 그 장치에 관한 것으로, 특히 범용 4-CCD를 사용하여 HDTV용 수직 라인주파수를 확보하기 위하여 수직 주사선수를 배속으로 변환하는 수직 라인 배속 변환방법 및 그 장치에 관한 것이며, 본 발명의 목적을 위하여 상기 4-CCD 중 G1CCD로부터 출력되는 G1채널 데이터를 0.5H기간동안 라이트(Write)한 후 라이트 속도의 2배의 속도로 라이트된 데이터를 리드(Read)하는 제1단계, 4-CCD 중 G2CCD로부터 출력되는 G2채널 데이터를 0.5H기간동안 라이트한 후 라이트 속도의 2배의 속도로 라이트된 데이터를 독출하는 제2단계, 제1단계에서 독출된 데이터와 제2단계에서 독출된 데이터를 번갈아가며 선택해서 광대역의 G신호를 출력하는 단계를 포함한다. 본 발명에 의하면, G 채널 신호의 라인 배속 장치 구현시에 사용되는 라인 메모리를 4H에서 1H로 줄여 비용을 절감할 수있는 효과가 있다.

Description

HDTV용 카메라를 위한 수직 라인 배속 변환 방법 및 그 장치{Method and apparatus for converting vertical line double velocity for HDTV camera}

본 발명은 가정용 HDTV(High Definition Televsion) 카메라를 위한 수직 라인 배속 변환 방법 및 그 장치에 관한 것으로, 특히 범용 4-CCD(Charge Coupled Device)를 사용하여 HDTV용 수직 라인주파수를 확보하기 위하여 수직 주사선수를 배속으로 변환하는 수직 라인 배속 변환방법 및 그 장치에 관한 것이다.

최근 HDTV 디지털 방송을 실험방송중에 있으며, 과도기의 형태로서 4:3 화면비(aspect)를 갖는 현행방식(예를 들어 NTSC)과는 달리 16:9의 화면비를 가지며 횡장감있는 화면을 제공하는 와이드(WIDE) TV가 가정용으로 보급되기 시작하였다. 결국 현행방식을 갖는 NTSC-TV와 더불어 와이드 TV, HDTV등이 혼재하게 되고 이에 따라 촬상방식도 여러 가지 규격을 지원하는 카메라가 요구된다.

현재까지 상품화된 카메라는 단판 CCD가 가정용으로 주로 사용되었고, 3CCD가 업무용 혹은 방송국용으로 생산 사용하였다. CCD의 숫자가 증가하면서 카메라의 성능도 개선되었으나 장비의 고가격화는 필연적일 수 밖에 없었다. 4-CCD 카메라는 3CCD보다 더 복잡한 신호처리 구조를 갖는 카메라로서 3CCD형태에 비하여 뛰어난 성능향상을 이루었고, 범용의 일반 4-CCD를 사용해도 HDTV 해상도 및 HDTV 규격을 지원하는 카메라출력을 얻을 수 있게 되었다. 이러한 우수성으로 말미암아 4-CCD방식을 가정용 HDTV 카메라에 채용할 수 있게 되었다. 여기서, HDTV 규격이라 함은 총 1125 수직라인 중 1035 유효수직라인, 총 2200 수평화소 중 1920화소를 가지며 일본에서 개발되고 있는 하이비젼 규격, 총 1125 수직라인 중 1035 유효수직라인, 총 1440수평화소 중 1258 유효수평화소를 가지며 미국의 GA(Grand Alliance)에서 제안하고 있는 GA-HDTV 규격, 총 1125 수직라인 중 1080 유효수직라인, 총 2200수평화소 중 1920 유효수평화소를 갖는 ATV 규격, 총 1125 수직라인 중 1024 유효수직라인, 총 1200 수평화소 중 1008 유효수평화소를 갖는 HD규격을 통칭해서 일컫는다. 가정용 4-CCD를 채용하는 HDTV용 카메라는 저가격 외 또 다른 장점으로서 기존의 NTSC, 와이드 TV등에도 호환성을 가진다는 점이다. 또한 가정용 4-CCD 카메라는 호환성을 위하여 총 화소중에서 Hi-Vision(16:9) 규격:808H×518V, Wide-TV(16:9 NTSC) 규격:754H×485V, SD,NTSC(4:3) 규격:566H×485V를 사용하게 된다.

도 1은 일반적인 4-CCD가 채용된 카메라 시스템의 개략적인 구성을 보이는 블럭도이다.

G1 CCD(102), G2 CCD(104), R CCD(106), B CCD(108)로 부터 출력된 각각의 신호는 각각의 프리-앰프(PA)(112,114,116,118)에서 아날로그 신호 처리를 한 후 A/D 변환기(120)로 입력된다.

A/D 변환기(120)에서 디지탈 데이타로 변환된 4개 채널 즉, G1(Green1),G2(Green2),R(Red),B(Blue)의 출력은 수직 라인 배속 장치(VLD: Vertical Line Doubller)인 G VLD(130) 및 R/B VLD(140)에 공급된다. 여기서 G(Green)채널은 HDTV의 경우 전체 신호중 70％ 정도의 비중을 차지하고 수광 감도가 크기 때문에 2개의 채널로 구성된다. 즉, G채널의 신호는 2H의 라인 메모리를 사용한 G1 및 2H의 라인 메모리를 사용한 G2를 사용하여 G 단일 채널을 구성하도록 한다.

R(Red)/B(Blue)은 단순히 2개의 라인으로 배속 처리한다. 따라서 G 및 R/B 채널의 라인 배속 처리 장치에 입력되는 라인 주파수는 16.875KHz이며, 출력되는 라인 주파수는 2배인 33.75KHz이다. 상기 33.75KHz인 라인 주파수의 근거는 HDTV의 경우 현재 대표적으로 발표된 규정인 SMPTE240M,ATV 등에 따르면 프레임 당 1125 라인, 초당 30프레임 이므로 1125×30 = 33.75KHz이기 때문이다. 그러므로 도 1에 표시된 라인 주파수는 초당 프레임 레이트(Frame Rate) 혹은 프레임당 라인 숫자에 의하여 변경할 수있고, 입력되는 라인 주파수는 출력 라인 주파수의 1/2이 될 것이다. 즉, 상기의 라인 주파수는 고정된 것이 아니라 각종 규격에 따라 변화할 수있다.

수직 라인 배속 장치의 목적은 상용의 CCD가 프레임당 500라인 정도의 데이타를 공급하는데 비하여 HDTV 방송은 프레임당 1000라인 정도의 데이타가 필요하기 때문에 상용의 CCD를 사용하여 HDTV를 지원하는 장치로 변환시키기 위해서다.

G VLD(130)로 부터 부터 출력된 G 채널의 경우 수직 방향의 윤곽 보정을 위하여 2H의 메모리로 구성된 디테일 신호 처리 장치(Detail DSP)(150)에서 수직 디테일 처리를 하고, 디테일 처리된 G채널의 데이타는 칼라 매트릭스(160)로 입력된다.

칼라 매트릭스(160)로 부터 출력된 색차(G-Y) 신호와 2H 디테일 신호 처리 장치(Detail DSP)(150)에서 출력된 G 채널 신호는 감산기(162)에 의해 Y(휘도) 신호를 형성하며, 이 Y 신호와 칼라 매트릭스(160)로 부터 출력된 색차 신호(Pb,Pr)는 D/A 변환기(170)를 거쳐 아날로그 신호로 변환된다.

도 1에서 도시된 바와 같이 종래에는 VLD 장치(130,140)의 출력으로 부터 칼라 메트릭스(160)의 입력 과정에서 G 채널의 경우 2H 메모리를 사용하여 수평, 수직 방향의 디테일 신호처리를 하게된다. 이과정에서 G 채널은 1H가 딜레이되는데 반하여 R/B 채널은 디테일 처리를 하지 않기 때문에 G 채널과 R/B 채널간에는 1H의 신호 지연차가 발생하는 문제점이 있었다.

본 발명이 이루고자하는 기술적 과제는 가정용 4-CCD를 이용한 HDTV 카메라에 있어서 신호간의 지연을 방지하고 라인 배속 처리시에 필요한 메모리를 절약하기 위한 방법을 제공하는 것이다. 본 발명이 이루고자하는 다른 기술적 과제는 가정용 4-CCD를 이용한 HDTV 카메라에 있어서 신호간의 지연을 방지하고 라인 배속 처리시에 필요한 메모리를 절약하기 위한 장치를 제공하는 것이디.

도 2는 본 발명에 따른 수직 라인 배속 변환 장치의 블럭도이다.

도 3은 도 2에 도시된 수직 라인 배속 변환 장치의 입출력 신호의 타이밍도이다.

도 4는 도 2의 수직 라인 배속 변환 장치를 도 1에 도시된 G VLD에 적용될시의 타이밍도이다.

상기 과제를 이루기 위하여 본 발명에 의한 4-CCD(G1CCD,G2CCD,RCCD,BCCD)를 이용하여 카메라출력신호로 전송하기 위해 수직라인수를 체배하는 방법에 있어서, 상기 4-CCD 중 G1CCD로부터 출력되는 G1채널 데이터를 0.5H기간동안 라이트(Write)한 후 라이트 속도의 2배의 속도로 라이트된 데이터를 리드(Read)하는 제1단계, 상기 4-CCD 중 G2CCD로부터 출력되는 G2채널 데이터를 0.5H기간동안 라이트한 후 라이트 속도의 2배의 속도로 라이트된 데이터를 독출하는 제2단계, 및 상기 제1단계에서 독출된 데이터와 상기 제2단계에서 독출된 데이터를 번갈아가며 선택해서 광대역의 G신호를 출력하는 단계를 포함함을 그 특징으로 한다.

또한 상기 다른 과제를 이루기 위하여 본 발명에 의한 4-CCD(G1CCD,G2CCD,RCCD,BCCD)를 이용하여 출력신호로 전송하기 위해 수직라인수를 체배하는 회로에 있어서, 상기 4-CCD 중 G1CCD로부터 출력되는 G1채널 데이터를 0.5H기간동안 기입한 후 기입속도의 2배의 속도로 기입된 데이터를 독출하는 제1 메모리, 상기 4-CCD 중 G2CCD로부터 출력되는 G2채널 데이터를 05H기간동안 기입한 후 기입속도의 2배의 속도로 기입된 데이터를 독출하는 제2 메모리, 및 상기 제1 메모리에서 독출된 데이터와 상기 제2 메모리에서 독출된 데이터를 번갈아가며 선택해서 광대역의 G신호를 출력하는 선택수단을 포함함을 특징으로 하는 것이다.

이하, 첨부된 도면을 첨부하여 본 발명에 의한 가정용 HDTV 카메라를 위한 수직 라인 변환 방법 및 그 회로의 바람직한 실시예를 설명하기로 한다.

도 2는 본 발명에 따른 수직 라인 배속 변환 장치의 블럭도로서, 도 1에 도시된 G VLD(130)에 적용될 수있다. 도 2의 장치는 0.5수평라인(0.5H)사이즈를 가지며, O.5H에 해당하는 G1데이터를 기입하고, 기입속도의 2배의 속도로 저장된 데이터를 독출하는 제1FIFO 메모리(210)와, 0.5H 사이즈를 가지며, 0.5H에 해당하는 G2데이터를 기입하고, 기입속도의 2배의 속도로 저장된 데이터를 독출하는 제2FIFO 메모리(220)와, 선택제어신호에 따라 제1FIFO 메모리(210)의 출력 또는 제2FIFO 메모리(220)의 출력을 선택해서 광대역의 G 신호를 출력하는 멀티플렉서(230)로 구성된다. 여기서 W1,W2는 라이트 인에이블(Write Enable) 신호이며, R1,R2는 리드 인에이블(Read Enable) 신호이며, M1,M2는 마스터 리??(Master Reset) 신호이다.

도 3은 도 2에 도시된 수직 라인 배속 변환 장치의 입출력 신호의 타이밍도이다. 도 3의 타이밍중에서 로우(Low) 상태는 인에이블 구간을 의미하며, 하이(High) 상태는 디세이블(Disable) 구간을 의미한다. 즉, M1,M2가 로우인 구간에서는 메모리 리?? 동작을 하며, W1,W2가 로우인 구간에서는 라이트 동작을 하며, R1,R2가 로우인 구간에서는 리드 동작을 한다. 리드 클럭은 라이트 클럭에 비해 2배가 되어야한다.

도 2에 도시된 회로의 동작을 도 3의 타이밍도를 결부시켜 설명하기로 한다.

도 2에 도시된 바와 같이 G1CCD 및 G2CCD(도 1의 102,104))를 통해 촬상된 G1 및 G2채널의 비디오신호가 A/D변환을 행한 후 각각 제1 및 제2 FIFO 메모리(210,220)에 입력된다. 이때, 입력되는 G1 및 G2채널의 비디오신호는 개략적으로 도 3의 (A) 및 도 3의 (B)에 도시된 바와 같은 형태가 된다.

도 3의 (A)의 G1 채널 신호는 도 3의 (B)의 G2 채널에 비하여 0.5H 빨리 출력된다. 도 3의 (C)에서 처럼 G1 채널의 시작 부분(1부분)에서 제1라이트 인에이블 신호(W1)가 인가되므로 제1FIFO(First In First Out) 메모리(210)에 데이타가 축적되기 시작하며, G1 채널의 유효 구간이 종료되면 제1라이트 인에이블 신호(W1) 신호를 디세이블시키며 데이타 저장을 종료한다.

G2 채널의 시작 부분(1부분)에서 도 3의 (D)에서 처럼 제2라이트 인에이블 신호(W2)가 인가된다. 그러므로 제2FIFO 메모리(220)에 데이타가 축적되기 시작하며 G2 채널의 유효 화소 구간의 종료 시점에서 제2라이트 인에이블 신호(W2)가 디세이블되며 데이타 저장 즉, 라이트가 종료된다.

G1 채널의 라이트가 반정도(1/2) 되었을 때 도 3의 (E)에서 처럼 제1리드 인에이블 신호(R1)를 인가하여 데이타 리드를 시작한다. 여기서 리드 클럭은 라이트 클럭에 대하여 2배이므로 리드 데이타의 출력은 더 빠르게 출력된다. 따라서 G1 채널의 종료 시점에서 제1FIFO 메모리(210)에 축적된 데이타는 없게 될 것이다.

상기와 같은 동작에 의하여 소요되는 FIFO 메모리의 크기는 0.5H 정도이다. 즉, 전체적으로 G1,G2의 라인 배속 신호 처리시에 사용되는 FIFO 메모리의 크기는 0.5H × 2 = 1H 가 된다. G2 채널의 리드(Read)도 상기 G1 채널의 리드와 동일한 과정을 거쳐 출력된다.

멀티플렉서(230)는 제1FIFO 메모리(210)의 신호가 출력될 때는 제1FIFO 메모리(210)를 선택하고, 제2FIFO 메모리(220)의 신호가 출력될 때는 제2FIFO 메모리(220)를 선택하도록하여 도 3I에서 처럼 G1 채널과 G2 채널의 데이타가 번갈아 가면서 즉, G1,G2,G3,G4.... 의 순서로 출력된다. 여기서 제1FIFO 메모리(210) 및 제2FIFO 메모리(220)는 듀얼 포트 RAM(Random Access Memory)로 구성될 수있고, 멀티플렉서(230)는 선택 수단이라고 지칭할 수있다. 제1FIFO 메모리(210) 및 제2FIFO 메모리(220)에서 출력되는 신호의 수평 동기(H-Sync) 구간에는 도 3의 (G) 및 도 3의 (H)에서 처럼 리세트 신호 M1, M2를 인가하여 메모리(210,220)에 잔류 가능한 더미 부분을 제거한다.

따라서 G1,G2의 16.878KHz의 라인 주파수는 위에서 설명한 과정을 거쳐 33.75KHz로 수직 라인 배속된다. 또한 도 3의 (I)의 G1,G2의 유효 데이타가 시작 되기 전의 부분 즉, 수직 동기에서는 도 3의 (G) 및 도 3의 (H)의 리?? 신호를 인가하여 메모리(210,220)에 잔류한 더미 부분을 제거한다.

도 4의 (A) 내지 도 4의 (F)는 도 2의 수직 라인 배속 변환 장치를 도 1에 도시된 G VLD(130)에 적용될시의 타이밍도이다. 도 4의 (A)에서 처럼 G1 채널은 도 4의 (B)의 G2 및 R/B 채널에 비해 상대적으로 0.5라인 더 빨리 출력된다. 각각의 CCD 제어는 타이밍 발생기(일반적인 장치이므로 도시 안됨)에서 제어 신호를 발생시킴으로서 출력이 조절된다. 그러므로 G1 채널에 입력되는 제어 신호는 G2 CCD(도 1의 104), R/B CCD(도 1의 106,108)에 입력되는 제어 신호에 대하여 0.5H 빨리 제어 신호를 인가 시키도록 한다.

또한 G1 채널을 0.5H 빨리 출력 시키는 대신 G2 채널을 빨리 출력시키고 G1 CCD(102)와 G2 CCD(104)의 위치를 상대적으로 바꾸어 동작 시켜도 동일한 동작이 수행된다.

도 4의 (C)는 G 채널 VLD 장치(130)로 부터 출력되는 라인 배속되는 형태의 타이밍도로서 도 3의 (I)와 동일하다. 도 4의 (D)는 R/B 채널 VLD 장치(140)로 부터 출력되는 라인 배속되는 형태의 타이밍도이다.

도 4의 (E)는 G 채널의 신호가 2H 메모리를 사용한 디테일 신호 처리기(150)에서 1H 지연되는 타이밍도이다. 따라서 R/B 채널과 G 채널의 신호는 시간적으로 일치하므로 칼라 메트릭스(160)등에서 신호 처리하더라도 시간 지연에 의한 문제가 해결된다.

도 4의 (F)는 도 1의 감산기(162)에서 최종 출력되는 휘도(Y) 신호가 G 채널 데이타와 R/B 채널 데이타가 동기되어 Y1,Y2,Y3.... 의 순서로 출력되는 타이밍도이다. 이 위치에는 휘도외에도 Pb,Pr 신호가 위치할 수있다.

또한 본 발명은 가정용 HDTV 카메라뿐만 아니라 현행 방식의 방송 신호에서 HDTV 포맷의 신호로 변환하는 비디오 포맷 변환 장치에도 적용할 수있다.

상술한 바와 같이 본 발명에 의하면, 가정용 4-CCD를 이용한 HDTV 카메라에 있어서 신호간의 지연을 방지할 수있고, G 채널 신호의 라인 배속 장치 구현시에 라인 메모리를 4H에서 1H로 줄여 비용을 절감할 수있는 효과가 있다.

Claims

4-CCD(G1CCD,G2CCD,RCCD,BCCD)를 이용하여 카메라출력신호를 전송하기 위해 수직라인수를 체배하는 방법에 있어서,

상기 4-CCD 중 G1CCD로부터 출력되는 G1채널 데이터를 0.5H기간동안 제1메모리에 라이트(Write)한 후, 상기 G1채널 데이터의 라이트와 동시에 그 라이트 속도의 2배의 속도로 라이트된 데이터를 제1메모리로부터 독출하는 제1단계;

상기 4-CCD 중 G2CCD로부터 출력되는 G2채널 데이터로부터 0.5H기간지연하고 있는 G2채널 데이터를 0.5H기간동안 제2메모리에 라이트한 후, 상기 G2채널 데이터의 라이트와 동시에 라이트속도의 2배의 속도로 라이트된 데이터를 제2메모리로부터 독출하는 제2단계; 및

상기 제1단계에서 독출된 데이터와 상기 제2단계에서 독출된 데이터를 번갈아가며 선택해서 광대역의 G신호를 출력하는 단계를 포함함을 특징으로 하는 수직 라인 배속 변환방법.
4-CCD(G1CCD,G2CCD,RCCD,BCCD)를 이용하여 출력신호로 전송하기 위해 수직라인수를 체배하는 회로에 있어서,

상기 4-CCD 중 G1CCD로부터 출력되는 G1채널 데이터를 0.5H기간동안 기입한 후, 상기 G1채널 데이터의 기입과 동시에 기입속도의 2배의 속도로 기입된 데이터를 독출하는 제1 메모리;

상기 4-CCD 중 G2CCD로부터 출력되는 상기 G1채널 데이터로부터 0.5H기간지연하고 있는 G2채널 데이터를 05H기간동안 기입한 후, 상기 G2채널 데이터의 기입과 동시에 기입속도의 2배의 속도로 기입된 데이터를 독출하는 제2 메모리; 및

상기 제1 메모리에서 독출된 데이터와 상기 제2 메모리에서 독출된 데이터를 번갈아가며 선택해서 광대역의 G신호를 출력하는 선택수단을 포함함을 특징으로 하는 수직 라인 배속 변환 장치.
제2항에 있어서, 상기 제1및 제2 메모리는 FIFO 메모리인 것을 특징으로 하는 수직 라인 배속 변환 장치.
제2항에 있어서, 상기 제1및 제2 메모리는 듀얼 포트(Dual Port) 램(RAM)인 것을 특징으로 하는 수직 라인 배속 변환 장치.
제2항에 있어서, 상기 제2메모리는 제1메모리의 읽기가 완료된 시점에서 유효 데이타 구간의 1/2이 지난 후 저장된 데이타의 읽기를 시작함을 특징으로 하는 수직 라인 배속 변환 장치.
제2항에 있어서, 제1및 제2메모리에서 출력되는 신호의 수평 동기 구간에는 리세트 신호를 인가하여 각 메모리에 잔류 가능한 더미 부분을 제거함을 특징으로 하는 수직 라인 배속 변환 장치.
제2항에 있어서, 제1및 제2메모리에서 출력되는 신호의 수직 동기 구간에는 리세트 신호를 인가하여 각 메모리에 잔류 가능한 더미 부분을 제거함을 특징으로 하는 수직 라인 배속 변환 장치.