JP2950411B2 - Ｈｄｔｖ用のカメラのための垂直ライン倍速変換方法及びその装置 - Google Patents
Ｈｄｔｖ用のカメラのための垂直ライン倍速変換方法及びその装置Info
- Publication number
- JP2950411B2 JP2950411B2 JP9194272A JP19427297A JP2950411B2 JP 2950411 B2 JP2950411 B2 JP 2950411B2 JP 9194272 A JP9194272 A JP 9194272A JP 19427297 A JP19427297 A JP 19427297A JP 2950411 B2 JP2950411 B2 JP 2950411B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- ccd
- memory
- channel
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 title claims description 9
- 230000015654 memory Effects 0.000 claims description 56
- 238000001444 catalytic combustion detection Methods 0.000 claims description 44
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
- H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2209/00—Details of colour television systems
- H04N2209/04—Picture signal generators
- H04N2209/041—Picture signal generators using solid-state devices
- H04N2209/048—Picture signal generators using solid-state devices having several pick-up sensors
- H04N2209/049—Picture signal generators using solid-state devices having several pick-up sensors having three pick-up sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Color Television Image Signal Generators (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はHDTV(High Definiti
on Television ）カメラのための垂直ラインの倍速変換
方法及びその装置に係り、特に汎用の4CCD(Charge Coup
led Device）を用いてHDTV用の垂直ライン周波数を確保
するために垂直走査線数を倍速に変換する垂直ラインの
倍速変換方法及びその装置に関する。
on Television ）カメラのための垂直ラインの倍速変換
方法及びその装置に係り、特に汎用の4CCD(Charge Coup
led Device）を用いてHDTV用の垂直ライン周波数を確保
するために垂直走査線数を倍速に変換する垂直ラインの
倍速変換方法及びその装置に関する。
【０００２】
【従来の技術】通常、ワイドTV及びHDTV用のデジタル放
送は従来の4:3 の画面比を有するNTSC放送とは違って1
6:9の画面比を有する。これにより、業務向け及び放送
システムで使用するデジタル放送向けカメラも各種の規
格の撮像方式が要求される。これまで商品化されたカメ
ラは単板CCD が家庭用として主に用いられ、3CCDが業務
用あるいは放送局用として用いられた。CCD の数が増加
しながらカメラの性能も改善されたが、装備の高コスト
化は必然的なものであった。4CCDカメラは3CCDより複雑
な信号処理の構造を持つカメラであって、3CCDに比べて
著しく性能が向上した、HDTVの解像度及びHDTVの規格を
満足させるカメラ出力が得られた。ここで、HDTVの規格
とは、総1125垂直ライン中1035有効垂直ライン、総2200
水平画素中1920有効水平画素を有し日本で開発されてい
るハイビジョン規格と、総1125垂直ライン中1035有効垂
直ライン、総1440水平画素中1258有効水平画素を有し米
国のGA(Grand Alliance)で提案しているGA−HDTV規格
と、総1125垂直ライン中1080有効垂直ライン、総2200水
平画素中1920有効水平画素を有するATV 規格と、総1125
垂直ライン中1024有効垂直ライン、総1200水平画素中10
08有効水平画素を有するHD規格とを総称する。家庭用の
4CCDを採用するHDTV用のカメラは低価格の以外に既存の
NTSC、ワイドTVなどにも互換性を持つ長所がある。ま
た、家庭用の4CCDカメラは互換性のため、総画素数が80
8H×518Vのハイ−ビジョン規格(16:9)、754H×485Vのワ
イド−TV規格(16:9)、566H×485VのSD NTSC 規格(4:3)
を用いる。
送は従来の4:3 の画面比を有するNTSC放送とは違って1
6:9の画面比を有する。これにより、業務向け及び放送
システムで使用するデジタル放送向けカメラも各種の規
格の撮像方式が要求される。これまで商品化されたカメ
ラは単板CCD が家庭用として主に用いられ、3CCDが業務
用あるいは放送局用として用いられた。CCD の数が増加
しながらカメラの性能も改善されたが、装備の高コスト
化は必然的なものであった。4CCDカメラは3CCDより複雑
な信号処理の構造を持つカメラであって、3CCDに比べて
著しく性能が向上した、HDTVの解像度及びHDTVの規格を
満足させるカメラ出力が得られた。ここで、HDTVの規格
とは、総1125垂直ライン中1035有効垂直ライン、総2200
水平画素中1920有効水平画素を有し日本で開発されてい
るハイビジョン規格と、総1125垂直ライン中1035有効垂
直ライン、総1440水平画素中1258有効水平画素を有し米
国のGA(Grand Alliance)で提案しているGA−HDTV規格
と、総1125垂直ライン中1080有効垂直ライン、総2200水
平画素中1920有効水平画素を有するATV 規格と、総1125
垂直ライン中1024有効垂直ライン、総1200水平画素中10
08有効水平画素を有するHD規格とを総称する。家庭用の
4CCDを採用するHDTV用のカメラは低価格の以外に既存の
NTSC、ワイドTVなどにも互換性を持つ長所がある。ま
た、家庭用の4CCDカメラは互換性のため、総画素数が80
8H×518Vのハイ−ビジョン規格(16:9)、754H×485Vのワ
イド−TV規格(16:9)、566H×485VのSD NTSC 規格(4:3)
を用いる。
【０００３】図１は一般の4CCDの採用されたカメラシス
テムの概略的な構成を示したブロック図である。G1 CCD
(102）、G2 CCD(104）、R CCD(106)、B CCD(108)から出
力されたそれぞれの信号は各々のプリアンプ(PA)112 、
114 、116 、118 でアナログ信号処理を行った後、A/D
変換器120 に入力される。
テムの概略的な構成を示したブロック図である。G1 CCD
(102）、G2 CCD(104）、R CCD(106)、B CCD(108)から出
力されたそれぞれの信号は各々のプリアンプ(PA)112 、
114 、116 、118 でアナログ信号処理を行った後、A/D
変換器120 に入力される。
【０００４】A/D 変換器120 でデジタルデータに変換さ
れた４個のチャンネル、すなわちG1（緑１）、G2（緑
２）、R(赤）、B(青）の出力は垂直ライン倍速装置(VL
D:Vertical Line Doubller)のG VLD 130 及びR/B VLD 1
40 に供給される。ここで、G(緑）チャンネルはHDTVの
場合全体信号中70％程度の割合を占め、受光感度が大き
いので二つのチャンネルからなる。すなわち、Ｇチャン
ネルの信号は2H（Ｈは水平同期周期）遅延されるライン
メモリを用いたG1及び2Hのラインメモリ（図示せず）を
用いたG2を用いてＧ単一チャンネルを構成する。
れた４個のチャンネル、すなわちG1（緑１）、G2（緑
２）、R(赤）、B(青）の出力は垂直ライン倍速装置(VL
D:Vertical Line Doubller)のG VLD 130 及びR/B VLD 1
40 に供給される。ここで、G(緑）チャンネルはHDTVの
場合全体信号中70％程度の割合を占め、受光感度が大き
いので二つのチャンネルからなる。すなわち、Ｇチャン
ネルの信号は2H（Ｈは水平同期周期）遅延されるライン
メモリを用いたG1及び2Hのラインメモリ（図示せず）を
用いたG2を用いてＧ単一チャンネルを構成する。
【０００５】R(赤)/B(青）のチャンネルは、各々2Hのラ
インメモリを用いた２本のラインで倍速処理される。し
たがって、Ｇ及びR/B チャンネルはライン周波数が16．
875KHzで入力されると、入力されるライン周波数の２倍
の33.75KHzが出力される。ここで，33.75KHzのライン周
波数は1125×30 = 33.75KHz に基づいたものであり、HD
TVの場合、1125はフレーム当たりライン数を、３０は秒
当たりフレーム数を示す。したがって、図１に示したラ
イン周波数は秒当たりフレームレート或いはフレーム当
たりライン数によって変更することができ、入力される
ライン周波数は出力ライン周波数の1/2 となる。
インメモリを用いた２本のラインで倍速処理される。し
たがって、Ｇ及びR/B チャンネルはライン周波数が16．
875KHzで入力されると、入力されるライン周波数の２倍
の33.75KHzが出力される。ここで，33.75KHzのライン周
波数は1125×30 = 33.75KHz に基づいたものであり、HD
TVの場合、1125はフレーム当たりライン数を、３０は秒
当たりフレーム数を示す。したがって、図１に示したラ
イン周波数は秒当たりフレームレート或いはフレーム当
たりライン数によって変更することができ、入力される
ライン周波数は出力ライン周波数の1/2 となる。
【０００６】垂直ライン倍速装置の目的は、常用のCCD
がフレーム当たり500 ライン程度のデータを供給するの
に比べてHDTV放送はフレーム当たり1000ライン程度のデ
ータが必要なため常用のCCD を用いてHDTVを支援するこ
とである。G VLD 130 から出力されたＧチャンネルの場
合、垂直方向の輪郭補正のために2Hのメモリ（図示せ
ず）よりなるディテール信号処理装置(DSP)150で垂直デ
ィテール処理を行い、ディテール処理されたＧチャンネ
ルのデータはカラーマトリックス160 に入力される。
がフレーム当たり500 ライン程度のデータを供給するの
に比べてHDTV放送はフレーム当たり1000ライン程度のデ
ータが必要なため常用のCCD を用いてHDTVを支援するこ
とである。G VLD 130 から出力されたＧチャンネルの場
合、垂直方向の輪郭補正のために2Hのメモリ（図示せ
ず）よりなるディテール信号処理装置(DSP)150で垂直デ
ィテール処理を行い、ディテール処理されたＧチャンネ
ルのデータはカラーマトリックス160 に入力される。
【０００７】カラーマトリックス160 から出力された色
差(G−Y)信号と2Hディテール信号処理装置（DSP)150 か
ら出力されたＧチャンネル信号は減算器162 によりＹ
（輝度) 信号を形成し、該Ｙ信号とカラーマトリックス
160 から出力された色差信号Pb、PrはD/A 変換器170 を
経てアナログ信号に変換される。図１に示したように、
従来ではＧチャンネルの場合、VLD 装置130 、140 とカ
ラーマトリックス160 のとの間で2Hメモリ（図示せず）
を用いて水平、垂直方向のディテール信号処理を行う。
この過程でＧチャンネルは1Hが遅延されるに対し、R/B
チャンネルはディテール処理を行わないためＧチャンネ
ルとR/B チャンネルとの間には1Hの信号遅延差が生ずる
問題があった。
差(G−Y)信号と2Hディテール信号処理装置（DSP)150 か
ら出力されたＧチャンネル信号は減算器162 によりＹ
（輝度) 信号を形成し、該Ｙ信号とカラーマトリックス
160 から出力された色差信号Pb、PrはD/A 変換器170 を
経てアナログ信号に変換される。図１に示したように、
従来ではＧチャンネルの場合、VLD 装置130 、140 とカ
ラーマトリックス160 のとの間で2Hメモリ（図示せず）
を用いて水平、垂直方向のディテール信号処理を行う。
この過程でＧチャンネルは1Hが遅延されるに対し、R/B
チャンネルはディテール処理を行わないためＧチャンネ
ルとR/B チャンネルとの間には1Hの信号遅延差が生ずる
問題があった。
【０００８】
【発明が解決しようとする課題】本発明の目的は、家庭
用の4CCDを用いてHDTVカメラにおいて信号間の遅延を防
止し、ライン倍速処理時に必要なメモリを節約するため
の方法を提供することにある。本発明の他の目的は、家
庭用の4CCDを用いてHDTVカメラにおいて信号間の遅延を
防止し、ライン倍速処理時に必要なメモリを節約するた
めの装置を提供することにある。
用の4CCDを用いてHDTVカメラにおいて信号間の遅延を防
止し、ライン倍速処理時に必要なメモリを節約するため
の方法を提供することにある。本発明の他の目的は、家
庭用の4CCDを用いてHDTVカメラにおいて信号間の遅延を
防止し、ライン倍速処理時に必要なメモリを節約するた
めの装置を提供することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明による4CCD(G1 CCD 、G2 CCD、R CCD 、B
CCD)を用いてカメラ出力信号と伝送するために垂直ライ
ン数を逓倍する方法において、前記4CCD中G1 CCDから出
力されるG1チャンネルデータを0.5H期間の間第１メモリ
に書き込んだ時から、前記G1チャンネルデータの書き込
みと同時に書き込み速度の２倍の速度で書き込まれたデ
ータを第１メモリから読み出す第１段階と、前記4CCD中
G2 CCDから出力される前記G1チャンネルデータから0.5
Ｈ期間遅延しているG2チャンネルデータを0.5H期間の間
第２メモリに書き込んだ時から、前記G2チャンネルデー
タの書き込みと同時に書き込み速度の２倍の速度で書き
込まれたデータを第２メモリから読み出す第２段階と、
前記第１段階で読出されたデータと前記第２段階で読出
されたデータを交互に選択して広帯域のＧ信号を出力す
る段階とを含む。
めに、本発明による4CCD(G1 CCD 、G2 CCD、R CCD 、B
CCD)を用いてカメラ出力信号と伝送するために垂直ライ
ン数を逓倍する方法において、前記4CCD中G1 CCDから出
力されるG1チャンネルデータを0.5H期間の間第１メモリ
に書き込んだ時から、前記G1チャンネルデータの書き込
みと同時に書き込み速度の２倍の速度で書き込まれたデ
ータを第１メモリから読み出す第１段階と、前記4CCD中
G2 CCDから出力される前記G1チャンネルデータから0.5
Ｈ期間遅延しているG2チャンネルデータを0.5H期間の間
第２メモリに書き込んだ時から、前記G2チャンネルデー
タの書き込みと同時に書き込み速度の２倍の速度で書き
込まれたデータを第２メモリから読み出す第２段階と、
前記第１段階で読出されたデータと前記第２段階で読出
されたデータを交互に選択して広帯域のＧ信号を出力す
る段階とを含む。
【００１０】さらに、前記他の目的を達成するために、
本発明による4CCD(G1 CCD 、G2 CCD、R CCD 、B CCD)を
用いて出力信号と伝送するために垂直ライン数を逓倍す
る回路において、前記4CCD中G1 CCDから出力されるG1チ
ャンネルデータを0.5H期間の間書き込んだ時から、前記
G1チャンネルデータの書き込みと同時に書き込み速度の
２倍の速度で書き込まれたデータを読み出す第１メモリ
と、前記4CCD中G2 CCDから出力される前記G1チャンネル
データから0.5 Ｈ期間遅延しているG2チャンネルデータ
を0.5H期間の間書き込んだ時から、前記G2チャンネルデ
ータの書き込みと同時に書き込み速度の２倍の速度で書
き込まれたデータを読出する第２メモリと、前記第１メ
モリから読み出されたデータと前記第２メモリから読み
出されたデータを交互に選択して広帯域のＧ信号を出力
する選択手段とを含む。
本発明による4CCD(G1 CCD 、G2 CCD、R CCD 、B CCD)を
用いて出力信号と伝送するために垂直ライン数を逓倍す
る回路において、前記4CCD中G1 CCDから出力されるG1チ
ャンネルデータを0.5H期間の間書き込んだ時から、前記
G1チャンネルデータの書き込みと同時に書き込み速度の
２倍の速度で書き込まれたデータを読み出す第１メモリ
と、前記4CCD中G2 CCDから出力される前記G1チャンネル
データから0.5 Ｈ期間遅延しているG2チャンネルデータ
を0.5H期間の間書き込んだ時から、前記G2チャンネルデ
ータの書き込みと同時に書き込み速度の２倍の速度で書
き込まれたデータを読出する第２メモリと、前記第１メ
モリから読み出されたデータと前記第２メモリから読み
出されたデータを交互に選択して広帯域のＧ信号を出力
する選択手段とを含む。
【００１１】
【発明の実施の形態】以下、添付した図面に基づき本発
明による家庭用のHDTVカメラのための垂直ラインの変換
方法及びその回路の望ましい実施例を説明する。
明による家庭用のHDTVカメラのための垂直ラインの変換
方法及びその回路の望ましい実施例を説明する。
【００１２】
【実施例】図２は本発明による垂直ラインの倍速変換装
置のブロック図であって、図１に示したG VLD(130)に適
用される。図２の装置は0.5 水平ライン(0.5H)サイズを
有し、O.5Hに該当するG1データを書き込み、書き込み速
度の２倍の速度で保存されたデータを読み出す第1FIFO
メモリ210 と、0.5Hサイズを有し、0.5Hに該当するG2デ
ータを書き込み、書き込み速度の２倍の速度で保存され
たデータを読み出す第2FIFO メモリ220 と、選択制御信
号応じて第1FIFO メモリ210 の出力または第2FIFO メモ
リ220 の出力を選択してＧ信号を出力するマルチプレク
サ（ＭＵＸ）230 とからなる。ここで、W1、W2は書き込
みイネーブル信号、R1、R2は読出しイネーブル信号、M
1、M2はマスターリセット信号である。
置のブロック図であって、図１に示したG VLD(130)に適
用される。図２の装置は0.5 水平ライン(0.5H)サイズを
有し、O.5Hに該当するG1データを書き込み、書き込み速
度の２倍の速度で保存されたデータを読み出す第1FIFO
メモリ210 と、0.5Hサイズを有し、0.5Hに該当するG2デ
ータを書き込み、書き込み速度の２倍の速度で保存され
たデータを読み出す第2FIFO メモリ220 と、選択制御信
号応じて第1FIFO メモリ210 の出力または第2FIFO メモ
リ220 の出力を選択してＧ信号を出力するマルチプレク
サ（ＭＵＸ）230 とからなる。ここで、W1、W2は書き込
みイネーブル信号、R1、R2は読出しイネーブル信号、M
1、M2はマスターリセット信号である。
【００１３】図３（Ａ）乃至（Ｉ）は図２に示した垂直
ラインの倍速変換装置の入出力信号のタイミング図であ
る。図３（Ａ）乃至（Ｉ）のタイミング図中、ロー状態
はイネーブル区間を意味し、ハイ状態はディスエーブル
区間を意味する。すなわち、M1、M2がローの区間ではメ
モリリセット動作を、W1、W2がローの区間では書き込み
動作を、R1、R2がローの区間では読出し動作を行う。読
出しクロックの周波数は書き込みクロックの周波数の２
倍となるべきである。
ラインの倍速変換装置の入出力信号のタイミング図であ
る。図３（Ａ）乃至（Ｉ）のタイミング図中、ロー状態
はイネーブル区間を意味し、ハイ状態はディスエーブル
区間を意味する。すなわち、M1、M2がローの区間ではメ
モリリセット動作を、W1、W2がローの区間では書き込み
動作を、R1、R2がローの区間では読出し動作を行う。読
出しクロックの周波数は書き込みクロックの周波数の２
倍となるべきである。
【００１４】図２に示した回路の動作を図３（Ａ）乃至
（Ｉ）のタイミング図と結び付けて説明する。図２に示
したように、G1 CCD及びG2 CCD（図１の102 、104)を通
じて撮像されたG1及びG2チャンネルのビデオ信号がA/D
変換を行なった後、各々第１及び第2FIFO メモリ210 、
220 に入力される。この時、入力されるG1及びG2チャン
ネルのビデオ信号は概略的に図３（Ａ）及び（Ｂ）に示
した通りとなる。
（Ｉ）のタイミング図と結び付けて説明する。図２に示
したように、G1 CCD及びG2 CCD（図１の102 、104)を通
じて撮像されたG1及びG2チャンネルのビデオ信号がA/D
変換を行なった後、各々第１及び第2FIFO メモリ210 、
220 に入力される。この時、入力されるG1及びG2チャン
ネルのビデオ信号は概略的に図３（Ａ）及び（Ｂ）に示
した通りとなる。
【００１５】図３（Ａ）のG1チャンネル信号は図３
（Ｂ）のG2チャンネルに比べて0.5H先に出力される。図
3(C)のように第1FIFO(First In First Out) メモリ210
はG1チャンネル信号が始まる時点（（Ｂ）の１部分）で
第１書き込みイネーブル信号W1が印加されるのでデータ
が貯蔵し始まり、G1チャンネルの有効画素区間が終了さ
れたら第１書き込みイネーブル信号W1がディスエーブル
されてデータ貯蔵が終了される。
（Ｂ）のG2チャンネルに比べて0.5H先に出力される。図
3(C)のように第1FIFO(First In First Out) メモリ210
はG1チャンネル信号が始まる時点（（Ｂ）の１部分）で
第１書き込みイネーブル信号W1が印加されるのでデータ
が貯蔵し始まり、G1チャンネルの有効画素区間が終了さ
れたら第１書き込みイネーブル信号W1がディスエーブル
されてデータ貯蔵が終了される。
【００１６】第2FIFO メモリ220 は図３（Ｄ）のように
G2チャンネルの信号が始まる部分（（Ｂ）の１部分）で
第２書き込みイネーブル信号W2が印加されるため、デー
タが蓄積し始まり、G2チャンネルの有効画素区間が終了
されたら第２書き込みイネーブル信号W2がディスエーブ
ルされてデータ貯蔵が終了される。図３（Ｅ）のよう
に、第１読出しイネーブル信号R1はG1チャンネルの書き
込みイネーブル信号W1の半(1/2）地点で第1FIFO メモリ
210 に印加されてデータを読出し始める。ここで、読出
しクロックの周波数は書き込みクロックの周波数の２倍
であるので読出しデータの出力はより速く出力される。
したがって、G1チャンネルの有効画素区間が終了される
と第1FIFO メモリ210 に貯蔵されたデータは残存しなく
なる。
G2チャンネルの信号が始まる部分（（Ｂ）の１部分）で
第２書き込みイネーブル信号W2が印加されるため、デー
タが蓄積し始まり、G2チャンネルの有効画素区間が終了
されたら第２書き込みイネーブル信号W2がディスエーブ
ルされてデータ貯蔵が終了される。図３（Ｅ）のよう
に、第１読出しイネーブル信号R1はG1チャンネルの書き
込みイネーブル信号W1の半(1/2）地点で第1FIFO メモリ
210 に印加されてデータを読出し始める。ここで、読出
しクロックの周波数は書き込みクロックの周波数の２倍
であるので読出しデータの出力はより速く出力される。
したがって、G1チャンネルの有効画素区間が終了される
と第1FIFO メモリ210 に貯蔵されたデータは残存しなく
なる。
【００１７】前記の動作によって所要されるFIFOメモリ
の大きさは0.5H程度に対応するデータである。すなわ
ち、全体的にG1、G2のライン倍速信号の処理時に用いら
れるFIFOメモリの大きさは0.5H×２＝1Hとなる。また、
図３（Ｆ）のように、第２読出しイネーブル信号R2はG2
チャンネルの書き込みイネーブル信号W2の半(1/2）地点
で第2FIFO メモリ220 に印加されてデータを読出し始め
る。
の大きさは0.5H程度に対応するデータである。すなわ
ち、全体的にG1、G2のライン倍速信号の処理時に用いら
れるFIFOメモリの大きさは0.5H×２＝1Hとなる。また、
図３（Ｆ）のように、第２読出しイネーブル信号R2はG2
チャンネルの書き込みイネーブル信号W2の半(1/2）地点
で第2FIFO メモリ220 に印加されてデータを読出し始め
る。
【００１８】マルチプレクサ230 は、第1FIFO メモリ21
0 の信号が出力される時は第1FIFOメモリ210 を選択
し、第2FIFO メモリ220 の信号が出力される時は第2FIF
O メモリ220 を選択することによって、図３（Ｉ）のよ
うにG1チャンネルとG2チンネルのデータが交互に、すな
わち、G1、G2、G3、G4．．．の順に出力される。ここ
で、第1FIFO メモリ210 及び第2FIFO メモリ220 はデュ
アルポートRAM よりなり、マルチプレクサ230 は選択手
段となり得る。第1FIFO メモリ210 及び第2FIFO メモリ
220 から出力される信号の水平同期(H-Sync)区間には図
３（Ｇ）及び図３（Ｈ）のリセット信号M1、M2を印加し
てメモリ210 、220 に残留したダミー部分を除去する。
0 の信号が出力される時は第1FIFOメモリ210 を選択
し、第2FIFO メモリ220 の信号が出力される時は第2FIF
O メモリ220 を選択することによって、図３（Ｉ）のよ
うにG1チャンネルとG2チンネルのデータが交互に、すな
わち、G1、G2、G3、G4．．．の順に出力される。ここ
で、第1FIFO メモリ210 及び第2FIFO メモリ220 はデュ
アルポートRAM よりなり、マルチプレクサ230 は選択手
段となり得る。第1FIFO メモリ210 及び第2FIFO メモリ
220 から出力される信号の水平同期(H-Sync)区間には図
３（Ｇ）及び図３（Ｈ）のリセット信号M1、M2を印加し
てメモリ210 、220 に残留したダミー部分を除去する。
【００１９】したがって、G1、G2の16．878KHzのライン
周波数は上述の過程を通じて33．75KHz の垂直ライン周
波数に倍速される。また、図３（Ｉ）のG1、G2の有効デ
ータが開始される前の部分、すなわち垂直同期区間では
図３（Ｇ）及び図３（Ｈ）のリセット信号を印加してメ
モリ210 、220 に残留可能なダミー部分を取り除く。図
４（Ａ）乃至（Ｆ）は図２の垂直ライン倍速変換装置が
図１に示したG VLD(130)に適用される際のタイミング図
である。図４（Ａ）のように、G1チャンネルは図４
（Ｂ）のG2またはR/B チャンネル（図示せず）に比べて
相対的に0.5Hライン先に出力される。各々のCCD 制御は
タイミング発生器（一般の装置なので図示せず）から制
御信号を発生させることで出力が調節される。したがっ
て、G1チャンネルに入力される制御信号はG2 CCD（図１
の104)、R/B CCD(図１の106 、108)に入力される制御信
号に対し0.5H早く制御信号を印加させる。
周波数は上述の過程を通じて33．75KHz の垂直ライン周
波数に倍速される。また、図３（Ｉ）のG1、G2の有効デ
ータが開始される前の部分、すなわち垂直同期区間では
図３（Ｇ）及び図３（Ｈ）のリセット信号を印加してメ
モリ210 、220 に残留可能なダミー部分を取り除く。図
４（Ａ）乃至（Ｆ）は図２の垂直ライン倍速変換装置が
図１に示したG VLD(130)に適用される際のタイミング図
である。図４（Ａ）のように、G1チャンネルは図４
（Ｂ）のG2またはR/B チャンネル（図示せず）に比べて
相対的に0.5Hライン先に出力される。各々のCCD 制御は
タイミング発生器（一般の装置なので図示せず）から制
御信号を発生させることで出力が調節される。したがっ
て、G1チャンネルに入力される制御信号はG2 CCD（図１
の104)、R/B CCD(図１の106 、108)に入力される制御信
号に対し0.5H早く制御信号を印加させる。
【００２０】さらに、G1チャンネルを0.5H先に出力させ
ることの代わりにG2チャンネルを早く出力させ、G1 CCD
（102)とG2 CCD（104)の位置を変えても同じ動作が行わ
れる。図４（Ｃ）はＧチャンネルVLD 装置130 からライ
ン倍速されるタイミング図であって、図３（Ｉ）と同様
である。図４（Ｄ）はR/B チャンネルVLD 装置140 から
出力されるライン倍速されるタイミング図である。
ることの代わりにG2チャンネルを早く出力させ、G1 CCD
（102)とG2 CCD（104)の位置を変えても同じ動作が行わ
れる。図４（Ｃ）はＧチャンネルVLD 装置130 からライ
ン倍速されるタイミング図であって、図３（Ｉ）と同様
である。図４（Ｄ）はR/B チャンネルVLD 装置140 から
出力されるライン倍速されるタイミング図である。
【００２１】図４（Ｅ）はＧチャンネルの信号が2Hメモ
リを用いたディテール信号処理器150 で1H遅延されるタ
イミング図である。したがって、R/B チャンネルとＧチ
ャンネルの信号は時間的に一致するためカラーマトリッ
クス160 などで信号処理しても時間遅延による問題が解
決できる。図４（Ｆ）はＧチャンネルデータとR/B チャ
ンネルデータが同期されてY1、Y2、Y3．．．の順に図１
の減算器162 から最終出力される輝度(Y) 信号のタイミ
ング図である。
リを用いたディテール信号処理器150 で1H遅延されるタ
イミング図である。したがって、R/B チャンネルとＧチ
ャンネルの信号は時間的に一致するためカラーマトリッ
クス160 などで信号処理しても時間遅延による問題が解
決できる。図４（Ｆ）はＧチャンネルデータとR/B チャ
ンネルデータが同期されてY1、Y2、Y3．．．の順に図１
の減算器162 から最終出力される輝度(Y) 信号のタイミ
ング図である。
【００２２】さらに、本発明は家庭用のHDTVカメラだけ
でなく現行方式の放送信号からHDTVフォーマットの信号
に変換するビデオフォーマット変換装置にも適用し得
る。
でなく現行方式の放送信号からHDTVフォーマットの信号
に変換するビデオフォーマット変換装置にも適用し得
る。
【００２３】
【発明の効果】上述のごとく、本発明によれば、家庭用
の4CCDを用いたHDTVカメラにおいて信号間の遅延が防
げ、Ｇチャンネル信号のライン倍速装置の具現時にライ
ンメモリが4Hから1Hに減り、よって低コストとなる。
の4CCDを用いたHDTVカメラにおいて信号間の遅延が防
げ、Ｇチャンネル信号のライン倍速装置の具現時にライ
ンメモリが4Hから1Hに減り、よって低コストとなる。
【図１】一般の4CCDの採用されたカメラシステムの概略
的な構成を示したブロック図である。
的な構成を示したブロック図である。
【図２】本発明に係る垂直ライン倍速変換装置のブロッ
ク図である。
ク図である。
【図３】図２に示した垂直ライン倍速変換装置の入出力
信号のタイミング図である。
信号のタイミング図である。
【図４】図２の垂直ライン倍速変換装置を図１のG VLD
に適用する際のタイミング図である。
に適用する際のタイミング図である。
２１０ 第１ＦＩＦＯメモリ ２２０ 第２ＦＩＦＯメモリ ２３０ ＭＵＸ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 9/00 - 9/11 H04N 7/00 - 7/015 H04N 9/64 - 9/67 H04N 11/00 - 11/22 H04N 5/91 - 5/956 H04N 9/79 - 9/898
Claims (5)
- 【請求項１】 G1 CCD、G2 CCD、R CCD 、B CCD からな
る4CCDを用いてカメラから信号出力を伝送するために垂
直ライン数を逓倍する方法において、 前記4CCD中G1 CCDから出力されるG1チャンネルデータを
0.5H期間の間第１メモリに書き込んだ時から、前記G1チ
ャンネルデータの書き込みと同時に書き込み速度の２倍
の速度で書き込まれたデータを第１メモリから読み出す
第１段階と、 前記4CCD中G2 CCDから出力される前記G1チャンネルデー
タから0.5 Ｈ期間遅延しているG2チャンネルデータを0.
5H期間の間第２メモリに書き込んだ時から、前記G2チャ
ンネルデータの書き込みと同時に書き込み速度の２倍の
速度で書き込まれたデータを第２メモリから読み出す第
２段階と、 前記第１段階で読出されたデータと前記第２段階で読出
されたデータを交互に選択して広帯域のＧ信号を出力す
る段階とを含むことを特徴とする垂直ライン倍速変換方
法。 - 【請求項２】 4CCD(G1 CCD、G2 CCD、R CCD 、B CCD)を
用いて出力信号を伝送するために垂直ライン数を逓倍す
る回路において、 前記4CCD中G1 CCDから出力されるG1チャンネルデータを
0.5H期間の間書き込んだ時から、前記G1チャンネルデー
タの書き込みと同時に書き込み速度の２倍の速度で書き
込まれたデータを読み出す第１メモリと、 前記4CCD中G2 CCDから出力される前記G1チャンネルデー
タから0.5 Ｈ期間遅延しているG2チャンネルデータを0.
5H期間の間書き込んだ時から、前記G2チャンネルデータ
の書き込みと同時に書き込み速度の２倍の速度で書き込
まれたデータを読出する第２メモリと、 前記第１メモリから読み出されたデータと前記第２メモ
リから読み出されたデータを交互に選択して広帯域のＧ
信号を出力する選択手段とを含むことを特徴とする垂直
ライン倍速変換装置。 - 【請求項３】 前記第１及び第２メモリはFIFOメモリで
あることを特徴とする請求項２に記載の垂直ライン倍速
変換装置。 - 【請求項４】 前記第１及び第２メモリはデュアルポー
トRAM であることを特徴とする請求項２に記載の垂直ラ
イン倍速変換装置。 - 【請求項５】 前記第２メモリは第１メモリの読出しが
完了した時点で有効データ区間の1/２が過ぎた後からデ
ータの読出しが開始されることを特徴とする請求項２に
記載の垂直ライン倍速変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030878A KR100213054B1 (ko) | 1996-07-27 | 1996-07-27 | Hdtv용 카메라를 위한 수직 라인 배속 변환 방법 및 그 장치 |
| KR30878/1996 | 1996-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079952A JPH1079952A (ja) | 1998-03-24 |
| JP2950411B2 true JP2950411B2 (ja) | 1999-09-20 |
Family
ID=19467814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9194272A Expired - Fee Related JP2950411B2 (ja) | 1996-07-27 | 1997-07-18 | Ｈｄｔｖ用のカメラのための垂直ライン倍速変換方法及びその装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6049356A (ja) |
| JP (1) | JP2950411B2 (ja) |
| KR (1) | KR100213054B1 (ja) |
| CN (1) | CN1081871C (ja) |
| DE (1) | DE19732141A1 (ja) |
| GB (1) | GB2315948B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437030B1 (ko) * | 2001-12-21 | 2004-06-23 | 엘지전자 주식회사 | 다중 라인 카메라 시스템 및 그 제어방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111176A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
| JPS57111177A (en) * | 1980-12-26 | 1982-07-10 | Sony Corp | Television picture receiver |
| JPH05219513A (ja) * | 1992-01-27 | 1993-08-27 | Ikegami Tsushinki Co Ltd | 固体撮像装置 |
| JPH06339146A (ja) * | 1993-05-31 | 1994-12-06 | Victor Co Of Japan Ltd | テレビジョンカメラ |
| US5640206A (en) * | 1994-05-31 | 1997-06-17 | Victor Company Of Japan, Ltd. | Imaging apparatus including offset pixels for generating vertical high frequency component |
| JP2555986B2 (ja) * | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | 高感度テレビカメラ装置 |
| JP3319667B2 (ja) * | 1994-12-20 | 2002-09-03 | 松下電器産業株式会社 | 映像フォーマット変換装置 |
| JP3164481B2 (ja) * | 1994-12-20 | 2001-05-08 | シャープ株式会社 | 撮像装置 |
-
1996
- 1996-07-27 KR KR1019960030878A patent/KR100213054B1/ko not_active IP Right Cessation
-
1997
- 1997-07-18 JP JP9194272A patent/JP2950411B2/ja not_active Expired - Fee Related
- 1997-07-25 DE DE19732141A patent/DE19732141A1/de not_active Ceased
- 1997-07-25 CN CN97114796A patent/CN1081871C/zh not_active Expired - Fee Related
- 1997-07-25 GB GB9715633A patent/GB2315948B/en not_active Expired - Fee Related
- 1997-07-25 US US08/901,237 patent/US6049356A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1177881A (zh) | 1998-04-01 |
| KR980013275A (ko) | 1998-04-30 |
| DE19732141A1 (de) | 1998-02-05 |
| GB9715633D0 (en) | 1997-10-01 |
| GB2315948B (en) | 1998-06-10 |
| JPH1079952A (ja) | 1998-03-24 |
| US6049356A (en) | 2000-04-11 |
| GB2315948A (en) | 1998-02-11 |
| KR100213054B1 (ko) | 1999-08-02 |
| CN1081871C (zh) | 2002-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848396B2 (ja) | 電子スチルカメラ | |
| JP2006519521A (ja) | 高フレームレート・高品位イメージングシステム及び方法 | |
| JP2000092376A (ja) | 撮像装置 | |
| JPH08172636A (ja) | 撮像装置 | |
| JP2000092361A (ja) | 撮像装置 | |
| US20040046880A1 (en) | Image signal processing apparatus | |
| JP2950411B2 (ja) | Ｈｄｔｖ用のカメラのための垂直ライン倍速変換方法及びその装置 | |
| KR100195129B1 (ko) | 가정용 hdtv 카메라를 위한 수직라인 배속 변환방법 및 그 회로 | |
| JPS60180382A (ja) | テレビジヨン受像機 | |
| JP2001086394A (ja) | 撮像装置 | |
| JP4158245B2 (ja) | 信号処理装置 | |
| WO2006064604A1 (ja) | 画像処理装置 | |
| JP3237783B2 (ja) | ２画面表示テレビ受信機 | |
| JPH05176333A (ja) | 映像信号処理回路 | |
| JPH0884299A (ja) | 固体撮像装置 | |
| JP2000092349A (ja) | 画像処理装置 | |
| JP3029675B2 (ja) | Ｐａｌ方式信号出力付きｎｔｓｃ方式ビデオカメラ | |
| JPH07322114A (ja) | 撮像装置 | |
| JPH0332176A (ja) | 固体撮像素子とその駆動方法 | |
| JP3446442B2 (ja) | 映像信号処理回路 | |
| JP3003760B2 (ja) | 撮像装置 | |
| JP2548017B2 (ja) | 倍速変換装置 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JPH05252522A (ja) | デジタルビデオカメラ | |
| JPH04316284A (ja) | ビデオカメラ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |