CN100353414C - 液晶显示驱动芯片中静态存储器的控制电路设计方法 - Google Patents
液晶显示驱动芯片中静态存储器的控制电路设计方法 Download PDFInfo
- Publication number
- CN100353414C CN100353414C CNB2006100417072A CN200610041707A CN100353414C CN 100353414 C CN100353414 C CN 100353414C CN B2006100417072 A CNB2006100417072 A CN B2006100417072A CN 200610041707 A CN200610041707 A CN 200610041707A CN 100353414 C CN100353414 C CN 100353414C
- Authority
- CN
- China
- Prior art keywords
- mpu
- line scanning
- read
- write
- operational zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种液晶显示驱动芯片中静态存储器的控制电路设计方法，用于液晶显示驱动芯片中单口SRAM的访问时序冲突解决。以行扫描时钟CL1和MPU系统时钟SYS_CLK为基本时钟，每个基本时钟产生两个操作区，并在每一个操作区都生成访存控制信号，因此任一个操作区内都能完成一次访存操作。行扫描操作与MPU读写操作不发生时序冲突时，各自在第一个操作区内完成所有操作；发生时序冲突时，先到操作命令继续使用自身的第一个操作区内的控制信号完成其操作，后到操作命令则使用先到操作命令的第二个操作区内的控制信号完成其操作。发生时序冲突时行扫描操作与MPU读写操作都能在MPU系统时钟的一个周期内完成。与现有技术相比电路简单，并且降低了芯片功耗。
Description
技术领域
本发明涉及一种存储器的控制电路设计方法，特别是液晶显示驱动芯片中静态存储器的控制电路设计方法。
背景技术
参照图6、图7，在液晶显示驱动电路芯片中，为了减少与MPU的数据交换次数，从而达到减小MPU的负担和芯片功耗的目的，通常需要内置SRAM，以存储一帧画面的图像显示数据。对内置SRAM的访问和数据操作有两种情形，一种是MPU对SRAM的读写操作以更新图像显示数据；另外一种是将存储在SRAM的图像显示数据逐行输出到输出锁存单元，并通过Source Driver驱动显示屏以显示彩色图像(以下称为行扫描操作)。为了节省芯片面积，通常采用单口SRAM以及一套地址译码电路，这样就会出现MPU对SRAM的读写操作与行扫描的时序冲突问题。
为了解决上述时序冲突问题，需要加入时序冲突解决电路，判别上述两种操作是否发生时序冲突以及发生时序冲突时进行选择控制，使得在任一时刻只有一套地址进入地址译码电路，并且只进行其中的一种操作。DATA1是MPU对SRAM的读写数据，而DATA2是输出到Source Driver的图像显示数据。
文献“Bo-Sung Kim，Young-Gi Kim，Soon-Yang Hong，“Low Power 260k Color TFT LCDOne-chip Driver IC”，COMPUTER SOCIETY，2004”介绍了一种液晶显示驱动芯片中静态存储器的控制电路设计方法，即时序冲突解决方法。这种方案里，MPU读写地址和行扫描地址的选择是由行扫描屏蔽信号控制的，且MPU读写操作优先。当MPU读写操作与行扫描发生冲突时，行扫描使能信号被行扫描屏蔽信号屏蔽，行扫描中断，MPU对SRAM进行读写操作；当MPU对某一地址的SRAM单元读写操作完成后，屏蔽信号消失，行扫描使能信号有效，继续进行当前行扫描操作，直至本次行扫描使能信号结束为止。这种方法需要在MPU读写地址和行扫描地址之间频繁地进行切换，另外行扫描操作不能一次完成，导致电路结构复杂，增加了芯片功耗。
发明内容
为了克服现有技术电路结构复杂、芯片功耗高的不足，本发明提供一种液晶显示驱动芯片中静态存储器的控制电路设计方法。
本发明解决上述技术问题所采用的技术方案是：一种液晶显示驱动芯片中静态存储器的控制电路设计方法，包括下述步骤：
1)当MPU_PULSE1信号不落在CL1的上升沿与CL1_PULSE1的下降沿之间时，不发生时序冲突，否则判定为发生时序冲突；
2)行扫描信号CL1的上升沿产生的第一个子控制信号CL1_PULSE1，作为行扫描的操作区，在此操作区内产生行扫描需要的所有控制信号，同时选择行扫描地址，完成所有行扫描操作；
3)MPU读写时钟MPU_SYS_CLK的上升沿产生的第一个子控制信号MPU_PULSE1，作为MPU读写SRAM的操作区，在此操作区内产生MPU读写SRAM需要的所有控制信号，同时选择MPU读写SRAM的地址，完成MPU读写操作；
4)当行扫描与MPU读写操作不发生时序冲突时，使用各自第一个操作区内的控制信号，第二个操作区的控制信号舍弃；
当发生时序冲突时，当前使用的命令继续使用自身的第一个操作区的控制信号直到完成该命令的所有操作，而后到的命令则在当前进行命令的第二个操作区内完成其所有操作，并且舍弃后到命令的第一、二操作区。
所述的发生时序冲突，当MPU读写操作时钟MPU_SYS_CLK先到，但MPU读写操作还未结束时行扫描时钟CL1来临，此时在MPU读写的第一个操作区MPU_PLUSE1内产生MPU读写SRAM的控制信号，完成MPU读写操作；而在MPU读写的第二个操作区MPU_PLUSE2内产生行扫描的控制信号，完成行扫描操作，此时，先选择MPU读写地址MPU_ADDR，然后选择行扫描地址Z_ADDR。
所述的发生时序冲突，当行扫描时钟CL1先到，但行扫描操作CL1_PULSE1还未开始时MPU读写操作时钟MPU_SYS_CLK来临，此时暂时放弃行扫描操作，先进行MPU读写操作，在MPU_PLUSE1操作区内进行，此时选择MPU读写地址MPU_ADDR，而在MPU读写操作的第二个操作区MPU_PLUSE2内产生行扫描操作的控制信号，完成行扫描操作，此时选择行扫描地址Z_ADDR。
所述的发生时序冲突，当在CL1_PULSE1操作区内，正在进行行扫描时发生MPU读写请求，此时先搁置MPU读写请求，继续进行行扫描操作，直到行扫描结束为止，此时选择行扫描地址Z_ADDR；而在行扫描的第二个操作区CL1_PLUSE2内产生MPU读写操作的控制信号，完成MPU读写操作，此时选择MPU读写地址MPU_ADDR。
本发明的有益效果是：由于本发明是在每次行扫描信号的有效期内只进行一次行扫描操作，与现有技术相比，减少了行扫描操作的次数，而且不需要在MPU读写操作与行扫描操作之间进行频繁的切换，降低了芯片功耗；同时时序冲突解决电路采用全硬件实现，减少了时序冲突解决的处理时间。
下面结合附图和实施例对本发明进一步说明。
附图说明
图1是本发明液晶显示驱动芯片中静态存储器的控制电路设计方法框图
图2是本发明液晶显示驱动芯片中静态存储器的控制电路设计方法用电路中由CL1和MPU_SYS_CLK产生的子控制信号及操作区示意图
图3是本发明液晶显示驱动芯片中静态存储器的控制电路设计方法解决时序冲突情形一，MPU系统时钟先到
图4是本发明液晶显示驱动芯片中静态存储器的控制电路设计方法解决时序冲突情形二，行扫描时钟CL1先到
图5是本发明液晶显示驱动芯片中静态存储器的控制电路设计方法解决时序冲突情形三，行扫描时钟CL1先到
图6是单口SRAM的访问时序冲突框图
图7是文献中时序冲突解决方法的波形图
具体实施方式
参照图1～2，本发明以行扫描时钟CL1和MPU系统时钟MPU_SYS_CLK为基本操作时钟，每个基本操作时钟都在其上升沿到来时产生两个脉宽为Ta的子控制信号。
为了保证MPU读写操作优先于行扫描操作，CL1产生的子控制信号延迟Ta后输出。这两个子控制信号分别代表两个时间操作区。当MPU_PULSE1信号不落在CL1的上升沿与CL1_PULSE1的下降沿之间时，不发生时序冲突，否则判定为发生时序冲突。行扫描信号CL1的上升沿产生的第一个子控制信号CL1_PULSE1，作为行扫描的操作区，在此操作区内产生行扫描需要的所有控制信号，同时选择行扫描地址，完成所有行扫描操作；MPU读写时钟MPU_SYS_CLK的上升沿产生的第一个子控制信号MPU_PULSE1，作为MPU读写SRAM的操作区，在此操作区内产生MPU读写SRAM需要的所有控制信号，同时选择MPU读写SRAM的地址，完成MPU读写操作。当行扫描与MPU读写操作不发生时序冲突时，使用各自第一个操作区内的控制信号，第二个操作区的控制信号舍弃；当发生时序冲突时，例如A命令正在进行时B命令到来，则A命令继续使用自身的第一个操作区的控制信号直到完成A命令的所有操作，而B命令则在A命令的第二个操作区内完成其所有操作，并且舍弃B命令的第一、二操作区。这里设定，MPU系统时钟信号MPU_SYS_CLK的最小周期为250ms，最大频率为4MHz，行扫描信号CL1的周期为78us，每个操作区的长度Ta为100ns，因此发生时序冲突时行扫描操作与MPU读写操作都能在MPU系统时钟的一个周期内完成。
参照图3，MPU读写操作时钟MPU_SYS_CLK先到，但MPU读写操作还未结束时行扫描时钟CL1来临，发生时序冲突。此时在MPU读写的第一个操作区MPU_PLUSE1内产生MPU读写SRAM的控制信号，完成MPU读写操作；而在MPU读写的第二个操作区MPU_PLUSE2内产生行扫描的控制信号，完成行扫描操作。此时，先选择MPU读写地址MPU_ADDR，然后选择行扫描地址Z_ADDR。
参照图4，行扫描时钟CL1先到，但行扫描操作CL1_PULSE1还未开始时MPU读写操作时钟MPU_SYS_CLK来临，发生时序冲突。此时暂时放弃行扫描操作，先进行MPU读写操作，在MPU_PLUSE1操作区内进行，此时选择MPU读写地址MPU_ADDR，而在MPU读写操作的第二个操作区MPU_PLUSE2内产生行扫描操作的控制信号，完成行扫描操作，此时选择行扫描地址Z_ADDR。
参照图5，在CL1_PULSE1操作区内，正在进行行扫描时发生MPU读写请求，此时先搁置MPU读写请求，继续进行行扫描操作，直到行扫描结束为止，此时选择行扫描地址Z_ADDR；而在行扫描的第二个操作区CL1_PLUSE2内产生MPU读写操作的控制信号，完成MPU读写操作，此时选择MPU读写地址MPU_ADDR。
Claims (4)
1、一种液晶显示驱动芯片中静态存储器的控制电路设计方法，包括下述步骤：
1)当MPU_PULSE1信号不落在CL1的上升沿与CL1_PULSE1的下降沿之间时，不发生时序冲突，否则判定为发生时序冲突；
2)行扫描信号CL1的上升沿产生的第一个子控制信号CL1_PULSE1，作为行扫描的操作区，在此操作区内产生行扫描需要的所有控制信号，同时选择行扫描地址，完成所有行扫描操作；
3)MPU读写时钟MPU_SYS_CLK的上升沿产生的第一个子控制信号MPU_PULSE1，作为MPU读写SRAM的操作区，在此操作区内产生MPU读写SRAM需要的所有控制信号，同时选择MPU读写SRAM的地址，完成MPU读写操作；
4)当行扫描与MPU读写操作不发生时序冲突时，使用各自第一个操作区内的控制信号，第二个操作区的控制信号舍弃；
当发生时序冲突时，当前使用的命令继续使用自身的第一个操作区的控制信号直到完成该命令的所有操作，而后到的命令则在当前进行命令的第二个操作区内完成其所有操作，并且舍弃后到命令的第一、二操作区。
2、根据权利要求1所述的液晶显示驱动芯片中静态存储器的控制电路设计方法，其特征在于：所述的发生时序冲突，当MPU读写操作时钟MPU_SYS_CLK先到，但MPU读写操作还未结束时行扫描时钟CL1来临，此时在MPU读写的第一个操作区MPU_PLUSE1内产生MPU读写SRAM的控制信号，完成MPU读写操作；而在MPU读写的第二个操作区MPU_PLUSE2内产生行扫描的控制信号，完成行扫描操作，此时，先选择MPU读写地址MPU_ADDR，然后选择行扫描地址Z_ADDR。
3、根据权利要求1所述的液晶显示驱动芯片中静态存储器的控制电路设计方法，其特征在于：所述的发生时序冲突，当行扫描时钟CL1先到，但行扫描操作CL1_PULSE1还未开始时MPU读写操作时钟MPU_SYS_CLK来临，此时暂时放弃行扫描操作，先进行MPU读写操作，在MPU_PLUSE1操作区内进行，此时选择MPU读写地址MPU_ADDR，而在MPU读写操作的第二个操作区MPU_PLUSE2内产生行扫描操作的控制信号，完成行扫描操作，此时选择行扫描地址Z_ADDR。
4、根据权利要求1所述的液晶显示驱动芯片中静态存储器的控制电路设计方法，其特征在于：所述的发生时序冲突，当在CL1_PULSE1操作区内，正在进行行扫描时发生MPU读写请求，此时先搁置MPU读写请求，继续进行行扫描操作，直到行扫描结束为止，此时选择行扫描地址Z_ADDR；而在行扫描的第二个操作区CL1_PLUSE2内产生MPU读写操作的控制信号，完成MPU读写操作，此时选择MPU读写地址MPU_ADDR。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100417072A CN100353414C (zh) | 2006-01-20 | 2006-01-20 | 液晶显示驱动芯片中静态存储器的控制电路设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100417072A CN100353414C (zh) | 2006-01-20 | 2006-01-20 | 液晶显示驱动芯片中静态存储器的控制电路设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1804990A CN1804990A (zh) | 2006-07-19 |
| CN100353414C true CN100353414C (zh) | 2007-12-05 |
Family
ID=36866971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100417072A Expired - Fee Related CN100353414C (zh) | 2006-01-20 | 2006-01-20 | 液晶显示驱动芯片中静态存储器的控制电路设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100353414C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101377952B (zh) * | 2007-08-30 | 2010-12-08 | 比亚迪股份有限公司 | 一种sram中数据的读写方法及装置 |
| CN103137092B (zh) * | 2013-02-04 | 2015-02-04 | 格科微电子（上海）有限公司 | 仲裁方法、仲裁电路、lcd驱动电路和lcd驱动系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234316A (ja) * | 1987-03-23 | 1988-09-29 | Fujitsu Ltd | テ−ブル記憶の排他制御方式 |
| JP2003288202A (ja) * | 2002-03-28 | 2003-10-10 | Nec Kansai Ltd | シングルポートｒａｍ内蔵の表示制御半導体集積回路 |
| CN1484820A (zh) * | 2001-09-28 | 2004-03-24 | 索尼公司 | 显示存储器、驱动器电路、显示器和便携式信息设备 |
| CN1182511C (zh) * | 1999-11-29 | 2004-12-29 | 精工爱普生株式会社 | 内置ram驱动器及使用它的显示单元和电子仪器 |
| EP1509899A2 (en) * | 2002-06-07 | 2005-03-02 | Casio Computer Co., Ltd. | Active matrix light emitting diode pixel structure and its driving method |
| CN1680997A (zh) * | 2004-04-07 | 2005-10-12 | 夏普株式会社 | 显示控制电路 |
-
2006
- 2006-01-20 CN CNB2006100417072A patent/CN100353414C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234316A (ja) * | 1987-03-23 | 1988-09-29 | Fujitsu Ltd | テ−ブル記憶の排他制御方式 |
| CN1182511C (zh) * | 1999-11-29 | 2004-12-29 | 精工爱普生株式会社 | 内置ram驱动器及使用它的显示单元和电子仪器 |
| CN1484820A (zh) * | 2001-09-28 | 2004-03-24 | 索尼公司 | 显示存储器、驱动器电路、显示器和便携式信息设备 |
| JP2003288202A (ja) * | 2002-03-28 | 2003-10-10 | Nec Kansai Ltd | シングルポートｒａｍ内蔵の表示制御半導体集積回路 |
| EP1509899A2 (en) * | 2002-06-07 | 2005-03-02 | Casio Computer Co., Ltd. | Active matrix light emitting diode pixel structure and its driving method |
| CN1680997A (zh) * | 2004-04-07 | 2005-10-12 | 夏普株式会社 | 显示控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1804990A (zh) | 2006-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698984B1 (ko) | 표시 패널용 제어 장치 및 그것을 갖는 표시 장치 | |
| JP3579461B2 (ja) | データ処理システム及びデータ処理装置 | |
| KR100908793B1 (ko) | 표시 메모리, 드라이버 회로, 디스플레이 및 휴대 정보 장치 | |
| US8237724B1 (en) | Loading an internal frame buffer from an external frame buffer | |
| CN100430989C (zh) | 液晶显示设备的显示控制装置和有该装置的液晶显示设备 | |
| KR100541313B1 (ko) | 표시 장치용 구동 장치 | |
| CN101046941B (zh) | 用于驱动液晶显示器件的装置和方法 | |
| US20110084979A1 (en) | Integrated electronic paper display controller | |
| JP6204025B2 (ja) | ドライバｉｃ | |
| US8576155B2 (en) | Source line driving circuit, active matrix type display device and method for driving the same | |
| CN111696468B (zh) | 显示驱动器装置和显示驱动器装置的操作方法及显示装置 | |
| US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
| US7405995B2 (en) | Semiconductor storage device | |
| US20120313924A1 (en) | Drive circuit and liquid crystal display device | |
| CN109658867A (zh) | 数据读写方法及其装置 | |
| CN100353414C (zh) | 液晶显示驱动芯片中静态存储器的控制电路设计方法 | |
| US8305384B2 (en) | System and method for storing and accessing pixel data in a graphics display device | |
| KR100539991B1 (ko) | 전기 광학 패널, 그 구동 회로 및 구동 방법, 및 전자 기기 | |
| US7457972B2 (en) | South and north bridge and related computer system for supporting CPU | |
| JP3001475B2 (ja) | 半導体記憶装置 | |
| CN101127208B (zh) | 异步伪双端口图像存储器的访问冲突处理方法 | |
| CN100474381C (zh) | 显示驱动器、电光学装置及驱动方法 | |
| JP2002189439A (ja) | データラッチ回路および液晶表示装置 | |
| KR20220090477A (ko) | 표시장치 및 이의 구동방법 | |
| CN101359455B (zh) | 优先权控制装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NORTHWESTERN POLYTECHNICAL UNIVERSITY Free format text: FORMER OWNER: XI'AN NORTHWESTERN POLYTECHNICAL UNIVERSITY TECHNOLOGY INDUSTRY GROUP CO., LTD. Effective date: 20070727 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070727 Address after: 710072 No. 127 Youyi West Road, Shaanxi, Xi'an Applicant after: Northwestern Polytechnical University Address before: 710072 No. 127 Youyi West Road, Shaanxi, Xi'an Applicant before: Xi'an Northwestern Polytechnical University Science & Technology Industry Group |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071205 Termination date: 20160120 |
|
| EXPY | Termination of patent right or utility model |