KR20220090477A - 표시장치 및 이의 구동방법 - Google Patents

Abstract

본 발명은 영상을 표시하는 표시패널; 상기 표시패널을 구동하는 구동부; 상기 표시패널의 보상에 사용되는 이종 타입의 제1메모리와 제2메모리를 포함하는 메모리부; 및 상기 구동부 및 상기 메모리부를 제어하는 타이밍 제어부를 포함하고, 상기 타이밍 제어부는 직류 전원이 인가된 후 대기 모드의 수행 여부에 따라 서로 다른 2가지의 파워온 시퀀스 중 하나를 선택적으로 수행하는 표시장치를 제공할 수 있다.

Description

표시장치 및 이의 구동방법{Display Device and Driving Method of the same}

본 발명은 표시장치 및 이의 구동방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.

위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있다.

본 발명은 낸드 플래시 메모리 로드 시간을 제거하고, 파워온 타임을 줄여 표시패널의 구동 타이밍(display timing)을 앞당기는 것이다.

본 발명은 영상을 표시하는 표시패널; 상기 표시패널을 구동하는 구동부; 상기 표시패널의 보상에 사용되는 이종 타입의 제1메모리와 제2메모리를 포함하는 메모리부; 및 상기 구동부 및 상기 메모리부를 제어하는 타이밍 제어부를 포함하고, 상기 타이밍 제어부는 직류 전원이 인가된 후 대기 모드의 수행 여부에 따라 서로 다른 2가지의 파워온 시퀀스 중 하나를 선택적으로 수행하는 표시장치를 제공할 수 있다.

상기 타이밍 제어부는 상기 대기 모드를 유지하다가 구동 모드로 전환되면 상기 제1메모리로부터 초기값을 로딩하는 과정을 생략하는 파워온 시퀀스를 선택 수행할 수 있다.

상기 타이밍 제어부에 전원을 공급하는 모듈 전원 공급부를 더 포함하고, 상기 모듈 전원 공급부는 상기 제1메모리로부터 불러들인 상기 초기값이 상기 제2메모리에 저장된 상태로 유지되도록 상기 제2메모리에 메모리 대기 전원을 공급할 수 있다.

상기 대기 모드를 유지하다가 상기 구동 모드로 전환되면, 상기 타이밍 제어부는 상기 제1메모리로부터 상기 초기값을 로딩하는 과정을 생략하는 대신 이전에 로딩되어 상기 제2메모리에 저장된 초기값을 기반으로 상기 표시패널에 공급할 데이터신호를 보상할 수 있다.

상기 서로 다른 2가지의 파워온 시퀀스는 상기 직류 전원이 처음 인가되면 수행되는 제1파워온 시퀀스와, 상기 제1파워온 시퀀스가 완료된 이후 상기 대기 모드를 유지하다가 상기 구동 모드로 전환하기 위해 수행되는 제2파워온 시퀀스를 포함할 수 있다.

상기 제2파워온 시퀀스는 상기 제1파워온 시퀀스 대비 상기 제1메모리로부터 초기값을 로딩하는 과정이 생략될 수 있다.

제1파워온 시퀀스와 상기 제2파워온 시퀀스 중 적어도 하나는 상기 표시패널 상의 선택된 서브 픽셀이나 선택된 수평라인을 센싱하는 인터벌 센싱 방식과, 상기 표시패널 상의 비센싱된 서브 픽셀에 대한 센싱값을 예측하는 인터폴레이션 방식 중 하나를 포함할 수 있다.

상기 타이밍 제어부는 상기 제1메모리로부터 초기값을 로딩하는 과정 대신 이전에 로딩되어 상기 제2메모리에 저장된 초기값을 기반으로 상기 표시패널에 공급할 데이터신호를 보상하는 방식과, 상기 표시패널 상의 선택된 서브 픽셀이나 선택된 수평라인을 센싱하는 인터벌 센싱 방식과, 상기 표시패널 상의 비센싱된 서브 픽셀에 대한 센싱값을 예측하는 인터폴레이션 방식을 포함하는 상기 제2파워온 시퀀스를 기반으로 센싱 타이밍을 단축할 수 있다.

다른 측면에서 본 발명은 영상을 표시하는 표시패널, 상기 표시패널을 구동하는 구동부, 상기 표시패널의 보상에 사용되는 이종 타입의 제1메모리와 제2메모리를 포함하는 메모리부 및 상기 구동부 및 상기 메모리부를 제어하는 타이밍 제어부를 포함하는 표시장치의 구동방법을 제공할 수 있다. 표시장치의 구동방법은 교류 전원을 기반으로 직류 전원이 처음 인가되면 제1파워온 시퀀스를 수행하는 단계 및 상기 제1파워온 시퀀스가 완료된 이후 대기 모드를 유지하다가 구동 모드로 전환되면 제2파워온 시퀀스를 수행하는 단계를 포함할 수 있다.

상기 제2파워온 시퀀스는 상기 제1메모리로부터 초기값을 로딩하는 과정을 생략하는 대신 이전에 로딩되어 상기 제2메모리에 저장된 초기값을 기반으로 상기 표시패널에 공급할 데이터신호를 보상하는 단계를 포함할 수 있다.

상기 제2파워온 시퀀스는 상기 제1메모리로부터 초기값을 로딩하는 과정을 생략하는 대신 이전에 로딩되어 상기 제2메모리에 저장된 초기값을 기반으로 상기 표시패널에 공급할 데이터신호를 보상하는 단계를 포함할 수 있다.

상기 제2메모리는 상기 제1메모리로부터 불러들인 상기 초기값이 저장된 상태로 유지되도록 메모리 대기 전원을 인가받을 수 있다.

상기 제2파워온 시퀀스는 상기 표시패널 상의 선택된 서브 픽셀이나 선택된 수평라인을 센싱하는 인터벌 센싱 방식과, 상기 표시패널 상의 비센싱된 서브 픽셀에 대한 센싱값을 예측하는 인터폴레이션 방식을 기반으로 센싱 타이밍을 단축할 수 있다.

또 다른 측면에서 본 발명은 영상을 표시하는 표시패널, 상기 표시패널을 구동하는 구동부, 상기 표시패널의 보상에 사용되는 이종 타입의 제1메모리와 제2메모리를 포함하는 메모리부 및 상기 구동부, 상기 메모리부를 제어하는 타이밍 제어부 및 전원을 출력하는 전원 공급부를 포함하는 표시장치의 구동방법을 제공할 수 있다. 표시장치의 구동방법은 교류 전원이 인가된 후 대기 모드가 장시간 유지되면 일시적 및 인위적으로 직류 전원을 출력하는 단계, 상기 직류 전원을 기반으로 상기 제1메모리로부터 초기값을 로딩하여 상기 제2메모리에 저장하는 단계, 상기 직류 전원을 기반으로 상기 표시패널에 블랙을 표시하고 상기 표시패널을 보상하기 위한 보상 데이터를 준비하는 단계, 및 상기 일시적 및 인위적으로 출력된 직류 전원을 차단하는 단계를 포함할 수 있다.

상기 일시적 및 인위적으로 출력된 직류 전원이 차단된 후 외부 입력에 의해 상기 직류 전원이 인가되면, 상기 보상 데이터를 기반으로 상기 표시패널을 보상하고, 상기 표시패널을 턴온시키는 단계를 더 포함할 수 있다.

상기 일시적 및 인위적으로 출력된 직류 전원이 차단된 후 외부 입력에 의해 상기 직류 전원이 장기간 인가되지 않으면, 상기 일시적 및 인위적으로 직류 전원을 재차 출력하고 상기 보상 데이터를 갱신하는 단계를 더 포함할 수 있다.

본 발명은 낸드 플래시 메모리 로드 시간을 제거하고, 파워온 타임을 줄여 표시패널의 구동 타이밍(display timing)을 앞당길 수 있는 효과가 있다. 또한, 본 발명은 직류 전원이 인가된 후 대기 전원을 사용하여 초기에 불러온 초기값을 유지하고 이를 활용할 수 있어 낸드 플래시 메모리로부터 보상에 필요한 값을 불러들이는 낸드 플래시 메모리 로드 시간(NAND Load Time)을 제거(생략)할 수 있는 효과가 있다. 또한, 본 발명은 대기 모드를 유지하다가 구동 모드로 전환될 때 선택된 서브 픽셀들(SP)(또는 픽셀들(P))이나 선택된 수평라인만 센싱하는 인터벌 센싱을 기반으로 파워온 시퀀스를 수행하여 파워온 타임을 단축할 수 있는 효과가 있다. 또한, 본 발명은 장치의 실제 사용 시 표시패널의 보상에 소요되는 시간을 단축 시킬 수 있고, 갱신된 보상 데이터를 기반으로 보상이 이루어지도록 하여 보상의 정확도 향상과 더불어 표시품질을 개선할 수 있는 효과가 있다.

도 1은 발광표시장치의 구성을 개략적으로 나타낸 블록도이고, 도 2는 표시패널에 포함된 서브 픽셀의 구성을 개략적으로 나타낸 블록도이고, 도 3은 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 4는 게이트인패널 방식 스캔 구동부의 배치 예시도이다.
도 5는 본 발명의 제1실시예에 따라 발광표시장치로 구현한 텔레비전을 나타낸 도면이고, 도 6은 본 발명의 제1실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이다.
도 7 및 도 8은 텔레비전으로 구현된 발광표시장치의 대기전원 유무에 대한 이해를 돕기 위한 도면들이고, 도 9는 본 발명의 제1실시예에 따라 대기전원 유무에 따른 케이스별 파워온 시퀀스를 나타낸 도면이고, 도 10 및 도 11은 도 9의 파워온 시퀀스에 따른 파워온 타임의 차이를 설명하기 위한 도면들이다.
도 12는 본 발명의 제2실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이고, 도 13 내지 도 15는 본 발명의 제2실시예에 따른 타이밍 제어부의 동작과 그에 따른 제2파워온 시퀀스를 설명하기 위한 도면들이다.
도 16 내지 도 18은 본 발명의 제2실시예에 따른 제2파워온 시퀀스의 적용전과 후의 차이를 설명하기 위한 도면들이다.
도 19는 본 발명의 제3실시예에 따른 제1파워온 시퀀스를 설명하기 위한 도면이고, 도 20은 본 발명의 제3실시예에 따른 제1파워온 시퀀스의 적용전과 후의 차이를 설명하기 위한 도면들이다.
도 21 및 도 22는 본 발명의 제4실시예에 따라 파워온 이후 장치의 장시간 미사용시 이루어질 수 있는 시퀀스를 설명하기 위한 도면들이다.
도 23은 본 발명의 제5실시예에 따라 또 다른 조건에서 장치의 장기간 미사용시 이루어질 수 있는 시퀀스를 설명하기 위한 도면이다.

본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Apparatus: LED), 양자점표시장치(Quantum Dot Display Apparatus; QDD), 액정표시장치(Liquid Crystal Display Apparatus: LCD) 등으로 구현될 수 있다.

그러나, 이하에서는 설명의 편의를 위해 빛을 직접 발광하는 방식으로 영상을 표현하는 발광표시장치를 일례로 한다. 발광표시장치는 무기 발광다이오드를 기반으로 구현되거나 유기 발광다이오드를 기반으로 구현될 수 있으나, 이하에서는 설명의 편의를 위해 유기 발광다이오드를 기반으로 구현된 것을 일례로 설명한다.

도 1은 발광표시장치의 구성을 개략적으로 나타낸 블록도이고, 도 2는 표시패널에 포함된 서브 픽셀의 구성을 개략적으로 나타낸 블록도이고, 도 3은 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 4는 게이트인패널 방식 스캔 구동부의 배치 예시도이다.

도 1 내지 도 4에 도시된 바와 같이, 발광표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 모듈 전원 공급부(180) 등을 포함할 수 있다.

영상 공급부(110)(또는 호스트시스템)는 영상을 표시하기 위한 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.

타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력할 수 있다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

모듈 전원 공급부(180)는 타이밍 제어부(120)의 제어하에 외부로부터 공급되는 전원을 고전위의 제1전원과 저전위의 제2전원 등으로 변환하여 제1전원라인(EVDD)과 제2전원라인(EVSS)을 통해 출력할 수 있다. 모듈 전원 공급부(180)는 제1전원 및 제2전원뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 게이트하이전압과 게이트로우전압을 포함하는 게이트전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압과 하프드레인전압을 포함하는 드레인전압) 등을 생성 및 출력할 수 있다.

데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

표시패널(150)은 스캔신호와 데이터전압을 포함하는 구동신호와 전원 및 제 등에 대응하여 영상을 표시할 수 있다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다. 표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.

하나의 서브 픽셀(SP)은 제1데이터라인(DL1), 제1스캔라인(GL1), 제1전원라인(EVDD) 및 제2전원라인(EVSS)에 연결될 수 있다. 하나의 서브 픽셀(SP)은 스위칭 트랜지스터, 구동 트랜지스터, 커패시터, 유기 발광다이오드 등을 포함할 수 있다. 서브 픽셀은 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 회로를 포함할 수 있다.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력할 수 있다. 스캔 구동부(130)는 스캔라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급할 수 있다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있다.

게이트인패널 방식 스캔 구동부(130)는 시프트 레지스터(131)와 레벨 시프터(135)를 포함할 수 있다. 레벨 시프터(135)는 타이밍 제어부(120)로부터 출력된 신호들을 기반으로 클록신호들(Clks)과 스타트신호(Vst) 등을 하나 이상 생성 및 출력할 수 있다. 클록신호들(Clks)은 2상, 4상, 8상 등 위상이 다른 K(K는 2 이상 정수)상의 형태로 생성 및 출력될 수 있다.

시프트 레지스터(131)는 레벨 시프터(135)로부터 출력된 신호들(Clks, Vst) 등을 기반으로 동작하며 표시패널(150)에 형성된 박막 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1] ~ Scan[m])을 출력할 수 있다. 시프트 레지스터(131)는 게이트인패널 방식에 의해 표시패널(150)의 상에 박막 형태로 형성된다.

시프트 레지스터(131)는 일반적으로 표시패널(150)의 비표시영역(NA)에 배치될 수 있다. 이때, 시프트 레지스터(131)는 도 3(a)와 같이 표시패널(150)의 좌우측 비표시영역(NA)에 배치되거나 도 3(b)와 같이 표시패널(150)의 상하측 비표시영역(NA)에 배치될 수 있다.

한편, 도 3에서는 표시영역(AA)의 좌우측 또는 상하측에 위치하는 비표시영역(NA)에 제1측 시프트 레지스터(131a)와 제2측 시프트 레지스터(131b)가 배치된 것을 일례로 도시 및 설명하였으나 좌측, 우측, 상측 또는 하측에 하나만 배치될 수도 있다. 또한, 시프트 레지스터(131)는 비표시영역(NA)과 표시영역(AA)에 분할 배치되거나 표시영역(AA) 내에 분산 배치될 수도 있다.

이 밖에, 레벨 시프터(135)는 시프트 레지스터(131)와 달리 독립된 IC 형태로 형성되거나 모듈 전원 공급부(180)의 내부에 포함될 수 있다. 하지만, 이는 하나의 예시일 뿐, 발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상이 하나의 IC 내에 통합되는 등 다양한 형태로 구현될 수 있다.

도 5는 본 발명의 제1실시예에 따라 발광표시장치로 구현한 텔레비전을 나타낸 도면이고, 도 6은 본 발명의 제1실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이다.

도 5 및 도 6에 도시된 바와 같이, 본 발명의 제1실시예에 따른 발광표시장치는 텔레비전(100)의 형태로 구현될 수 있다. 텔레비전(100)은 방송국이나 별도로 마련된 저장장치로부터 데이터신호(DATA)를 공급받고 이를 기반으로 영상을 표시할 수 있다.

텔레비전(100)과 같은 발광표시장치는 영상 공급부(110)와 세트 전원 공급부(115) 등을 포함하는 세트부(SET) 그리고 타이밍 제어부(120)와 메모리부(160) 등을 포함하는 콘트롤부(C-PCB) 등을 포함할 수 있다.

영상 공급부(110)는 입력된 데이터신호(DATA)를 표시패널에서 구현하기 적합한 해상도로 만들기 위해 영상 포맷을 변환하여 출력할 수 있다. 영상 공급부(110)는 스케일러(scaler)가 내장된 시스템온칩(System On Chip; SoC) 등을 포함할 수 있다. 또한, 영상 공급부(110)는 입력된 데이터신호(DATA)에서 움직을 예측하고 보상하는 MEMC(Motion Estimation/Motion Compensation)를 기반으로 동영상에 대한 응답 특성과 표시품질을 향상하기 위한 잔상 처리를 할 수 있다. 또한, 영상 공급부(110)는 잔상 처리된 데이터신호에 대한 표시품질을 향상하기 위한 화질처리(Picture Quality; PQ) 등을 수행할 수 있다. 이처럼, 영상 공급부(110)는 각종 영상 처리 알고리즘을 기반으로 입력된 데이터신호(DATA)에 대한 영상 처리를 수행할 수 있으나 이에 한정되지 않는다.

세트 전원 공급부(115)는 교류전원(AC)을 입력받고 이를 직류전원(DC)으로 변환하여 출력할 수 있다. 세트 전원 공급부(115)는 직류전원(DC)을 기반으로 영상 공급부(110) 등의 구동에 필요한 세트 전원과 타이밍 제어부(120) 등의 구동에 필요한 콘트롤 전원 등을 생성하고 출력할 수 있다.

타이밍 제어부(120)는 영상 공급부(110)로부터 전송된 데이터신호(DATA)와 메모리부(160)에 저장된 각종 데이터 등을 기반으로 표시패널에 인가할 데이터신호를 보상함과 더불어 표시패널의 구동에 필요한 각종 동기신호 등을 생성하고 출력할 수 있다. 타이밍 제어부(120)는 주문형 반도체(Application Specific IC; ASIC)로 구현될 수 있다.

타이밍 제어부(120)는 제어부(121; MCU), 제1메모리 제어부(123; NAND CTRL), 논리 회로부(125; Normal Logic) 및 제2메모리 제어부(127; DDR CTRL) 등을 포함할 수 있다. 메모리부(160)는 낸드 플래시 메모리(168)와 더블 데이터 레이트 메모리들(166, 167)과 같이 적어도 두 가지의 이종 타입 메모리를 포함할 수 있다.

제어부(121)는 타이밍 제어부(120)의 내부 그리고 외부에 포함된 장치들을 제어함과 더불어 관리하는 역할을 할 수 있다. 제어부(121)는 제1메모리 제어부(123) 및 제2메모리 제어부(127)와 연동하여 메모리부(160)를 관리할 수 있다. 제어부(121)는 데이터신호의 출력과 더불어 각종 제어신호의 출력을 관장할 수 있다.

제어부(121)는 영상 공급부(110)로부터 전송된 대기 신호(Stand-by Signal; SS)를 기반으로 타이밍 제어부(120)의 내부 그리고 외부에 포함된 장치들을 대기 모드 또는 구동 모드 등으로 동작 상태를 전환시킬 수 있다. 제어부(121)는 타이밍 제어부(120)의 내부 그리고 외부에 포함된 장치들에 대한 물리적 제어 역할을 담당 한다고 설명할 수 있다.

제1메모리 제어부(123)는 메모리부(160)에 포함된 낸드 플래시 메모리(168; NAND)를 제어(읽기/쓰기 제어)하는 역할을 할 수 있다. 제1메모리 제어부(123)는 제어부(121) 및 논리 회로부(125)와 연동하여 낸드 플래시 메모리(168)에 데이터를 저장하거나 저장된 데이터를 불러올 수 있다. 낸드 플래시 메모리(168)는 표시패널의 보상에 필요한 초기값 등과 같은 데이터가 저장된 상태일 수 있다. 초기값과 관련된 부분은 이하에서 다룬다.

제2메모리 제어부(127)는 메모리부(160)에 포함된 더블 데이터 레이트 메모리들(166; DDR1, 167; DDR2)을 제어(읽기/쓰기 제어)하는 역할을 할 수 있다. 제2메모리 제어부(127)는 제어부(121) 및 논리 회로부(125)와 연동하여 더블 데이터 레이트 메모리들(166,167) 중 적어도 하나에 데이터를 저장하거나 저장된 데이터를 불러올 수 있다.

논리 회로부(125)는 타이밍 제어부(120)의 내부에 포함된 장치들과 연동하여 표시패널에 인가할 데이터신호를 보상할 수 있다. 논리 회로부(125)는 메모리부(160)에 저장된 각종 데이터를 불러들이고 이를 기반으로 영상 공급부(110)로부터 전송된 데이터신호(DATA)를 보상할 수 있다. 데이터신호의 보상은 서브 픽셀에 포함된 구동 트랜지스터 및 유기 발광다이오드 중 적어도 하나의 열화를 보상할 목적을 가질 수 있다. 그리고 파워온 타임에 진행되는 보상은 구동 트랜지스터의 전류 이동도 등에 해당할 수 있으나 이에 한정되지 않는다.

논리 회로부(125)는 영상 공급부(110)로부터 전송된 노말 전원(Normal Power; NP)을 기반으로 타이밍 제어부(120)의 구동을 개시할 수 있다. 논리 회로부(125)는 타이밍 제어부(120)의 내부에 포함된 장치들에 대한 논리적 제어 역할을 담당 한다고 설명할 수 있다.

도 7 및 도 8은 텔레비전으로 구현된 발광표시장치의 대기전원 유무에 대한 이해를 돕기 위한 도면들이고, 도 9는 본 발명의 제1실시예에 따라 대기전원 유무에 따른 케이스별 파워온 시퀀스를 나타낸 도면이고, 도 10 및 도 11은 도 9의 파워온 시퀀스에 따른 파워온 타임의 차이를 설명하기 위한 도면들이다.

도 7 및 도 8에 도시된 바와 같이, 텔레비전(100)으로 구현된 발광표시장치는 전원 플러그(PLUG)를 통해 교류 전원(AC Power)을 입력받을 수 있다. 전원 플러그(PLUG)가 콘센트에 꼽혀있는 경우 도 7과 같이 대기전원을 갖는 상태(AC on)가 될 수 있지만, 도 8과 같이 전원 플러그(PLUG)가 콘센트에 꼽혀있지 않는 경우 대기전원을 갖지 않는 상태(AC on)가 될 수 있다.

대기전원을 갖는 상태(AC on)란 사용자가 발광표시장치의 전원 플러그(PLUG)를 콘센트에 꼽는 행위를 통해 세트 전원 공급부에 교류 전원(AC Power)이 인가되도록 한 것으로 정의할 수 있다. 한편, 대기전원을 갖는 상태(AC on)에서도 사용자가 리모콘의 전원 버튼을 누르는 행위 등을 통해 발광표시장치의 장치 전원을 인가하지 않으면 구동 대기 상태(또는 대기 모드)가 유지될 수 있다.

본 발명의 실시예는 대기전원의 유무에 따라 발광표시장치의 파워온 시퀀스를 달리하여 표시패널의 구동 타이밍을 앞당길 수 있는 이점이 있는데 이를 설명하면 다음과 같다.

도 9에 도시된 바와 같이, 전원이 인가되면(Power On)(S110), 프리 로드(Pre-Load)를 수행하고(S120), 대기전원의 유무 여부를 판단하는 단계(S130)가 진행될 수 있다.

대기전원이 없는 경우(N), 제1파워온 시퀀스(POS 1)가 적용될 수 있다(S140). 그러나 대기전원이 있는 경우(Y), 제2파워온 시퀀스(POS 2)가 적용될 수 있다(S150). 제1파워온 시퀀스(POS 1)와 제2파워온 시퀀스(POS 2)는 보상을 위한 센싱(Sensing) 과정을 포함할 수 있다.

제1파워온 시퀀스(POS 1)와 제2파워온 시퀀스(POS 2)는 표시패널의 초기 보상 등을 수행하기 위한 센싱 동작을 수반할 수 있다. 그러므로, 모든 라인에 대한 센싱이 완료되었는지 여부를 판단(Line Max?)하는 단계(S160)를 거쳐 파워온 시퀀스를 종료(Power On End)(S170)하고 표시패널을 구동(Driving)하는 단계(S180)의 순으로 진행될 수 있다.

위의 구동 방법을 참고하면 알 수 있듯이, 제1파워온 시퀀스(POS 1)는 대기전원이 없는 상태에서 진행될 수 있고, 제2파워온 시퀀스(POS 2)는 대기전원이 있는 상태에서 진행될 수 있다.

제1파워온 시퀀스(POS 1)는 도 8과 같이 전원 플러그(PLUG)가 콘센트에 꼽혀있지 않다가 도 7과 같이 전원 플러그(PLUG)가 콘센트에 꼽히면서 세트 전원 공급부에 교류 전원이 인가되고 모듈 전원 공급부에 직류 전원이 처음 인가되면 수행되는 파워온 시퀀스이다.

제1파워온 시퀀스(POS 1)는 교류 전원과 직류 전원이 인가된 이후 처음 수행될 수 있는 초기 구동에 해당할 수 있다. 이 때문에, 제1파워온 시퀀스(POS 1)에서는 발광표시장치의 구동에 필요한 정보를 읽어오는 과정과 더불어 초기값과 이전값을 불러오고 이들을 기반으로 보상을 진행하는 과정 등이 수행될 수 있다. 초기값은 초기 센싱값과 초기 보상값 중 적어도 하나를 포함할 수 있고, 이전값은 이전 센싱값과 이전 보상값 중 적어도 하나를 포함할 수 있다.

반면, 제2파워온 시퀀스(POS 2)는 도 7과 같이 전원 플러그(PLUG)가 콘센트에 꼽힌 상태지만 사용자의 사용이나 입력이 없어 구동 대기 상태를 유지하다가 사용자의 사용이나 입력이 발생하여 세트 전원 공급부의 후단에 위치하는 전원 공급부에 직류 전원이 인가될 때 수행되는 파워온 시퀀스이다.

제2파워온 시퀀스(POS 2)는 이미 교류 전원과 직류 전원을 가지고 있는 상태에서 직류 전원이 재인가(대기 상태, 전원 재공급[리셋] 또는 리프레쉬)된 후 수행될 수 있는 재 구동에 해당할 수 있다. 이 때문에, 제2파워온 시퀀스(POS 2)에서는 제1파워온 시퀀스(POS 1)를 통해 표시패널의 보상에 필요한 초기값 등을 이미 알고 있는 상태이므로 센싱 타임을 최적화하여 보상을 진행하는 과정 등이 수행될 수 있다. 즉, 제2파워온 시퀀스(POS 2)는 이미 제1파워온 시퀀스(POS 1)를 통해 표시패널의 보상에 필요한 초기값을 낸드 플래시 메모리로부터 불러온 이력이 있는 상태에서 수행되는 파워온 시퀀스이다.

도 10(a)는 제2파워온 시퀀스(POS 2)를 적용하기 전을 설명하기 위한 파워온 시퀀스의 예시이고, 도 10(b)는 제1실시예에 따라 제2파워온 시퀀스(POS 2)를 적용한 후를 설명하기 위한 파워온 시퀀스의 예시이다.

도 10(a)와 도 10(b)를 비교하면 알 수 있듯이, 제1실시예의 제2파워온 시퀀스(POS 2)는 낸드 플래시 메모리(NAND)에 존재하는 초기값을 더블 데이터 레이트 메모리(DDR)로 불러들이는데 소요되는 낸드 플래시 메모리 로드 시간(NAND Load Time)을 제거(생략)할 수 있다. 그 이유는 더블 데이터 레이트 메모리(DDR) 내에 표시패널의 보상에 필요한 초기값(이전에 로딩된 초기값)이 유지되고 있어 낸드 플래시 메모리 로드(NAND Load) 과정을 제거할 수 있기 때문이다.

또한, 제2파워온 시퀀스(POS 2)는 구동 대기 상태로 진입하기 전후 과정에서 변화된 부분을 위주로 센싱을 진행할 수 있어 센싱 타임 최적화는 물론이고 센싱 횟수 또한 저감할 수 있다. 또한, 제2파워온 시퀀스(POS 2)는 센싱 시 수반되는 작업 등을 포함하는 센싱 타임 더미(Sensing Time dummy)를 제거할 수 있다.

도 11의 ①과 같이 센싱 타임 최적화를 위해, 표시패널(150) 상의 선택된 서브 픽셀들(SP)(또는 픽셀들(P))만 센싱을 수행할 수 있다. 예컨대, 선택된 서브 픽셀들(SP)(또는 픽셀들(P))이나 선택된 수평라인만 센싱하기 위해 인터벌 센싱(Interval Sensing) 방식을 활용할 수 있다. 예컨대, 1개의 수평라인에 대한 센싱을 수행하고 이후 3개의 수평라인에 대한 센싱을 스킵(적어도 1개의 수평라인 단위 센싱 스킵 가능)할 수 있으나 이는 하나의 예시일 뿐, 본 발명은 이에 한정되지 않는다. 여기서, 1개의 수평라인에 대한 센싱을 수행한다는 것은 1개의 스캔라인에 포함된 모든 서브 픽셀에 대한 센싱을 의미한다.

또한, 도 11과 ②와 같이 센싱 횟수 저감을 위해, 비센싱된 서브 픽셀들(SP)(또는 픽셀들(P))에 대해서는 센싱값을 예측하는 방식이 적용될 수 있다. 예컨대, 비센싱된 3개의 수평라인에 대한 센싱값을 예측하기 위해 인터폴레이션(Interpolation) 방식이 활용될 수 있으나 이는 하나의 예시일 뿐, 본 발명은 이에 한정되지 않는다.

그러므로, 제1실시예의 제2파워온 시퀀스(POS 2)는 초기 구동 시 수행되었던 초기값의 로딩 과정 제거와 더불어 센싱 타이밍을 단축(센싱 타임 최적화 + 센싱 횟수 저감)하는 방식으로 파워온 타임(Power On Time)(달리 설명하면, 표시패널의 구동 타이밍)을 앞 당길 수 있다.

도 12는 본 발명의 제2실시예에 따라 발광표시장치의 일부 구성을 나타낸 도면이고, 도 13 내지 도 15는 본 발명의 제2실시예에 따른 타이밍 제어부의 동작과 그에 따른 제2파워온 시퀀스를 설명하기 위한 도면들이다. 이하, 제2실시예에서는 제1실시예 대비 변경된 부분을 위주로 설명한다.

도 12에 도시된 바와 같이, 콘트롤부(C-PCB)는 타이밍 제어부(120), 메모리부(160) 및 모듈 전원 공급부(180; DCDC) 등을 포함할 수 있다. 모듈 전원 공급부(180)는 세트부(SET)에 포함된 세트 전원 공급부(115)로부터 공급된 대기전원(Stand-by Power; SBP)을 기반으로 메모리부(160)를 구동 대기 상태(또는 대기 모드)로 유지할 수 있다. 예컨대, 모듈 전원 공급부(180)는 세트 전원 공급부(115)로부터 공급된 제1직류 전원을 제2직류 전원으로 변환하여 출력할 수 있는 직류 변환 장치로 구현될 수 있으나 이에 한정되지 않는다.

모듈 전원 공급부(180)는 메모리부(160)에 포함된 메모리들(166, 167, 168)에 공급하거나 더블 데이터 레이트 메모리들(166, 167) 중 적어도 하나에만 선택적으로 공급할 수 있다. 예컨대, 모듈 전원 공급부(180)는 더블 데이터 레이트 메모리들(166, 167) 중 초기값이 로딩된 메모리를 구동 대기 상태로 유지(전원 유지로 인해 데이터가 휘발되지 않고 남아 있음)하기 위해 대략 1.2V의 낮은 전압을 인가할 수 있으나 이에 한정되지 않는다.

한편, 발광표시장치가 제1파워온 시퀀스를 거친 상태일 경우, 더블 데이터 레이트 메모리들(166, 167) 중 적어도 하나는 낸드 플래시 메모리(NAND)에 존재하는 초기값을 저장하고 있을 수 있다.

따라서, 위와 같이 더블 데이터 레이트 메모리들(166, 167) 중 초기값을 저장하고 있는 메모리를 구동 대기 상태로 유지하면 향후 재차 제1파워온 시퀀스를 수행하지 않고 제2파워온 시퀀스를 수행할 수 있다. 다만, 제2파워온 시퀀스를 수행할 수 있는 조건은 앞서 설명한 바와 같이 대기전원이 있는 상태에서 진행될 수 있다.

도 13 내지 도 15에 도시된 바와 같이, 교류 전원이 인가되면(AC on), 세트 전원 공급부(115)는 대기전원(Stand-by Power; SBP)을 모듈 전원 공급부(180)에 공급할 수 있다. 모듈 전원 공급부(180)는 세트 전원 공급부(115)로부터 공급된 대기전원(Stand-by Power; SBP)을 기반으로 직류 전원 형태의 로직전원(V1)을 생성하여 출력하고(DC on), 이후 메모리 대기전원(SV)을 생성하여 출력할 수 있다. 여기서, 로직전원(V1)은 12V로 선택될 수 있고, 메모리 대기전원(SV)은 1.2V로 선택될 수 있으나 이에 한정되지 않는다.

교류 전원이 인가된(AC on) 후, 모듈 전원 공급부(180)로부터 최초의 로직전원(V1)이 출력되면(DC on), 타이밍 제어부(120) 등의 장치들은 제1파워온 시퀀스(POS 1)에 대응하여 동작을 개시할 수 있다. 제1파워온 시퀀스(POS 1)에 대응하여 장치의 동작을 개시하면 영상 공급부(110)와 타이밍 제어부(120) 간에 체결된 통신 인터페이스(I2C) 또한 활성화될 수 있다.

앞서 제1실시예에서 설명한 바와 같이, 제1파워온 시퀀스(POS 1)에 따르면, 낸드 플래시 메모리(NAND)에 존재하는 초기값을 더블 데이터 레이트 메모리(DDR)로 불러들이는 낸드 플래시 메모리 로드(NAND Load) 과정과 더불어 표시패널의 보상을 위한 센싱(Sensing) 과정을 포함할 수 있다.

한편, 제1파워온 시퀀스(POS 1)에 대응하여 장치를 파워온 한 다음 사용자의 사용이나 입력이 없는 경우 장치를 구동 대기 상태로 만들기 위해 직류 전원의 공급(또는 직류 전원의 출력)을 차단(DC off)하는 동작이 수행될 수 있다.

직류 전원의 차단(DC off) 동작에 의해 로직전원(V1)의 출력이 멈추게 되므로 영상 공급부(110)와 타이밍 제어부(120) 간에 체결된 통신 인터페이스(I2C) 또한 비활성화 상태로 전환될 수 있다. 직류 전원이 차단(DC off)되면, 장치는 구동 대기 상태로 전환될 수 있다. 그러나 직류 전원이 차단(DC off)되더라도 장치는 일정 주기마다 리프레쉬(Refresh)될 수 있다.

이후, 사용자의 사용이나 입력이 발생하면, 직류 전원의 인가(DC on) 동작에 의해 로직전원(V1)의 출력이 재개될 수 있고, 영상 공급부(110)와 타이밍 제어부(120) 간에 체결된 통신 인터페이스(I2C) 또한 재활성화 상태로 전환될 수 있다. 직류 전원의 인가(DC on) 동작에 의해 로직전원(V1)의 출력이 재개될 경우, 이전에 이미 제1파워온 시퀀스(POS 1)에 대응하여 장치를 파워온 한 상태이므로 제1파워온 시퀀스(POS 1)가 아닌 제2파워온 시퀀스(POS 2)에 대응하여 장치를 파워온할 수 있다.

한편, 타이밍 제어부(120)에서도 제어부(121)는 영상 공급부(110)와 상호 통신이 가능한 인터페이스를 가질 수 있다. 따라서, 사용자의 사용이나 입력이 발생하면, 영상 공급부(110)는 대기 모드에서 벗어나라는 신호를 제어부(121)에 전송할 수 있다.

영상 공급부(110)로부터 대기 모드에서 벗어나라는 신호가 전송되면 제어부(121)가 깨어나면서 다른 장치들(123, 125, 127)에게 웨이크업신호(WP)를 출력하여 구동 모드로 전환시키는 프리로드(Pre Load)를 수행할 수 있다. 또한, 제어부(121)는 프리로드(Pre Load)가 완료된 후 다른 장치들(123, 125, 127)이 정상 가동할 수 있는 상태로 판단되면 그에 대응하여 인스턴트 부트신호(Instant_Boot)를 로직하이로 전환하여 영상 공급부(110)에 응답(피드백)할 수 있다.

한편, 인스턴트 부트신호(Instant_Boot)의 경우, 대기 모드가 정상적으로 이루어지고 있음을 알리기 위해 리프레쉬(Refresh) 상태에서도 로직하이로 발생할 수 있다. 즉, 도 13은 리프레쉬(Refresh) 상태에 돌입한 후 사용자의 사용이나 입력이 발생하게 됨에 따라 대기 모드에서 벗어나 제2파워온 시퀀스(POS 2)가 수행되는 것을 보여주는 예시임을 참고한다.

앞서 제1실시예에서 설명한 바와 같이, 제2파워온 시퀀스(POS 2)에 따르면, 낸드 플래시 메모리(NAND)에 존재하는 초기값을 더블 데이터 레이트 메모리(DDR)로 불러들이는 낸드 플래시 메모리 로드(NAND Load) 과정은 생략되고 표시패널의 보상을 위한 센싱(Sensing) 과정만 수행될 수 있다. 그 이유는 더블 데이터 레이트 메모리들(166, 167) 중 초기값을 저장하고 있는 메모리가 구동 대기 상태로 유지되어 있었기 때문이다.

그 결과, 제2파워온 시퀀스(POS 2)에 따르면, 도 14의 ①와 같이 더블 데이터 레이트 메모리(DDR)로부터 초기값을 불러들이고 도 14의 ②와 같이 논리 회로부(125)에 의한 보상 동작만 수행될 수 있다.

위와 같은 동작에 의해 도 15와 같이 대기 모드에서 직류 전원의 인가(DC on) 동작에 의해 로직전원(V1)의 출력이 재개될 경우, 제2파워온 시퀀스(POS 2)에 대응하여 프리로드(Pre Load)가 선수행될 수 있다. 그리고 모듈 전원 공급부(180)로부터 패널전원(V2)이 출력됨과 더불어 표시패널의 센싱(Sensing) 및 보상이 후수행될 수 있다. 그리고 위와 같은 파워온 타임(Power On Time)이 종료된 후 표시패널에 영상을 표시하는 노말 표시 구동(Normal display) 동작이 수행될 수 있다. 여기서, 패널전원(V2)은 표시패널, 스캔 구동부 및 데이터 구동부 중 적어도 하나를 구동하기 위해 사용되는 전원을 포함할 수 있다.

도 16 내지 도 18은 본 발명의 제2실시예에 따른 제2파워온 시퀀스의 적용전과 후의 차이를 설명하기 위한 도면들이다.

도 16(a)의 적용전과 도 16(b)의 적용후를 비교하면 알 수 있듯이, 제2실시예는 낸드 플래시 메모리(NAND)에 존재하는 초기값을 더블 데이터 레이트 메모리(DDR)로 불러들이는 낸드 플래시 메모리 로드(NAND Load) 과정을 생략할 수 있다. 또한, 제2실시예는 센싱 타임(Sensing Time) 최적화는 물론이고 센싱 횟수를 저감할 수 있다. 따라서, 제2실시예에 따른 제2파워온 시퀀스를 적용하면 적용전 대비 T1의 시간만큼 표시패널의 구동 타이밍(display timing)을 앞당길 수 있다.

또한, 도 17의 적용전과 도 18의 적용후를 비교하면 알 수 있듯이, 제2실시예는 도 18의 ① 및 ②와 같이 더블 데이터 레이트 메모리(DDR)로부터 초기값을 불러들이고 논리 회로부(125)에 의해 초기값(또는 이전값)과 현재값을 기반으로 보상 동작이 수행될 수 있다. 초기값은 초기 센싱값과 초기 보상값 중 적어도 하나를 포함할 수 있고, 이전값은 이전 센싱값과 이전 보상값 중 적어도 하나를 포함할 수 있고, 현재값은 현재 센싱을 통해 얻은 현재 센싱값을 포함할 수 있다.

그러나 제2실시예를 적용하기 전을 참고하면, 도 17의 ① 내지 ⑤와 같이 낸드 플래시 메모리(NAND)로부터 초기값을 불러들이고 더블 데이터 레이트 메모리(DDR)에 저장하고, 논리 회로부(125)에 의해 초기값과 현재값을 기반으로 보상 동작이 수행될 수 있다. 즉, 보상 동작 시 다수의 단계를 거치게 되는 바 제2실시예 대비 파워온 타임이 느리다.

이상의 설명을 통해 알 수 있듯이, 제2실시예를 적용하면 파워온 시퀀스 동안에 수행되는 표시패널의 보상 동작을 단순화할 수 있고 또한 파워온 타임을 단축할 수 있어 표시패널의 구동 타이밍을 앞당길 수 있다.

도 19는 본 발명의 제3실시예에 따른 제1파워온 시퀀스를 설명하기 위한 도면이고, 도 20은 본 발명의 제3실시예에 따른 제1파워온 시퀀스의 적용전과 후의 차이를 설명하기 위한 도면들이다. 이하, 제3실시예에서는 제1실시예의 제1파워온 시퀀스 대비 변경된 부분을 위주로 설명한다.

도 19 및 도 20에 도시된 바와 같이, 제1파워온 시퀀스(POS 1)는 교류 전원이 인가되고(AC on), 직류 전원이 인가되어(DC on) 최초의 로직전원(V1)이 출력되면, 타이밍 제어부 등의 장치들은 제1파워온 시퀀스(POS 1)에 대응하여 동작을 개시할 수 있다.

제1파워온 시퀀스(POS 1)에 따르면, 프리로드(Pre Load)가 수행된 이후 낸드 플래시 메모리(NAND)에 존재하는 초기값을 더블 데이터 레이트 메모리(DDR)로 불러들이는 낸드 플래시 메모리 로드(NAND Load) 과정과 더불어 표시패널의 보상을 위한 센싱(Sensing) 과정이 수행될 수 있다. 표시패널의 보상을 위한 센싱(Sensing) 과정은 패널전원(V2)이 출력됨에 따라 수행될 수 있다.

한편, 제3실시예는 표시패널의 보상을 위한 센싱(Sensing) 타임 최적화를 위해, 도 11의 ①과 같이 표시패널(150) 상의 선택된 서브 픽셀들(SP)(또는 픽셀들(P))만 센싱을 수행할 수 있다. 또한, 센싱 횟수 저감을 위해, 도 11과 ②와 같이 비센싱된 서브 픽셀들(SP)(또는 픽셀들(P))에 대해서는 센싱값을 예측하는 방식을 적용할 수 있다.

도 20(a)의 적용전과 도 20(b)의 적용후를 비교하면 알 수 있듯이, 제3실시예는 제1파워온 시퀀스(POS 1) 수행 시 센싱 타임(Sensing Time) 최적화 및 센싱 횟수 저감 중 하나 이상을 사용할 수 있다. 따라서, 제3실시예에 따른 제1파워온 시퀀스(POS 1)를 적용하면 적용전 대비 T2의 시간만큼 표시패널의 구동 타이밍(display timing)을 앞당길 수 있다.

그러므로, 본 발명의 타이밍 제어부는 교류 전원을 기반으로 직류 전원이 인가된 후 대기 모드의 수행 여부에 따라 서로 다른 2가지의 파워온 시퀀스(제1파워온 시퀀스와 제2파워온 시퀀스) 중 하나를 선택적으로 수행할 수 있다.

이하, 파워온 시퀀스의 일부 구간에서 장치의 장시간 미사용시 이루어질 수 있는 시퀀스에 대해 설명한다.

도 21 및 도 22는 본 발명의 제4실시예에 따라 파워온 이후 장치의 장시간 미사용시 이루어질 수 있는 시퀀스를 설명하기 위한 도면들이다.

도 21 및 도 22에 도시된 바와 같이, 전원 플러그가 콘센트에 꼽혀있지만 교류 전원이 미인가된(AC off) 무전원(No Power) 상태(S210)인 경우 로직전원(V1) 및 패널전원(V2)은 출력되지 않을 수 있다. 이때, 더블 데이터 레이트 메모리(DDR) 또한 전원을 공급받을 수 있는 상태가 아니므로 데이터를 갖지 않을 수 있다. 여기서, 로직전원(V1)이 출력된다(Dc on)는 것은 사용자가 리모콘으로 표시장치를 턴온 시킨 경우에 해당할 수 있다.

또한, 교류 전원이 미인가된(AC off) 상태(S215)에서는 교류 전원의 인가 유무(AC on?)를 지속 판단(S230)하기 위해 교류 전원이 인가될 때까지 대기(S235)할 수 있다. 그리고 교류 전원이 인가되고 나면(AC on; Y), 대기전원(Stand-by Power)을 기반으로 대기 모드(Stand-by)에 돌입한 다음 직류 전원의 인가 유무(DC on?)를 지속 판단(S240)할 수 있다.

이때, 직류 전원인 로직전원(V1)이 인가되면 패널전원(V2) 또한 인가될 수 있다. 이처럼, 직류 전원이 인가되고 나면(DC on; Y), 장치는 노말 부트(Normal Boot)를 거쳐(S245) 표시패널에 영상을 표시하는 노말 표시 구동(Normal display) 동작을 수행하기 위해 패널전원(V2)을 인가하여 표시패널을 턴온(Display on)시킬 수 있다(S250).

앞서 설명한 시퀀스는 파워온 이후 장치를 바로 사용할 경우에 이루어질 수 있는 시퀀스이다. 직류 전원이 인가된 이후(DC on)에 수행되는 시퀀스는 표시패널의 구동 타이밍을 앞당기기 위해 도 19의 제3실시예와 같은 형태로 이루어질 수 있다.

그러나, 대기전원(Stand-by Power)을 기반으로 대기 모드(Stand-by)에 돌입한 파워온 이후 낸드 플래시 메모리(NAND)에 존재하는 초기값을 더블 데이터 레이트 메모리(DDR)에 불러들이고 유지하는 낸드 플래시 메모리 로드(NAND Load) 과정이 수행될 수 있다(S220). 이는 파워온 이후 직류 전원이 미인가된(DC off) 상태일지라도 사용자의 사용이나 입력이 발생하지 않는 시간을 이용한 보상을 하기 위함이다.

이를 위해서는 교류 전원(AC)에 의한 대기전원(Stand-by Power)이 필요한 바, 교류 전원의 차단 유무(AC off ?)를 확인할 수 있다(S225). 교류 전원이 차단되지 않은 경우(AC off; N), 파워온 이후 장치의 장시간 미사용 유무를 확인할 수 있다(S255). 만약, 장치의 장시간 미사용 요건에 해당하지 않는 경우(N), 더블 데이터 레이트 메모리(DDR)는 초기값을 계속 가지고 있을 수 있다(S220).

이와 달리, 장치의 장시간 미사용 요건에 해당하는 경우(Y), 대기부트(Stand-by Boot) 모드와 메모리 대기(Stand-by; DDR Retention) 모드를 포함하는 보상 대기 모드(Black Display & Stand-by)를 수행할 수 있다(S260). 대기부트(Stand-by Boot) 모드에서는 더블 데이터 레이트 메모리(DDR)에 불러들인 초기값을 기반으로 보상 동작을 수행하거나 보상 준비 동작을 수행할 수 있다. 그리고 메모리 대기(Stand-by; DDR Retention) 모드에서는 보상 동작 또는 보상 준비 동작을 통해 얻은 보상 데이터(Comp Data)를 저장(보관)하는 동작을 수행할 수 있다.

한편, 대기부트(Stand-by Boot) 모드에서 보상 동작을 수행하거나 보상 준비 동작을 수행할 경우, 표시패널에 블랙을 표시(Black Display)할 수 있다. 표시패널에 블랙을 표시(Black Display)하는 이유는 표시패널의 보상 동작 또는 보상 준비 동작의 보안성을 유지(사용자에게 미인지되도록 하여 불편감 최소화)하기 위함이다. 대기부트(Stand-by Boot) 모드는 초단위로 설정할 수 있을 만큼 짧은 시간 동안 이루어질 수 있다. 또한, 대기부트(Stand-by Boot) 모드의 수행을 위해 전원 공급부는 일시적 및 인위적으로 로직전원(V1)과 패널전원(V2)을 출력시킬 수 있다. 로직전원(V1)과 패널전원(V2)은 대기부트(Stand-by Boot) 모드의 종료와 함께 차단될 수 있다.

보상 대기 모드(Black Display & Stand-by)가 완료된 이후 직류 전원의 인가 유무(DC on?)를 확인할 수 있다(S265). 직류 전원이 인가되지 않은 경우(DC on; N), 더블 데이터 레이트 메모리(DDR)는 앞선 과정을 통해 얻은 보상 데이터(Comp Data)의 저장 상태를 유지할 수 있다.

이와 달리, 사용자의 리모콘 조작 등(외부 입력)에 의해 직류 전원이 인가된 경우(DC on; Y), 로직전원(V1)과 패널전원(V2) 등을 기반으로 인스턴트부트(Instant Boot) 모드를 수행할 수 있다(S260). 인스턴트부트(Instant Boot) 모드는 더블 데이터 레이트 메모리(DDR)에 저장된 보상 데이터(Comp Data)를 기반으로 표시패널을 보상하는 단계를 포함할 수 있다.

인스턴트부트(Instant Boot) 모드는 표시패널을 턴온(Display on)(S265)시키기 전인 파워온 타임(Power On Time) 동안 수행될 수 있다. 인스턴트부트(Instant Boot) 모드는 초단위로 설정할 수 있을 만큼 짧은 시간 동안 이루어질 수 있다. 인스턴트부트(Instant Boot) 모드는 대기부트(Stand-by Boot) 모드보다 더 짧은 시간 동안 이루어질 수 있다.

이상의 설명을 통해 알 수 있듯이, 제4실시예를 적용하면 파워온 이후 장치의 미사용 시간을 활용하여 표시패널을 보상하거나 보상 준비를 마칠 수 있다. 이에 따라, 장치의 실제 사용 시 표시패널의 보상에 소요되는 시간과 파워온 타임을 단축할 수 있어 표시패널의 구동 타이밍을 더욱 앞당길 수 있다.

도 23은 본 발명의 제5실시예에 따라 또 다른 조건에서 장치의 장기간 미사용시 이루어질 수 있는 시퀀스를 설명하기 위한 도면이다.

도 23에 도시된 바와 같이, 교류 전원에 의한 대기전원(Stand-by Power)이 존재하는 경우 장치의 미사용 시간을 활용하여 표시패널을 보상하거나 보상 준비를 마칠 수 있다. 이는 제4실시예를 참고하면 알 수 있다.

그런데, 표시패널이 턴오프(Display off)된 상태 및 대기 상태(Stand-by)가 장기간 지속될 경우(예컨대, 사용자가 장기 출장이나 여행 등으로 부재 기간이 길어지는 경우), 더블 데이터 레이트 메모리(DDR)에 기 저장된 보상 데이터(Comp Data)는 활용 가치를 상실한 상태에 준할 수 있다. 그 이유는 보상 데이터(Comp Data)를 마련한 시점으로부터 시간 개념이 아닌 날짜 개념으로 장기간 지속될 경우, 외부적인 요건(환경적 요건)이나 내부적인 요건(장치적 요건) 등에 의해 저장된 데이터의 신뢰성이 저하될 수 있기 때문이다. 그리고 이와 같은 일이 발생한 경우, 보상의 정확도 저하와 더불어 표시품질의 저하를 유발할 수 있다.

이러한 문제를 해소하고자, 제5실시예는 대기부트(Stand-by Boot) 모드 동안 더블 데이터 레이트 메모리(DDR)에 저장된 보상 데이터(Comp Data)를 최신의 것으로 갱신하기 위한 리프레쉬(Refresh) 동작을 수행할 수 있다. 대기부트(Stand-by Boot) 모드 동안에 이루어지는 리프레쉬(Refresh) 동작은 앞서 제4실시예에서 설명한 바와 같이 수행될 수 있다.

이상의 설명을 통해 알 수 있듯이, 제5실시예를 적용하면 파워온 이후 장치의 미사용 시간을 활용하여 표시패널을 보상하거나 보상 준비를 마친 다음 장기간으로 이어질 때 저장된 데이터의 신뢰성이 저하되는 문제를 방지할 수 있다. 이에 따라, 장치의 실제 사용 시 표시패널의 보상에 소요되는 시간과 파워온 타임을 단축할 수 있어 표시패널의 구동 타이밍을 더욱 앞당길 수 있다. 또한, 갱신된 보상 데이터를 기반으로 보상이 이루어지도록 하여 보상의 정확도 향상과 더불어 표시품질을 개선할 수 있다.

이상 본 발명은 낸드 플래시 메모리 로드 시간을 제거하고, 파워온 타임을 줄여 표시패널의 구동 타이밍(display timing)을 앞당길 수 있는 효과가 있다. 또한, 본 발명은 직류 전원이 인가된 후 대기 전원을 사용하여 초기에 불러온 초기값을 유지하고 이를 활용할 수 있어 낸드 플래시 메모리로부터 보상에 필요한 값을 불러들이는 낸드 플래시 메모리 로드 시간(NAND Load Time)을 제거(생략)할 수 있는 효과가 있다. 또한, 본 발명은 대기 모드를 유지하다가 구동 모드로 전환될 때 선택된 서브 픽셀들(SP)(또는 픽셀들(P))이나 선택된 수평라인만 센싱하는 인터벌 센싱을 기반으로 파워온 시퀀스를 수행하여 파워온 타임을 단축할 수 있는 효과가 있다. 또한, 본 발명은 장치의 실제 사용 시 표시패널의 보상에 소요되는 시간을 단축 시킬 수 있고, 갱신된 보상 데이터를 기반으로 보상이 이루어지도록 하여 보상의 정확도 향상과 더불어 표시품질을 개선할 수 있는 효과가 있다.

110: 영상 공급부 115: 세트 전원 공급부
120: 타이밍 제어부 121: 제어부
123: 제1메모리 제어부 125: 논리 회로부
127: 제2메모리 제어부 160: 메모리부
180: 모듈 전원 공급부

Claims (15)

1. 영상을 표시하는 표시패널;
   상기 표시패널을 구동하는 구동부;
   상기 표시패널의 보상에 사용되는 이종 타입의 제1메모리와 제2메모리를 포함하는 메모리부; 및
   상기 구동부 및 상기 메모리부를 제어하는 타이밍 제어부를 포함하고,
   상기 타이밍 제어부는 직류 전원이 인가된 후 대기 모드의 수행 여부에 따라 서로 다른 2가지의 파워온 시퀀스 중 하나를 선택적으로 수행하는 표시장치.
2. 제1항에 있어서,
   상기 타이밍 제어부는
   상기 대기 모드를 유지하다가 구동 모드로 전환되면 상기 제1메모리로부터 초기값을 로딩하는 과정을 생략하는 파워온 시퀀스를 선택 수행하는 표시장치.
3. 제2항에 있어서,
   상기 타이밍 제어부에 전원을 공급하는 모듈 전원 공급부를 더 포함하고,
   상기 모듈 전원 공급부는 상기 제1메모리로부터 불러들인 상기 초기값이 상기 제2메모리에 저장된 상태로 유지되도록 상기 제2메모리에 메모리 대기 전원을 공급하는 표시장치.
4. 제3항에 있어서,
   상기 대기 모드를 유지하다가 상기 구동 모드로 전환되면,
   상기 타이밍 제어부는 상기 제1메모리로부터 상기 초기값을 로딩하는 과정을 생략하는 대신 이전에 로딩되어 상기 제2메모리에 저장된 초기값을 기반으로 상기 표시패널에 공급할 데이터신호를 보상하는 표시장치.
5. 제1항에 있어서,
   상기 서로 다른 2가지의 파워온 시퀀스는
   상기 직류 전원이 처음 인가되면 수행되는 제1파워온 시퀀스와,
   상기 제1파워온 시퀀스가 완료된 이후 상기 대기 모드를 유지하다가 상기 구동 모드로 전환하기 위해 수행되는 제2파워온 시퀀스를 포함하는 표시장치.
6. 제5항에 있어서,
   상기 제2파워온 시퀀스는
   상기 제1파워온 시퀀스 대비 상기 제1메모리로부터 초기값을 로딩하는 과정이 생략된 표시장치.
7. 제5항에 있어서,
   제1파워온 시퀀스와 상기 제2파워온 시퀀스 중 적어도 하나는
   상기 표시패널 상의 선택된 서브 픽셀이나 선택된 수평라인을 센싱하는 인터벌 센싱 방식과,
   상기 표시패널 상의 비센싱된 서브 픽셀에 대한 센싱값을 예측하는 인터폴레이션 방식 중 하나를 포함하는 표시장치.
8. 제5항에 있어서,
   상기 타이밍 제어부는
   상기 제1메모리로부터 초기값을 로딩하는 과정 대신 이전에 로딩되어 상기 제2메모리에 저장된 초기값을 기반으로 상기 표시패널에 공급할 데이터신호를 보상하는 방식과,
   상기 표시패널 상의 선택된 서브 픽셀이나 선택된 수평라인을 센싱하는 인터벌 센싱 방식과,
   상기 표시패널 상의 비센싱된 서브 픽셀에 대한 센싱값을 예측하는 인터폴레이션 방식을 포함하는 상기 제2파워온 시퀀스를 기반으로 센싱 타이밍을 단축하는 표시장치.
9. 영상을 표시하는 표시패널, 상기 표시패널을 구동하는 구동부, 상기 표시패널의 보상에 사용되는 이종 타입의 제1메모리와 제2메모리를 포함하는 메모리부 및 상기 구동부 및 상기 메모리부를 제어하는 타이밍 제어부를 포함하는 표시장치의 구동방법에 있어서,
   교류 전원을 기반으로 직류 전원이 처음 인가되면 제1파워온 시퀀스를 수행하는 단계; 및
   상기 제1파워온 시퀀스가 완료된 이후 대기 모드를 유지하다가 구동 모드로 전환되면 상기 제1메모리로부터 초기값을 로딩하는 과정을 생략하는 제2파워온 시퀀스를 수행하는 단계를 포함하는 표시장치의 구동방법.
10. 제9항에 있어서,
    상기 제2파워온 시퀀스는
    상기 제1메모리로부터 초기값을 로딩하는 과정을 생략하는 대신 이전에 로딩되어 상기 제2메모리에 저장된 초기값을 기반으로 상기 표시패널에 공급할 데이터신호를 보상하는 단계를 포함하는 표시장치의 구동방법.
11. 제9항에 있어서,
    상기 제2메모리는
    상기 제1메모리로부터 불러들인 상기 초기값이 저장된 상태로 유지되도록 메모리 대기 전원을 인가받는 표시장치의 구동방법.
12. 제9항에 있어서,
    상기 제2파워온 시퀀스는
    상기 표시패널 상의 선택된 서브 픽셀이나 선택된 수평라인을 센싱하는 인터벌 센싱 방식과,
    상기 표시패널 상의 비센싱된 서브 픽셀에 대한 센싱값을 예측하는 인터폴레이션 방식을 기반으로 센싱 타이밍을 단축하는 표시장치의 구동방법.
13. 영상을 표시하는 표시패널, 상기 표시패널을 구동하는 구동부, 상기 표시패널의 보상에 사용되는 이종 타입의 제1메모리와 제2메모리를 포함하는 메모리부 및 상기 구동부, 상기 메모리부를 제어하는 타이밍 제어부 및 전원을 출력하는 전원 공급부를 포함하는 표시장치의 구동방법에 있어서,
    교류 전원이 인가된 후 대기 모드가 장시간 유지되면 일시적 및 인위적으로 직류 전원을 출력하는 단계;
    상기 직류 전원을 기반으로 상기 제1메모리로부터 초기값을 로딩하여 상기 제2메모리에 저장하는 단계;
    상기 직류 전원을 기반으로 상기 표시패널에 블랙을 표시하고 상기 표시패널을 보상하기 위한 보상 데이터를 준비하는 단계; 및
    상기 일시적 및 인위적으로 출력된 직류 전원을 차단하는 단계를 포함하는 표시장치의 구동방법.
14. 제13항에 있어서,
    상기 일시적 및 인위적으로 출력된 직류 전원이 차단된 후 외부 입력에 의해 상기 직류 전원이 인가되면, 상기 보상 데이터를 기반으로 상기 표시패널을 보상하고, 상기 표시패널을 턴온시키는 단계를 더 포함하는 표시장치의 구동방법.
15. 제13항에 있어서,
    상기 일시적 및 인위적으로 출력된 직류 전원이 차단된 후 외부 입력에 의해 상기 직류 전원이 장기간 인가되지 않으면, 상기 일시적 및 인위적으로 직류 전원을 재차 출력하고 상기 보상 데이터를 갱신하는 단계를 더 포함하는 표시장치의 구동방법.

Images