JP5157419B2 - 画像処理装置、画像処理方法及び電子機器 - Google Patents

Description

本発明は、画像処理装置、画像処理方法及び電子機器等に関する。

例えば、携帯電話機の液晶表示装置を例に挙げれば、近年、高精細な表示を行なうために、ディスプレス上の画素数が増大し、１画素当たりの階調数も増大している。携帯電話機の画面については、現在主流のＱＶＧＡ（２４０×３２０ドット）から、ＶＧＡ（４８０×６４０ドット）又はＷＶＧＡ（４８０×８００ドット）への移行が予定される。この場合、ＱＶＧＡのときには１画素当たりの階調値が１６ビット又は１８ビットであったのが、ＶＧＡ又はＷＶＧＡでは１８ビット又は２４ビットへと高階調化される。このような画素数と階調値の増大は、画像データが格納されるメモリの容量の増大に影響する。

またメモリの増大は、ＲＡＭ内蔵ドライバＩＣのコスト高に深刻な影響を招く。例えば、ＱＶＧＡからＶＧＡへの変更で、ＲＡＭのメモリ面積は４倍に増大し、ＲＡＭ内蔵ドライバＩＣ（広義には駆動部）の面積も著しく増大する。その場合、ガラス基板上にＣＯＧ（Chip On Grass）実装されるＲＡＭ内蔵ドライバＩＣは、ドライバＩＣ搭載のためだけに液晶表示パネルのガラス基板面積を増大させ、製造基板からのパネルの歩留まり枚数の減少を招く。そればかりか、ガラス基板の短辺を長手軸とする長方形状の従来型ドライバＩＣの形状は維持できなくなる。もはやＣＯＧ実装は無理であり、全面的にＣＯＦ（Chip On Film）に変更しなければならない。

一方、携帯電話機では、画像を供給するベースバンドエンジン（ＬＳＩ）から液晶ドライバＩＣに直接に画像データを送付するのでなく、ベースバンドエンジンでの液晶表示に関するタスクを軽減するために、ベースバンドエンジンと液晶ドライバＩＣとの間に液晶コントロールＩＣを設けるものもある。しかし、画像データ量が多くなれば、液晶コントロールＩＣ内に設けられるメモリ容量も増大してしまう。

上述の問題は、液晶表示装置に限らず、画像を受信又は生成する画像出力源となる集積回路と、表示部又はプリンタを駆動する集積回路との間で、高精細な画像データを転送する場合に共通している。
特開平１−１１２３７７号公報 特開２００１−２５７８８８号公報

近年、携帯電話機に内蔵するカメラにより撮像した画像を液晶表示装置に表示したり、地上デジタル放送を受信した画像を液晶表示装置に表示したりすることが行われる。この場合に、カメラにより撮像した画像や放送で受信した画像の天地方向の向きを９０度、１８０度又は２７０度等の所与の角度だけ回転させて液晶表示装置に表示させる必要がある。

しかしながら、特許文献１及び特許文献２に記載された技術では、圧縮処理後に特定の領域の画素のデータのみを抽出することは困難である。画像を回転させる場合、回転処理後の画像の画像データをメモリに格納するため、回転処理の際に作業エリアが必要となる。特許文献１又は特許文献２に記載された技術では、少なくとも１画面分の画素のデータが格納されるメモリを用意しておかなければならず、やはりメモリ容量を増大させてしまう。

本発明の幾つかの態様によれば、画像データ量が増大しても、メモリ容量を削減して小型化できる画像処理装置、画像処理方法及び電子機器を提供できる。

また本発明の他の態様によれば、画像の向きを回転した場合でもメモリ容量を削減できる画像処理装置、画像処理方法及び電子機器を提供できる。

上記課題を解決するために本発明は、
表示パネルの駆動部に画像データを供給するための画像処理装置であって、
入力画像の１走査ライン分の画像データを分割した複数ブロックの１ブロック毎に、前記画像データを符号化して符号化データを生成する符号化部と、
前記符号化部からの前記符号化データが格納されるメモリと、
前記メモリからの前記符号化データを、前記１ブロック毎に復号化して複合化データを生成する復号化部とを含み、
前記復号化部からの前記復号化データを、前記駆動部に供給する画像処理装置に関係する。

また本発明に係る画像処理装置では、
前記メモリの書き込み領域を特定するライトアドレスを生成するライトアドレス生成回路を含み、
前記ライトアドレスにより特定された書き込み領域のデータが、１ブロック分の前記符号化データにより更新されてもよい。

また本発明に係る画像処理装置では、
前記メモリの読み出し領域を特定するリードアドレスを生成するリードアドレス生成回路を含み、
前記リードアドレスにより特定された読み出し領域から、１ブロック分の前記符号化データを読み出すことができる。

上記のいずれかの発明によれば、１走査ラインを分割した１ブロック毎に、画像データを符号化してメモリに格納し、該メモリから読み出したデータを復号化して駆動部に供給するようにしたので、メモリの容量を削減された低コストな画像処理装置を提供できる。そして、１走査ライン分の画像データに対して符号化する場合に比べて圧縮率を低下させてしまうが、ブロック毎に符号化処理及び復号化処理が完結している。そのため、ある１ブロックのデータを他のデータで置き換えたとしても、他のブロックの復号化処理結果に影響を与えない。従って、符号化された状態でメモリに格納されたデータに対して、ブロック単位で書き込んで更新したり、読み出したりすることが可能となるため、ユーザにとって使い勝手の良い画像処理装置を提供できるようになる。

また本発明に係る画像処理装置では、
前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行う回転処理部を含み、
前記回転処理部が、
各ラインバッファが、前記入力画像の１走査ライン分の画像データが格納される１又は複数のラインバッファを有し、
前記回転処理部により行われた回転処理後の画像の画像データが、前記符号化部に供給されてもよい。

本発明によれば、ブロック単位で符号化されるため、画像を回転させる場合で、非常に少ないメモリ容量で回転処理後の画像データをメモリに格納させることができるようになる。

また本発明に係る画像処理装置では、
前記各ラインバッファの容量をＬＢビット、前記入力画像の１走査ラインの画素数をＨ画素、１画素当たりのビット数をＰとした場合に、前記１ブロックのデータ長が、ｆ（ＬＢ／Ｈ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であってもよい。

本発明によれば、ラインバッファの容量を最大限活用して、圧縮処理が行われるため、回転処理部が有するラインバッファの容量を最小限に抑えることができる。

また本発明に係る画像処理装置では、
前記符号化部が規定圧縮率Ｗ以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をＢ、前記入力画像の１画素当たりのビット数をＰとした場合に、前記１ブロックのデータ長が、ｆ（Ｂ／Ｗ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であってもよい。

本発明によれば、メモリへのアクセス回数を低減できるので、画面サイズが大きくなったとしても圧縮処理を高速化でき、メモリの容量の増大を抑えることができる。

また本発明に係る画像処理装置では、
前記入力画像の画像データのフォーマットに応じて、前記１ブロックのデータ長を異ならせてもよい。

本発明によれば、画像フォーマットにかかわらず、メモリ容量を削減して小型化できる画像処理装置を提供できる。

また本発明は、
表示パネルの駆動部に画像データを供給するための画像処理方法であって、
入力画像の１走査ライン分の画像データを分割した複数ブロックの１ブロック毎に、前記画像データを符号化して符号化データを生成するステップと、
前記符号化データをメモリに格納するステップと、
前記メモリからの前記符号化データを、前記１ブロック毎に復号化して複合化データを生成するステップと、
前記復号化データを、前記駆動部に供給するステップとを含む画像処理方法に関係する。

また本発明に係る画像処理方法では、
前記メモリの書き込み領域を特定するライトアドレスを生成するステップと、
前記ライトアドレスにより特定された書き込み領域のデータを、１ブロック分の前記符号化データにより更新するステップとを含むことができる。

また本発明に係る画像処理方法では、
前記メモリの読み出し領域を特定するリードアドレスを生成するステップと、
前記リードアドレスにより特定された読み出し領域から、１ブロック分の前記符号化データを読み出すステップとを含むことができる。

また本発明に係る画像処理方法では、
各ラインバッファが前記入力画像の１走査ライン分の画像データが格納される１又は複数のラインバッファを用いて、前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行うステップを含み、
前記回転処理部により行われた回転処理後の画像の画像データに対して符号化を行うことができる。

また本発明に係る画像処理方法では、
前記各ラインバッファの容量をＬＢビット、前記入力画像の１走査ラインの画素数をＨ画素、１画素当たりのビット数をＰとした場合に、前記１ブロックのデータ長が、ｆ（ＬＢ／Ｈ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であってもよい。

また本発明に係る画像処理方法では、
前記符号化部が規定圧縮率Ｗ以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をＢ、前記入力画像の１画素当たりのビット数をＰとした場合に、前記１ブロックのデータ長が、ｆ（Ｂ／Ｗ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であってもよい。

また本発明に係る画像処理方法では、
前記入力画像の画像データのフォーマットに応じて、前記１ブロックのデータ長を異ならせてもよい。

上記のいずれかの発明によれば、画像データ量が増大しても、メモリ容量を削減して小型化できる画像処理方法を提供できる。また上記のいずれかの発明によれば、画像の向きを回転した場合でもメモリ容量を削減できる画像処理方法を提供できる。

また本発明は、
上記のいずれか記載の画像処理装置と、
前記画像処理装置によって画像データが供給される駆動部と、
前記駆動部によって駆動される表示パネルとを含む電子機器に関係する。

本発明によれば、画像データ量が増大しても、メモリ容量を削減して小型化できる画像処理装置が適用された電子機器を提供できる。また本発明によれば、画像の向きを回転した場合でもメモリ容量を削減できる画像処理装置が適用された電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 液晶表示装置
図１に、本実施形態を携帯電話機に適用した場合の構成例を示す。

図１において、ベースバンドエンジン（ＢＢＥ：広義には画像供給装置）１０は携帯電話機の基本機能を司る中央演算処理装置（Central Processing Unit：ＣＰＵ)を搭載するＬＳＩ（Large Scale Integrated Circuit）であり、インターネット経由で受信した動画や静止画、カメラで撮影した自然画、携帯電話機の操作上で必要なメニュー画面、アイコンなどの文字・図形情報等の各種画像データの出力源である。

図１において、携帯電話機のディスプレイとして液晶表示パネル（広義には表示パネル）２０が設けられている。この液晶表示パネル２０は、２枚のガラス基板３０、３２間に液晶を封入したものである。大きなガラス基板３０は例えばアクティブマトリクス基板であり、各画素にアクティブ素子であるＴＦＴ（Thin Film Transistor）が設けられている。各画素のＴＦＴのドレイン端子に透明画素電極が、ソース端子にデータ線であるソース線が、ゲート端子に走査線であるゲート線がそれぞれ接続されている。このガラス基板３０と対向するガラス基板３２には透明電極が設けられている。ガラス基板３２上には、ガラス基板３０の短辺に沿って、液晶表示パネル２０を駆動する表示ドライバ（広義には駆動部）４０がＣＯＧ実装されている。表示ドライバ４０は、液晶表示パネル２０のゲート線に走査信号を、ソース線にデータ信号を供給して液晶表示パネル２０を表示駆動する。

ベースバンドエンジン１０と表示ドライバ４０との間には、画像処理コントローラ（広義には画像処理装置）５０が設けられている。ベースバンドエンジン１０と画像処理コントローラ５０との間、画像処理コントローラ５０と表示ドライバ４０との間は、複数本のバスラインで接続され、画像データ、水平・垂直同期信号、クロック信号、各種コマンドが転送される。

本実施形態では、画像処理コントローラ５０が、ベースバンドエンジン１０からの画像データを一旦蓄積して、回転処理やオーバレイ処理等の画像処理を行った後に、表示ドライバ４０に対して画像処理後の画像のデータを供給する。その際、画像処理コントローラ５０は、圧縮画像データメモリとしてのメモリを有し、ベースバンドエンジン１０からの画像データに対して圧縮処理（符号化）を行って該メモリに格納し、該メモリから伸張処理（復号化）を行って画像データを表示ドライバ４０に出力する。こうすることで、メモリの容量を削減する。

２． 画像処理コントローラ
図２に、図１の画像処理コントローラ５０の構成例のブロック図を示す。

なお、本実施形態では、図２に示す構成に限定されるものではなく、図２に示す回路ブロックのうち少なくとも１つの回路ブロックが省略された構成であってもよい。

画像処理コントローラ５０は、符号化部としての圧縮処理部１００、圧縮画像データメモリとしてのメモリ１２０、それぞれが復号化部としての第１及び第２の伸張処理部（第１及び第２の復号化部）１３０、１３２を含む。なお、図２では、第１及び第２の伸張処理部１３０、１３２を含むものとして説明するが、第１及び第２の伸張処理部１３０、１３２の一方のみであってもよい。

圧縮処理部１００は、ベースバンドエンジン１０からの画像データ（入力画像の画像データ）のうち１走査ライン分（１水平走査分）の画像データを分割した複数ブロックの１ブロック毎に、該画像データを符号化する。より具体的には、圧縮処理部１００は、１画面分（１フレーム分）の画像データを規定圧縮率（例えば５０％）以上の圧縮率で圧縮して符号化することを保障する。圧縮処理部１００は、１走査ライン分の画像データを規定圧縮率以上の圧縮率で圧縮して符号化することで、１画面分の画像データの圧縮処理後のデータサイズを保障することが望ましい。ここで、例えば５０％の規定圧縮率以上の圧縮率で圧縮することは、圧縮処理後のデータサイズが圧縮処理前の画像データサイズの５０％以下になることを意味する。また、データサイズを保障するとは、圧縮処理後のデータサイズの最大値が規定圧縮率で符号化されたデータサイズ以下となるように処理が行われることを意味する。

図３に、図２の圧縮処理部１００の動作説明図を示す。

圧縮処理部１００は、元画像の１走査ライン分の画像データをｎ（ｎは２以上の整数）ブロックに分割する。各ブロックの長さ（ビット長、データ長、データサイズ）は、固定のビット長であってもよいし、任意のビット長であってもよい。また各ブロックの長さは、ベースバンドエンジン１０からの入力画像の画像データのフォーマットに応じて異なってもよい。

そして、圧縮処理部１００は、各ブロック毎に、画像データを圧縮する処理を行って符号化データを生成する。このため、１走査ライン分の画像データに対して圧縮処理する場合に比べて圧縮率を低下させてしまうが、ブロック毎に圧縮処理及び伸張処理が完結している。即ち、ある１ブロックのデータを他のデータで置き換えたとしても、他のブロックの伸張処理結果に影響を与えない。従って、例えば１画面分の画像データを圧縮してメモリ１２０に格納したとしても、ブロック単位で書き込んで更新したり、読み出したりすることが可能となる。この場合、ベースバンドエンジン１０や画像処理コントローラ５０での処理の簡素化を考慮すると、１ブロックのデータ長を８×ｍ（ｍは自然数）画素分のデータサイズであることが望ましい。

なお、本発明では、圧縮処理部１００の圧縮アルゴリズムに限定されるものではないが、以下のように、ＬＳＩ化に適した簡素なアルゴリズムであることが望ましい。

図４（Ａ）、図４（Ｂ）、図４（Ｃ）に、圧縮処理部１００の動作例を示す。

以下では、圧縮処理部１００が、隣接する画素間の差分をＰＣＭ（Pulse Code Modulation)符号化するＤＰＣＭ（Differential Pulse Code Modulation）符号化アルゴリズムを採用するものとする。

図４（Ａ）は、ＲＧＢ８８８フォーマットの画像データに対して、圧縮処理部１００が、４画素単位にＤＰＣＭ符号化処理によって符号化した例を示す。従って、各色成分の画像データが８ビットであり、１画素当たりの画像データが２４ビットである。

この場合、圧縮処理部１００は、先頭の第１の画素を圧縮処理せず、そのまま符号化データとして出力する。そして、圧縮処理部１００は、第１の画素の画像データと第２の画素の画像データとの差分を求め、該差分を４ビットのデータに変換する。第３及び第４の画素については、直前の符号化データを伸張したデータとの差分を求め、該差分を４ビットのデータに変換する。このため、第２〜第４の画素の画像データは、それぞれ５０％に圧縮される。即ち、図４（Ａ）の場合、規定圧縮率（最悪圧縮率）が６２．５％（＝（（８＋４×３）×３）／（２４×３））となる。

図４（Ｂ）は、ＹＵＶ４４４フォーマットの画像データに対して、圧縮処理部１００が、４画素単位にＤＰＣＭ符号化処理によって符号化した例を示す。従って、各画素の輝度成分及び色差成分の画像データがそれぞれ８ビットであり、１画素当たりの画像データが２４ビットである。

この場合、圧縮処理部１００は、先頭の第１の画素を圧縮処理せず、そのまま符号化データとして出力する。そして、圧縮処理部１００は、第１の画素の画像データと第２の画素の画像データとの差分を求め、該差分を４ビットのデータに変換する。第３及び第４の画素については、直前の符号化データを伸張したデータとの差分を求め、該差分を４ビットのデータに変換する。このため、第２〜第４の画素の画像データは、それぞれ５０％に圧縮される。即ち、図４（Ｂ）の場合、規定圧縮率（最悪圧縮率）が６２．５％（＝（（８＋４×３）×３）／（２４×３））となる。

図４（Ｃ）は、ＹＵＶ４２２フォーマットの画像データに対して、圧縮処理部１００が、８画素単位にＤＰＣＭ符号化処理によって符号化した例を示す。従って、１画素当たりの画像データが１６ビットである。

この場合、圧縮処理部１００は、先頭からの２画素である第１及び第２の画素を圧縮処理せず、そのまま符号化データとして出力する。そして、圧縮処理部１００は、第３〜第８の画素の画像データについては、上述の通り直前の伸張処理後の画像データとの差分を求め、該差分を４ビットのデータに変換する。このため、第３〜第８の画素の画像データは、それぞれ５０％に圧縮される。即ち、図４（Ｃ）の場合、規定圧縮率（最悪圧縮率）が６２．５％（＝（１６×２＋４×２×６）／（１６×８））となる。

このように、画像フォーマットに応じてＤＰＣＭ符号化処理の１ブロックのデータ長を異ならせている。そして、上述のようにＤＰＣＭ符号化アルゴリズムを採用することで、ベースバンドエンジン１０からの画像の画像フォーマットが定まれば、圧縮処理後の画像データのサイズの最大値（最悪値）が求められるようになる。このため、予めメモリ１２０に確保すべき領域のサイズが定まり、ユーザにとって使いやすい画像処理コントローラを提供できる。この点、１画面分の圧縮処理が完了しなければ、圧縮処理後のデータサイズが判明しないＪＰＥＧ（Joint Photographic Experts Group）等の高符号化アルゴリズムと異なる。

図２に戻って説明を続ける。メモリ１２０には、圧縮処理部１００によってデータサイズが圧縮された符号化データが格納される。

第１及び第２の伸張処理部１３０、１３２は、互いに同期して、又は互いに非同期で、メモリ１２０から符号化データを読み出す。そして、各伸張処理部は、圧縮処理部１００の圧縮処理アルゴリズムに対応した伸張処理アルゴリズムで、上記の圧縮処理単位であるブロック毎に、該符号化データに対して伸張処理を行う。伸張処理後の画像データが、表示ドライバ４０に供給される。

本実施形態では、このように表示ドライバ４０に供給される画像データに対して、回転処理やオーバレイ処理を行うことができるようになっている。そのため、画像処理コントローラ５０は、図２に示すように、ホストインタフェース（Interface：以下、Ｉ／Ｆと略す）１４０、回転処理部１５０、第１及び第２のフォーマット変換部１６０、１６２、オーバレイ処理部１７０、ドライバＩ／Ｆ１８０、制御レジスタ部１９０を含むことができる。

ホストＩ／Ｆ１４０は、ベースバンドエンジン１０に接続されたバスラインを介して入出力される信号のインタフェース処理を行う。

回転処理部１５０は、ベースバンドエンジン１０から供給された画像の天地方向の向きを、例えば該天地方向の向きを基準に所定の回転角度だけ回転させた画像を生成する回転処理を行う。回転処理部１５０は、複数のラインバッファを有する。各ラインバッファには、ベースバンドエンジン１０からの入力画像の１走査ライン分の画像データが格納される。本実施形態では、上述のように圧縮処理部１００が１走査ラインを分割した１ブロック単位で圧縮処理を行うため、回転処理部１５０は、少ないラインバッファ数で回転処理を実現できる。回転処理部１５０により行われた回転処理後の画像の画像データが、圧縮処理部１００（符号化部）に供給される。

第１のフォーマット変換部１６０は、第１の伸張処理部１３０によって伸張処理された画像データのフォーマットを変換する処理を行う。なお、ベースバンドエンジン１０からの画像データのフォーマットをそのまま表示ドライバ４０に供給する場合は、第１のフォーマット変換部１６０の処理を無効化してもよい。

第２のフォーマット変換部１６２は、第２の伸張処理部１３２によって伸張処理された画像データのフォーマットを変換する処理を行う。なお、ベースバンドエンジン１０からの画像データのフォーマットをそのまま表示ドライバ４０に供給する場合は、第２のフォーマット変換部１６２の処理を無効化してもよい。

オーバレイ処理部１７０は、第１及び第２のフォーマット変換部１６０、１６２からの画像データに対して重ね合わせ処理を行う。なお、図２において、画像処理コントローラ５０は、第２の伸張処理部１３２、第２のフォーマット変換部１６２及びオーバレイ処理部１７０が省略された構成を有していてもよい。

ドライバＩ／Ｆ１８０は、表示ドライバ４０に接続されたバスラインを介して入出力される信号のインタフェース処理を行う。例えば、ドライバＩ／Ｆ１８０は、オーバレイ処理部１７０により行われた重ね合わせ処理後の画像の画像データを、上記のバスラインを介して表示ドライバ４０に出力する処理を行う。

制御レジスタ部１９０は、複数の制御レジスタを含む。各制御レジスタは、ベースバンドエンジン１０によりアクセス可能に構成されており、各制御レジスタの設定データに応じた制御信号が出力される。各制御信号は、画像処理コントローラ５０の各部に供給され、画像処理コントローラ５０の各部は制御レジスタ部１９０からの制御信号に基づいて制御される。このため、ベースバンドエンジン１０は制御レジスタ部１９０の制御レジスタに設定データを設定することで、画像処理コントローラ５０の各部を制御できる。

なお、回転処理部１５０が有する複数のラインバッファの各ラインバッファの容量をＬＢビット、入力画像の１走査ラインの画素数をＨ画素、１画素当たりのビット数をＰとした場合に、圧縮処理の処理単位である１ブロックのデータ長が、ｆ（ＬＢ／Ｈ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下としてもよい。

こうすることで、ラインバッファの容量を最大限活用して、圧縮処理が行われるため、回転処理部１５０が有するラインバッファの容量を最小限に抑えることができる。

更に、圧縮処理部１００が、規定圧縮率Ｗ以上の圧縮率で入力画像の画像データを符号化し、メモリ１２０のアクセス単位であるビット幅をＢ、入力画像の１画素当たりのビット数をＰとした場合に、圧縮処理の処理単位である１ブロックのデータ長が、ｆ（Ｂ／Ｗ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下としてもよい。

こうすることで、メモリ１２０へのアクセス回数を低減できるので、画面サイズが大きくなったとしても圧縮処理を高速化でき、メモリ１２０の容量の増大を抑えることができる。

以下、図２の画像処理コントローラ５０の各部について説明する。

２．１ 制御レジスタ部
図５に、図２の制御レジスタ部の構成の概要を示す。

制御レジスタ部１９０は、動作モード設定レジスタ２００、画像サイズ設定レジスタ２０２、画像フォーマット設定レジスタ２１０、オーバレイ処理設定レジスタ２２０、回転角度設定レジスタ２３０を含む。

動作モード設定レジスタ２００には、画像処理コントローラ５０の動作モードを設定するための設定データ（制御データ）が設定され、該設定データに対応した制御信号ＭＯＤＥが出力される。画像処理コントローラ５０は、例えばラインモード（第１の動作モード）又はパーシャルモード（第２の動作モード）で動作できるようになっている。

ラインモードに設定された画像処理コントローラ５０は、圧縮処理部１００において１走査ライン単位で圧縮処理を行うと共に、第１及び第２の伸張処理部１３０、１３２において１走査ライン単位で伸張処理を行う。ラインモードでは、ベースバンドエンジン１０からの画像を回転させる場合には１画面分のバッファが必要となり回転処理には適さないが、１走査ライン分の画像データの圧縮処理後のデータサイズをパーシャルモードよりも小さくできる。

また、パーシャルモードに設定された画像処理コントローラ５０は、圧縮処理部１００において１走査ラインを分割した１ブロック単位で圧縮処理を行うと共に、第１及び第２の伸張処理部１３０、１３２において１ブロック単位で伸張処理を行う。パーシャルモードでは、圧縮処理後のデータサイズがラインモードよりも大きくなるが、ベースバンドエンジン１０からの画像を回転させたり、メモリ１２０のデータを必要な部分のみ読み出したり更新したりできるようになる。

画像サイズ設定レジスタ２０２には、ベースバンドエンジン１０からの画像の水平走査方向及び垂直走査方向のサイズに対応した設定データが設定され、該設定データに対応した制御信号ＳＩＺＥが出力される。画像処理コントローラ５０は、画像サイズ設定レジスタ２０２の設定データに基づいて１走査ライン分のデータサイズや走査ライン数を判断できる。

画像フォーマット設定レジスタ２１０には、ベースバンドエンジン１０からの画像の画像データのフォーマットに対応した設定データが設定され、該設定データに対応した制御信号ＦＭＴが出力される。画像処理コントローラ５０は、画像フォーマット設定レジスタ２１０により指定された画像フォーマットに応じて、例えば図４（Ａ）〜図４（Ｃ）のように１ブロックのデータサイズを異ならせて圧縮処理を行う。第１及び第２のフォーマット変換部１６０、１６２は、画像フォーマット設定レジスタ２１０により指定された画像フォーマットに応じて、表示ドライバ４０において予め決められたＲＧＢ８８８フォーマットの画像データに変換する。

オーバレイ処理設定レジスタ２２０は、第１及び第２の透過比率設定レジスタ２２２、２２４を含む。第１の透過比率設定レジスタ２２２には、第１の伸張処理部１３０及び第１のフォーマット変換部１６０により処理された画像データの透過比率に対応した設定データが設定され、該設定データに対応した制御信号ＧＭ１が出力される。第２の透過比率設定レジスタ２２４には、第２の伸張処理部１３２及び第２のフォーマット変換部１６２により処理された画像データの透過比率に対応した設定データが設定され、該設定データに対応した制御信号ＧＭ２が出力される。オーバレイ処理部１７０は、第１及び第２の透過比率設定レジスタ２２２、２２４に設定された透過比率を用いて、第１及び第２のフォーマット変換部１６０、１６２からの画像データに対して重ね合わせ処理を行う。

回転角度設定レジスタ２３０には、ベースバンドエンジン１０からの画像の天地方向を基準に、例えば該画像の中心位置を基準に回転させる角度に対応した設定データが設定され、該設定データに対応した制御信号ＲＯＴが出力される。本実施形態では、回転角度設定レジスタ２３０に、ベースバンドエンジン１０からの画像の天地方向を基準に、該画像の中心位置の回りに左方向に回転角度が０度、９０度、１８０度又は２７０度に対応した設定データが設定されるものとする。回転処理部１５０は、回転角度設定レジスタ２３０に設定された設定データに基づいて回転処理を行う。

２．２ 回転処理部
図６に、図２の回転処理部１５０の構成例のブロック図を示す。

回転処理部１５０は、ライトＦＩＦＯ（First-In First-Out)３００、ライトアドレス生成回路３１０、リードアドレス生成回路３２０、リードＦＩＦＯ３３０、ラインバッファ制御回路３４０、ラインバッファ部３５０、回転処理制御回路３６０を含む。

ラインバッファ部３５０は、各ラインバッファが、圧縮処理部１００の圧縮処理単位である１ブロックの画素数と同じ数の走査ライン数分の画像データを少なくとも格納できる複数のラインバッファを有する。例えば、ラインバッファ部３５０は、１ブロックが４又は８画素単位の場合には、その最大値である８走査ライン数分のラインバッファを有し、１ブロックが４画素単位で固定の場合には４走査ライン数分のラインバッファを有する。従って、ラインバッファ部３５０は、１画面分の画像データを蓄積する程のラインバッファを備える必要がない。

ライトＦＩＦＯ３００には、入力画像のラスタスキャン方向で、ホストＩ／Ｆ１４０からの画像データが順番に蓄積される。

ラインバッファ部３５０が有する各ラインバッファのアクセス領域にはそれぞれアドレスが割り当てられており、ライトアドレス生成回路３１０は、ラインバッファ部３５０のうち記憶領域のうちデータを書き込むべき領域のアドレスＷＡを生成する。ライトアドレス生成回路３１０は、ラインバッファ制御回路３４０に対してライト要求ＷＲＲｅｑとライトアドレスＷＡとを出力し、ラインバッファ制御回路３４０からのライト承認ＷＲＡｃｋを受けて、ラインバッファ制御回路３４０によりライト要求ＷＲＲｅｑが受け入れられたことを認識する。

リードアドレス生成回路３２０は、ラインバッファ部３５０のうち記憶領域のうちデータを読み出すべき領域のアドレスＲＡを生成する。リードアドレス生成回路３２０は、ラインバッファ制御回路３４０に対してリード要求ＲＤＲｅｑとリードアドレスＲＡとを出力し、ラインバッファ制御回路３４０からのリード承認ＲＤＡｃｋを受けて、ラインバッファ制御回路３４０によりリード要求ＲＤＲｅｑが受け入れられたことを認識する。

ラインバッファ制御回路３４０は、ライトアドレス生成回路３１０からのライト要求ＷＲＲｅｑとリードアドレス生成回路３２０からのリード要求ＲＤＲｅｑとを調停する。調停の結果、ライト要求ＷＲＲｅｑを受け付けたラインバッファ制御回路３４０は、ライトアドレス生成回路３１０に対してライト承認ＷＲＡｃｋを出力する。そして、ラインバッファ制御回路３４０は、ラインバッファ部３５０に対してライト要求ＷＲＱを出力すると共に、ライトアドレス生成回路３１０からのライトアドレスＷＡを用いてラインバッファ部３５０に対してアドレスＡＤ、ライトＦＩＦＯ３００から読み出したデータＷＤをライトデータＷＲＤとしてそれぞれ出力する。また、調停の結果、リード要求ＲＤＲｅｑを受け付けたラインバッファ制御回路３４０は、リードアドレス生成回路３２０に対してリード承認ＲＤＡｃｋを出力する。そして、ラインバッファ制御回路３４０は、ラインバッファ部３５０に対してリード要求ＲＲＱを出力すると共に、リードアドレス生成回路３２０からのリードアドレスＲＡを用いてラインバッファ部３５０に対してアドレスＡＤを出力して、ラインバッファ部３５０からのリードデータＲＲＤを取得する。このリードデータＲＲＤは、データＲＤとしてリードＦＩＦＯ３３０に蓄積された後、順次圧縮処理部１００により読み出される。

回転処理制御回路３６０は、制御信号ＦＭＴ、ＳＩＺＥ、ＲＯＴを受けて制御信号を生成する。この制御信号は、図６の回転処理部１５０の各部の制御に用いられる。回転処理制御回路３６０は、制御信号ＦＭＴ、ＳＩＺＥにより、１走査ライン分のデータサイズ、走査ライン数を判別する。そして、制御信号ＲＯＴにより回転すべき角度を判別して、リードアドレス生成回路３２０が、該角度に対応したリードアドレスＲＡを生成する。

図７に、図６の回転処理部１５０の動作説明図を示す。

回転処理部１５０は、ベースバンドエンジン１０からの入力画像ＩＭＧ０を元画像として、該元画像の中心位置ＣＴＲを通る回転軸の周りの回転角度に対応した回転処理を行う。

制御レジスタ部１９０の回転角度設定レジスタ２３０に設定された設定データが、回転角度９０度に対応した設定データのときに、表示ドライバ４０に供給される画像データにより形成される画像が画像ＩＭＧ１となるようにメモリ１２０に画像データを格納する。回転角度設定レジスタ２３０に設定された設定データが、回転角度１８０度に対応した設定データのときに、表示ドライバ４０に供給される画像データにより形成される画像が画像ＩＭＧ２となるようにメモリ１２０に画像データを格納する。回転角度設定レジスタ２３０に設定された設定データが、回転角度２７０度に対応した設定データのときに、表示ドライバ４０に供給される画像データにより形成される画像が画像ＩＭＧ３となるようにメモリ１２０に画像データを格納する。

図８（Ａ）、図８（Ｂ）に、回転角度が０度のときの回転処理部１５０の動作説明図を示す。

図８（Ａ）は、図７の入力画像ＩＭＧ０を、画素単位で画像データを並べて表したものである。図８（Ａ）では、入力画像ＩＭＧ０の水平走査方向にＮ（Ｎは２以上の整数）画素が並び、入力画像ＩＭＧ０の垂直走査方向にＭ（Ｍは２以上の整数）画素が並ぶものとする。そして、入力画像ＩＭＧ０の水平走査方向に画素Ｐ_１−１、Ｐ_１−２、・・・、Ｐ_１−Ｎが並び、入力画像ＩＭＧ０の垂直走査方向に、例えば左端については画素Ｐ_１−１、Ｐ_２−１、・・・、Ｐ_Ｍ−１が並ぶものとする。

また図８（Ｂ）は、回転角度が０度のときの回転処理後の画像データがメモリ１２０に格納される様子を模式的に表したものである。

ここで、圧縮処理部１００が８画素単位で圧縮処理を行うものとする。図８（Ａ）では画素Ｐ_１−１〜Ｐ_１−８を処理方向ＤＩＲ１で、例えば図４（Ｃ）に示したように圧縮処理を行い、符号化データＣＤ_１−１が生成される。同様に、画素Ｐ_１−９〜Ｐ_１−１６、画素Ｐ_１−１７〜Ｐ_１−２４、・・・、画素Ｐ_{１−（Ｎ−７）}〜Ｐ_１−Ｎ、画素Ｐ_２−１〜Ｐ_２−８、・・・、画素Ｐ_{２−（Ｎ−７）}〜Ｐ_２−Ｎ、・・・、画素Ｐ_Ｍ−１〜Ｐ_Ｍ−８、・・・、画素Ｐ_{Ｍ−（Ｎ−７）}〜Ｐ_Ｍ−Ｎを、それぞれ処理方向ＤＩＲ１で圧縮処理を行って、符号化データＣＤ_１−２、ＣＤ_１−３、・・・、ＣＤ_１−Ｋ（Ｋは自然数）、ＣＤ_２−１、・・・、ＣＤ_２−Ｋ、・・・、ＣＤ_Ｌ−１（Ｌは自然数）、・・・、ＣＤ_Ｌ−Ｋが生成される。

こうして生成された符号化データは、図８（Ｂ）に示す順序ＭＤＲ１で、メモリ１２０に格納されていく。即ち、まず符号化データＣＤ_１−１〜ＣＤ_１−Ｋが順序ＭＤＲ１でメモリ１２０に格納された後に、符号化データＣＤ_２−１〜ＣＤ_２−Ｋが順序ＭＤＲ１でメモリ１２０に格納される。ライトアドレス生成回路３１０は、図８（Ｂ）に示す順序で圧縮処理が行われるようにラインバッファ部３５０のライトアドレスを生成する。

この結果、第１及び第２の伸張処理部１３０、１３２は、メモリ１２０からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データＣＤ_１−１、ＣＤ_１−２、・・・、ＣＤ_１−Ｋ、ＣＤ_２−１、ＣＤ_２−２、・・・、ＣＤ_２−Ｋ、・・・、ＣＤ_Ｌ−１、・・・、ＣＤ_Ｌ−Ｋの順番に読み出すようにリードアドレス生成回路３２０がラインバッファ部３５０のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が０度のときの画像ＩＭＧ０の画像データを出力できる。

図９（Ａ）、図９（Ｂ）に、回転角度が９０度のときの回転処理部１５０の動作説明図を示す。

図９（Ａ）は、図７の入力画像ＩＭＧ０を、画素単位で画像データを並べて表したものである。図９（Ａ）では、入力画像ＩＭＧ０の水平走査方向にＮ画素が並び、入力画像ＩＭＧ０の垂直走査方向にＭ画素が並ぶものとする。そして、入力画像ＩＭＧ０の水平走査方向に画素Ｐ_１−１、Ｐ_１−２、・・・、Ｐ_１−Ｎが並び、入力画像ＩＭＧ０の垂直走査方向に、例えば左端については画素Ｐ_１−１、Ｐ_２−１、・・・、Ｐ_Ｍ−１が並ぶものとする。

また図９（Ｂ）は、回転角度が９０度のときの回転処理後の画像データがメモリ１２０に格納される様子を模式的に表したものである。

ここで、圧縮処理部１００が８画素単位で圧縮処理を行うものとする。図９（Ａ）では画素Ｐ_１−１〜Ｐ_８−１を処理方向ＤＩＲ２で、例えば図４（Ｃ）に示したように圧縮処理を行い、符号化データＣＤ_１−１が生成される。同様に、画素Ｐ_１−２〜Ｐ_８−２、画素Ｐ_１−３〜Ｐ_８−３、・・・、画素Ｐ_１−Ｎ〜Ｐ_８−Ｎ、画素Ｐ_９−１〜Ｐ_１６−１、画素Ｐ_９−２〜Ｐ_１６−２、・・・、画素Ｐ_９−Ｎ〜Ｐ_１６−Ｎ、・・・、画素Ｐ_{Ｍ−（Ｎ−７）}−１〜Ｐ_Ｍ−１、・・・、画素Ｐ_{（Ｍ−７）−Ｎ}〜Ｐ_Ｍ−Ｎを、それぞれ処理方向ＤＩＲ２で圧縮処理を行って、符号化データＣＤ_１−２、ＣＤ_１−３、・・・、ＣＤ_１−Ｋ、ＣＤ_２−１、ＣＤ_２−２、・・・、ＣＤ_２−Ｋ、・・・、ＣＤ_Ｌ−１、・・・、ＣＤ_Ｌ−Ｋが生成される。

こうして生成された符号化データは、図９（Ｂ）に示す順序ＭＤＲ２で、メモリ１２０に格納されていく。即ち、まず符号化データＣＤ_１−１〜ＣＤ_１−Ｋが順序ＭＤＲ２でメモリ１２０に格納された後に、符号化データＣＤ_２−１〜ＣＤ_２−Ｋが順序ＭＤＲ２でメモリ１２０に格納される。ライトアドレス生成回路３１０は、図９（Ｂ）に示す順序で圧縮処理が行われるようにラインバッファ部３５０のライトアドレスを生成する。

この結果、第１及び第２の伸張処理部１３０、１３２は、メモリ１２０からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データＣＤ_１−Ｋ、ＣＤ_２−Ｋ、・・・、ＣＤ_Ｌ−Ｋ、ＣＤ_{１−（Ｋ−１）}、ＣＤ_{２−（Ｋ−１）}、・・・、ＣＤ_{Ｌ−（Ｋ−１）}、・・・、ＣＤ_１−１、・・・、ＣＤ_Ｌ−１の順番に読み出すようにリードアドレス生成回路３２０がラインバッファ部３５０のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が９０度のときの画像ＩＭＧ１の画像データを出力できる。

図１０（Ａ）、図１０（Ｂ）に、回転角度が１８０度のときの回転処理部１５０の動作説明図を示す。

図１０（Ａ）は、図７の入力画像ＩＭＧ０を、画素単位で画像データを並べて表したものである。図１０（Ａ）では、入力画像ＩＭＧ０の水平走査方向にＮ画素が並び、入力画像ＩＭＧ０の垂直走査方向にＭ画素が並ぶものとする。そして、入力画像ＩＭＧ０の水平走査方向に画素Ｐ_１−１、Ｐ_１−２、・・・、Ｐ_１−Ｎが並び、入力画像ＩＭＧ０の垂直走査方向に、例えば左端については画素Ｐ_１−１、Ｐ_２−１、・・・、Ｐ_Ｍ−１が並ぶものとする。

また図１０（Ｂ）は、回転角度が１８０度のときの回転処理後の画像データがメモリ１２０に格納される様子を模式的に表したものである。

ここで、圧縮処理部１００が８画素単位で圧縮処理を行うものとする。図１０（Ａ）では画素Ｐ_１−８〜Ｐ_１−１を処理方向ＤＩＲ３で、例えば図４（Ｃ）に示したように圧縮処理を行い、符号化データＣＤ_１−１が生成される。同様に、画素Ｐ_１−１６〜Ｐ_１−９、・・・、画素Ｐ_{１−（Ｎ−７）}〜Ｐ_１−Ｎ、画素Ｐ_２−８〜Ｐ_２−１、画素Ｐ_２−１６〜Ｐ_２−９、・・・、画素Ｐ_{２−（Ｎ−７）}〜Ｐ_２−Ｎ、・・・、画素Ｐ_Ｍ−８〜Ｐ_Ｍ−１、・・・、画素Ｐ_{Ｍ−（Ｎ−７）}〜Ｐ_Ｍ−Ｎを、それぞれ処理方向ＤＩＲ３で圧縮処理を行って、符号化データＣＤ_１−２、・・・、ＣＤ_１−Ｋ、ＣＤ_２−１、ＣＤ_２−２、・・・、ＣＤ_２−Ｋ、・・・、ＣＤ_Ｌ−１、・・・、ＣＤ_Ｌ−Ｋが生成される。

こうして生成された符号化データは、図１０（Ｂ）に示す順序ＭＤＲ３で、メモリ１２０に格納されていく。即ち、まず符号化データＣＤ_１−１〜ＣＤ_１−Ｋが順序ＭＤＲ３でメモリ１２０に格納された後に、符号化データＣＤ_２−１〜ＣＤ_２−Ｋが順序ＭＤＲ３でメモリ１２０に格納される。ライトアドレス生成回路３１０は、図１０（Ｂ）に示す順序で圧縮処理が行われるようにラインバッファ部３５０のライトアドレスを生成する。

この結果、第１及び第２の伸張処理部１３０、１３２は、メモリ１２０からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データＣＤ_Ｌ−Ｋ、ＣＤ_{Ｌ−（Ｋ−１）}、・・・、ＣＤ_Ｌ−１、ＣＤ_{（Ｌ−１）−Ｋ}、ＣＤ_{（Ｌ−１）−（Ｋ−１）}、・・・、ＣＤ_{（Ｌ−１）−１}、・・・、ＣＤ_１−Ｋ、・・・、ＣＤ_１−１の順番に読み出すようにリードアドレス生成回路３２０がラインバッファ部３５０のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が１８０度のときの画像ＩＭＧ２の画像データを出力できる。

図１１（Ａ）、図１１（Ｂ）に、回転角度が２７０度のときの回転処理部１５０の動作説明図を示す。

図１１（Ａ）は、図７の入力画像ＩＭＧ０を、画素単位で画像データを並べて表したものである。図１１（Ａ）では、入力画像ＩＭＧ０の水平走査方向にＮ画素が並び、入力画像ＩＭＧ０の垂直走査方向にＭ画素が並ぶものとする。そして、入力画像ＩＭＧ０の水平走査方向に画素Ｐ_１−１、Ｐ_１−２、・・・、Ｐ_１−Ｎが並び、入力画像ＩＭＧ０の垂直走査方向に、例えば左端については画素Ｐ_１−１、Ｐ_２−１、・・・、Ｐ_Ｍ−１が並ぶものとする。

また図１１（Ｂ）は、回転角度が２７０度のときの回転処理後の画像データがメモリ１２０に格納される様子を模式的に表したものである。

ここで、圧縮処理部１００が８画素単位で圧縮処理を行うものとする。図１１（Ａ）では画素Ｐ_１−１〜Ｐ_８−１を処理方向ＤＩＲ４で、例えば図４（Ｃ）に示したように圧縮処理を行い、符号化データＣＤ_１−１が生成される。同様に、画素Ｐ_１−２〜Ｐ_８−２、・・・、画素Ｐ_１−Ｎ〜Ｐ_８−Ｎ、画素Ｐ_９−１〜Ｐ_１６−１、画素Ｐ_９−２〜Ｐ_１６−２、・・・、画素Ｐ_９−Ｎ〜Ｐ_１６−Ｎ、・・・、画素Ｐ_{（Ｍ−７）−１}〜Ｐ_Ｍ−１、・・・、画素Ｐ_{（Ｍ−７）−Ｎ}〜Ｐ_Ｍ−Ｎを、それぞれ処理方向ＤＩＲ４で圧縮処理を行って、符号化データＣＤ_１−２、・・・、ＣＤ_１−Ｋ、ＣＤ_２−１、・・・、ＣＤ_２−Ｋ、・・・、ＣＤ_Ｌ−１、・・・、ＣＤ_Ｌ−Ｋが生成される。

こうして生成された符号化データは、図１１（Ｂ）に示す順序ＭＤＲ４で、メモリ１２０に格納されていく。即ち、まず符号化データＣＤ_１−１〜ＣＤ_１−Ｋが順序ＭＤＲ４でメモリ１２０に格納された後に、符号化データＣＤ_２−１〜ＣＤ_２−Ｋが順序ＭＤＲ４でメモリ１２０に格納され、符号化データＣＤ_Ｌ−１〜ＣＤ_Ｌ−Ｋが順序ＭＤＲ４でメモリ１２０に格納される。即ち、ライトアドレス生成回路３１０は、図１１（Ｂ）に示す順序で圧縮処理が行われるようにラインバッファ部３５０のライトアドレスを生成する。

この結果、第１及び第２の伸張処理部１３０、１３２は、メモリ１２０からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データＣＤ_Ｌ−１、ＣＤ_{（Ｌ−１）−１}、・・・、ＣＤ_１−１、ＣＤ_Ｌ−２、ＣＤ_{（Ｌ−１）−２}、・・・、ＣＤ_１−２、・・・、ＣＤ_Ｌ−Ｋ、・・・、ＣＤ_１−Ｋの順番に読み出すようにリードアドレス生成回路３２０がラインバッファ部３５０のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が２７０度のときの画像ＩＭＧ３の画像データを出力できる。

以上のように、本実施形態によれば、回転処理に必要な作業領域に１画面分の画像データを保持する必要がなく、８画素を１ブロックとするブロック単位で圧縮処理を行う場合には最低８走査ライン数分の画像データを保持するラインバッファを用意しておくだけで済む。４画素を１ブロックとするブロック単位で圧縮処理を行う場合には、最低４走査ライン数分の画像データを保持するラインバッファを用意しておくだけで済む。

なお、本実施形態における回転処理部１５０は、図８（Ａ）〜図８（Ｂ）、図９（Ａ）〜図９（Ｂ）、図１０（Ａ）〜図１０（Ｂ）及び図１１（Ａ）〜図１１（Ｂ）で説明した処理を行うものに限定されるものではない。

２．３ 圧縮処理部
図１２に、図２の圧縮処理部１００の構成例のブロック図を示す。

図１２では、ベースバンドエンジン１０から入力される画像の画像データのフォーマットがＲＧＢ８８８フォーマットであるものとする。圧縮処理部１００は、ＤＰＣＭ符号化回路４００Ｒ、４００Ｇ、４００Ｂを含む。ＤＰＣＭ符号化回路４００Ｒ、４００Ｇ、４００Ｂは、それぞれ同様の構成を有している。

画像データのフォーマットがＲＧＢ８８８フォーマットの場合、ホストＩ／Ｆ１４０や回転処理部１５０を介して入力される画像データは、１画素当たり２４ビットである。そのうち、Ｒ成分の８ビットの画像データがＤＰＣＭ符号化回路４００Ｒに入力され、Ｇ成分の８ビットの画像データがＤＰＣＭ符号化回路４００Ｇに入力され、Ｂ成分の８ビットの画像データがＤＰＣＭ符号化回路４００Ｂに入力される。

各ＤＰＣＭ符号化回路は、圧縮処理対象の画素については８ビットの画像データを４ビットの符号化データとして出力する。このように圧縮処理部１００は、色成分毎に、画像データを符号化する。また各ＤＰＣＭ符号化回路は、非圧縮処理対象の画素についてはそのまま８ビットの画像データを出力する。

図１３に、図１２のＤＰＣＭ符号化回路４００Ｒの構成例のブロック図を示す。

図１３ではＤＰＣＭ符号化回路４００Ｒについて説明するが、ＤＰＣＭ符号化回路４００Ｇ、４００Ｂの構成も同様である。

ＤＰＣＭ符号化回路４００Ｒは、減算器４１０Ｒ、量子化テーブル４２０Ｒ、逆量子化テーブル４３０Ｒ、加算器４４０Ｒ、選択器４５０Ｒ、４５２Ｒ、フリップフロップ４６０Ｒ、画素カウンタ４７０Ｒを含む。

減算器４１０Ｒは、入力された８ビットの画像データと、フリップフロップ４６０Ｒに保持された８ビットの画像データとの差分を求め、キャリービット（ボロービット）を含む９ビットの差分データを出力する。この差分データは、量子化テーブル４２０Ｒに供給される。

図１４（Ａ）に、図１３の量子化テーブル４２０Ｒの構成の概要を示す。

量子化テーブル４２０Ｒには、予め９ビットの入力値に対応した４ビットの出力値が登録されている。この出力値は、入力値を量子化した値であり、この量子化した値を４ビットで表したものである。量子化テーブル４２０Ｒは、減算器４１０Ｒからの９ビットの差分データを入力値として、４ビットの出力値である量子化データを出力する。量子化データは、逆量子化テーブル４３０Ｒに供給される。

図１４（Ｂ）に、図１３の逆量子化テーブル４３０Ｒの構成の概要を示す。

逆量子化テーブル４３０Ｒは、量子化テーブル４２０Ｒに対応するテーブルである。逆量子化テーブル４３０Ｒには、予め４ビットの入力値に対応した９ビットの出力値が登録されている。この出力値は、入力値を逆量子化した値であり、この量子化した値を９ビットで表したものである。より具体的には、逆量子化テーブル４３０Ｒの出力値が量子化テーブル４２０Ｒの入力値となるように両テーブルの値が登録されている。

逆量子化テーブル４３０Ｒは、量子化テーブル４２０Ｒからの量子化データを入力値として、９ビットの出力値である逆量子化データを出力する。

図１３に戻って説明を続ける。量子化テーブル４２０Ｒからの量子化データは、選択器４５０Ｒにも入力される。選択器４５０Ｒには、回転処理部１５０からの８ビットの画像データと４ビットの量子化データとが入力され、画素カウンタ４７０Ｒによって生成される選択制御信号ＳＥＬに基づいて、いずれか１つのデータを出力する。選択器４５０Ｒの４ビット又は８ビットの出力データが、図４（Ａ）に示す符号化データとなり、メモリ１２０に格納される。

逆量子化データは、加算器４４０Ｒに入力される。加算器４４０Ｒには、９ビットの逆量子化データとフリップフロップ４６０Ｒに保持された８ビットの画像データとが入力される。加算器４４０Ｒは、逆量子化データとフリップフロップ４６０Ｒの画像データとを加算し、８ビットの加算データを選択器４５２Ｒに供給する。

選択器４５２Ｒには、加算器４４０Ｒからの８ビットの加算データと、ホストＩ／Ｆ１４０を介して入力される８ビットの画像データとが入力され、画素カウンタ４７０Ｒによって生成される選択制御信号ＳＥＬに基づいて、いずれか１つのデータを出力する。選択器４５２Ｒの選択データは、フリップフロップ４６０Ｒにおいて保持される。フリップフロップ４６０Ｒは、例えばホストＩ／Ｆ１４０を介して入力される画像データの色成分毎にカウントアップされるカウントパルスを用いて、選択データをラッチできる。

画素カウンタ４７０Ｒには、該カウントパルス、制御信号ＦＭＴ、ＭＯＤＥが入力される。そして、制御信号ＭＯＤＥによりラインモードが指定されているとき、画素カウンタ４７０Ｒは、１走査ライン単位でＤＰＣＭ符号化が行われるように選択制御信号ＳＥＬを生成する。ラインモードでは、１走査ラインの先頭の第１の画素のみがそのまま出力され、その後の画素については直前の画素との差分が量子化される。一方、制御信号ＭＯＤＥによりパーシャルモードが指定されているとき、画素カウンタ４７０Ｒは、制御信号ＦＭＴにより指定される画像フォーマットに対応して、カウントパルスで規定されるタイミングに従って選択制御信号ＳＥＬを生成する。

図１５に、図１３の画素カウンタ４７０Ｒの動作例のタイミング図を示す。

図１５では、制御信号ＭＯＤＥによりパーシャルモードが指定されているときの画素カウンタ４７０Ｒの動作例を示している。

制御信号ＦＭＴによりＲＧＢ８８８フォーマットが指定されたとき、画素カウンタ４７０Ｒは、まず先頭の第１の画素については圧縮処理を行うことなくそのまま出力するように選択制御信号ＳＥＬを生成する。この選択制御信号ＳＥＬにより、各成分未符号化期間を規定できる。このため、選択器４５０Ｒ、４５２Ｒは、外部から入力された８ビットの画像データをそのまま選択出力する。その結果、圧縮処理部１００が出力する符号化データは、入力される８ビットの画像データのまま出力できる。

そして、画素カウンタ４７０Ｒは、第１の画素に続く第２〜第４の画素について符号化処理を行うように選択制御信号ＳＥＬを生成する。この選択制御信号ＳＥＬにより、各成分符号化期間を規定できる。このため、選択器４５０Ｒは量子化データを出力し、選択器４５２Ｒは加算データを出力する。従って、隣の画素との差分を量子化したデータが符号化データとして出力される（各成分符号化期間）。

これに対して、制御信号ＭＯＤＥによりラインモードが指定されているときは、当該走査ラインの残りの画素について、パーシャルモードの第２〜第４の画素と同様の符号化が行われる。

なお、図１２〜図１５では、ＲＧＢ８８８フォーマットを例に説明したが、画像フォーマットに応じて画素カウンタ４７０Ｒが選択制御信号ＳＥＬのタイミングを変更することで、他の画像フォーマットについても同様に符号化できる。

また、圧縮処理部１００の構成は図１２〜図１５に説明したものに限定されるものではない。

２．４ 伸張処理部（第１の伸張処理部、第２の伸張処理部）
図１６に、図２の第１の伸張処理部１３０の構成例のブロック図を示す。

図１６では、第１の伸張処理部１３０について説明するが、第２の伸張処理部１３２についても同様である。図１６についても、画像データのフォーマットがＲＧＢ８８８フォーマットであるものとする。

第１の伸張処理部１３０は、ＤＰＣＭ復号化回路５００Ｒ、５００Ｇ、５００Ｂを含む。ＤＰＣＭ復号化回路５００Ｒ、５００Ｇ、５００Ｂは、それぞれ同様の構成を有している。

ＤＰＣＭ復号化回路５００Ｒには、先頭の第１の画素のＲ成分の８ビットの画像データが入力された後、第２〜第４の画素のＲ成分の４ビットの符号化データが順次入力される。ＤＰＣＭ復号化回路５００Ｇには、先頭の第１の画素のＧ成分の８ビットの画像データが入力された後、第２〜第４の画素のＧ成分の４ビットの符号化データが順次入力される。ＤＰＣＭ復号化回路５００Ｂには、先頭の第１の画素のＢ成分の８ビットの画像データが入力された後、第２〜第４の画素のＢ成分の４ビットの符号化データが順次入力される。

各ＤＰＣＭ復号化回路は、圧縮処理対象の画素については４ビットの符号化データを８ビットの画像データとして出力する。このように第１の伸張処理部１３０は、色成分毎に、画像データを復号化する。また各ＤＰＣＭ復号化回路は、非圧縮処理対象の画素についてはそのまま８ビットの符号化を画像データとして出力する。

図１７に、図１６のＤＰＣＭ復号化回路５００Ｒの構成例のブロック図を示す。

図１７ではＤＰＣＭ復号化回路５００Ｒについて説明するが、ＤＰＣＭ復号化回路５００Ｇ、５００Ｂの構成も同様である。

ＤＰＣＭ復号化回路５００Ｒは、逆量子化テーブル５１０Ｒ、加算器５２０Ｒ、選択器５３０Ｒ、フリップフロップ５４０Ｒ、画素カウンタ５５０Ｒを含む。

逆量子化テーブル５１０Ｒは、図１３の逆量子化テーブル４３０Ｒと同様であり、図１４（Ｂ）に示す機能を有することができる。即ち、逆量子化テーブル５１０Ｒは、４ビットの符号化データを９ビットの逆量子化データに変換する。

加算器５４０Ｒには、逆量子化テーブル５１０Ｒからの逆量子化データとフリップフロップ５４０Ｒに保持された８ビットの画像データとが入力される。加算器５４０Ｒは、逆量子化データとフリップフロップ５４０Ｒの画像データとを加算し、８ビットの加算データとして出力する。加算データは、選択器５３０Ｒに入力される。

選択器５３０Ｒには、非圧縮処理対象の８ビットの画像データと加算データとが入力され、画素カウンタ５５０Ｒにより生成された選択制御信号ＳＥＬ１に基づいていずれか１つのデータが出力される。選択器５３０Ｒの選択データは、フリップフロップ５４０Ｒにおいて保持される。

フリップフロップ５４０Ｒは、メモリ１２０から読み出される画像データの色成分毎にカウントアップされるカウントパルスを用いて、選択データをラッチできる。

画素カウンタ５５０Ｒには、該カウントパルス、制御信号ＦＭＴ、ＭＯＤＥが入力される。そして、制御信号ＭＯＤＥによりラインモードが指定されているとき、画素カウンタ４７０Ｒは、１走査ライン単位でＤＰＣＭ復号化が行われるように選択制御信号ＳＥＬ１を生成する。ラインモードでは、１走査ラインの先頭の第１の画素のみがそのまま出力され、その後の画素についてはＤＰＣＭ復号化が行われる。一方、制御信号ＭＯＤＥによりパーシャルモードが指定されているとき、画素カウンタ５５０Ｒは、制御信号ＦＭＴにより指定される画像フォーマットに対応して、カウントパルスで規定されるタイミングに従って選択制御信号ＳＥＬ１を生成する。

ラインモードが指定され、且つ制御信号ＦＭＴによりＲＧＢ８８８フォーマットが指定されたとき、画素カウンタ５５０Ｒは、まず先頭の第１の画素については伸張処理を行うことなくそのまま出力するように選択制御信号ＳＥＬ１を生成する。このため、選択器５３０Ｒは、メモリ１２０から読み出された画像データをそのまま選択出力する。そして、画素カウンタ５５０Ｒは、第１の画素に続く当該走査ラインの残りの画素について復号化処理を行うように選択制御信号ＳＥＬ１を生成する。このため、選択器５３０Ｒは加算データを出力する。この結果、第１の伸張処理部１３０は、ＤＰＣＭ復号化処理された８ビットの画像データを出力できる。

パーシャルモードが指定され、且つ制御信号ＦＭＴによりＲＧＢ８８８フォーマットが指定されたとき、画素カウンタ５５０Ｒは、まず先頭の第１の画素については伸張処理を行うことなくそのまま出力するように選択制御信号ＳＥＬ１を生成する。このため、選択器５３０Ｒは、メモリ１２０から読み出された画像データをそのまま選択出力する。そして、画素カウンタ５５０Ｒは、第１の画素に続く第２〜第４の画素について復号化処理を行うように選択制御信号ＳＥＬ１を生成する。このため、選択器５３０Ｒは加算データを出力する。この結果、第１の伸張処理部１３０は、ＤＰＣＭ復号化処理された８ビットの画像データを出力できる。

図１６及び図１７では、ＲＧＢ８８８フォーマットを例に説明したが、画像フォーマットに応じて画素カウンタ５５０Ｒが選択制御信号ＳＥＬ１のタイミングを変更することで、他の画像フォーマットについても同様に復号化できる。

なお、第１の伸張処理部１３０の構成は図１６及び図１７に説明したものに限定されるものではない。

２．５ オーバレイ処理部
図２のオーバレイ処理部１７０は、ＲＧＢの色成分毎に、第１及び第２のフォーマット変換部１６０、１６２からの画像データに対して重ね合わせ処理を行う重ね合わせ処理回路を有する。

図１８に、図２のオーバレイ処理部１７０のＲ成分用の重ね合わせ処理回路の構成例のブロック図を示す。図１８ではＲ成分用の重ね合わせ処理回路を示すが、Ｇ成分及びＢ成分についても同様である。

オーバレイ処理部１７０のＲ成分用の重ね合わせ処理回路１７０Ｒは、第１及び第２の乗算器６００Ｒ、６１０Ｒと、加算器６２０Ｒとを含む。

第１の乗算器６００Ｒには、制御信号ＧＭ１と第１のフォーマット変換部１６０によってフォーマット変換された画像データとが入力される。例えば第１の乗算器６００Ｒは、該画像データに対して、色成分毎に制御信号ＧＭ１により指定される透過比率を乗算して加算器６２０Ｒに出力する。

第２の乗算器６１０Ｒには、制御信号ＧＭ２と第２のフォーマット変換部１６０によってフォーマット変換された画像データとが入力される。例えば第２の乗算器６１０Ｒは、該画像データに対して、色成分毎に制御信号ＧＭ２により指定される透過比率を乗算して加算器６２０Ｒに出力する。

加算器６２０Ｒは、第１の乗算器６００Ｒからの乗算データと第２の乗算器６１０Ｒからの乗算データとを色成分毎に加算し、重ね合わせ処理後のデータとして出力する。

ここで、第１の乗算器６００Ｒからの乗算データをＭＤ１、第２の乗算器６１０Ｒからの乗算データをＭＤ２、制御信号ＧＭ１により指定される透過比率をｇ１、制御信号ＧＭ２により指定される透過比率をｇ２とすると、加算器６２０Ｒの出力データＯＤは、次式で表される。

ＯＤ（Ｒ）＝ＭＤ１（Ｒ）×ｇ１＋ＭＤ２（Ｒ）×ｇ２ ・・・（１）
ここで、（Ｒ）はＲ成分のデータであることを示す。この重ね合わせ処理後のデータが、ドライバＩ／Ｆ１８０を介して表示ドライバ４０に供給される。従って、Ｇ成分の出力データＯＤ（Ｇ）、Ｂ成分の出力データＯＤ（Ｂ）についても、（１）式と同様である。

３． 電子機器
図１９に、本実施形態における電子機器としての携帯電話機の構成例のブロック図を示す。図１９において、図１と同一部分には同一符号を付し、適宜説明を省略する。

携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、例えばＹＵＶフォーマットで画像処理コントローラ５０（画像処理装置）に供給する。

携帯電話機９００は、液晶表示パネル２０を含む。液晶表示パネル２０は、表示ドライバ４０（駆動部）によって駆動される。液晶表示パネル２０は、複数のゲート線、複数のソース線、複数の画素を含む。

表示ドライバ４０は、ゲートドライバ４２、ソースドライバ４４及び電源回路４６を含む。ゲートドライバ４２は、液晶表示パネル２０の複数のゲート線を走査する。ソースドライバ４４は、液晶表示パネル２０の複数のソース線を、画像データに基づいて駆動する。電源回路４６は、ゲートドライバ４２、ソースドライバ４４及び液晶表示パネル２０の電圧を生成する。電源回路４６は、ソースドライバ４４及びゲートドライバ４２に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また電源回路４６は、液晶表示パネル２０の対向電極に、対向電極電圧Ｖｃｏｍを供給する。

画像処理コントローラ５０は、表示ドライバ４０に接続され、ソースドライバ４４に対してＲＧＢフォーマットの画像データを供給する。

ベースバンドエンジン１０は、画像処理コントローラ５０に接続される。ベースバンドエンジン１０は、画像処理コントローラ５０を制御する。またベースバンドエンジン１０は、アンテナ９６０を介して受信された画像データを、変復調部９５０で復調した後、画像処理コントローラ５０に供給できる。画像処理コントローラ５０は、この画像データに基づき、ソースドライバ４４及びゲートドライバ４２により液晶表示パネル２０に表示させる。

ベースバンドエンジン１０は、カメラモジュール９１０で生成された画像データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。

ベースバンドエンジン１０は、操作入力部９７０からの操作情報に基づいて画像データの送受信処理、カメラモジュール９１０の撮像、液晶表示パネル２０の表示処理を行う。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態における画像処理装置が適用される液晶表示装置の構成の概要を示す図。 図１の画像処理コントローラの構成例のブロック図。 図２の圧縮処理部の動作説明図。 図４（Ａ）、図４（Ｂ）、図４（Ｃ）は画像フォーマットに応じた圧縮処理部の動作説明図。 図２の制御レジスタ部の構成の概要を示す図。 図２の回転処理部の構成例のブロック図。 図６の回転処理部の動作説明図。 図８（Ａ）、図８（Ｂ）は回転角度が０度のときの回転処理部の動作説明図。 図９（Ａ）、図９（Ｂ）は回転角度が９０度のときの回転処理部の動作説明図。 図１０（Ａ）、図１０（Ｂ）は回転角度が１８０度のときの回転処理部の動作説明図。 図１１（Ａ）、図１１（Ｂ）は回転角度が２７０度のときの回転処理部の動作説明図。 図２の圧縮処理部の構成例のブロック図。 図１２のＤＰＣＭ符号化回路の構成例のブロック図。 図１４（Ａ）は図１３の量子化テーブルの説明図。図１４（Ｂ）は図１３の逆量子化テーブルの説明図。 図１３の画素カウンタの動作例を示すタイミング図。 図２の第１の伸張処理部の構成例のブロック図。 図１６のＤＰＣＭ復号化回路の構成例のブロック図。 図２のオーバレイ処理部のＲ成分用の重ね合わせ処理回路の構成例のブロック図。 本実施形態における電子機器の構成例のブロック図。

符号の説明

１０ ベースバンドエンジン、 ２０ 液晶表示パネル、 ３０、３２ ガラス基板、
４０ 表示ドライバ、 ４２ ゲートドライバ、 ４４ ソースドライバ、
４６ 電源回路、 ５０ 画像処理コントローラ、 １００ 圧縮処理部、
１２０ メモリ、 １３０ 第１の伸張処理部、 １３２ 第２の伸張処理部、
１４０ ホストＩ／Ｆ、 １５０ 回転処理部、 １６０ 第１のフォーマット変換部、１６２ 第２のフォーマット変換部、 １７０ オーバレイ処理部、
１７０Ｒ 重ね合わせ処理回路、 １８０ ドライバＩ／Ｆ、
１９０ 制御レジスタ部、 ２００ 動作モード設定レジスタ、
２０２ 画像サイズ設定レジスタ、 ２１０ 画像フォーマット設定レジスタ、
２２０ オーバレイ処理設定レジスタ、 ２２２ 第１の透過比率設定レジスタ、
２２４ 第２の透過比率設定レジスタ、 ２３０ 回転角度設定レジスタ、
３００ ライトＦＩＦＯ、 ３１０ ライトアドレス生成回路、
３２０ リードアドレス生成回路、 ３３０ リードＦＩＦＯ、
３４０ ラインバッファ制御回路、 ３５０ ラインバッファ部、
３６０ 回転処理制御回路、 ４００Ｂ、４００Ｇ、４００Ｒ ＤＰＣＭ符号化回路、
４１０Ｒ 減算器、 ４２０Ｒ 量子化テーブル、
４３０Ｒ、５１０Ｒ 逆量子化テーブル、 ４４０Ｒ、５２０Ｒ、６２０Ｒ 加算器、
４５０Ｒ、４５２Ｒ、５３０Ｒ 選択器、 ４６０Ｒ、５４０Ｒ フリップフロップ、
４７０Ｒ、５５０Ｒ 画素カウンタ、
５００Ｂ、５００Ｇ、５００Ｒ ＤＰＣＭ復号化回路、 ６００Ｒ 第１の乗算器、
６１０Ｒ 第２の乗算器、 ９００ 携帯電話機、 ９１０ カメラモジュール、
９５０ 変復調部、 ９６０ アンテナ、 ９７０ 操作入力部

Claims (11)

1. 表示パネルの駆動部に画像データを供給するための画像処理装置であって、
   入力画像の１走査ライン分の画像データを分割した複数ブロックの１ブロック毎に、前記画像データを符号化して符号化データを生成する符号化部と、
   前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行う回転処理部と、
   前記符号化部からの前記符号化データが格納されるメモリと、
   前記メモリからの前記符号化データを、前記１ブロック毎に復号化して復号化データを生成する復号化部とを含み、
   前記復号化部からの前記復号化データを、前記駆動部に供給すると共に、
   前記回転処理部は、ラインバッファ部を含み、
   前記ラインバッファ部は、複数のラインバッファを有し、
   前記複数のラインバッファの各ラインバッファには、前記入力画像の１走査ライン分の画像データが格納され、
   前記回転処理部により行われた回転処理後の画像の画像データが、前記符号化部に供給され、
   前記ラインバッファ部には、
   前記１ブロックの画素数と少なくとも同じ数の走査ライン数分の前記ラインバッファが設けられると共に、
   前記画像データはＲＧＢ画像データ又はＹＵＶ画像データであり、
   前記符号化部は、
   先頭の第１の画素の画像データについては符号化データとして出力し、第１の画素の画像データと第２の画素の画像データとの差分を求めて、該差分を圧縮し、第３の画素及び第４の画素の画像データについては、直前の符号化データを伸長したデータとの差分を求めて、該差分を圧縮する符号化処理を行うことを特徴とする画像処理装置。
2. 請求項１において、
   前記符号化部は、
   先頭の第１の画素の画像データについては圧縮処理せずにそのまま符号化データとして出力し、第１の画素の画像データと第２の画素の画像データとの差分を求めて、該差分を、画素の画像データの１／２のビット数のデータに変換し、第３の画素及び第４の画素の画像データについては、直前の符号化データを伸長したデータとの差分を求めて、該差分を、画素の画像データの１／２のビット数のデータに変換する符号化処理を行うことを特徴とする画像処理装置。
3. 請求項１又は２において、
   前記各ラインバッファの容量をＬＢビット、前記入力画像の１走査ラインの画素数をＨ画素、１画素当たりのビット数をＰとした場合に、前記１ブロックのデータ長が、ｆ（ＬＢ／Ｈ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であることを特徴とする画像処理装置。
4. 請求項１乃至３のいずれかにおいて、
   前記符号化部が規定圧縮率Ｗ以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をＢ、前記入力画像の１画素当たりのビット数をＰと
   した場合に、前記１ブロックのデータ長が、ｆ（Ｂ／Ｗ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であることを特徴とする画像処理装置。
5. 請求項１乃至４のいずれかにおいて、
   前記入力画像の画像データのフォーマットに応じて、前記１ブロックのデータ長を異ならせることを特徴とする画像処理装置。
6. 表示パネルの駆動部に画像データを供給するための画像処理方法であって、
   入力画像の１走査ライン分の画像データを分割した複数ブロックの１ブロック毎に、前記画像データを符号化して符号化データを生成するステップと、
   前記符号化データをメモリに格納するステップと、
   前記メモリからの前記符号化データを、前記１ブロック毎に復号化して復号化データを生成するステップと、
   前記復号化データを、前記駆動部に供給するステップとを含むと共に、
   前記入力画像の１走査ライン分の画像データが各ラインバッファに格納される、複数のラインバッファを有するラインバッファ部を用いて、前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行うステップを含み、
   前記回転処理部により行われた回転処理後の画像の画像データに対して符号化を行い、
   前記ラインバッファ部には、
   前記１ブロックの画素数と少なくとも同じ数の走査ライン数分の前記ラインバッファが設けられる、
   前記画像データはＲＧＢ画像データ又はＹＵＶ画像データであり、
   前記符号化データを生成するステップでは、
   先頭の第１の画素の画像データについては符号化データとして出力し、第１の画素の画像データと第２の画素の画像データとの差分を求めて、該差分を圧縮し、第３の画素及び第４の画素の画像データについては、直前の符号化データを伸長したデータとの差分を求めて、該差分を圧縮する符号化処理を行うことを特徴とする画像処理方法。
7. 請求項６において、
   前記符号化データを生成するステップでは、
   先頭の第１の画素の画像データについては圧縮処理せずにそのまま符号化データとして出力し、第１の画素の画像データと第２の画素の画像データとの差分を求めて、該差分を、画素の画像データの１／２のビット数のデータに変換し、第３の画素及び第４の画素の画像データについては、直前の符号化データを伸長したデータとの差分を求めて、該差分を、画素の画像データの１／２のビット数のデータに変換する符号化処理を行うことを特徴とする画像処理方法。
8. 請求項６又は７において、
   前記各ラインバッファの容量をＬＢビット、前記入力画像の１走査ラインの画素数をＨ画素、１画素当たりのビット数をＰとした場合に、前記１ブロックのデータ長が、ｆ（ＬＢ／Ｈ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であることを特徴とする画像処理方法。
9. 請求項６乃至８のいずれかにおいて、
   前記符号化部が規定圧縮率Ｗ以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をＢ、前記入力画像の１画素当たりのビット数をＰとした場合に、前記１ブロックのデータ長が、ｆ（Ｂ／Ｗ／Ｐ）（関数ｆは、小数点以下を切り捨てる関数であることを示す）以下であることを特徴とする画像処理方法。
10. 請求項６乃至９のいずれかにおいて、
    前記入力画像の画像データのフォーマットに応じて、前記１ブロックのデータ長を異ならせることを特徴とする画像処理方法。
11. 請求項１乃至５のいずれか記載の画像処理装置と、
    前記画像処理装置によって画像データが供給される駆動部と、
    前記駆動部によって駆動される表示パネルとを含むことを特徴とする電子機器。

Images