JP5835942B2 - 画像処理装置、その制御方法及びプログラム - Google Patents
画像処理装置、その制御方法及びプログラム Download PDFInfo
- Publication number
- JP5835942B2 JP5835942B2 JP2011112897A JP2011112897A JP5835942B2 JP 5835942 B2 JP5835942 B2 JP 5835942B2 JP 2011112897 A JP2011112897 A JP 2011112897A JP 2011112897 A JP2011112897 A JP 2011112897A JP 5835942 B2 JP5835942 B2 JP 5835942B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- size
- image data
- unit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 386
- 238000000034 method Methods 0.000 title claims description 146
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000004891 communication Methods 0.000 description 96
- 230000005540 biological transmission Effects 0.000 description 56
- 238000007726 management method Methods 0.000 description 26
- 238000012546 transfer Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 9
- 239000000284 extract Substances 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Description
まず、本実施形態の比較対象として、画像データを逐次的に処理する画像処理装置において、分岐フローが発生するとパイプラインを移動するパケットの利用効率が低下する例について説明する。
第1実施形態では、処理フローの途中に無効化モジュールを設け、転送される画像の画素数が適切になるように補助領域を削除させることで、分岐フローごとに異なるサイズの補助領域の画像データを転送できることを示した。第2実施形態では通信部が補助領域を削除して処理部にデータを転送する例を示す。
第1実施形態および第2実施形態では処理フローが途中で2つに分流する例を示した。本実施形態では処理フローが途中で3つ以上に分流する例を示す。例えば、処理モジュールBから処理モジュールD、E、Gへ処理フローが3つに分流し、処理モジュールD、E、Gが異なるサイズの補助領域を必要としている場合を考える。ここでは、処理モジュールDが最も大きな補助領域を必要とするとする。この場合、図11(b)のように無効化モジュールC、C´をそれぞれモジュールD、Eの前段に配置する。すなわち、無効化モジュールは各分岐フローの最初のモジュールとなるように配置される。入力モジュールAは処理モジュールBから出力される画像が処理モジュールGの必要とするサイズの補助領域を有するように、入力画像に補助領域を付加する。そして、2つの無効化モジュールC、C´は補助領域の不要な部分を削除し、処理モジュールD、Eの必要とする補助領域を有する画像を出力する。これにより、3つすべての分岐フローで所望の処理を行うことが可能となる。
上述の3つの実施形態では処理フローが途中で分流する例を説明した。本実施形態においては、処理フローが途中で合流する例を説明する。本実施形態においてパケットは第1実施形態同様、図2に示すような構造を有するとする。なお、本明細書では処理フローの分流と合流とをあわせて処理フローの分岐と呼んでいる。
上述の4つの実施形態では処理フローが分流または合流する場合に、無効化部が補助領域の不要部分を削除する例を説明した。本実施形態では、パイプラインに付加モジュールを追加する場合を扱う。付加モジュールは後段のモジュールでの処理に必要な補助領域を生成し、画像の回りに付加した画像データを後段のモジュールに転送する。本実施形態においてパケットは図2に示すような構造を有するものとする。
第5実施形態では、処理フローの途中に付加モジュールを設け、転送される画像の画素数が適切になるように補助領域を付加させることで、分岐フローごとに異なるサイズの補助領域の画像データを転送できることを示した。第6実施形態では通信部が補助領域を付加して処理部にデータを転送する例を示す。
第3実施形態と同様に、処理フローが複数に分岐する場合に付加モジュール又は付加通信部を有する処理モジュールを配置することによって、各処理モジュールに適切な画素数の画像データを入力することができる。本実施形態では、分岐フローのうち、最小の画素数の補助領域を必要とする分岐フローを特定し、その分岐フローに併せた補助領域を付加して入力管理モジュール103が画像データを入力する。そして、不足分の補助領域を各付加モジュールが追加する。また、各処理モジュールの前段に付加モジュールを設置するか、通信部106を付加通信部に置き換えることで、入力管理モジュール103において補助領域を負荷する必要がなくなる。
例えば、図11(f)に示すように処理フローが2箇所以上で分岐しており、処理モジュールDは上下に2画素、処理モジュールEは上下に3画素、処理モジュールHは上下に1画素の補助領域が必要な場合を説明する。図11(f)に示すように無効化モジュールC、C´をそれぞれ処理モジュールD、Eの前段に配置し、さらに付加モジュールGを処理モジュールHの前段に配置する。そして、処理モジュールBから上下に3画素の補助領域が付加された画像データが出力されるように入力管理モジュールAが入力画像に補助領域を付す。この場合に、無効化モジュールCが上下1画素ずつ補助領域を削除し、付加モジュールGが上下1画素ずつ補助領域を付加すれば、処理モジュールD、E、Gのいずれにおいても必要な画素数の補助領域を有する画像データが入力される。このように、無効化モジュールと付加モジュールとを組み合わせることにより、一層柔軟に処理フローを構成することが可能になる。
上述した各実施形態では各モジュールがパイプライン接続されている例を説明した。しかし、いずれの実施形態でも、各モジュールがパイプラインの代わりにリングバスにて接続されていても構わない。この場合も、上述した各実施形態と同様に処理を行うことができる。
例えば、図11(a)に示すように処理フローが2箇所以上で分岐している場合を考える。処理モジュールDがサムネイル画像生成処理などの倍率の大きな変倍処理を行うものであり、処理モジュールFは入力画像のヒストグラムなどの画素に関する度数分布分析を行う処理であるとする。この場合、処理モジュールDにおいては、変倍処理に特有の周辺画素の参照だけでなく、例えば、1次補間処理であれば、周辺2カラム・2ライン以上の画像は参照しないため、入力画像の補助領域を削除する等の動作が行われることもある。このように、処理モジュールのアルゴリズムによっては、出力画像に影響しない入力画像領域を削除する動作をするものが存在しうる。このような場合、出力される画像には現れない領域について処理モジュールFでヒストグラムをとることは、出力画像に対するヒストグラムとして正しくない。よって、このような実施例においても、モジュールEにおいて、またはモジュールFに追加して補助領域の削除・付加を行うことで、モジュールDで全く参照しない画素領域を削除してもよい。これにより、モジュールDが出力する画像領域に対する正しい分析結果を得ることが可能となる。このように、単に入力として必要とされる領域の差のみを削除・付加するだけでなく、処理アルゴリズムの特性に従った削除・付加をおこなってもよい。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (14)
- パイプライン接続されている複数の処理モジュールによって画像データを処理する画像処理装置であって、
画像データを第1サイズ毎に処理する処理モジュールを含む複数の処理モジュールを備える第1パイプライン処理手段と、
前記第1パイプライン処理手段から分岐し、前記第1サイズとは異なる第2サイズ毎に画像データを処理する処理モジュールを含む複数の処理モジュールを備える第2パイプライン処理手段と、
を備え、
前記第2パイプライン処理手段は、前記第1パイプライン処理手段から前記第1サイズの部分画像データを取得し前記第2サイズの部分画像データに変更する変更手段を先頭に備えることを特徴とする画像処理装置。 - 前記変更手段は、
前記第1サイズが前記第2サイズよりも大きい場合に、前記第2サイズに一致するように前記第1サイズの部分画像データの周辺部から所定サイズのデータを削除し、
前記第2サイズの部分画像データを後段の処理モジュールへ送信する
ことを特徴とする請求項1に記載の画像処理装置。 - 前記変更手段は、
前記第1サイズが前記第2サイズよりも小さい場合に、前記第2サイズに一致するように前記第1サイズの部分画像データの周辺部に所定サイズのデータを付加し、
前記第2サイズの部分画像データを後段の処理モジュールへ送信する
ことを特徴とする請求項1又は2に記載の画像処理装置。 - 前記第2パイプライン処理手段は、
前記第1パイプライン処理手段に合流するように構成され、
前記第2パイプライン処理手段の末尾に配置され、前記第2サイズの部分画像データから前記第1サイズの部分画像データに再変更する再変更手段を更に備える
ことを特徴とする請求項1乃至3の何れか1項に記載の画像処理装置。 - パイプライン接続されている複数の処理モジュールによって画像データを処理する画像処理装置であって、
画像データを第1サイズ毎に処理する処理モジュールを含む複数の処理モジュールを備える第1パイプライン処理手段と、
前記第1パイプライン処理手段へ合流し、前記第1サイズとは異なる第2サイズ毎に画像データを処理する処理モジュールを含む複数の処理モジュールを備える第2パイプライン処理手段と、
前記第2パイプライン処理手段の末尾に配置され、前記第2サイズの部分画像データを前記第1サイズの部分画像データに変更する変更手段と、
を備えることを特徴とする画像処理装置。 - 前記変更手段は、
前記第2サイズが前記第1サイズよりも大きい場合に、前記第1サイズに一致するように前記第2サイズの部分画像の周辺部から所定サイズのデータを削除し、
前記第1サイズの部分画像データを後段の処理モジュールへ送信する
ことを特徴とする請求項5に記載の画像処理装置。 - 前記変更手段は、
前記第2サイズが前記第1サイズよりも小さい場合に、前記第1サイズに一致するように前記第2サイズの部分画像の周辺部に所定サイズの付加データを付加し、
前記第1サイズの部分画像データを後段の処理モジュールへ送信する
ことを特徴とする請求項5又は6に記載の画像処理装置。 - 前記変更手段は、前段のモジュールから入力された画像データのうち、前記画像処理装置に入力された画像データに対応する有効領域に含まれる画像データを変更せずに、前記有効領域の周囲に位置する補助領域の画素数を変更した画像データを出力することを特徴とする請求項5に記載の画像処理装置。
- 前記変更手段は、前記補助領域の一部又は全部を削除することを特徴とする請求項8に記載の画像処理装置。
- 前記変更手段は、前記前段のモジュールから入力された画像データに新たな補助領域を付加することを特徴とする請求項8に記載の画像処理装置。
- 前記第1パイプライン処理手段が備える前記複数の処理モジュールと前記第2パイプライン処理手段が備える前記複数の処理モジュールとを含む複数のモジュールは、リングバスによって接続されていることを特徴とする請求項1乃至10のいずれか1項に記載の画像処理装置。
- パイプライン接続されている複数の処理モジュールによって画像データを処理する画像処理装置の制御方法であって、
前記画像処理装置は、
画像データを第1サイズ毎に処理する処理モジュールを含む複数の処理モジュールを備える第1パイプライン処理手段と、
前記第1パイプライン処理手段から分岐し、前記第1サイズとは異なる第2サイズ毎に画像データを処理する処理モジュールを含む複数の処理モジュールを備える第2パイプライン処理手段と、
を備え、
前記制御方法は、
前記第2パイプライン処理手段の先頭に配置された変更手段が、前記第1パイプライン処理手段から取得した前記第1サイズの部分画像データを前記第2サイズの部分画像データに変更する工程を有することを特徴とする制御方法。 - パイプライン接続されている複数の処理モジュールによって画像データを処理する画像処理装置の制御方法であって、
前記画像処理装置は、
画像データを第1サイズ毎に処理する処理モジュールを含む複数の処理モジュールを備える第1パイプライン処理手段と、
前記第1パイプライン処理手段へ合流し、前記第1サイズとは異なる第2サイズ毎に画像データを処理する処理モジュールを含む複数の処理モジュールを備える第2パイプライン処理手段と、
を備え、
前記制御方法は、
前記第2パイプライン処理手段の末尾に配置された変更手段が、前記第2サイズの部分画像データを前記第1サイズの部分画像データに変更する工程を有する
ことを特徴とする制御方法。 - 請求項12又は13に記載の制御方法の各工程をコンピュータに実行させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112897A JP5835942B2 (ja) | 2010-06-25 | 2011-05-19 | 画像処理装置、その制御方法及びプログラム |
US13/153,061 US8948542B2 (en) | 2010-06-25 | 2011-06-03 | Image processing apparatus |
US14/590,875 US9824415B2 (en) | 2010-06-25 | 2015-01-06 | Image processing apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010145528 | 2010-06-25 | ||
JP2010145528 | 2010-06-25 | ||
JP2011112897A JP5835942B2 (ja) | 2010-06-25 | 2011-05-19 | 画像処理装置、その制御方法及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012027901A JP2012027901A (ja) | 2012-02-09 |
JP2012027901A5 JP2012027901A5 (ja) | 2014-07-03 |
JP5835942B2 true JP5835942B2 (ja) | 2015-12-24 |
Family
ID=45352624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011112897A Expired - Fee Related JP5835942B2 (ja) | 2010-06-25 | 2011-05-19 | 画像処理装置、その制御方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US8948542B2 (ja) |
JP (1) | JP5835942B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5572030B2 (ja) | 2010-08-06 | 2014-08-13 | キヤノン株式会社 | 画像読取装置、画像読取方法、及びプログラム |
JP6049358B2 (ja) | 2012-08-31 | 2016-12-21 | キヤノン株式会社 | 画像処理装置、画像処理方法、およびプログラム |
US9965824B2 (en) * | 2015-04-23 | 2018-05-08 | Google Llc | Architecture for high performance, power efficient, programmable image processing |
US9569213B1 (en) * | 2015-08-25 | 2017-02-14 | Adobe Systems Incorporated | Semantic visual hash injection into user activity streams |
CN108701029A (zh) * | 2016-02-29 | 2018-10-23 | 奥林巴斯株式会社 | 图像处理装置 |
JP6592184B2 (ja) * | 2016-03-24 | 2019-10-16 | 富士フイルム株式会社 | 画像処理装置、画像処理方法、及び画像処理プログラム |
JP7331402B2 (ja) * | 2019-03-22 | 2023-08-23 | 富士フイルムビジネスイノベーション株式会社 | フロー生成装置及びフロー生成プログラム |
KR20200141338A (ko) * | 2019-06-10 | 2020-12-18 | 삼성전자주식회사 | 이미지 신호 프로세서, 상기 이미지 신호 프로세서의 동작 방법 및 상기 이미지 신호 프로세서를 포함하는 이미지 처리 시스템 |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0123340Y2 (ja) | 1981-05-30 | 1989-07-18 | ||
JPH0778825B2 (ja) * | 1983-02-09 | 1995-08-23 | 株式会社日立製作所 | 画像処理プロセツサ |
JPS63247858A (ja) | 1987-04-03 | 1988-10-14 | Hitachi Ltd | デ−タ転送方法及び装置 |
JP2522952B2 (ja) | 1987-07-20 | 1996-08-07 | 三洋電機株式会社 | リング状ネットワ−ク装置 |
JP2518293B2 (ja) | 1987-07-24 | 1996-07-24 | 日本電気株式会社 | デ−タフロ−プロセツサ |
FR2623310B1 (fr) * | 1987-11-16 | 1990-02-16 | Commissariat Energie Atomique | Dispositif de traitement de donnees relatives a des elements d'image |
US5056000A (en) * | 1988-06-21 | 1991-10-08 | International Parallel Machines, Inc. | Synchronized parallel processing with shared memory |
JPH0271690A (ja) | 1988-09-07 | 1990-03-12 | Canon Inc | 画像伝送システム |
JP2834210B2 (ja) | 1988-09-14 | 1998-12-09 | 株式会社日立製作所 | リング状ネットワークにおけるメッセージ制御方法 |
US5068905A (en) * | 1989-12-28 | 1991-11-26 | Eastman Kodak Company | Scaler gate array for scaling image data |
US5197130A (en) * | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
FR2680026B1 (fr) * | 1991-07-30 | 1996-12-20 | Commissariat Energie Atomique | Architecture de systeme en tableau de processeurs a structure parallele. |
JP2734246B2 (ja) | 1991-09-24 | 1998-03-30 | 日本電気株式会社 | パイプラインバス |
EP0607988B1 (en) * | 1993-01-22 | 1999-10-13 | Matsushita Electric Industrial Co., Ltd. | Program controlled processor |
US5542109A (en) * | 1994-08-31 | 1996-07-30 | Exponential Technology, Inc. | Address tracking and branch resolution in a processor with multiple execution pipelines and instruction stream discontinuities |
WO1997012331A1 (en) * | 1995-09-28 | 1997-04-03 | Motorola Inc. | Method and system for performing a convolution operation |
JPH09163162A (ja) * | 1995-12-08 | 1997-06-20 | Canon Inc | 画像処理方法及び装置 |
JPH10210465A (ja) * | 1997-01-23 | 1998-08-07 | Hitachi Ltd | 符号列編集装置、画像符号化信号復号化装置、および、動画符号化信号復号化装置 |
US6219466B1 (en) * | 1998-10-05 | 2001-04-17 | Nec Corporation | Apparatus for implementing pixel data propagation using a linear processor array |
US7027665B1 (en) * | 2000-09-29 | 2006-04-11 | Microsoft Corporation | Method and apparatus for reducing image acquisition time in a digital imaging device |
SE522121C2 (sv) * | 2000-10-04 | 2004-01-13 | Axis Ab | Metod och anordning för digital behandling av frekvent uppdaterade bilder från en kamera |
JP2002150281A (ja) * | 2000-11-16 | 2002-05-24 | Sony Corp | 画像縮小処理装置及び方法 |
US7185174B2 (en) * | 2001-03-02 | 2007-02-27 | Mtekvision Co., Ltd. | Switch complex selectively coupling input and output of a node in two-dimensional array to four ports and using four switches coupling among ports |
US6683614B2 (en) * | 2001-12-21 | 2004-01-27 | Hewlett-Packard Development Company, L.P. | System and method for automatically configuring graphics pipelines by tracking a region of interest in a computer graphical display system |
JP3810318B2 (ja) * | 2001-12-28 | 2006-08-16 | 有限会社ニューロソリューション | アナログデジタル変換装置 |
JP4051974B2 (ja) * | 2002-03-20 | 2008-02-27 | 富士ゼロックス株式会社 | 画像処理装置および画像処理方法 |
US7580151B2 (en) * | 2003-10-01 | 2009-08-25 | Seiko Epson Corporation | Image processing system and method, printing system |
WO2005050557A2 (en) * | 2003-11-19 | 2005-06-02 | Lucid Information Technology Ltd. | Method and system for multiple 3-d graphic pipeline over a pc bus |
US20070291040A1 (en) * | 2005-01-25 | 2007-12-20 | Reuven Bakalash | Multi-mode parallel graphics rendering system supporting dynamic profiling of graphics-based applications and automatic control of parallel modes of operation |
US20090135190A1 (en) * | 2003-11-19 | 2009-05-28 | Lucid Information Technology, Ltd. | Multimode parallel graphics rendering systems and methods supporting task-object division |
US20080074428A1 (en) * | 2003-11-19 | 2008-03-27 | Reuven Bakalash | Method of rendering pixel-composited images for a graphics-based application running on a computing system embodying a multi-mode parallel graphics rendering system |
US20090027383A1 (en) * | 2003-11-19 | 2009-01-29 | Lucid Information Technology, Ltd. | Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition |
DE10354226B4 (de) * | 2003-11-20 | 2006-04-06 | Siemens Ag | Verfahren und Vorrichtung zum Laden eines in einem Archiv befindlichen Bildes mittels Pipeline Verarbeitung des in Chunks zerlegten Bildes mit Darstellung von Zwischenergebnissen in inkrementell erhöhter Auflösung |
US6999105B2 (en) * | 2003-12-04 | 2006-02-14 | International Business Machines Corporation | Image scaling employing horizontal partitioning |
US20050172234A1 (en) * | 2004-02-03 | 2005-08-04 | Chuchla Jonathan E. | Video display system |
US7142214B2 (en) * | 2004-05-14 | 2006-11-28 | Nvidia Corporation | Data format for low power programmable processor |
US7664338B2 (en) * | 2004-09-28 | 2010-02-16 | Qualcomm Incorporated | Perspective transformation of two-dimensional images |
JP2006196937A (ja) * | 2005-01-11 | 2006-07-27 | Yokogawa Electric Corp | 画像処理装置及び画像処理方法 |
JP4327175B2 (ja) * | 2005-07-12 | 2009-09-09 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法 |
US7525548B2 (en) * | 2005-11-04 | 2009-04-28 | Nvidia Corporation | Video processing with multiple graphical processing units |
JP2007274478A (ja) * | 2006-03-31 | 2007-10-18 | Toshiba Corp | 画像処理装置、画像処理方法及び画像処理プログラム |
US8130227B2 (en) * | 2006-05-12 | 2012-03-06 | Nvidia Corporation | Distributed antialiasing in a multiprocessor graphics system |
US7834873B2 (en) * | 2006-08-25 | 2010-11-16 | Intel Corporation | Display processing line buffers incorporating pipeline overlap |
US8688890B2 (en) * | 2006-12-05 | 2014-04-01 | Hewlett-Packard Development Company, L.P. | Bit ordering for communicating an address on a serial fabric |
US7969444B1 (en) * | 2006-12-12 | 2011-06-28 | Nvidia Corporation | Distributed rendering of texture data |
JP5209953B2 (ja) | 2007-12-20 | 2013-06-12 | キヤノン株式会社 | 画像データ供給装置および画像データ供給方法 |
KR20090103070A (ko) * | 2008-03-27 | 2009-10-01 | 삼성전자주식회사 | 멀티 링크 아키텍쳐에서 저장 상태정보의 다이렉트전송기능을 갖는 멀티 프로세서 시스템 |
JP4869369B2 (ja) * | 2009-03-13 | 2012-02-08 | キヤノン株式会社 | 情報処理装置、情報処理方法およびプログラム |
JP5538798B2 (ja) * | 2009-03-17 | 2014-07-02 | キヤノン株式会社 | データ処理装置およびデータ処理方法またはプログラム |
JP5568884B2 (ja) * | 2009-04-02 | 2014-08-13 | セイコーエプソン株式会社 | 映像処理装置、映像処理方法 |
JP5534711B2 (ja) * | 2009-05-01 | 2014-07-02 | キヤノン株式会社 | 情報処理装置、情報処理方法およびプログラム |
JP5432587B2 (ja) * | 2009-05-14 | 2014-03-05 | キヤノン株式会社 | データ処理装置、その制御方法およびプログラム |
-
2011
- 2011-05-19 JP JP2011112897A patent/JP5835942B2/ja not_active Expired - Fee Related
- 2011-06-03 US US13/153,061 patent/US8948542B2/en not_active Expired - Fee Related
-
2015
- 2015-01-06 US US14/590,875 patent/US9824415B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150117795A1 (en) | 2015-04-30 |
US9824415B2 (en) | 2017-11-21 |
US20110317938A1 (en) | 2011-12-29 |
US8948542B2 (en) | 2015-02-03 |
JP2012027901A (ja) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5835942B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
CN108765247B (zh) | 图像处理方法、装置、存储介质及设备 | |
US11645224B2 (en) | Neural processing accelerator | |
US20190243800A1 (en) | Array-based inference engine for machine learning | |
CN103488537B (zh) | 一种数据抽取、转换和加载etl的执行方法及装置 | |
KR102610842B1 (ko) | 뉴럴 네트워크에서의 프로세싱 엘리먼트 및 그 동작 방법 | |
Engelhardt et al. | GraVF: A vertex-centric distributed graph processing framework on FPGAs | |
JP2017151604A (ja) | 演算処理装置 | |
CN114450661A (zh) | 用于可重配置架构的编译器流程逻辑 | |
CN112764940B (zh) | 多级分布式数据处理部署系统及其方法 | |
CN112734020B (zh) | 卷积神经网络的卷积乘累加硬件加速装置、系统以及方法 | |
CN112673365A (zh) | 具有计算参数分发器的转送元件数据平面 | |
Carle et al. | All-to-all broadcasting algorithms on honeycomb networks and applications | |
CN111144545A (zh) | 用于实现卷积运算的处理元件、装置和方法 | |
KR20210084220A (ko) | 부분 판독/기입을 갖는 재구성 가능한 시스톨릭 어레이를 위한 시스템 및 방법 | |
CN112099850A (zh) | 一种多核Hourglass网络加速方法 | |
JP6747305B2 (ja) | データ処理装置及びニューラルネットワークシステム | |
Yang et al. | A delayed neural network method for solving convex optimization problems | |
CN112418417B (zh) | 基于simd技术的卷积神经网络加速装置及方法 | |
Wu et al. | Efficient inference of large-scale and lightweight convolutional neural networks on FPGA | |
CN115222013A (zh) | 执行单元以及用于稀疏神经网络模型执行的加速单元 | |
JP6295754B2 (ja) | データ処理装置 | |
Xie et al. | DyGA: a hardware-efficient accelerator with traffic-aware dynamic scheduling for graph convolutional networks | |
Peemen et al. | A data-reuse aware accelerator for large-scale convolutional networks | |
Shiozawa et al. | A hardware implementation of constraint satisfaction problem based on new reconfigurable LSI architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151102 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5835942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |