JPS63247858A

JPS63247858A - デ−タ転送方法及び装置

Info

Publication number: JPS63247858A
Application number: JP62080984A
Authority: JP
Inventors: Kanji Kato; 加藤　寛次; Hirotada Ueda; 博唯上田; Hitoshi Matsushima; 整松島
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-04-03
Filing date: 1987-04-03
Publication date: 1988-10-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はマルチプロセッサ構成のデータ処理装置に係り
、特にデータを複数のプロセッサに重複して転送するの
に好適なデータ転送技術に関する。

〔従来の技術〕

従来のマルチプロセッサ構成のデータ処理装置では、各
プロセッサへ大量のデータを高速に転送するために、各
プロセッサを連鎖状に結合したリングバスを介してデー
タ転送を行なう方式がとられている。

このようなマルチプロセッサ型データ処理装置を用いて
画像処理を行なう場合、処理データを分割して各プロセ
ッサに分配することになるが、フィルタリング等の処理
を施すと処理結果の出力の画像データが収縮してしまう
ため、あらかじめ境界領域のデータをそれぞれのプロセ
ッサに重複して分配しておく方法がとられる。

この重複部分のデータをリングバス等を介して各プロセ
ッサへ送出するためには、各々の送り先のプロセッサを
指定するアドレス情報を伴ったデータを重複して送るか
、あるいは送り先のプロセッサを指定するアドレス情報
を各々重複してデータに付随させる方式がとられる。

なお、この種の装置として関連するものには、例えば日
経エレクトロニクス（１９８４年４月９日号）掲載の「
画像処理分野をねらったデータフロー僧プロセサＬＳ　
ＩＪ等が挙げられる。

瓜発明が解決しようとする問題点〕しかし、上記のごとき従来技術においては、送り先のプ
ロセッサを指定するアドレス情報を伴ったデータを重複
して送る場合には、転送すべきデータ量が重複部分だけ
増加することになり、データの転送効率が低下してしま
うという問題がある。

また、データに送り先のプロセッサを指定するアドレス
情報を重複して付随させて送る場合にも、重複度が多く
なると、その分データに付随させるアドレス情報が増え
るため、リングバスの並列伝送線数（ビットＩＩＩりを
大幅に増加させなければならなくなり１回路規模が大き
くなってしまうという問題がある。

本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、データ転送路のビット幅をそれ
ほど増加させることなく、また、データを重複伝送する
ことなしに、重複部分のデータを指定のプロセッサへ効
率的に転送することの出来るデータ転送方法及び装置を
提供することを目的とする。

〔問題点を解決するための手段〕

上記の目的を達成するため１本発明においては。

特許請求の範囲に記載するように構成している。

要約すれば、プロセッサが結合されるリングバス上の各
ノード毎に、転送データに対する読込み制御用のフラグ
を設けると共に、各データにこのフラグを操作する制御
コードを付随させてリングバス上へ送出し、各ノード上
で読込み制御、用のフラグの状態に応じてデータの読込
み処理を行なうと同時に上記制御コードに従って上記フ
ラグの状態を操作した後、これを所定のオートマトンに
基づいて変換し、データと共に次のノードへ送出するも
のである。

〔作用〕

すなわち、本発明においては、まず、重複転送すべきデ
ータの直前に転送するデータに制御コードを付加してリ
ングバスへ送出する。この制御コードは、読込み制御フ
ラグがセットされている場合に各ノードに設けられたオ
ートマトンによって読込み制御フラグをセットするフラ
グセット用コードへ変換されるものである。

したがって、現在転送先となっているプロセッサが結合
されたノードに、上記の制御コードが転送されてきた時
、制御コード変換用オートマトンにより、このフラグ制
御ニー下はフラグ・セット用コードに変換されて、本ノ
ードに隣接して結合されている次ノードに送られること
になる。

次ノードでは、前ノードで変換されたフラグセット用の
制御コードが解読、実行されて、ここの読込み制御フラ
グがセットされることになる。

こうして、次に重複転送用データをリングバス上に送出
すると、上記の重複読込み対象となる隣接する２つのプ
ロセッサとリングバスとが結合されたそれぞれのノード
においては、その読込み制御フラグが両方ともセット状
態にあるため、この重複転送用データがリングバス上の
上記２つのノードを通過する際に上記２つの重複転送対
象ブぽセッサに次々と読み込まれることになる。

このように、リングバス上へ送出する転送データに、各
ノード上に設定された読込み制御フラグを操作するため
の制御コードを付加すると共に。

この制御コードを各ノード上に設けられたオートマトン
を通して、各ノードに結合されたプロセッサへのデータ
の転送条件に応じてダイナミックに変換し、各ノードの
読込み制御フラグを操作することによって、比較的小規
模のバス幅で、多重送りすることなく、重複部分のデー
タを効率的に該当するプロセッサに転送することが可能
となる。

〔実施例〕

以下１本発明の一実施例について説明する。

本実施例は、９個のプロセッサを用いて、一枚の画像デ
ータを縦、横にそれぞれ３等分し、全体で９分割したデ
ータを処理する場合についてのものである。

まず、第２図は画像データを示す図である。

図示のごとく１画像データ２は、２０〜２８の９個に分
割され、それぞれ９個のプロセッサＰＵ６〜ＰＵ、で並
列に処理される。

このとき、分割画像データとしては、それぞれ分割線の
境界部分の領域を含んだ形でそれぞれのプロセッサに転
送されなければならない、すなわち、２０１．２１２，
２０３，２１４等はそれぞれプロセッサＰＵ、とＰＵｌ
、ＰＵｌとＰＵ２．ＰＵ、とＰＵ、及びＰＵ工とＰＵ４
等へ重複して転送しなければならない重複転送画像領域
３る。また２０１３４等のように５桁の符号を付した部
分は、プロセッサＰＵ０とＰＵｌ、ＰＵ、及びＰＵ４等
へ四重に重複して転送しなければならない四重複軌送画
像領域である。

本発明においては、このような重複転送を、第３図に示
すように画像データ２を唯一度スキャンし、それをその
ままデータ転送路に送り出すだけで実現できるようにす
るものである。

このとき、９個のプロセッサＰＵ、〜ＰＵ、は。

第４図に示すように、リングバス４００上に設けられた
ノードＮ０〜Ｎ、にそれぞれ結合される。

リングバス上の各ノードＮ０〜Ｎ８には、それぞれ読込
み制御用のフラグＦ、−Ｆ、が設けられている。そして
、リングバス４００には、入力ライン４０１を介し、セ
レクタ４０２の選択子からデータ読込み制御フラグ用の
制御コードが付加された画像データが順次送り込まれる
。

次に、第１図は、本発明の主要部を構成する上記ノード
Ｎ、（この例の場合はｉ＝０〜８）のブロック図である
。

第１図において、前ノードＮ、−□から送られてきたデ
ータ１０３は、クロック１０５に同期して、ラッチ１２
０に格納、保持される。また、データ読込み制御フラグ
用の制御コード１０１も、クロック１０５に同期して一
旦ラッチ１１０に格納、保持される。

ラッチ１１０に保持されたフラグ制御コード１０１は。

デコーダ１１３により解読され、それによって読込み制
御フラグＦ、１１４が操作されることになる。

また、これと同時に、フラグ制御コード１０１はその種
類に応じて、オートマトン（正確には有限オートマトン
）１１１によってコード変換されたり、あるいは変換を
受けずにそのままセレクタ１１２を通して次ノードＮ、
＋□へ送られて行く。

このノードＮ、に接続されているプロセッサＰＵ、は、
読込み制御フラグＦ、の状態に応じて、ラッチされてい
るデータ１０４の読込み処理を行なう、また、読込み制
御フラグＦ、１１４の内容は、制御コード１０１に応じ
て、フラグ格納メモリＭ、１１５へ格納されたり、ある
いはここから読み出された内容が再設定されたりする。

次に、上記ノード内の回路を用いて、どのように境界領
域の画像データを複数のプロセッサへ重複転送するのか
について説明する。

先ず、第２図において１例えば、非重複転送画像領域２
０内のデータは、プロセッサＰＵ、だけに取り込まれな
ければならない、すなわち、これは第５図に示すように
、ノードＮ０の読込み制御フラグＦ０だけをセットした
状態で、画像データ２゜をリングバス上へ送り込むこと
によって実現できる。

また、重複転送画像領域２０１内のデータをプロセッサ
ＰＵ０とＰＵ、に転送するためには、読込み制御フラグ
Ｆ０とＦｌをセットした状態で画像データ２０１をリン
グバス上に送出し、ノードＮ、及びノ−ドＮ□で読み込
めばよいことになる。

同様にして、第６図に示すように、四重複軌送画像領域
２０１３４内のデータを、プロセッサＰＵＩ、、ＰＵＬ
、ＰＵ、及びＰＵ、へ転送するためには、読込み制御フ
ラグＦ０、Ｆｏ、Ｆ、及びＦ４をセット状態にして、画
像データ２０１３４をリングバス上に送出すれば良いこ
とになる。

このように、非重複転送画像データ、重複転送画像デー
タ及び四重複転送画像データを交互に、かつ、第３図に
示すように、一度のスキャンによって、全プロセッサＰ
Ｕ、〜ＰＵｓに分配するためには、各転送画像領域に応
じて、第５図〜第９図に示すように、各ノードＮ。−Ｎ
、の読込み制御フラグＦ。−Ｆ、を制御してやる必要が
ある。

例えば、第５図において、非重複転送画像データ２０を
ＰＵ、に転送するためには、あらかじめ外部で作成した
フラグ・セット情報を、シフト操作５ＨＩＦＴによって
、フラグＦ。にセットした後、領域２０内の最初の画像
データをリングバス上へ送出してやる。但し、このフラ
グＦ。は１画像データ２１をプロセッサＰＵ、に転送す
る際に一旦リセットされ、かつ、第２行目の画像データ
２０のスキャン時、あるいは重複転送画像領域２０１３
４内のデータを転送する際に、再セットする必要がある
。

したがって、領域２０内の最初の画像データには、セッ
ト状態にある読込み制御フラグＦ。をフラグ・メモリＭ
０へ格納するためのフラグ制御コード〜５ＴＯＲＥ１を
付随させてリングバスへ送出する必要がある。

フラグ制御コード〜５ＴＯＲＥ１は、ノードＮ。

において、解析、実行され、ここの読込み制御フラグＦ
Ｉ、のセット内容をフラグ・メモリＭ。へ格納すること
になる。このとき、フラグ制御コード〜５ＴＯＲＥ’は
、オートマトンにより無操作命令コードＮＯＰへ変換さ
れるため、次ノードＮ、の読込み制御フラグＦ１には何
ら影響を及ぼさないことになる。

ここで述べた、フラグ制御コードによる読込み制御フラ
グの操作は、当然、現状の読込み制御フラグの内容を参
照したデータの読込み処理が終了した後で実行されるこ
とになる。

このようにして、第２図に示すような全画像データを全
プロセッサに配分するために必要な、第５図〜第９図に
示した読込み制御フラグＦ。−Ｆ８の操作を実現するた
めには、同図上に示すフラグ制御コード変換用のオート
マトンが必要となる。

以下に、同図に示した各タイプのフラグが、どの領域の
画像データに付与されるのかについて説明する。

第５図は、領域２０、領域２０１．領域２１、領域２１
２゜及び領域２２に含まれる画像データに付与する制御
フラグを示したものである。なお、これらの領域は、以
後、領域（２０，２０１，２１，２１２，２２）などの
ようにまとめて記述することにする。同様に、第６図、
第７図、第８図、及び第９図は、それぞれ。

領域（２０，２０１，２１，２１２，２２）、領域（２
０３，２０１３４゜２１４．２１２４５．２２５）、領
域（２３，２３４，２４，２４０，２５）、領域（２３
６，２３４６７，２４７，２４５７８，２５８）、及び
領域（２６，２６７，２７，２７Ｌ　２Ｂ）の画像デー
タに付与される制御フラグを示したものである。

また、第５図〜第９図における各タイプのフラグは、以
下のように、それぞれ各領域の画像データに付与される
。すなわち、例えば、第５図においては、タイプ１のフ
ラグ（以後、フラグ１とも称する）、フラグ２、及びフ
ラグ３は領域２０内の画像データに付与されるものであ
り、またフラグ４及び５は領域２０１の、フラグ６及び
７は領域２１の、フラグ８及び９は領域２１２の、フラ
グ１０．１１及び１２は領域２２の画像データに付与さ
れるものである。また、フラグ３．５，７．９、及び１
１は、それぞれ領域２０，２０１．２１．２１２、及び
２２の画像データ内の、水平方向への各スキャン（走査
）時に、最後に送出する画像データに付与されるもので
ある。但し、フラグ１２は、走査が領域（２０３，２０
１３４，２１４，２１２４５，２２５）へ移行する直前
の領域２２内の画像データ、すなわち領域２２内の最後
の画像データに付加されるものである。また、フラグ１
は、領域２０内の最初に走査する画像データに付与され
るものである。

以下、第６図のフラグ１３〜２４．第７図のフラグ２５
〜３５、第８図のフラグ３６〜４７、及び第９図のフラ
グ４８〜５８についても同様である。

第１０図は、上記のオートマトンの状態遷移をまとめた
ものを示した図である。

この中で用いられている各フラグ制御コードを第１２図
を用いて説明する。

コード番号ＯのＮＯＰは、フラグ操作は何も行なわず、
かつオートマトンによるコード変換も行なわないもので
ある。

コード番号１の５ＥＴ１は、無条件にフラグをセットし
、オートマトンによるコード変換を行ない、ＮＯＰへ遷
移する。

コード番号２のＳＥＴ”は、無条件にフラグをセットし
、後述する″５ＫＩＰ１へ遷移するものである。

コード番号３の〜５ＫＩＰ１は、フラグがセット状態の
ときのみフラグ操作を伴わずに５ＥＴ１ヘコード変換さ
れ、その他の場合には何も行なわない。

コード番号４の〜５ＫＩＰ”は、フラグがセット状態の
ときのみフラグ操作を伴わずにＳＥＴ”へ遷移するもの
である。

コード番号５の〜ＣＬＥＡＲ１は、フラグ・メモリがセ
ット状態のときのみ、フラグ・メモリをリセットして、
後述する〜ＲＥＳＥＴ”へ遷移する。

コード番号６の〜ＣＬＥＡＲ”は、遷移先が後述する〜
ＲＥＳＥＴ３である他は、上記〜ＣＬＥＡＲ１と同様で
ある。

コード番号７の〜ＬＯＡＤ１は、フラグ・メモリがセッ
ト状態のときのみ、その内容をフラグにロード、すなわ
ちフラグをセットした後、後述する〜ＲＥＳＥＴ１へ遷
移する。

コード番号８の〜Ｌ　ＯＡ　Ｄ”は、遷移先が後述する
〜ＲＥＳＥＴ”となるだけで、他は〜ＬＯＡＤ１と同じ
である。

コード番号９の〜ＬＯＡＤ３も、遷移先が後述する〜Ｒ
ＥＳＥＴ’となるだけで、他は〜ＬＯＡＤ１と同じであ
る。

コード番号１０の〜５ＴＯＲＥ１及び１１の〜ＳＴ○Ｒ
Ｅ２は、フラグがセットされているときのみ、これをフ
ラグ・メモリへ格納し、すなわち、フラグ・メモリをセ
ットした後、ぞれぞれＮ　ＯＰ、及び〜５ＴＯＲＥ１へ
遷移する。

コード番号１２の〜ＲＥＳＥＴ１．１３の〜ＲＥＳＥＴ
”及び１４の〜ＲＥＳＥＴ３は、フラグがセットされて
いる時のみこれをリセットして、それぞれ５ＥＴ１、Ｎ
ＯＰ、及び〜Ｌ　ＯＡ　Ｄ”へ遷移する。

コード番号１５の〜ＥＲＡＳＥ１及び１６の〜ＥＲＡＳ
Ｅ”は、本ノードのフラグがセットされていて、かつ前
段のノードのフラグがセットされている時のみ、前段の
ノードのフラグをリセットした後、それぞれＮＯＰと〜
ＥＲＡＳＥ１へ遷移する。

以下、これらの制御コードがどのように各制御フラグを
制御して行くのかについて、第６図を例に取って説明す
る。この例の場合、領域（２０３，２０１３４，２１４
，２１２４５，２２５）の画像データが、必要に応じて
重複しながら、それぞれプロセッサＰＵ、−ＰＵ、へ転
送される。

まず、領域２０３内の最初の画像データＤ２０３（ｏ）
には、フラグ１３が付与されて送出される。この時、こ
れ以前の一連のフラグ制御により、制御フラグＦａとＦ
、がセットされているものとする。したがって、この画
像データＤ　２０３　（ｏ）は、まずノードＮ０でプロ
セッサＰＵ、へ読み込まれることになる。

そして、フラグ１３の制御コードが″５ＴＯＲＥ”であ
るため、制御フラグＦ。の内容がフラグ・メモリＭ０へ
格納される。この後、フラグ１３の制御コードは、同図
に示したオートマトンに従って〜５ＴＯＲＥ１へ変更さ
れ、画像データＤ２０３（ｏ）と共に、次のノードＮ１
へ転送される。

ノードＮ１では、制御フラグＦ、がセットされていない
ため、画像データＤ２０３（ｏ）はプロセッサＰＵ、へ
読み込まれず、また、フラグ１３（〜ＳＴＯＲＥｌ）も
そのまま次のノードＮ２へ送出される。

ノードＮ２でも、制御フラグＦ、がセットされていない
ため、フラグ１３（〜５ＴＯＲＥ１）はそのまま画像デ
ータＤ２０３（ｏ）と共に、次のノードＮ３へ転送され
る。

ノードＮ３では、制御フラグＦ、がセットされていない
ため、画像データＤ２０３（ｏ）はプロセッサＰＵ３へ
読み込まれる。また、フラグ１３　（〜ＳＴＯＲＥ’）
も解釈、実行され、制御フラグＦ３の内容がフラグ・メ
モリＭ、へ格納される。そして、フラグ１３はフラグ制
御コードＮＯＰへ変更され、画像データＤ２０３（ｏ）
と共に、次のノードＮ４へ転送される。

ノードＮ、以降のノードＮ４〜Ｎ、では１画像データＤ
２０３（ｏ）に付随するフラグ１３の制御コードがＮＯ
Ｐであるため、プロセッサＰＵ４〜ＰＵ、への該画像デ
ータＤ２０３（ｏ）の読み込みは行なわれないことにな
る。

次に、領域２０３内で、２番目以降に送出される画像デ
ータＤ２０３（ｉ）には、フラグ１４（ＮＯＰ）が付与
される。したがってこの画像データＤ２０３（ｉ）は、
制御フラグがセットされているノードＮ、とＮ３でのみ
、それぞれプロセッサＰＵ０とＰＵ３へ読み込まれ、他
のプロセッサには読み込まれないことになる。

領域２０３内の最後の画像データＤ２０３（ｎ）には、
プラグ１５が付与される。このフラグ１５の制御コード
は５ＫＩＰ２である。したがって、制御フラグＦ０がセ
ットされているノードＮ０では１画像データＤ２０３（
ｎ）がプロセッサＰＵ、へ読み込まれる。

そして、フラグ１５はＳＥＴ”へ変更され、画像データ
Ｄ２０３（ｎ）と共に次ノードＮ１へ送出される。

ノードＮ０では、制御フラグＦ、がセットされていない
ので１画像データＤ２０３（ｎ）のプロセッサＰＵ、へ
の読み込みは行なわれない。制御フラグＦ１は、フラグ
１５の制御コードＳＥＴ”によりセットされる。その後
、フラグ１５は〜ＳＫ、ＩＰ’に変更され１画像データ
Ｄ２０３（ｎ）と共に、次ノードＮ、へ送出される。

ノードＮ、では、制御フラグＦ２がセットされていない
ため１画像データＤ２０３（ｎ）のプロセッサＰＵ２へ
の読み込みも、フラグ１５　（〜Ｓ　Ｋ　Ｉ　Ｐｌ）の
変更も行なわれない。

ノードＮ３では、制御フラグＦ３がセットされているた
め、画像データＤ２０３（ｎ３がプロセッサＰＵ、へ読
み込まれる。フラグ１５も５ＥＴ１へ変更される。

次のノードＮ４では、制御フラグＦ４がセットされてい
ないため、データＤ２０３（ｎ）の読み込みが行なわれ
ない。制御フラグＦ４は、フラグ１５の制御コードＳＥ
Ｔ″によりセットされる。その後。

フラグ１５はＮＯＰへ変更され、画像データＤ　２０３
（ｎ）と共に、次ノードへ送出される。

ノードＮ、〜Ｎ９では、制御フラグＦ、〜Ｆ、がセット
されていないため、画像データＤ２０３（ｎ）のプロセ
ッサＰＵ、〜ＰＵ、への読み込みが行なわれない。また
、フラグ１５がＮＯＰに変更されているため、制御フラ
グＦ、〜Ｆ９の変更も生じない。

次に送出される領域２０１３４内の画像データＤ２０１
３４（ｉ）には、フラグ１６が付与される。但し、領域
２０１３４内の最後の画像データＤ２０１３４（ｎ）に
は、フラグ１７が付与される。

画像デー’）　Ｄ２０１３４（ｉ）　ハ、フラグ１６（
ＮＯＰ）が付与されているため、制御フラグがセットさ
れているノードＮ０、Ｎ１．Ｎ３及びＮ、で、プロセッ
サＰＵｏ、　ＰＵ、、ＰＵ、及びＰＵ、へ読み込まれる
。

また、フラグ１６の制御コードは、ＮＯＰのまま変更さ
れず各ノード間を転送される。

領域２０１３４内の最後の画像データＤ２０１３４（ｎ
）には、制御コードが〜ＥＲＡＳＥ２のフラグ１７が付
与される。

まず、制御フラグＦ０がセットされているノードＮ０で
１画像データＤ２０１３４（ｎ）のプロセッサＰＵ、へ
の読み込みが行なわれる。

同様に、ノードＮ１でも１画像データＤ２０１３４（ｎ
）のプロセッサＰＵ１への読み込みが行なわれる。

そして、本ノードＮ□の制御フラグＦ工がセットされて
おり、かつ前段のノードＮ。の制御フラグＦ。

もセットされているため、フラグ１７（〜ＥＲＡＳＥ　
２　）の解釈・実行の結果、前段の制御フラグＦ。

かりセットされる。そして、フラグ１７は〜ＥＲＡＳＥ
ｉへ変更される。

ノードＮ２では、制御フラグＦ２がセットされていない
ため１画像データＤ２０１３４（ｎ）はプロセッサＰＵ
、へ読み込まれない。また、フラグ１７の変更も行なわ
れない。

次のノードＮ、では、制御フラグＦ３がセットされてい
るため、画像データＤ２０１３４（ｎ）のプロセッサＰ
Ｕ、への読み込みが行なわれる。しかし、前段の制御フ
ラグＦ２がセットされていないため、フラグ１７（〜Ｅ
ＲＡＳＥ１）の変更は行なわれなり）。

ノードＮ４では、制御フラグＦ４がセットされているた
め、画像データＤ２０１３４（ｎ）のプロセッサＰＵ４
への読み込みが行なわれる。そして、前段の制御フラグ
Ｆ３がセットされているため、フラグ１７（〜ＥＲＡＳ
Ｅ’）の実行結果として、前段の制御フラグＦ、かりセ
ットされる。その後、フラグ１７は、ＮＯＰへ変更され
る。

したがって、以降のノードＮ、〜Ｎ、では、制御フラグ
Ｆ５〜Ｆ、がセットされていないため、画像データＤ２
０１３４（ｎ）はプロセッサＰ　’Ｕ、　〜Ｐ　Ｕ、　
ヘ読み込まれないことになる。

同様にして、領域２１４の画像データＤ２１４（ｉ）に
は、フラグ１８（ＮＯＰ）が付与されて、各ノードへ送
出される。したがって、画像データＤ２１４（ｉ）は、
制御フラグがセットされているプロセッサＰＵ、とＰＵ
、へのみ読み込まれることになる。

但し、領域２１４内の最後の画像データＤ２１４（ｎ）
には、フラグ１９（〜Ｓ　Ｋ　Ｉ　Ｐ”）が付与される
。

したがって、制御フラグがセットされているノードＮ１
で、画像データＤ２１４（ｎ）がプロセッサＰＵ□へ読
み込まれ、フラグ１９がＳＥＴ”へ変更される。

次ノードＮ２では、制御フラグＦ２がセットされていな
いため１画像データＤ２１４（ｎ）の読み込みは行なわ
れない。しかし、フラグ１９の制御コードＳＥＴ”によ
り、制御フラグＦ２がセットされ、その後フラグ１９は
〜５ＫＩＰ１へ変更される。

ノードＮ、では、制御フラグＦ３がセットされていない
ため１画像データＤ２１４（ｎ）の読み込みも行なわれ
ず、またフラグ１９（−５Ｋ　Ｉ　Ｐｌ）の変更も行な
われない。

次ノードＮ４では、制御フラグＦ４がセットされている
ため、画像データＤ２１４（ｎ）はプロセッサＰＵ４へ
読み込まれる。またフラグ１９も制御コードＳＥＴ’へ
変更される。

ノードＮ５では、制御フラグＦ、がセットされていない
ため、画像データＤ２１４（ｎ）の読み込みも行なわれ
ない、しかし、制御フラグＦ５は、その後フラグ１９（
ＳＥＴｌ）の解釈、実行により、セットされる。また、
フラグ１９はＮＯＰへ変更される。こうして１次の領域
２１２４５内の画像データを読み込むための準備がなさ
れることになる。

領域２１２４５内の画像データＤ２１２４５（ｉ）の転
送も、前述した領域２０１３４内の画像データＤ２０１
３４（ｉ）の転送と同様にして行なわれる。すなわち、
フラグ２０（ＮＯＰ）、あるいは最後尾の画像データの
場合にはフラグ２１（〜ＥＲＡＳＥ”）が付与されて、
各ノードへ転送され、プロセッサＰＵ１、ＰＵ、、ＰＵ
、及びＰＵ５へ画像データＤ２１２４５（ｉ）が読み込
まれることになる。

次に続く領域２２５内の画像データＤ　２２５（ｉ）の
転送もフラグ２０（ＮＯＰ）が付与されて同様に行なわ
れ、プロセッサＰＵ、とＰＵ、へ読み込まれる。

但し、領域２２５内の最後の画像データＤ２２５（ｎ）
の場合には、フラグ２３（′″Ｌ　ＯＡ　Ｄ′３）、あ
るいはフラグ２４（〜ＣＬＥＡＲ２）が付与される。フ
ラグ２３は、次に再び領域（２０３，２０１３４，２１
４，２１２４５，２２５）内の画像データを送出する場
合に用いられる。フラグ２４は、次に領域（２３，２３
４，２４，２４５゜２５）内の画像データを送出する場
合に用いられる。

フラグ２３の場合には、ノードＮ０において、制御コー
ド〜ＬＯＡＤ’により、先にフラグ・メモＩＪＭ、に格
納されていた内容が読み出され、制御フラグＦ０がセッ
トされる。その後、フラグ２３は〜ＲＥＳＥＴ’へ変更
される。その結果、ノードＮ２で画像データＤ２２５（
ｎ）がプロセッサＰＵ２へ読み込まれると共に、制御Ｆ
２はリセットされる。

そして、フラグ２３も〜ＬＯＡＤ２八変更される。

以下、同様にして、ノードＮ３では、フラグ・メモリＭ
、の内容が読み出されて、制御フラグＦ、がセットし直
され、ノードＮ、では、画像データＤ２２５（ｎ）がプ
ロセッサＰＵ、へ読み込まれると共に、制御フラグＦ、
かりセットされることになる。こうして、領域（２０３
，２０１３４，２１４，２１２４５，２２５）内の画像
データの再転送準備ができることになる。

フラグ２４の場合には、制御コード〜ＣＬ　Ｅ　Ａ　Ｒ
”により、ノードＮ６でフラグ・メモリＭ、かりセット
されると共に、制御コードが〜ＲＥＳＥＴ３に変更され
る。そして、ノードＮ２で、画像データＤ２２５（ｎ）
がプロセッサＰＵ、へ読み込まれると共に、フラグ２４
は〜ＬＯＡＤ”に変更される。したがって、ノードＮ、
で、フラグ・メモリＭ、の内容が読み出され、制御フラ
グＦ、がセットされることになる。また、フラグ２４は
〜ＲＥＳＥＴ”へ変更されるため、ノードＮ、において
画像データＤ２２５（ｎ）がプロセッサＰＵ、へ読み込
まれた後、制御フラグＦｓはリセットされる。そして、
フラグ２４もＮＯＰへ変更される。

最終的には、ノードＮ３の制御フラグＦ、及びフラグ・
メモリＭ、だけがセットされた状態になり、欣の領域（
２３，２３４，２４，２４５，２５）内の画像データの
転送準偏が整うことになる。

このように、領域（２０３，２０１３４，２１４，２１
２４５，２２５）に関しては、領域２０３内の画像デー
タはプロセッサＰＵａとＰＵ、へ、領域２０１３４内の
画像データはプロセッサｐｕ０、ｐｕｌ、ｐｕ、及びＰ
Ｕ４へ、領域２１４内の画像データはプロセッサＰＵ、
とＰＵ４へ、領域２１２４５内の画像データはプロセッ
サＰＵ２、ＰＵ、、ＰＵ、及びＰＵ、へ、領域２２５内
の画像データはプロセッサＰＵ２とＰＵ、八と、しかる
べきプロセッサに重複しながら、一度のスキャンで転送
されることになる。

以下、同様にして、第５図、第７図、第８図。

及び第９図に示したフラグに基づいて、それぞれ領域（
２０，２０１，２１，２１２，２２）、領域（２３，２
３４，２４，２４５，２５）、領域（２３６，２３４６
７，２４７，２４５７ｇ、２５８）、及び領域（２６，
２６７，２７，２７８，２８）内の画像データが、該当
する各プロセッサへ、必要に応じて重複しながら転送さ
れることになる。

以上説明したフラグの制御コードを変更するためのオー
トマトンは、第１１図に示すように、フラグ制御コード
に対応するアドレスに遷移先のフラグ制御コードをデー
タとして格納したメモリによって実現できる。

また、各フラグ制御コードにおけるフラグ及びフラグ・
メモリの操作は、第１３図及び第１５図に示す回路によ
って実現できる。

第１３図において、１３０６は前ノードから久方するフ
ラグ制御コードＩ−Ｆ−ＣＯＤＥを格納、保持するため
のラッチであり、このラッチ出力１３０１は、マルチプ
レクサ１３１Ｏ、オートマトン１３２０及びセレクタ１
３３０に送出される。

オートマトン１３２０は、上述したように、第１１図に
示す内容を持つＲＯＭである。また、１３３ｏはフラグ
制御コードを解読するためのセレクタであり、上述した
ように、１７種類のフラグ及びフラグ・メモリ操作命令
がデコードされる。

マルチプレクサ１３１０は、フラグ制御コードの遷移が
生じた時のみ１選択信号Ｔ−８Ｅ　Ｌ１３１１によって
、オートマトンを通した遷移後のフラグ制御コードが選
択されて次ノードに送られるようになっている。

この遷移選択信号Ｔ−３Ｅ　Ｌ１３１１は、第１４図に
示すように、ＳＥＴ’、ＳＥＴ”、　　〜５ＫＩＰ’、
−５ＫＩＰ”、−ＣＬＥＡＲ”、−ＣＬＥＡＲ”。

−Ｌ　ＯＡ　Ｄｌ、　〜Ｌ　ＯＡ　Ｄ”、　−Ｌ　ＯＡ
　Ｄ”、　−３ＴＯＲＥ１、　”５ＴＯＲＥ”、　−Ｒ
ＥＳＥＴｌ、−ＲＥＳＥＴ”、〜ＲＥＳＥＴ”、〜ＥＲ
ＡＳＥ１、及び〜ＥＲＡＳＥ”が実行されたときに伝達
される。

また、第１４図において、ＣＬＥＡＲ，ＲＥＳＥＴ及び
ＥＲＡＳＥの出力をそれぞれフリップフロップ１４１０
．１４２０及び１４３０から取り出しているのは、これ
らのフラグ及びフラグ・メモリ操作命令が自分自身を変
えてしまうことにより、遷移選択信号Ｔ−８Ｅ　Ｌ１３
１１が変化してしまうことを防ぐためである。

また、ＣＯＮ　Ｖ１３３１はセレクタ１３３０（７）出
力指令信号である。

第１５図から分かるように、モノマルチ１５１０及び１
５１１によってディレィを設け、データがラッチに完全
に格納された後で、データ読込みパルスＲＥＡ　Ｄ　１
５２１を出し、正確にデータを読み込むようにしてして
いる。そして、このデータの読み込みが完了した後に、
フラグ等の操作命令を実行させるように、読込み直後に
Ｉ−ＣＬＲ１５１４で、一旦フリップフロップ１４１０
．１４２０及び１４３０をリセットし。

その後にモノマルチ１５１２及びフリップフロップ１５
１３を用いて出力指令信号ＣＯＮ　Ｖ　１３３０を出力
するようにしている。したがって、フラグ制御コードＩ
　−Ｆ−ＣＯＤ　Ｅ　１３０１に含まれるフラグ操作命
令によってデータを読込む時に、読込み制御フラグが影
響を受けることがなくなる。

一方、第１５図に示すように、１５２０はデータ読込み
制御用フラグであり、ＳＥＴ信号でセットされ、Ｆ−Ｒ
ＥＳＥＴ及びＩ−Ｂ−ＥＲＡＳＥ信号によりリセットさ
れる。

１５２０の出力は、データの読み込みを指示するもので
あり、クロックＣＬＯＣＫと同期をとって、読込みスト
ローブＲＥ　Ａ　Ｄ１５２１となったり、あるいは、第
１４図に示すように内部でＦ−５Ｅ　Ｔ信号として、フ
ラグ制御命令の同期信号として使用される。

また、フリップフロップ１５２０の１組の入力ラインＩ
−ＦＬＡＣ，Ｐ及びＩ−ＦＬＡＧ−Ｎと、１組の出力ラ
イン○−ＦＬＡＧ−Ｐ及びＯ−Ｆ　Ｌ　Ａ　Ｇ−Ｎを第
１６図に示すように結合することにより、読込み制御フ
ラグ信号をノード間でシフト信号５ＨＩＦＴで移動でき
るようにする。

こうすることにより、最初にデータを入力するプロセッ
サを任意に指定できることになる。

また、ブリップフロップ１５３０はフラグ・メモリであ
り、５ＴＯＲＥ信号によりセットされ、Ｍ−ＣＬＥＡＲ
信号でリセットされるようになっている。そして、この
出力Ｍ−８ＥＴは、フラグ制御命令ＬＯＡＤの同期制御
に用いられる。

第１７図は、読込み制御フラグの内容をノード間で移動
するためのクロックＣＬＯＣＫを作り出す回路図である
。第１７図においては、ＰＲＥＳＥＴ信号によりカウン
タ１７１０にセットされたデータＣ０ＵＮＴ分だけ、５
ＨＩＦＴ信号に同期して、ノードからノードへ転送され
ることになる。これにより、最初にデータを入力するプ
ロセッサを任意に指定できることになる０例えば、第２
図において、プロセッサＰＵ、とＰＵ、及びＰＵ、を用
いて、全画像データの下部３分の１だけを処理するとい
うことも可能となる。

また、第１８図は、初期読込み制御フラグ信号を発生す
るための回路図である。第１８図において、フリップフ
ロップ１８１０のＩＦ−８ＥＴ信号でセラ　　・トされ
た内容が、あるいはＩＦ−ＲＥＳＥＴ信号でリセットさ
れた内容が、Ｊ−にフリップフロップ１８２０の作用に
より、１クロック分だけＳ−Ｆ　ＬＡＧ−Ｐ及び５−Ｆ
ＬＡＧ−Ｎ信号として、取り出せるようになっている。

したがって、このＩＦＬ　Ａ　Ｇ−Ｐ及び５−ＦＬＡＧ
−Ｎ信号を、リングバスの先頭に設置されたプロセッサ
ＰＵ工の結合ノードＮ０のＩ−ＦＬＡＧ−Ｐ及びＩ−Ｆ
ＬＡＧ−Ｎへ人力することにより、読込み制御フラグＦ
０に初期値を設定することが可能となる。

〔発明の効果〕

以上説明したごとく、本発明によれば、マルチプロセッ
サ構成のデータ処理装置において、大容量のデータを重
複させながら複数のプロセッサに配分する処理を、比較
的小規模の伝送バス幅で、かつ重複転送すべきデータを
多重転送することなしに実現できるので、小型で高速の
データ転送を可能とするシステムを構築することが出来
るという優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ転送路のノー
ド部分のブロック図、第２図は転送画像の一例図、第３
図は画像データを転送する際のスキャン順序を示す図、
第４図はマルチプロセッサのリングバスによる結合形態
を示す図、第５図〜第９図は本発明よる重複転送を可能
とするための読込み制御フラグの状態及びその遷移を示
す一実施例図、第１０図は本発明おける読込み制御フラ
グの制御コードの状態遷移を示す一実施例図、第１１図
はフラグ制御コードの遷移用オートマトンのデータを示
す一実施例図、第１２図はフラグ制御コードの処理内容
を示す一実施例図、第１３図はオートマトン及びフラグ
制御コード解析部の回路の一実施例図、第１４図はフラ
グ制御コードの同期処理部の回路の一実施例図、第１５
図は読込み制御フラグ、フラグ記憶部及びその制御部の
回路の一実施例図、第１６図はノード間の信号結線の一
実施例図、第１７図はフラグシフト用クロックの発生回
路の一実施例図、第１８図は初期読込み制御フラグ・デ
ータ生成部の回路の一実施例図である。〈符号の説明〉１１０・・・ラッチ　　　　　　１１１・・・オートマ
トン１１２・・・セレクタ　　　　　１１３・・・デコ
ーダ１１４・・・読込み制御フラグ　１１５・・・フラ
グ格納メモリ１２０・・・ラッチ代理人弁理士　　中　村　純之助や１　；フ。ｔ　２　ｅ−ｉ＋イ：・　５１υｚ［。一肴”　５１．９１中７０矛８　Ｋ’ｉＡ費９ごｉｌや１０’、二Ｚ１才１２ワ今１３１：”ｊ、’。一゛し１４　’に４ｉ才１５芒１

Claims

【特許請求の範囲】１、複数のプロセッサを連鎖状に結合したデータ転送路
を介してデータ転送を行うマルチプロセッサ構成のデー
タ処理装置において、上記データ転送路と各プロセッサ
とを結合する各ノード毎に、転送データに対する読込み
制御用のフラグを設け、また、各データに上記のフラグ
を操作する制御コードを付加して上記データ転送路上に
送出し、各ノード上で上記フラグの状態に応じてデータ
の読込み処理を行うと共に上記フラグを上記制御コード
に従って操作したのち、この制御コードを所定のオート
マトンに基づいて変換し、データと共に次のノードへ送
出することを特徴とするデータ転送方法。２、複数のプロセッサを連鎖状に結合したデータ転送路
を介してデータ転送を行うマルチプロセッサ構成のデー
タ処理装置において、上記データ転送路と各プロセッサ
とを結合する各ノード毎に、データを読込むか否かを指
示する指示手段と、上記データ転送路へ送出されるデー
タに付加された制御コードに基づいて上記指示手段の出
力を制御する制御手段と、上記指示手段の出力に応じて
データを該当プロセッサへ入力する手段と、上記制御コ
ードを予め定めた制御コードへ変換する手段とを備えた
ことを特徴とするデータ転送装置。３、上記データ転送路上の各ノード毎に上記指示手段の
出力を格納及び再設定する手段を設けたことを特徴とす
る特許請求の範囲第２項記載のデータ転送装置。