JP2515724B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2515724B2 JP2515724B2 JP60092572A JP9257285A JP2515724B2 JP 2515724 B2 JP2515724 B2 JP 2515724B2 JP 60092572 A JP60092572 A JP 60092572A JP 9257285 A JP9257285 A JP 9257285A JP 2515724 B2 JP2515724 B2 JP 2515724B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- bit
- binary
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野」 この発明は、画像処理装置に関するものである。
Ｍビツトの多値画像（Ｍ≧２）をＭビツト１ワードと
して画像メモリを構成する画像処理装置において、Ｍビ
ットの画像を２値化して画像の解析を行なう場合があ
る。その際、２値画像は１ビツトの画像となるわけであ
るが、この場合の従来の画像処理方式としては次のよう
なものがある。
して画像メモリを構成する画像処理装置において、Ｍビ
ットの画像を２値化して画像の解析を行なう場合があ
る。その際、２値画像は１ビツトの画像となるわけであ
るが、この場合の従来の画像処理方式としては次のよう
なものがある。
画像メモリからＭビツトの画像データとして２値画
像を読出し、そのうちの特定の１ビツトのみを２値画像
の０または１（黒または白）に対応させ、残りのＭ−１
ビツトは使用しないで画像を処理する方式。
像を読出し、そのうちの特定の１ビツトのみを２値画像
の０または１（黒または白）に対応させ、残りのＭ−１
ビツトは使用しないで画像を処理する方式。
多値画像メモリとは別に専用の２値画像メモリを設
けて、２値化された画像データを一旦２値画像メモリに
格納することにより画像を処理する方式。
けて、２値化された画像データを一旦２値画像メモリに
格納することにより画像を処理する方式。
特開昭54−116846号公報に開示されているように、
画像メモリ全てを予じめビツトマツプ方式の２値画像メ
モリとして構成し、処理の種類に従つて特定のビツトプ
レーンのみをアクセスして画像を処理する方式。
画像メモリ全てを予じめビツトマツプ方式の２値画像メ
モリとして構成し、処理の種類に従つて特定のビツトプ
レーンのみをアクセスして画像を処理する方式。
しかしながら、上記の方式にあつてはＭ−１ビツト
の画像メモリは使用されないために、メモリの格納効率
が悪いという問題があり、の方式にあつては２値専用
の画像メモリが必要となるために、ハードウエアの量が
増大するという問題がある。また、の方式にあつて
は、画像メモリ側に各ビツトプレーン毎のアクセスを可
能にするための特別な回路が必要になる等の問題があ
る。
の画像メモリは使用されないために、メモリの格納効率
が悪いという問題があり、の方式にあつては２値専用
の画像メモリが必要となるために、ハードウエアの量が
増大するという問題がある。また、の方式にあつて
は、画像メモリ側に各ビツトプレーン毎のアクセスを可
能にするための特別な回路が必要になる等の問題があ
る。
この発明は、このような従来の問題点に着目してなさ
れたもので、多値画像メモリに対して２値画像を効率良
く格納および読出して２値画像処理を行なうことができ
る画像処理装置を提供することを目的とする。
れたもので、多値画像メモリに対して２値画像を効率良
く格納および読出して２値画像処理を行なうことができ
る画像処理装置を提供することを目的とする。
一般に、画像処理プロセツサにおいては、高速性を高
めるために内部的にパイプライン処理方式を採用してい
るものが多い。この発明もこれに関連する技術であり、
基本的にはＭビツトを１ワードとする多値画像メモリの
任意のビツト位置に２値画像を格納する。すなわち、画
像メモリからＭビツトの画像データを読出し、その画像
データのうちで処理に必要な２値データを選択して２値
画像処理を施し、その演算結果を再び既に読出されてい
るＭビツトの画像データと同期をとりながら結合させる
か、あるいは新たに別の画像メモリから読出されたデー
タと結合させて画像メモリに書込むものである。
めるために内部的にパイプライン処理方式を採用してい
るものが多い。この発明もこれに関連する技術であり、
基本的にはＭビツトを１ワードとする多値画像メモリの
任意のビツト位置に２値画像を格納する。すなわち、画
像メモリからＭビツトの画像データを読出し、その画像
データのうちで処理に必要な２値データを選択して２値
画像処理を施し、その演算結果を再び既に読出されてい
るＭビツトの画像データと同期をとりながら結合させる
か、あるいは新たに別の画像メモリから読出されたデー
タと結合させて画像メモリに書込むものである。
第１図はこの発明の概念図を示すものであり、Ｍビツ
トの多値画像を格納する画像メモリ１と、２値画像を処
理する画像演算部２と、画像メモリ１のデータを読出
し、あるいは該画像メモリ１にデータを書込むためにデ
ータを転送する画像バス３とを有する。
トの多値画像を格納する画像メモリ１と、２値画像を処
理する画像演算部２と、画像メモリ１のデータを読出
し、あるいは該画像メモリ１にデータを書込むためにデ
ータを転送する画像バス３とを有する。
画像演算部２は、入出力バツフア４、データセレクタ
５、２値画像処理演算部６、FIFOメモリ７およびデータ
セレクタ８を有し、画像メモリ１から読出されたＭビツ
トの画像データは、入出力バツフア４を介してデータセ
レクタ５、FIFOメモリ７およびデータセレクタ８に与え
られる。データセレクタ５では、Ｍビツトの画像データ
の中から演算に必要な２値データを選択し、その選択さ
れた２値データに基いて２値画像処理演算部６で所要の
処理を行なう。その間、FIFOメモリ７では取込まれたＭ
ビツトの画像データを、処理にかかる時間分（クロツク
サイクル分）蓄えておく。
５、２値画像処理演算部６、FIFOメモリ７およびデータ
セレクタ８を有し、画像メモリ１から読出されたＭビツ
トの画像データは、入出力バツフア４を介してデータセ
レクタ５、FIFOメモリ７およびデータセレクタ８に与え
られる。データセレクタ５では、Ｍビツトの画像データ
の中から演算に必要な２値データを選択し、その選択さ
れた２値データに基いて２値画像処理演算部６で所要の
処理を行なう。その間、FIFOメモリ７では取込まれたＭ
ビツトの画像データを、処理にかかる時間分（クロツク
サイクル分）蓄えておく。
２値画像処理演算部６での演算結果は、再び画像メモ
リ１に書込むが、ここで画像メモリ１のバンクが複数有
り、演算すべき画像データの入つているバンクと別のバ
ンクに書込む場合には、入出力バツフア４から直接与え
られたデータと結合させ、また演算すべき画像データの
入つているバンクと同じメモリの同一場所に書込む場合
にはFIFOメモリ７で遅らせておいたデータを結合させ
る。この結合はデータセレクタ８で行なわれ、結合され
たデータはＭビツトとなる。なお、結合の方式は多種あ
るが、Ｍビツトのうちの任意の位置（任意のビツト数）
に書込むことが可能になつている。データセレクタ８に
おいて結合されたデータは、入出力バツフア４を介して
画像バス３に送出され、画像メモリ１に書込まれる。
リ１に書込むが、ここで画像メモリ１のバンクが複数有
り、演算すべき画像データの入つているバンクと別のバ
ンクに書込む場合には、入出力バツフア４から直接与え
られたデータと結合させ、また演算すべき画像データの
入つているバンクと同じメモリの同一場所に書込む場合
にはFIFOメモリ７で遅らせておいたデータを結合させ
る。この結合はデータセレクタ８で行なわれ、結合され
たデータはＭビツトとなる。なお、結合の方式は多種あ
るが、Ｍビツトのうちの任意の位置（任意のビツト数）
に書込むことが可能になつている。データセレクタ８に
おいて結合されたデータは、入出力バツフア４を介して
画像バス３に送出され、画像メモリ１に書込まれる。
第２図ＡおよびＢはデータ演算の一例を示し、第２図
Ａは画像演算部２に入力されるＭビツトの画像データ
を、第２図Ｂは画像演算部２から出力されるＭビツトの
画像データを表わす。この例では、第２図Ａに斜線で示
すビツト位置のデータを２項演算し、その結果を第２図
Ｂに斜線で示すビツト位置に格納することを示してい
る。
Ａは画像演算部２に入力されるＭビツトの画像データ
を、第２図Ｂは画像演算部２から出力されるＭビツトの
画像データを表わす。この例では、第２図Ａに斜線で示
すビツト位置のデータを２項演算し、その結果を第２図
Ｂに斜線で示すビツト位置に格納することを示してい
る。
以上のように構成することにより、Ｍビツトの多値画
像メモリをＭ枚の２値画像メモリと同様に扱うことが可
能となる。
像メモリをＭ枚の２値画像メモリと同様に扱うことが可
能となる。
第３図はこの発明の第１実施例の要部を示すものであ
る。この実施例は、Ｍ＝８とし、２値画像処理演算部６
で３×３のマスク処理を行なうものである。以下、画像
の横幅をｎ（ｎは任意の整数）として、第１図および第
３図を参照しながら説明する。画像バス３上のデータを
入出力バツフア４で受けた後、Ｍビツトのデータはデー
タセレクタ５により１ビツトのデータとなり、レジスタ
11,12,13,15,16,17,19,20,21およびｎ−３段シフトレジ
スタ14,18により３×３のマスク切出しが行なわれる。
なお、この処理はすべてパイプライン的に動作するよう
になつている。切出された９個のデータは、マスク処理
部22に与えられ、ここで平滑化、細線化等の所要の演算
が行なわれる。
る。この実施例は、Ｍ＝８とし、２値画像処理演算部６
で３×３のマスク処理を行なうものである。以下、画像
の横幅をｎ（ｎは任意の整数）として、第１図および第
３図を参照しながら説明する。画像バス３上のデータを
入出力バツフア４で受けた後、Ｍビツトのデータはデー
タセレクタ５により１ビツトのデータとなり、レジスタ
11,12,13,15,16,17,19,20,21およびｎ−３段シフトレジ
スタ14,18により３×３のマスク切出しが行なわれる。
なお、この処理はすべてパイプライン的に動作するよう
になつている。切出された９個のデータは、マスク処理
部22に与えられ、ここで平滑化、細線化等の所要の演算
が行なわれる。
マスク処理部22での演算結果はセレクタ23にフイード
バツクされ、マスク処理のアルゴリズムが並列型の場合
にはレジスタ16の値が、逐次型の場合にはマスク処理部
22での演算結果がセレクタ23によつて選択される。ま
た、マスク処理部22での演算結果はレジスタ24にも与え
られ、このレジスタ24を介してデータセレクタ８に送ら
れ、指定されたビツト位置にセツトされて画像メモリ１
に書込まれる。
バツクされ、マスク処理のアルゴリズムが並列型の場合
にはレジスタ16の値が、逐次型の場合にはマスク処理部
22での演算結果がセレクタ23によつて選択される。ま
た、マスク処理部22での演算結果はレジスタ24にも与え
られ、このレジスタ24を介してデータセレクタ８に送ら
れ、指定されたビツト位置にセツトされて画像メモリ１
に書込まれる。
この実施例ではパイプライン制御が施され、各レジス
タには同期したクロツクにてデータが取込まれるように
なつている。したがつて、データセレクタ５にデータが
入つてからレジスタ24にデータが与えられるまでには、
2n＋４個分のデータの遅れがある。このため、FIFOメモ
リ７を2n＋４段のFIFOのメモリで構成する。したがつ
て、この実施例によれば多段のFIFOメモリ７とデータセ
レクタ5,8により多値メモリである画像メモリ１を２値
メモリ８枚として構成することができる。
タには同期したクロツクにてデータが取込まれるように
なつている。したがつて、データセレクタ５にデータが
入つてからレジスタ24にデータが与えられるまでには、
2n＋４個分のデータの遅れがある。このため、FIFOメモ
リ７を2n＋４段のFIFOのメモリで構成する。したがつ
て、この実施例によれば多段のFIFOメモリ７とデータセ
レクタ5,8により多値メモリである画像メモリ１を２値
メモリ８枚として構成することができる。
第４図はこの発明の第２実施例の要部を示すものであ
る。この実施例では、２値画像処理演算部６を３×３マ
スク演算部25と画像間論理演算部26とをもつて構成す
る。画像間論理演算部26は２枚の画像間の論理演算（論
理積、論理和、排他的論理和等）を行なう。この実施例
では、データセレクタ５の出力が画像間論理演算部26か
３×３マスク演算部25に送られ、その演算結果が、デー
タセレクタ８に与えられる。この場合、FIFOメモリ７は
３×３マスク演算部25および画像間論理演算部26の選択
された方のパイプラインの段数（データ遅延数）に合わ
せてデータを遅延し得るよう構成する。
る。この実施例では、２値画像処理演算部６を３×３マ
スク演算部25と画像間論理演算部26とをもつて構成す
る。画像間論理演算部26は２枚の画像間の論理演算（論
理積、論理和、排他的論理和等）を行なう。この実施例
では、データセレクタ５の出力が画像間論理演算部26か
３×３マスク演算部25に送られ、その演算結果が、デー
タセレクタ８に与えられる。この場合、FIFOメモリ７は
３×３マスク演算部25および画像間論理演算部26の選択
された方のパイプラインの段数（データ遅延数）に合わ
せてデータを遅延し得るよう構成する。
このように、多種の演算部を有する場合でもFIFOメモ
リ７の段数を可変とすることで、Ｍビツト多種メモリを
使用してＭ枚の２値メモリを実現できる。
リ７の段数を可変とすることで、Ｍビツト多種メモリを
使用してＭ枚の２値メモリを実現できる。
第５図はこの発明の第３実施例の要部を示すものであ
る。この実施例では、２値画像処理演算部６を並列的に
動作可能なｍ個の２値画像処理モジユール27−1,27−2,
…,27−ｍと、各処理モジユールにおけるパイプライン
の段数を同一とするために、各処理モジユールの後段に
接続したFIFOメモリ28−1,28−2,…,28−ｍとをもつて
構成し、データセレクタ５により各処理モジユールにデ
ータを与えて並列処理し、その演算結果をデータセレク
タ８においてＭビツトの画像データの指定されたビツト
に割当てて画像メモリ１に書込むようにしたものであ
る。
る。この実施例では、２値画像処理演算部６を並列的に
動作可能なｍ個の２値画像処理モジユール27−1,27−2,
…,27−ｍと、各処理モジユールにおけるパイプライン
の段数を同一とするために、各処理モジユールの後段に
接続したFIFOメモリ28−1,28−2,…,28−ｍとをもつて
構成し、データセレクタ５により各処理モジユールにデ
ータを与えて並列処理し、その演算結果をデータセレク
タ８においてＭビツトの画像データの指定されたビツト
に割当てて画像メモリ１に書込むようにしたものであ
る。
したがつて、この実施例によればＭビツトの多値画像
メモリを２値画像メモリとして並列的にも使用できる。
メモリを２値画像メモリとして並列的にも使用できる。
以上述べたように、この発明によれば、画像メモリか
ら読み出したＭビット１ワードの多値画像データを、画
像演算部において、第１のデータセレクタにより演算処
理に必要なビットを選択して、２値画像処理演算部によ
り所望の処理を施し、その演算結果を第２のデータセレ
クタによりＭビット１ワードのデータに結合して出力す
るようにしたので、２値専用の画像メモリを設けること
なく、また、各ビット毎に特定部分のデータを処理する
ための回路を設けることなく、画像メモリから読み出し
た多値画像データを２値画像に変換するという画像処理
と、メモリ上に再配置して書き込むという両方の機能を
同時に満たすことができ、画像メモリを有効に活用する
ことができる。
ら読み出したＭビット１ワードの多値画像データを、画
像演算部において、第１のデータセレクタにより演算処
理に必要なビットを選択して、２値画像処理演算部によ
り所望の処理を施し、その演算結果を第２のデータセレ
クタによりＭビット１ワードのデータに結合して出力す
るようにしたので、２値専用の画像メモリを設けること
なく、また、各ビット毎に特定部分のデータを処理する
ための回路を設けることなく、画像メモリから読み出し
た多値画像データを２値画像に変換するという画像処理
と、メモリ上に再配置して書き込むという両方の機能を
同時に満たすことができ、画像メモリを有効に活用する
ことができる。
第１図はこの発明の概念図、 第２図ＡおよびＢはこの発明によるデータ演算の一例を
示す図、 第３図はこの発明の第１実施例の要部を示す図、 第４図は同じく第２実施例の要部を示す図、 第５図は同じく第３実施例の要部を示す図である。 １……画像メモリ、２……画像演算部 ３……画像バス、４……入出力バツフア ５……データセレクタ、６……２値画像処理演算部 ７……FIFOメモリ、８……データセレクタ 11,12,13,15,16,17,19,20,21,24……レジスタ 14,18……ｎ−３段シフトレジスタ 22……マスク処理部、23……セレクタ 25……３×３マスク演算部、26……画像間論理演算部 27−１〜27−ｍ……２値画像処理モジユール 28−１〜28−ｍ……FIFOメモリ
示す図、 第３図はこの発明の第１実施例の要部を示す図、 第４図は同じく第２実施例の要部を示す図、 第５図は同じく第３実施例の要部を示す図である。 １……画像メモリ、２……画像演算部 ３……画像バス、４……入出力バツフア ５……データセレクタ、６……２値画像処理演算部 ７……FIFOメモリ、８……データセレクタ 11,12,13,15,16,17,19,20,21,24……レジスタ 14,18……ｎ−３段シフトレジスタ 22……マスク処理部、23……セレクタ 25……３×３マスク演算部、26……画像間論理演算部 27−１〜27−ｍ……２値画像処理モジユール 28−１〜28−ｍ……FIFOメモリ
Claims (2)
- 【請求項１】Ｍビット（Ｍ≧２）の多値画像をＭビット
１ワードの画像データとして記憶する画像メモリと、こ
の画像メモリからＭビット１ワードの多値画像データを
読み出し、この読み出されたデータに対して２値画像処
理を行う画像演算部とを備え、この画像演算部が、前記
Ｍビット１ワードの画像データの内、演算に必要な２値
のデータを選択する第１のデータセレクタと、選択され
た２値のデータに基づいて、所要の処理を施す２値画像
処理演算部と、この演算結果を前記Ｍビット１ワードの
画像データに結合して出力する第２のデータセレクタと
を備えたことを特徴とする画像処理装置。 - 【請求項２】前記Ｍビット１ワードのデータの出力を前
記２値画像処理演算部による処理時間以上遅延させる遅
延手段と、この遅延されたデータに前記演算結果を結合
する前記第２のデータセレクタと、この結合したデータ
を前記画像メモリの同一場所に書き込む手段を備えたこ
とを特徴とする特許請求の範囲第１項記載の画像処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092572A JP2515724B2 (ja) | 1985-04-30 | 1985-04-30 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092572A JP2515724B2 (ja) | 1985-04-30 | 1985-04-30 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61250787A JPS61250787A (ja) | 1986-11-07 |
| JP2515724B2 true JP2515724B2 (ja) | 1996-07-10 |
Family
ID=14058139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092572A Expired - Lifetime JP2515724B2 (ja) | 1985-04-30 | 1985-04-30 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515724B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW550956B (en) * | 1999-05-26 | 2003-09-01 | Koninkl Philips Electronics Nv | Digital video-processing unit |
-
1985
- 1985-04-30 JP JP60092572A patent/JP2515724B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61250787A (ja) | 1986-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9870530B2 (en) | Methods and systems for data analysis in a state machine | |
| KR100415417B1 (ko) | 이미지-처리프로세서 | |
| US9454322B2 (en) | Results generation for state machine engines | |
| CN110825464B (zh) | 用于提供由状态机引擎接收的数据的方法及设备 | |
| US6519674B1 (en) | Configuration bits layout | |
| US8680888B2 (en) | Methods and systems for routing in a state machine | |
| EP0248906B1 (en) | Multi-port memory system | |
| US7386689B2 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
| JPS62208158A (ja) | マルチプロセツサシステム | |
| US4524428A (en) | Modular input-programmable logic circuits for use in a modular array processor | |
| US20230176999A1 (en) | Devices for time division multiplexing of state machine engine signals | |
| US4543642A (en) | Data Exchange Subsystem for use in a modular array processor | |
| US7512290B2 (en) | Image processing apparatus with SIMD-type microprocessor to perform labeling | |
| Yang | Design of fast connected components hardware | |
| JP2515724B2 (ja) | 画像処理装置 | |
| EP0136218A2 (en) | Multiple port pipelined processor | |
| JP2812292B2 (ja) | 画像処理装置 | |
| Duller et al. | Design of an associative processor array | |
| JP2855899B2 (ja) | 機能メモリ | |
| JPH1063647A (ja) | 行列演算装置 | |
| GB2180118A (en) | Image processing | |
| JPH10116191A (ja) | 圧縮命令用バッファを備えたプロセッサ | |
| JP3088956B2 (ja) | 演算装置 | |
| JPS63149736A (ja) | 発火処理装置 | |
| JPS61123967A (ja) | メモリ回路 |