JPS5910053A - ル−プ式情報伝送方法 - Google Patents
ル−プ式情報伝送方法Info
- Publication number
- JPS5910053A JPS5910053A JP12008582A JP12008582A JPS5910053A JP S5910053 A JPS5910053 A JP S5910053A JP 12008582 A JP12008582 A JP 12008582A JP 12008582 A JP12008582 A JP 12008582A JP S5910053 A JPS5910053 A JP S5910053A
- Authority
- JP
- Japan
- Prior art keywords
- information
- signal
- transmission
- selection
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ループ式情報伝送方法に関し、伝送路に流
れるすべての実情報をそれぞれの選別情報により一義的
に区別できるようにするとともに、複数個の伝送装置に
それぞれ自局の制御装置に必要な実情報のみを取り込む
選別機能を備え、制御装置の追加や削減あるいは機能の
改造等に容易に対処でき、フレキシビリティの高いシス
テムを得るとともに、各制御装置の負荷を減らし、高能
率のシステムを得ることを目的とする。
れるすべての実情報をそれぞれの選別情報により一義的
に区別できるようにするとともに、複数個の伝送装置に
それぞれ自局の制御装置に必要な実情報のみを取り込む
選別機能を備え、制御装置の追加や削減あるいは機能の
改造等に容易に対処でき、フレキシビリティの高いシス
テムを得るとともに、各制御装置の負荷を減らし、高能
率のシステムを得ることを目的とする。
一般に、ループ式情報伝送システムは、第１図に示すよ
うに、第１局から第Ｎ局までのＮ個の伝送装置（Ａ＋）
〜（ＡＮ ）にそれぞれ制御装置（Ｂ１）〜意の制御装
置（Ｂ＋ ）〜（ＢＮ）間で実情報の受は渡しを行なう
ようになっている。
うに、第１局から第Ｎ局までのＮ個の伝送装置（Ａ＋）
〜（ＡＮ ）にそれぞれ制御装置（Ｂ１）〜意の制御装
置（Ｂ＋ ）〜（ＢＮ）間で実情報の受は渡しを行なう
ようになっている。
ところで、従来のこの種情報伝送システムでは、制御装
置（Ｂ１）〜（ＢＮ ）から伝送路（Ｃ）に出力される
情報フレームは第２図に示すように構成され、送信先を
示す送信先アドレスおよび伝送路（Ｃ）に情報を送出す
る送信元の送信元アドレスが実情報に付加され、送信先
アドレスおよび送信元アドレスをキーとして実情報が受
は渡しされている。ここで、フレーム同期ワードは情報
フレームの先頭を表わすものであり、また、ＣＲＣは巡
回符号チェソケ、フレームエンドワードは当該情報フレ
ームの終丁をネオものである。なお、送信元以外の全制
匍装置ｔ Ｂ ＋ ）−（Ｂｓ ’、＋ ｒこ同一の実
情報を送信する場合には、前記送信先アドレスの代わり
に回報アドレスが付加される。
置（Ｂ１）〜（ＢＮ ）から伝送路（Ｃ）に出力される
情報フレームは第２図に示すように構成され、送信先を
示す送信先アドレスおよび伝送路（Ｃ）に情報を送出す
る送信元の送信元アドレスが実情報に付加され、送信先
アドレスおよび送信元アドレスをキーとして実情報が受
は渡しされている。ここで、フレーム同期ワードは情報
フレームの先頭を表わすものであり、また、ＣＲＣは巡
回符号チェソケ、フレームエンドワードは当該情報フレ
ームの終丁をネオものである。なお、送信元以外の全制
匍装置ｔ Ｂ ＋ ）−（Ｂｓ ’、＋ ｒこ同一の実
情報を送信する場合には、前記送信先アドレスの代わり
に回報アドレスが付加される。
しかし、前記従来の情報伝送方法によると、各制御装置
Ｌ Ｉ３１ ’）〜ＬＢＮ）はそれぞれ自局のアドレス
を持つのみならず、他の各制御装置（Ｂｌ）〜（１３Ｎ
’］に伝送する全実情報に対してそれぞれ送信先アド
レスを持ち、これを管理しなければならず、このため、
各制御装置（Ｂ１）〜（ＢＮ）間はそ、：ｔぞれ密結合
状態となる。したがって、新たに制御装置を追加する場
合や任意の制御装置（Ｂ＋）〜０３ Ｎ ）を切り離す
場合あるいは機能を改造する場合等には、これに関係す
るすべての制御装置（Ｂ１）〜（Ｂｈ）の送信先アドレ
スを変更しなければならなくなり、システムとしてフレ
キシビリティに欠ける欠点があるっまた、各制御装置（
Ｂ１）〜（ＢＮ）においてはそれぞれ、伝送路（Ｃ）上
を流れる全実情報を−たん取り込み、その送信先アドレ
スが自局アドレスに等しい場合に、当該の実情報を取り
込むが、この処理をすべて制御装置（１３Ｉ）〜（ＢＮ
）で行なうため、制御装置（Ｂ１）〜（ＢＮ）の負荷が
増大し、シス二ムとして能率が低下する結果となる。
Ｌ Ｉ３１ ’）〜ＬＢＮ）はそれぞれ自局のアドレス
を持つのみならず、他の各制御装置（Ｂｌ）〜（１３Ｎ
’］に伝送する全実情報に対してそれぞれ送信先アド
レスを持ち、これを管理しなければならず、このため、
各制御装置（Ｂ１）〜（ＢＮ）間はそ、：ｔぞれ密結合
状態となる。したがって、新たに制御装置を追加する場
合や任意の制御装置（Ｂ＋）〜０３ Ｎ ）を切り離す
場合あるいは機能を改造する場合等には、これに関係す
るすべての制御装置（Ｂ１）〜（Ｂｈ）の送信先アドレ
スを変更しなければならなくなり、システムとしてフレ
キシビリティに欠ける欠点があるっまた、各制御装置（
Ｂ１）〜（ＢＮ）においてはそれぞれ、伝送路（Ｃ）上
を流れる全実情報を−たん取り込み、その送信先アドレ
スが自局アドレスに等しい場合に、当該の実情報を取り
込むが、この処理をすべて制御装置（１３Ｉ）〜（ＢＮ
）で行なうため、制御装置（Ｂ１）〜（ＢＮ）の負荷が
増大し、シス二ムとして能率が低下する結果となる。
この発明は、前記の点に留意してなされたものであり、
複数個の伝送装置にそれぞれ制御装置を接続するととも
に、前記各伝送装置を伝送路を介Ｌ７てループ状に接続
し、前記任意の制御装置間で実情報の受は渡しを行なう
ループ式情報伝送方法において、全実情報を個々に一義
的に区別する選別情報を形成するとともに、前記各制御
装置より出力される実情報に該実情報の選別情報を付加
し、前記各伝送装置にそれぞれ、前記伝送路に流れる各
情報の選別′清報を個々にチェックし自局の制御装置に
必要な実情報のみを取り込む選別機能を備えたことを特
徴とするループ式情報伝送方法である。
複数個の伝送装置にそれぞれ制御装置を接続するととも
に、前記各伝送装置を伝送路を介Ｌ７てループ状に接続
し、前記任意の制御装置間で実情報の受は渡しを行なう
ループ式情報伝送方法において、全実情報を個々に一義
的に区別する選別情報を形成するとともに、前記各制御
装置より出力される実情報に該実情報の選別情報を付加
し、前記各伝送装置にそれぞれ、前記伝送路に流れる各
情報の選別′清報を個々にチェックし自局の制御装置に
必要な実情報のみを取り込む選別機能を備えたことを特
徴とするループ式情報伝送方法である。
したがって、伝送路上を流れる実情報は送信先アドレス
および送信元アドレスで管理されるのではなく、当該実
情報を電着（Ｊ−に区別する選別情報で管理されるため
、各制御装置においては実情報に選別情報を１寸加して
伝送路へ出力するのみでよく、受＋１取り側のことは一
切考慮せずにすみ、このため、制御装置の追ｂｐや削減
あるいは機能の改造等に際しても、何ら変更の必要はな
く」−分に対応でき、フレキシビリティの高いシステム
を得ることができるものであり、さらに、各伝送装置の
選別機能により、自局の制御装置にその必要実情報のみ
を送ることができるため、各制御装置には３ｊ：二駄な
処理がなくなり、その負荷を軽減できるものであり、そ
の分能の処理機能が増し、コストパフォーマンスの高い
制御装置が得られ、高能率のシステムとすることができ
るものである。
および送信元アドレスで管理されるのではなく、当該実
情報を電着（Ｊ−に区別する選別情報で管理されるため
、各制御装置においては実情報に選別情報を１寸加して
伝送路へ出力するのみでよく、受＋１取り側のことは一
切考慮せずにすみ、このため、制御装置の追ｂｐや削減
あるいは機能の改造等に際しても、何ら変更の必要はな
く」−分に対応でき、フレキシビリティの高いシステム
を得ることができるものであり、さらに、各伝送装置の
選別機能により、自局の制御装置にその必要実情報のみ
を送ることができるため、各制御装置には３ｊ：二駄な
処理がなくなり、その負荷を軽減できるものであり、そ
の分能の処理機能が増し、コストパフォーマンスの高い
制御装置が得られ、高能率のシステムとすることができ
るものである。
つぎにこの発明を、その１実施例を示した第３同辺丁の
図面および前記第１図とともに詳細に説明する。
図面および前記第１図とともに詳細に説明する。
第３図は、各制御装置（Ｂ＋）〜（ＢＮ）より伝送路Ｃ
Ｃ月二に出力される情報フレームの構成を示し、各ｆ％
制御装置（Ｂ＋ ）〜（ＢＮ）間で受は渡しされる実情
報に該実情報を区別、指定する選別情報が付加されてい
る。この選別情報は、情報伝送システムの設ａ１時、該
システムで扱う全実情報をリストアツブし、システムの
諸条件、たとえば送信先等を考慮せずに、全実情報に個
々に通しＮＯなどを割りイζ」けることにより形成され
るものであり、もちろんこの選別情報は、全実情報を一
義的に区別できればよいのであって通しＮＯ，でなくて
もよく１重複して割り付けなければよい。
Ｃ月二に出力される情報フレームの構成を示し、各ｆ％
制御装置（Ｂ＋ ）〜（ＢＮ）間で受は渡しされる実情
報に該実情報を区別、指定する選別情報が付加されてい
る。この選別情報は、情報伝送システムの設ａ１時、該
システムで扱う全実情報をリストアツブし、システムの
諸条件、たとえば送信先等を考慮せずに、全実情報に個
々に通しＮＯなどを割りイζ」けることにより形成され
るものであり、もちろんこの選別情報は、全実情報を一
義的に区別できればよいのであって通しＮＯ，でなくて
もよく１重複して割り付けなければよい。
また、第４図に示すものは、各伝送装置（ＡＩ）〜（Ａ
Ｎ）にそれぞれ備えられた選別回路であり、伝送路（Ｃ
）に流れる全情報を−たん取り込みその選別情報を個々
にチェックして自局の制御装置ＣＢ＋）〜（１−＋ Ｎ
）に必要な実情報のみを取り込む機能を有している。
Ｎ）にそれぞれ備えられた選別回路であり、伝送路（Ｃ
）に流れる全情報を−たん取り込みその選別情報を個々
にチェックして自局の制御装置ＣＢ＋）〜（１−＋ Ｎ
）に必要な実情報のみを取り込む機能を有している。
すなわち、同図において、（１）は伝送装置（ＡＩ）〜
（ＡＮ）において取り込まれた情報フレームのうち選別
情報を抜き出してラッチするう゛ノチ回路であり、当該
伝送装置（ＡＩ）〜（ＡＮ）にマイクロコンピュータを
使用しｔζ場合には、そのＣＰＵのライト（ｗＲＩＴＥ
）信号の立ち上がりがラッチ回路０）の選別情棗ラッチ
信号となる。（２）はシステムで扱う全実情報のうち自
局に接続される制御装置（Ｂ＋）〜（ｊ３Ｎ’）が必要
とする実情報のそれぞれの選別情報が格納さＩｔた選別
メモリであり、円＜ ＯＭ等の不：揮発性メモリに予め
選別情報が書き込まれている。（３）は選別メモリ（２
）のアドレスを発生するスキャン回路であり、前記ライ
ト信号の立ち下がりがスキャンスタート信号となり、該
信号によりスキャン回路（３）がスキャンを開始して選
別メモリ（２）のアドレスをｌ１ｆＦｊに出力し、選別
メモリ（２）はスキャンアドレスによりそのメモリエリ
ヤの全情報を順に出力する。（４）はラッチ回路（１）
の受信選別情報と選別メモリ（２）より順次出力される
記憶選別情報とを比較し一致を検出する比較回路であり
、一致の検出により一致信号が出力され、この一致信号
がスキャン回路（３）へのスキャン停止信号になるとと
もに、当該伝送装置（Ａ１）〜（ＡＮ）に取り込まれた
実情報が自局の制御装置（Ｂ１）〜（ＢＮ）に必要な実
情報である旨の必要情報信号となる。なお、スキャン回
路（３）におけるアドレススキャンが選別メモリ（２）
の全メモリエリヤに対して終ｒすると、スキャン回路（
３）から自然停止のスキャンエンド信号が出力され、こ
れが取り込まれた実情報が自局に不必要な実情報である
旨の不必要情報信号となる。
（ＡＮ）において取り込まれた情報フレームのうち選別
情報を抜き出してラッチするう゛ノチ回路であり、当該
伝送装置（ＡＩ）〜（ＡＮ）にマイクロコンピュータを
使用しｔζ場合には、そのＣＰＵのライト（ｗＲＩＴＥ
）信号の立ち上がりがラッチ回路０）の選別情棗ラッチ
信号となる。（２）はシステムで扱う全実情報のうち自
局に接続される制御装置（Ｂ＋）〜（ｊ３Ｎ’）が必要
とする実情報のそれぞれの選別情報が格納さＩｔた選別
メモリであり、円＜ ＯＭ等の不：揮発性メモリに予め
選別情報が書き込まれている。（３）は選別メモリ（２
）のアドレスを発生するスキャン回路であり、前記ライ
ト信号の立ち下がりがスキャンスタート信号となり、該
信号によりスキャン回路（３）がスキャンを開始して選
別メモリ（２）のアドレスをｌ１ｆＦｊに出力し、選別
メモリ（２）はスキャンアドレスによりそのメモリエリ
ヤの全情報を順に出力する。（４）はラッチ回路（１）
の受信選別情報と選別メモリ（２）より順次出力される
記憶選別情報とを比較し一致を検出する比較回路であり
、一致の検出により一致信号が出力され、この一致信号
がスキャン回路（３）へのスキャン停止信号になるとと
もに、当該伝送装置（Ａ１）〜（ＡＮ）に取り込まれた
実情報が自局の制御装置（Ｂ１）〜（ＢＮ）に必要な実
情報である旨の必要情報信号となる。なお、スキャン回
路（３）におけるアドレススキャンが選別メモリ（２）
の全メモリエリヤに対して終ｒすると、スキャン回路（
３）から自然停止のスキャンエンド信号が出力され、こ
れが取り込まれた実情報が自局に不必要な実情報である
旨の不必要情報信号となる。
つぎに、前記実施例の動作について説明する。
まず、複数個の制御装置（Ｂ１）〜（ＢＮ）のうち情報
を伝送路（Ｃ）へ出力しようとする制御装置、たとえば
（Ｂ＋）は、伝送したい実情報に該実情報を区別、指定
する選別情報を付加して１情報フレームを構成し、当該
情報フレームを伝送装置（Ａ］）から伝送路（Ｃ）へ出
力する。この情報は、他の各伝送装置（Ａ２）〜（ＡＮ
）を順に通過し、ループを一巡して送信元の伝送装置（
Ａ１）で消滅する。
を伝送路（Ｃ）へ出力しようとする制御装置、たとえば
（Ｂ＋）は、伝送したい実情報に該実情報を区別、指定
する選別情報を付加して１情報フレームを構成し、当該
情報フレームを伝送装置（Ａ］）から伝送路（Ｃ）へ出
力する。この情報は、他の各伝送装置（Ａ２）〜（ＡＮ
）を順に通過し、ループを一巡して送信元の伝送装置（
Ａ１）で消滅する。
一方、送信元以外の各局ではそれぞれの伝送装置（Ａ２
）〜（ＡＮ）が伝送路（Ｃ）上を流れる全情報を−たん
取り込み、前記した選別回路で実情報の選別を行なう。
）〜（ＡＮ）が伝送路（Ｃ）上を流れる全情報を−たん
取り込み、前記した選別回路で実情報の選別を行なう。
すなわち、−たん取り込まれた情報フレームのうち選別
情報のみがデータバス上にのり、ＣＰＵからのライト信
号の立ち上がり、すなわち選別情報ラッチ信号によりデ
ータバス上の選別情報がラッチ回路（１）にラッチされ
、さらに、このライト信号の立ち下がりのスキャンスタ
ー１−信号によりスキャー・回路（３）が駆動し、スキ
ャンアドレスを顆に１１１力する。したがって、選別メ
モリ（２）では全メモリエリヤの情報がスキャンアドレ
スにより順に呼び出され、比較回路（４）において、ラ
ッチ回路（１）の受信選別情報と選別メモリ（２）より
順に出力されてくる記憶選別情報とが順次比較され、そ
の一致が検出される。
情報のみがデータバス上にのり、ＣＰＵからのライト信
号の立ち上がり、すなわち選別情報ラッチ信号によりデ
ータバス上の選別情報がラッチ回路（１）にラッチされ
、さらに、このライト信号の立ち下がりのスキャンスタ
ー１−信号によりスキャー・回路（３）が駆動し、スキ
ャンアドレスを顆に１１１力する。したがって、選別メ
モリ（２）では全メモリエリヤの情報がスキャンアドレ
スにより順に呼び出され、比較回路（４）において、ラ
ッチ回路（１）の受信選別情報と選別メモリ（２）より
順に出力されてくる記憶選別情報とが順次比較され、そ
の一致が検出される。
そして、比較回路（４）において一致が検出され一致信
号が出力されると、これがスキャン停止信号となってス
キャン回路（３）のスキャンを停止させるとともに、必
要情報信号としてＣＰＵに入力され、現在取り込んでい
る実情報を自局に必要な情報であると判断し、該実情報
を制御装置（’Ｂ２）〜（Ｂｓ）に転送する。ここで、
比較回路（４）において選別メモリ（２）の全メモリエ
リヤの選別情報に対し一致が検出されなかった場合、ス
キャン回路（３）より自然停止のスキャンエンド信号が
出力され、これがＣＰｔＪに不必要情報信号として入力
され、現在取り込んでいる実情報は自局に不必シな情報
であると判断し、当該実情報を捨て名。
号が出力されると、これがスキャン停止信号となってス
キャン回路（３）のスキャンを停止させるとともに、必
要情報信号としてＣＰＵに入力され、現在取り込んでい
る実情報を自局に必要な情報であると判断し、該実情報
を制御装置（’Ｂ２）〜（Ｂｓ）に転送する。ここで、
比較回路（４）において選別メモリ（２）の全メモリエ
リヤの選別情報に対し一致が検出されなかった場合、ス
キャン回路（３）より自然停止のスキャンエンド信号が
出力され、これがＣＰｔＪに不必要情報信号として入力
され、現在取り込んでいる実情報は自局に不必シな情報
であると判断し、当該実情報を捨て名。
したがって、前記実施例によると、各制御装置（Ｂ１）
〜（ＢＮ）間で受は渡しされる全実情報は、これを個々
に一義的に区別し得る全く新しい概念の選別情報で管理
されるものであり、送信側においては実情報に選別情報
を付加するのみでよく、受は取り側のことは一切考慮す
る必要がなく、このため、制御装置の追加や切り離しあ
るいは機能の改造等に対しても十分に対応でき、フレキ
シビリティの高いシステムを得ることができるものであ
り、さらに、各局の伝送装置（Ａ＋）〜（ＡＮ）にそれ
ぞれ選別回路が備えられ、自局の制御装置（Ｂ１）〜（
ＢＮ）に必要な実情報のみを取り込み、これを制御装置
（ｆ３＋）〜（ＢＮ）に転送できるため、制御装置（Ｂ
１）〜（ＢＮ）では送られてくる実情報のみを処理す
ればよく、無駄な処理がなくなり、その負荷を軽減する
ことができるものであり、その弁制御装置（Ｂ１）〜（
ＢＮ）では他の高機能の処理が行なえ、コストパフォー
マンスの高い装置とすることができ、高能率のシステム
を得ることができるものである。
〜（ＢＮ）間で受は渡しされる全実情報は、これを個々
に一義的に区別し得る全く新しい概念の選別情報で管理
されるものであり、送信側においては実情報に選別情報
を付加するのみでよく、受は取り側のことは一切考慮す
る必要がなく、このため、制御装置の追加や切り離しあ
るいは機能の改造等に対しても十分に対応でき、フレキ
シビリティの高いシステムを得ることができるものであ
り、さらに、各局の伝送装置（Ａ＋）〜（ＡＮ）にそれ
ぞれ選別回路が備えられ、自局の制御装置（Ｂ１）〜（
ＢＮ）に必要な実情報のみを取り込み、これを制御装置
（ｆ３＋）〜（ＢＮ）に転送できるため、制御装置（Ｂ
１）〜（ＢＮ）では送られてくる実情報のみを処理す
ればよく、無駄な処理がなくなり、その負荷を軽減する
ことができるものであり、その弁制御装置（Ｂ１）〜（
ＢＮ）では他の高機能の処理が行なえ、コストパフォー
マンスの高い装置とすることができ、高能率のシステム
を得ることができるものである。
なお、各伝送袋＠（ＡＩ）〜（Ａｌｍ）の選別機能は前
記選別回路に限定されるものでないことはいうまでもな
い。
記選別回路に限定されるものでないことはいうまでもな
い。
第１図は一般のループ状情報伝送システムのブロック図
、第２図は従来のループ式情報伝送方法の情報フレーム
の構成図、第３図以下の図面はこの発明のループ式情報
伝送方法の１実施例を示し、第３図は情報フレームの構
成図、第４図は選別回路のブロック図である。 （ＡＩ）〜（ＡＮ）・・伝送装置、（Ｂ１）〜（ＢＮ）
制御装置、（Ｃ） 伝送路。 代理人 弁理士 藤田龍太部・ 第１図 第２図 第３図
、第２図は従来のループ式情報伝送方法の情報フレーム
の構成図、第３図以下の図面はこの発明のループ式情報
伝送方法の１実施例を示し、第３図は情報フレームの構
成図、第４図は選別回路のブロック図である。 （ＡＩ）〜（ＡＮ）・・伝送装置、（Ｂ１）〜（ＢＮ）
制御装置、（Ｃ） 伝送路。 代理人 弁理士 藤田龍太部・ 第１図 第２図 第３図
Claims (1)
- ■ 複数個の伝送装置にそれぞれ制御装置を接続すると
ともに、前記各伝送装置を伝送路を介してループ状に接
続し、前記任意の制御装置間で実情報の受は渡しを行な
うループ式情報伝送方法において、全実情報を個々に一
義的に区別する選別情報を形成するとともに、前記各制
御装置より出力される実情報に該実情報の選別情報を付
加し、前記各伝送装置にそれぞれ、前記伝送路に流れる
各情報の選別情報を個々にチェックし自局の制御装置に
必要な実情報のみを取り込む選別機能を備えたことを特
徴とするループ式情報伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12008582A JPS5910053A (ja) | 1982-07-08 | 1982-07-08 | ル−プ式情報伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12008582A JPS5910053A (ja) | 1982-07-08 | 1982-07-08 | ル−プ式情報伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910053A true JPS5910053A (ja) | 1984-01-19 |
Family
ID=14777530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12008582A Pending JPS5910053A (ja) | 1982-07-08 | 1982-07-08 | ル−プ式情報伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910053A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127249A (ja) * | 1984-11-26 | 1986-06-14 | Nec Corp | デ−タ転送方式 |
| JPS61150540A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 通信ネツトワ−クシステム |
| JPS6272245A (ja) * | 1985-09-25 | 1987-04-02 | Casio Comput Co Ltd | アクセス権変更制御機構を持つメ−ルシステム |
| JPS62284542A (ja) * | 1986-06-02 | 1987-12-10 | Nec Corp | 環状共通母線通信方式 |
| JPS63157546A (ja) * | 1986-12-22 | 1988-06-30 | Toyota Central Res & Dev Lab Inc | シリアル伝送システム |
| JPS63203038A (ja) * | 1987-02-19 | 1988-08-22 | Nippon Telegr & Teleph Corp <Ntt> | ル−プ形通信システムにおけるデ−タ伝送装置 |
| JPH02106742U (ja) * | 1989-02-09 | 1990-08-24 |
-
1982
- 1982-07-08 JP JP12008582A patent/JPS5910053A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127249A (ja) * | 1984-11-26 | 1986-06-14 | Nec Corp | デ−タ転送方式 |
| JPS61150540A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 通信ネツトワ−クシステム |
| JPS6272245A (ja) * | 1985-09-25 | 1987-04-02 | Casio Comput Co Ltd | アクセス権変更制御機構を持つメ−ルシステム |
| JPS62284542A (ja) * | 1986-06-02 | 1987-12-10 | Nec Corp | 環状共通母線通信方式 |
| JPS63157546A (ja) * | 1986-12-22 | 1988-06-30 | Toyota Central Res & Dev Lab Inc | シリアル伝送システム |
| JPS63203038A (ja) * | 1987-02-19 | 1988-08-22 | Nippon Telegr & Teleph Corp <Ntt> | ル−プ形通信システムにおけるデ−タ伝送装置 |
| JPH02106742U (ja) * | 1989-02-09 | 1990-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5910053A (ja) | ル−プ式情報伝送方法 | |
| JPS63160445A (ja) | 伝送制御方法 | |
| US6987761B2 (en) | Inbound data stream controller with pre-recognition of frame sequence | |
| JP2000040039A (ja) | デイジーチェーン障害回避方式 | |
| JPS5910054A (ja) | ル−プ式情報伝送装置のｍ−ｎ伝送方法 | |
| JPS6327741B2 (ja) | ||
| JPH0316343A (ja) | フレーム選択受信方法 | |
| JPH01143542A (ja) | 折返し試験方式 | |
| JPH05324545A (ja) | バス制御装置 | |
| JPS60201760A (ja) | デ−タ伝送方式 | |
| JPS62164338A (ja) | 環状伝送装置 | |
| JPS6035853A (ja) | ル−プ式情報伝送方式 | |
| JPH02301852A (ja) | データ転送方式 | |
| JPS5910052A (ja) | ル−プ式情報伝送方法 | |
| JPH03144739A (ja) | 二重化記憶装置へのデータ転写制御方式 | |
| JPS5970057A (ja) | 網状ネツトワ−クの伝送制御装置 | |
| JPS63233632A (ja) | 情報伝達装置 | |
| JPS63257350A (ja) | 競合制御送信方式 | |
| JPS59126347A (ja) | 中継制御方式 | |
| JPH033054A (ja) | 通信データ抜け防止方法 | |
| JPH1174869A (ja) | 転送制御システム | |
| JPS63102523A (ja) | 環状網通信装置 | |
| JPH0421149A (ja) | Ｄｍａデータ伝送装置 | |
| JPS6029062A (ja) | コ−ド変換方式 | |
| JPS61273040A (ja) | 回線トレ−ス方式 |