JP4190476B2 - グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 - Google Patents

Description

本発明は、情報処理技術に関し、特に画像処理を含む情報処理技術に関する。

近年のコンピュータグラフィックス技術の発達に伴い、大型計算機や、パーソナルコンピュータ、ゲーム機器などの情報処理装置から出力される画像データは、ますます複雑化、高度化している。そこで、このような情報処理装置は、通常の演算処理を行うメインプロセッサとは別に、画像処理専用のグラフィックプロセッサを搭載し、メインプロセッサを画像処理から解放して、システムのオーバーヘッドの解消を図っている。

これらの情報処理装置において高性能な演算処理を実現するためには、メインプロセッサをマルチプロセッサで構成することが有効である。マルチプロセッサは、複数のアプリケーションに対応したタスクを時分割して実行順序を決定し、それらのタスクを複数のプロセッサに割り当て、並列処理を行う。一方、グラフィックプロセッサはメインプロセッサが処理する複数のタスクに対応した画像処理を、メインプロセッサの高速演算に対応させて行う必要がある。

ところが画像データが複雑化、高度化するにつれ、グラフィックプロセッサにおける画像処理速度が情報処理装置の処理速度を律速するようになってきた。マルチプロセッサであるメインプロセッサが複数あるタスクのうち一のタスクに要する画像処理演算をグラフィックプロセッサに行わせるためには、グラフィックプロセッサが処理中の画像処理演算を終了するまで待たなければならず、ゲームなどユーザの操作によって出力される映像がリアルタイムで変化するタスクの場合には、動画の停止やコマ落ちなどの画質低下の原因となってしまう。

本発明はこのような課題に鑑みてなされたものであり、その目的は画像処理演算を含む情報処理を効率的に行う技術の提供にある。

本発明のある態様は情報処理装置に関する。この情報処理装置は、装置全体を統括的に制御するメインプロセッサと、画像処理演算を行うグラフィックプロセッサとを備え、メインプロセッサは、第１のタスクに関連するデータをグラフィックプロセッサに送信する際、グラフィックプロセッサが第１のタスクと異なる第２のタスクに対応した処理を実行していたときは、少なくともグラフィックプロセッサが第２のタスクに対応した処理の実行を終了させるまで、第１のタスクに関連するデータを退避させる処理を行うことを特徴とする。

「タスク」とは、ある目的を達成するためにプログラムされたアプリケーションまたはそれに含まれる情報処理の内容をいい、アプリケーションと対応してもよいし、入出力制御やユーザが指定したコマンドなどアプリケーションよりも小さい単位と対応してもよく、何らかの処理または機能の単位に対応すればよい。また「タスクに関連するデータ」とは、グラフィックプロセッサにより描画される画像フレームデータ、画像フレームデータを作成する際に参照する基本データのいずれか、または双方を含んでよい。

第１のタスクに関連するデータは、例えばメインプロセッサがアクセス可能なメインメモリなどへ退避させてよい。

退避された第１のタスクに関連するデータは、グラフィックプロセッサが少なくとも第２のタスクに対応した処理の実行を終了させた後、メインプロセッサまたはグラフィックプロセッサなどに設けられたＤＭＡ（Direct Memory Access）コントローラを、メインプロセッサまたはグラフィックプロセッサが起動させることによってグラフィックプロセッサへ転送してもよい。

メインプロセッサは、汎用的に使用可能な複数の処理ユニットを備え、複数の処理ユニットのうちのひとつを、タスクに関連するデータのグラフィックプロセッサへの送信のための専用インタフェイス回路に設定して利用してもよい。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、画像処理を含む情報処理を効率よく行うことができる。

第一の実施の形態
図１は、本発明の第１の実施の形態に係る情報処理装置１０００の構成を示すブロック図である。情報処理装置１０００は、グラフィックプロセッサ１００とメインプロセッサ２００、メインメモリ５０を含む。情報処理装置１０００は、表示装置５００と接続されており、メインプロセッサ２００およびグラフィックプロセッサ１００の処理の結果得られた画像、映像を出力する。図１などにおいて、様々な処理を行う機能ブロックとして記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他のＬＳＩで構成することができ、ソフトウェア的には、メモリにロードされた予約管理機能のあるプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。

この情報処理装置１０００では、情報処理装置１０００を効率よく使用するための機能、環境を提供し、装置全体を統括的に制御するオペレーティングシステム（以下、ＯＳと略す）が実行される。そのＯＳ上で複数のアプリケーションソフトウェア（以下、単にアプリケーションという）が実行される。

メインプロセッサ２００は、複数のサブプロセッサ３０と管理プロセッサ３２と制御側ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラ３４とを含む。サブプロセッサ３０、管理プロセッサ３２および制御側ＤＭＡコントローラ３４はバス４０により相互間の通信が可能である。管理プロセッサ３２は、複数のアプリケーションに対応するタスクを時分割し、タイムスライスごとに各アプリケーションに対応するタスクを、サブプロセッサ３０に割り当てて実行させることにより、並列処理を行っている。

制御側ＤＭＡコントローラ３４は、メインメモリ５０やグラフィックプロセッサ１００との間のデータ転送、データ退避などをサブプロセッサ３０または管理プロセッサ３２からの命令によって制御する。

本実施の形態において、メインプロセッサ２００と、グラフィックプロセッサ１００は協調的に演算処理を行う。グラフィックプロセッサ１００は、メインプロセッサ２００により処理されるそれぞれのタスクに関連する画像処理を行い、生成した画像、映像を表示装置５００に出力し、または図示しない記憶装置に記憶する。メインプロセッサ２００とグラフィックプロセッサ１００との協調動作については後に詳述する。

メインメモリ５０は、主にメインプロセッサ２００によって使用される記憶領域である。このメインメモリ５０は、複数のアプリケーションに対応するタスクに関連するデータが格納される。例えば、メインプロセッサ２００によりコンピュータグラフィックスに関するタスクを処理して得られたモデリングデータなどが一時的に格納される。

また、このメインメモリ５０には、後述するようにグラフィックプロセッサ１００による演算処理の結果得られたデータが退避して格納される場合もある。

グラフィックプロセッサ１００は、画像に関する処理を専用に実行するブロックであり、レンダリング処理などを行うユニットである。グラフィックプロセッサ１００は、グラフィックメモリ１０、演算ユニット１２、ディスプレイコントローラ１８、制御ブロック２０、画像処理側ＤＭＡコントローラ２２を含む。これらのブロック同士は、バス４０で接続されており、各ブロック間でデータ信号の送受が行われる。

グラフィックメモリ１０は、グラフィックプロセッサ１００により使用、管理されるグラフィックに関するデータ専用のメモリ領域であって、画像フレームデータが格納されるフレームバッファやＺバッファなどに加えて、画像フレームデータを描画する際に参照される基本データである頂点データ、テクスチャデータ、カラールックアップテーブルなどがそれぞれのデータに対応する領域を含んでいる。

演算ユニット１２は、メインプロセッサ２００からの命令に従って、グラフィックに関する様々な演算処理を行う。その処理の一例としては、３次元モデリングデータをもとに座標変換、陰面消去、シェーディングを行って画像フレームデータを作成し、フレームバッファに書込む一連のレンダリング処理などが挙げられる。演算ユニット１２は、特に３次元グラフィックスに関する処理を高速に行うために、ラスタライザ１２ａ、シェーダユニット１２ｂ、テクスチャユニット１２ｃなどの機能ブロックを含んでいる。

ラスタライザ１２ａは、描画するプリミティブの頂点データを受け取り、３次元空間上のプリミティブを投影変換により描画平面上の図形に変換するビュー変換を行う。さらに、描画平面上の図形を、描画平面の水平方向に沿ってスキャンしながら、一列ごとに量子化されたピクセルに変換するラスター処理を行う。このラスタライザ１２ａによってプリミティブがピクセル展開されて、各ピクセル毎にピクセル情報を算出する。このピクセル情報には、ＲＧＢカラー値、透明度を表すα値、視点からの奥行きを表すＺ値が含まれる。

ラスタライザ１２ａは、スキャンラインに沿って所定の大きさのピクセル領域を生成し、シェーダユニット１２ｂ、テクスチャユニット１２ｃへと出力する。ラスタライザ１２ａから出力されるピクセル領域は、一度キューにスタックされ、シェーダユニット１２ｂはスタックされたピクセル領域を順に処理していく。

シェーダユニット１２ｂは、ラスタライザ１２ａにより算出されたピクセル情報をもとにシェーディング処理を行い、テクスチャユニット１２ｃにより得られたテクセル情報をもとに、テクスチャマッピング後のピクセル色を決定し、グラフィックメモリ１０内のフレームバッファにシェーディング処理後の画像フレームデータを書込む。さらにシェーダユニット１２ｂはフレームバッファに書き込まれた画像フレームデータに対してフォギング、アルファブレンディング等の処理を行い最終的な描画色を決定してフレームバッファの画像フレームデータを更新する。

テクスチャユニット１２ｃは、シェーダユニット１２ｂからテクスチャデータを指定するパラメータを受け取り、要求されたテクスチャデータをグラフィックメモリ１０内のテクスチャバッファを読出し、所定の処理を行った後にシェーダユニット１２ｂに対して出力する。

制御ブロック２０は、このグラフィックプロセッサ１００全体を制御するブロックであり、演算ユニット１２、グラフィックメモリ１０、ディスプレイコントローラ１８を統括的に制御し、各ブロック間のデータ転送の同期管理、割り込み処理、タイマー管理等を行う。

ディスプレイコントローラ１８は、水平および垂直同期信号を生成し、表示装置５００の表示タイミングに従って、グラフィックメモリ１０に格納されるフレームバッファから画像フレームデータのピクセルデータをライン状に順次読み込んでいく。さらにディスプレイコントローラ１８は、ライン状に読み込まれたピクセルデータを、ＲＧＢのカラー値からなるデジタルデータから表示装置５００に対応したフォーマットに変換して出力する。

画像処理側ＤＭＡコントローラ２２は、メインプロセッサ２００やメインメモリ５０とグラフィックメモリ１０の間のデータ転送、データ退避などを制御ブロック２０からの命令によって制御する。

つぎに、以上のように構成された情報処理装置１０００の動作について、本実施の形態の特徴であるメインプロセッサ２００とグラフィックプロセッサ１００との協調動作を中心に説明する。

図２は本実施の形態に係るメインプロセッサ２００における管理プロセッサ３２および、グラフィックプロセッサ１００における制御ブロック２０の構成を示すブロック図である。管理プロセッサ３２は、時分割されたタスクの実行順序を決定し、各タスクをサブプロセッサ３０に適切に割り当てるサブプロセッサ管理部６０と、グラフィックプロセッサ１００との信号の送受信を行う制御側通信部６２と、タスクの切換えに係る処理を制御する制御側タスク切換え部６４とを含む。制御ブロック２０は、グラフィックメモリ１０に格納されたデータをタスクごとに管理するメモリ制御部７０と、メインプロセッサ２００と信号の送受信を行う画像処理側通信部７２と、メインプロセッサ２００のタスク切換えに対応してタスクの切換え処理を制御する画像処理側タスク切換え部７４とを含む。

図３は図２で示した管理プロセッサ３２および制御ブロック２０によって、グラフィッ
クプロセッサ１００がメインプロセッサ２００のタスク切換えに対して協調的にタスクの
切換えを行う手順を示すタイミングチャートである。メインプロセッサ２００は、ユーザ
によるコマンド入力など外部からの信号や、内部におけるスケジューリングなどに従い、
管理プロセッサ３２のタスク切換えを行う。ここで、サブプロセッサ３０のうちの一部は
それまで行っていたタスクの処理を続行していてもよい。

管理プロセッサ３２の制御側タスク切換え部６４はまず、ステップＳ２において制御側通信部６２により画像処理側通信部７２を経由して画像処理側タスク切換え部７４に対し、切換え後のタスク（以後、「第一のタスク」とよぶ）に関する情報を含むタスク切換え要求の信号を送信する。この信号は、管理プロセッサ３２内部のスケジューリングなどに基づき、例えば実際のタスク切換えより所定時間前の時点で送信してもよい。画像処理側タスク切換え部７４は、制御側タスク切換え部６４からのタスク切換え要求に従い、それまで演算ユニット１２などで行っていたタスク（以後、「第二のタスク」とよぶ）の停止制御を行うとともに、ステップS４においてメモリ制御部７０に対して第一のタスクに関する情報を送信する。ステップＳ６においてメモリ制御部７０は、必要に応じて第二のタスクに関連した画像フレームデータ、テクセル情報などの画像関連データを、グラフィックメモリ１０から読出し、ステップＳ８においてメインメモリ５０へ退避させる。その後メモリ制御部７０は、ステップＳ１０において、メインメモリ５０に以前のタイムスライスで退避しておいた画像関連データから第一のタスクに関連するデータを検索し、検出された場合はメインメモリ５０より読出し、ステップＳ１２においてグラフィックメモリ１０へ復帰させる。第一のタスクに関連するデータの復帰が完了したら、画像処理側タスク切換え部７４は、ステップＳ１４において、画像処理側通信部７２より制御側通信部６２を経由して制御側タスク切換え部６４に対し、タスク切換えの準備が整った旨の受入れ許可信号を送信する。制御側タスク切換え部６４は受入れ許可信号を確認後、管理プロセッサ３２のタスクを第一のタスクへ切換える。一方、画像処理側タスク切換え部７４は、グラフィックメモリ１０に復帰した第一のタスクに関連するデータを参照しながら、演算ユニット１２に第一のタスクに対応した画像処理演算を行わせるなど、グラフィックプロセッサ１００側のタスク切換えを行う。

ここで制御側通信部６２と画像処理側通信部７２が送受信を行うタスク切換え要求信号や受入れ許可信号は、割り込み信号であってよく、制御側通信部６２が発信するタスク切換え要求信号には第一のタスクに関する情報が含まれていなくてもよい。この場合、ステップＳ２以後、ステップＳ１０より前に、画像処理側タスク切換え部７４は制御側タスク切換え部６４に対し問い合わせを行い、第一のタスクに関する情報を取得してもよい。また、第二のタスクに関連したデータを退避する先は、メインメモリ５０に限らず、グラフィックプロセッサ１００の内部におけるグラフィックメモリ１０以外のメモリや、グラフィックプロセッサ１００がアクセス可能な外部メモリでもよい。

また画像処理側タスク切換え部７４はステップＳ２において、第一のタスクに関する情報として、第一のタスクにおいて発生する画像処理に関するデータの構造と、サイズ割り当てなどを取得してもよい。その情報に基づきメモリ制御部７０は、ステップＳ８で第二のタスクに関連するデータをメインメモリ５０に退避させた後、グラフィックメモリ１０のアドレスマップを第一のタスクに対応したデータ構造となるように更新してもよい。これによりグラフィックプロセッサ１００は、メインプロセッサ２００において処理されている第一のタスク以外のタスクにより生じた画像処理依頼の受付を不可とすることができる。この動作および作用については、後に詳述する。

図３のステップＳ２において、制御側タスク切換え部６４が画像処理側タスク切換え部７４に対してタスク切換え要求の信号を送信した後、グラフィックプロセッサ１００の制御ブロック２０は、画像処理側通信部７２が使用するアドレスにフラグを立てるなど、それ以後のメインプロセッサ２００からの画像処理依頼を受付不可とする処理を行ってもよい。これにより、サブプロセッサ３０は管理プロセッサ３２に問い合わせることなく、グラフィックプロセッサ１００においてタスクの切換えにかかる処理が行われていることを検知できるとともに、グラフィックプロセッサ１００においてタスクの切換えに使用するリソースを確保することができる。

このとき、図３のステップＳ４からステップＳ１２までの処理に変わり、次に述べる処理を行ってもよい。ステップＳ２においてタスク切換え要求の信号を受信したとき、グラフィックプロセッサ１００内には、すでにメインプロセッサ２００より依頼されていた、第二のタスクに関する未処理の画像処理タスクがいくつか格納されている。画像処理側タスク切換え部７４は、これら未処理の画像処理タスクを格納しているアドレスマップにおいて、タスク切換え要求の信号を受信する直前に受付けた画像処理タスクを格納しているアドレスにフラグを立てるなど、何らかの書込みを行い、タスク切換え前の第二のタスクに関する最終画像処理タスクであることがわかるようにしておく。その後、未処理の画像処理タスクを演算ユニット１２などにより順次処理していき、フラグを立てるなどして差別化したタスク切換え前の最後画像処理タスクを完了した時点で、図３のステップＳ１２と同様、画像処理側タスク切換え部７４より制御側タスク切換え部６４に対し、タスク切換えの準備が整った旨の受入れ許可信号を送信する。それによって上述と同様に、メインプロセッサ２００はタスクの切換えを行い、グラフィックプロセッサ１００は切換え後のタスクに対応した画像処理を行う。

上述の形態では、グラフィックプロセッサ１００において未処理の画像処理タスクが完了するまで、メインプロセッサ２００でのタスク切換えを待つことになるが、ステップＳ２におけるタスク切換え要求の信号を送信してから所定の時間を経ても当該タスクが終了しない場合は、図３のステップＳ４からの処理を行い、未処理の画像処理タスクに関するデータをメインメモリ５０へ退避するようにするなどの、タイムアウト機能を設けてもよい。これにより、タスク切換えに要する時間の許容範囲内で、メインプロセッサ２００が依頼済みの第二のタスクに関する未処理の画像処理を最大限実行しておくことができる。また実行中のアプリケーションなどに依存して未処理の画像処理数が変動しても、タスク切換えに要する時間が変動することがなくなる。さらにタスク切換えに要する時間が比較的長く許容できるようなアプリケーションでは、その時間を設定して利用することで、効率のよい画像処理が可能となる。

以上述べたような処理によりグラフィックプロセッサ１００は、メインプロセッサ２００のタスクの切換えに対応した画像処理へ、タスクの切換えを行うことができる。ここで管理プロセッサ３２はサブプロセッサ３０に対し、分割されたタスクの割り当てを行い、演算処理を並列で行うように制御する。従って、各サブプロセッサ３０において画像処理の必要が発生した場合には、描画に必要なデータ（以降、単に「描画データ」とよぶ）が各サブプロセッサ３０からグラフィックメモリ１０へ転送され、その描画データを演算ユニット１２が参照することにより、画像生成処理がなされる。

ところでメインプロセッサ２００は、複数のサブプロセッサ３０を含んでいるため、そ
の中には管理プロセッサ３２の処理するタスクと異なるタスクを処理している場合がある
。図４Ａはこのときの状態を模式的に表している。この図において、複数のサブプロセッ
サ３０ａは管理プロセッサ３２と同一のタスクＡを処理しているが、あるサブプロセッサ
３０ｂは、それとは異なるタスクＢを処理している。一方グラフィックプロセッサ１００
は上述した協調動作により、管理プロセッサ３２と同一のタスクＡに対応した画像処理Ａ
'を行っている。この状態において、サブプロセッサ３０ａに生じたタスクＡに関する画
像処理Ａ'は、グラフィックプロセッサ１００にて受付けられ、その描画データａはグラ
フィックプロセッサ１００へ転送される（矢印８０）。一方、サブプロセッサ３０ｂにタ
スクＢに関する画像処理Ｂ'を行う必要が発生した場合は、サブプロセッサ３０は画像処
理Ｂ'の描画データｂをメインメモリ５０に退避させる（矢印８２）。

ここで各サブプロセッサ３０ａおよび３０ｂは、グラフィックプロセッサ１００がどのタスクに対応した画像処理を行っているかをあらかじめ認識していなくてもよい。例えば前述のとおり、タスクの切換えを行った際に、グラフィックメモリ１０のアドレスマップをタスクＡに関する描画データａに対応したものに更新することにより、サブプロセッサ３０ｂが描画データｂをグラフィックメモリ１０に転送しようとしても、転送を不可能とすることができる。このときサブプロセッサ３０ｂはグラフィックメモリ１０へ転送できなかった描画データｂをメインメモリ５０へ転送する。

メインメモリ５０へ転送された描画データｂは、図４Ｂに示すように、次に管理プロセッサ３２がタスクＢへ切り替わり、グラフィックプロセッサ１００がタスクＢに対応した画像処理Ｂ'を受入れ可能となった時点で、グラフィックメモリ１０に転送される（矢印８４）。このとき、管理プロセッサ３２にメインメモリ５０へのデータｂの退避を管理させ、管理プロセッサ３２がタスクＢへ切り替わった際に、制御側タスク切換え部６４が退避された描画データｂを読出し、グラフィックメモリ１０に転送するようにしてもよい。または管理プロセッサ３２が制御側ＤＭＡコントローラ３４を起動させ、メインメモリ５０からグラフィックメモリ１０へのデータ転送を行うようにしてもよい。制御側ＤＭＡコントローラ３４を利用することにより、管理プロセッサ３２はサブプロセッサ３０の管理やタスクの割り振りなどに関する処理を妨げられることなく、タスクＢへの切換えに即時対応して描画データｂの転送処理を行うことができる。

以上述べたように本実施の形態によれば、グラフィックプロセッサ１００はメインプロセッサ２００のタスク切換えに対応して、自らのタスクを切換える。従って、情報処理装置が複数のアプリケーションを実行しているときでも、グラフィックプロセッサ１００は一のタイムスライス内では唯一のアプリケーションに対してのみ動作すればよいため、グラフィックプロセッサ１００を構成するリソースを全て該唯一のアプリケーションに対する画像処理のために使用できる。これにより、効率のよい画像処理を行うことができるとともに、動的割り当ての可能なアドレスが増加し、サイズの大きい画像データの処理が可能となる。

また、グラフィックプロセッサ１００の構成を複雑化することなく、高速動作するメインプロセッサ２００の処理に対応した処理を行うことができ、ユーザなどにより急なタスク切換え要求がなされたときにも、グラフィックプロセッサ１００による処理中のタスクの完了を待つことなく、当該タスクに対応した画像処理をおこなうことができ、動画の停止やコマ落ちなどが発生しにくくなる。複数のアプリケーションにおいて同時に画像処理の必要が発生した場合でも、少なくとも管理プロセッサ３２が処理を行っているタスクを優先させることで、スケジューリングにのっとった画像処理を行うことが可能となる。

さらに、管理プロセッサ３２が処理しているタスク以外のタスクに関する描画データをメインメモリ５０に一旦格納することにより、サブプロセッサ３０への負荷も軽減される。

第二の実施の形態
第一の実施の形態では、メインプロセッサ２００の管理プロセッサ３２がタスクの切換えを行う際、図３のステップＳ２において、制御側タスク切換え部６４が画像処理側タスク切換え部７４に対し、タスク切換え要求信号を送信したが、本実施の形態では当該ステップに代わりメインプロセッサ２００とグラフィックプロセッサ１００との共有レジスタを利用したステップとする。情報処理装置１０００の構成は図１および図２と同様である。ここでは第一の実施の形態における図２の機能および図３の手順と異なる点を説明する。

図５に本実施の形態における、メインプロセッサ２００に設けられた管理プロセッサ３２と、グラフィックプロセッサ１００に設けられた制御ブロック２０と、それらが共にアクセス可能な共有レジスタ８０の構成を示すブロック図を示す。第一の実施の形態に加え、管理プロセッサ３２の制御側タスク切換え部６４はこの共有レジスタ８０に書込みを行う機能をさらに有する。また制御ブロック２０の画像処理側タスク切換え部７４はこの共有レジスタ８０を読込み、タスクの切換え要求を検知する機能をさらに有する。

まず制御側タスク切換え部６４は、タスクの切換えを行うために共有レジスタ８０に対し、切換え後の第一のタスクに関する情報などを書込む。第一の実施の形態と同様、第一のタスクにおいて発生する画像処理に関するデータの構造と、サイズ割り当てなどを書き込んでもよい。画像処理側タスク切換え部７４は、例えば所定の時間間隔で共有レジスタ８０内の情報を読込むようにして、制御側タスク切換え部６４からの書込みを監視する。共有レジスタ８０に書込みフラグを設定し、それを利用して書込みを検出してもよい。画像処理側タスク切換え部７４は、共有レジスタ８０に書込みがなされていることを検出したら、グラフィックプロセッサ１００においてそれまで行われていたタスクの停止処理を行い、以降、図２のステップＳ４からステップＳ１４までの処理と同様の処理を行い、メインプロセッサ２００およびグラフィックプロセッサ１００のタスク切換えを完了させる。

ここで制御側タスク切換え部６４が共有レジスタ８０に書込む情報は、第一のタスクに関する情報を含まなくてもよく、画像処理側タスク切換え部７４によって共有レジスタ８０の書込みが検出された後、画像処理側タスク切換え部７４が制御側タスク切換え部６４に問い合わせを行い、第一のタスクに関する情報を取得してもよい。

以上述べた本実施の形態によれば、タスクの切換え要求の発行に際し、割り込み信号を利用することなく、安定的な手順で第一の実施の形態と同様の効果を得ることができる。

第三の実施の形態
第一の実施の形態では、メインプロセッサ２００からグラフィックプロセッサ１００への描画データの転送は、その画像処理を必要とするタスクを処理している個々のサブプロセッサ３０または、メインメモリ５０に退避されたデータを管理している管理プロセッサ３２によって行われた。

本実施の形態では、図６に示すようにサブプロセッサ３０がタスクを処理している間に発生した画像処理の描画データの転送を、一のサブプロセッサ３０が制御する。同図では当該サブプロセッサ３０を、特に転送制御プロセッサと呼び、他のサブプロセッサ３０と区別するために異なる符合３１を付記している。グラフィックプロセッサ１００に転送すべき描画データは、サブプロセッサ３０から一旦転送制御プロセッサ３１に転送され（例えば矢印８６）、転送制御プロセッサ３１によって適宜転送処理される（例えば矢印８８）。グラフィックプロセッサ１００、メインプロセッサ２００、メインメモリ５０などの構成は図１および図２と同様であり、ここでは第一の実施の形態と異なる点を中心に説明する。

図７は転送制御プロセッサ３１が行うデータ転送の手順を示すフローチャートである。まず、タスクＣを処理するサブプロセッサ３０は、画像処理の必要が生じた際、転送制御プロセッサ３１に対し当該画像処理の描画データを転送する。ステップＳ２０にて描画データの転送を受付けた転送制御プロセッサ３１は、ステップＳ２２において、転送元のサブプロセッサ３０が処理しているタスクＣと、管理プロセッサ３２が処理しているタスクとを比較し、それらのタスクが同一であるかを確認する。同一であった場合（Ｓ１２のＹｅｓ）、転送制御プロセッサ３１はステップＳ２４において、サブプロセッサ３０より転送された描画データをグラフィックメモリ１０に転送する。

依頼したサブプロセッサ３０が処理しているタスクＣが、管理プロセッサ３２が処理しているタスクと異なる場合（Ｓ２２のＮｏ）、転送制御プロセッサ３１はステップＳ２６において、サブプロセッサ３０より転送された描画データを、メインメモリ５０へ転送する。その後、メインプロセッサ２００がタスクＣへの切換えを行った際、転送制御プロセッサ３１はメインメモリ５０に退避しておいた描画データをグラフィックメモリ１０へ転送する。このとき転送制御プロセッサ３１内部などに設けられた図示しないＤＭＡコントローラを起動させ、データの転送を行うようにしてもよい。これにより、転送制御プロセッサ３１はさらに別のサブプロセッサ３０からの転送依頼に対する処理などを妨げられることなく、タスクＣへの切換えに即時対応して転送処理を行うことができる。また、メインメモリ５０内にはあらかじめ、転送制御プロセッサ３１からの描画データを格納する領域を確保しておいてもよい。

図７のステップＳ２２において、サブプロセッサ３０が処理しているタスクＣと管理プロセッサ３２が処理しているタスクとの比較は、第一の実施の形態で述べたように、一度グラフィックプロセッサ１００への描画データの転送を試み、受付不可となれば、それらのタスクが同一でない、と判断してもよい。

以上の手順により、グラフィックプロセッサ１００はタスクＣに対応した画像処理を、転送制御プロセッサ３１によりグラフィックメモリ１０へ転送された描画データを参照しつつ行うことができる。

管理プロセッサ３２のタスクＣへの切換えは、管理プロセッサ３２が発信する切換え信号を転送制御プロセッサ３１が受信するようにして検知してもよいし、転送制御プロセッサ３１が所定の時間間隔などで管理プロセッサ３２のタスクを監視するようにしてもよい。

以上述べたように本実施の形態によれば、サブプロセッサ３０のうち一つをグラフィックプロセッサ１００へのデータ転送専用のプロセッサとしているため、導入コストを抑制しつつ、第一の実施の形態で述べたのと同様の効果を得ることができる。また、グラフィックプロセッサ１００への描画データ転送中においても、本来の転送元であるサブプロセッサ３０は転送処理以外の演算処理を続行することができ、システム性能が向上する。

第四の実施の形態
第一から第三の実施の形態では、メインプロセッサ２００がデータ転送の主体となっていたが、本実施の形態ではグラフィックプロセッサ１００が主体となりデータ転送を行う。従って、グラフィックプロセッサ１００にとって好適なタイミングでの描画データ転送が実現される。グラフィックプロセッサ１００、メインプロセッサ２００、メインメモリ５０などの構成は図１および図２と同様であり、メインプロセッサ２００とグラフィックプロセッサ１００が行う協調的なタスクの切換えは、第一の実施の形態において図３を参照した説明、または第二の実施の形態での説明と同様の手順で行ってよい。

図８は本実施の形態において、画像処理に必要なデータをメインプロセッサ２００からグラフィックプロセッサ１００へ転送する手順を示すタイムチャートである。ここでは例えば、メインプロセッサ２００の管理プロセッサ３２がタスクＡの処理を実行中に、同じくタスクＡの処理を実行しているあるサブプロセッサ３０ａに画像処理の必要が発生した場合を示している。このとき、グラフィックプロセッサ１００はメインプロセッサ２００との協調動作により、管理プロセッサ３２が処理しているタスクＡに対応した画像処理Ａ’を実行している。まずステップＳ３０において、当該サブプロセッサ３０ａはグラフィックプロセッサ１００における制御ブロック２０の画像処理側タスク切換え部７４に対し、描画データａを転送する旨の信号を送信する。この信号には、当該サブプロセッサ３０ａ内の描画データアドレス、転送サイズ、転送方向などを含む。ステップＳ３２において画像処理側タスク切換え部７４は画像処理側ＤＭＡコントローラ２２に、受信した転送情報を含むデータ転送コマンドを出力する。ステップＳ３４において、画像処理側ＤＭＡコントローラ２２は、入力された転送情報に基づきサブプロセッサ３０から描画データａを読出し、ステップＳ３６において読出した描画データａをグラフィックメモリ１０へ出力する。

ここで例えば、第一の実施の形態で参照した図４Ａと同様に、サブプロセッサ３０ｂが、管理プロセッサ３２が処理しているタスクＡと異なるタスクＢを処理していて、画像処理Ｂ'の必要が生じた場合は、図８のステップＳ３０の処理を当該サブプロセッサ３０ｂが行っても、タスクＡに対応した画像処理Ａ'を行っているグラフィックプロセッサ１００はそれを受付けないようにする。このときサブプロセッサ３０ｂは、第一の実施の形態で行った処理と同様、描画データｂをメインメモリ５０に退避させる。

その後、第一の実施の形態で参照した図４Ｂと同様に、次に管理プロセッサ３２がタスクＢへ切り替わり、グラフィックプロセッサ１００が画像処理Ｂ'を受入れ可能となった時点で、管理プロセッサ３２は、メインメモリ５０に退避された描画データｂのメインメモリ５０内でのデータアドレス、転送サイズなどの情報を、グラフィックプロセッサ１００における画像処理側タスク切換え部７４に対して送信する。画像処理側タスク切換え部７４は画像処理側ＤＭＡコントローラ２２に、受信した転送情報を含むデータ転送コマンドを出力し、画像処理側ＤＭＡコントローラ２２は、入力された情報に基づきメインメモリ５０から描画データｂを読出し、グラフィックメモリ１０へ出力する。

以上述べたように本実施の形態によれば、グラフィックプロセッサ１００は、内部に設けられた画像処理側ＤＭＡコントローラ２２を利用して、画像処理に必要なデータをグラフィックプロセッサ１００に好適なタイミングでメインプロセッサ２００より取得することができる。これにより、データ転送処理に係るグラフィックプロセッサ１００およびメインプロセッサ２００の負荷を軽減し、転送要求など最低限の処理を除いて、それらのプロセッサの演算処理と並行して転送処理を行うことができる。従って、タスクの切換えに係るオーバーヘッドを抑制しつつ、第一の実施の形態と同様の効果を得ることができる。

第五の実施の形態
本実施の形態では第三の実施の形態と同様、画像処理に必要なデータの転送を一のサブプロセッサ３０が制御し、かつ第四の実施の形態と同様、グラフィックプロセッサ１００内の画像処理側ＤＭＡコントローラ２２によって転送処理を行う。グラフィックプロセッサ１００、メインプロセッサ２００、メインメモリ５０などの構成は図１および図２と同様であり、メインプロセッサ２００とグラフィックプロセッサ１００が行う協調的なタスクの切換えは、第一の実施の形態において図３を参照した説明、または第二の実施の形態での説明と同様の手順で行ってよい。

第三の実施の形態と同様、データ転送の制御を行うサブプロセッサ３０を転送制御プロセッサとよび符号を３１とする。あるサブプロセッサ３０に画像処理の必要が生じた際、当該サブプロセッサ３０は転送制御プロセッサ３１に当該画像処理に必要な描画データｃを転送する。転送制御プロセッサ３１は当該サブプロセッサ３０が処理しているタスクＣが、管理プロセッサ３２が処理しているタスクと同一であるか確認し、同一であれば、グラフィックプロセッサ１００における制御ブロック２０の画像処理側タスク切換え部７４に対し、転送制御プロセッサ３１内の、描画データｃが格納されたアドレス、転送サイズ、転送方向などの情報を送信する。画像処理側タスク切換え部７４は画像処理側ＤＭＡコントローラ２２に対し、受信した転送情報を含むデータ転送コマンドを出力し、画像処理側ＤＭＡコントローラ２２は、入力された転送情報に基づき転送制御プロセッサ３１から描画データｃを読出し、グラフィックメモリ１０へ出力する。

サブプロセッサ３０が処理しているタスクＣが、管理プロセッサ３２が処理しているタスクと異なる場合は、転送制御プロセッサ３１は描画データｃをメインメモリ５０へ転送する。メインメモリ５０内にはあらかじめ、転送制御プロセッサ３１からの描画データを格納する領域を確保しておいてもよい。その後、管理プロセッサ３２がタスクＣへ処理の切換えを行い、グラフィックプロセッサ１００が画像処理Ｃ'を受入れ可能となった時点で、転送制御プロセッサ３１はメインメモリ５０に退避された画像処理Ｃ'に関する描画データｃのメインメモリ５０内でのデータアドレス、転送サイズなどの情報を、グラフィックプロセッサ１００における画像処理側タスク切換え部７４に対して送信する。画像処理側タスク切換え部７４は画像処理側ＤＭＡコントローラ２２に、受信した転送情報を含むデータ転送コマンドを出力し、画像処理側ＤＭＡコントローラ２２は、入力された情報に基づきメインメモリ５０から描画データｃを読出し、グラフィックメモリ１０へ出力する。

以上述べたように本実施の形態によれば、サブプロセッサ３０のうち一つをグラフィックプロセッサ１００へのデータ転送専用のプロセッサとし、転送処理はグラフィックプロセッサ１００内の画像処理側ＤＭＡコントローラ２２により行う。これにより、データ転送の要求やデータ転送処理などを転送制御プロセッサ３１および画像処理側ＤＭＡコントローラ２２へ集約させ、データ転送処理に係るグラフィックプロセッサ１００およびメインプロセッサ２００の負荷を軽減することができる。従って、タスクの切換えに係るオーバーヘッドを効果的に抑制しつつ、第一の実施の形態と同様の効果を得ることができる。

以上、本発明を実施の形態をもとに説明した。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本実施の形態に係る情報処理装置１０００においては、グラフィックプロセッサ１００とメインプロセッサ２００とは一のＬＳＩチップとして一体集積化されていてもよく、または別のチップとされていてもよい。実施の形態において示した各ブロックは、集積度についてまで限定するものではなく、いずれの構成要素の組み合わせが集積化され、あるいは別チップとして構成されていてもよい。
また、グラフィックプロセッサ１００とメインプロセッサ２００との協調動作に関して、例えば処理対象となる複数のアプリケーションに対して、タスク切換えのスケジューリングがあらかじめ決定でき、処理途中で変動のないことが明確な場合などは、メインプロセッサ２００およびグラフィックプロセッサ１００の双方において当初決定された一のスケジューリングに基づきそれぞれタスクを切換えることにより、協調動作を行ってもよい。

さらに本実施の形態ではメインプロセッサ２００をマルチプロセッサとして記述したが、本発明は実行途中で何らかの処理の切換えを伴うアプリケーションを実行するシングルプロセッサにも適用できる。また、グラフィックプロセッサ１００をマルチプロセッサとして構成し、個々のプロセッサに対して、本発明を適用し、メインプロセッサ２００との協調動作をさせるようにしてもよい。

本発明の第一の実施の形態に係る情報処理装置の構成を示すブロック図である。 本発明の第一の実施の形態に係るメインプロセッサにおける管理プロセッサおよび、グラフィックプロセッサにおける制御ブロックの構成を示すブロック図である。 本発明の第一の実施の形態において、グラフィックプロセッサがメインプロセッサのタスク切換えに対して強調的にタスクの切換えを行う手順を示すタイミングチャートである。 本発明の第一の実施の形態において、サブプロセッサと管理プロセッサおよびグラフィックプロセッサが処理しているタスクの状況例を模式的に示した図である。 本発明の第一の実施の形態において、サブプロセッサと管理プロセッサおよびグラフィックプロセッサが処理しているタスクの状況例を模式的に示した図である。 本発明の第二の実施の形態に係るメインプロセッサにおける管理プロセッサ、グラフィックプロセッサにおける制御ブロックおよび、共有プロセッサの構成を示すブロック図である。 本発明の第三の実施の形態において、サブプロセッサと転送制御プロセッサとの関係を模式的に示した図である。 本発明の第三の実施の形態において、転送制御プロセッサが行うデータ転送の手順を示すフローチャートである。 本発明の第四の実施の形態において、画像処理に必要なデータをメインプロセッサからグラフィックプロセッサへ転送する手順を示すタイムチャートである。

符号の説明

１０ グラフィックメモリ、 １０ａ フレームバッファ、 １０ｂ Ｚバッファ、 １０ｃ テクスチャバッファ、 １０ｄ カラールックアップテーブル、 １２ 演算ユニット、 １２ａ ラスタライザ、 １２ｂ シェーダユニット、 １２ｃ テクスチャユニット、 １８ ディスプレイコントローラ、 ２０ 制御ブロック、 ２２ 画像処理側ＤＭＡコントローラ、 ３０ サブプロセッサ、 ３１ 転送制御プロセッサ、 ３２ 管理プロセッサ、 ３４ 制御側ＤＭＡコントローラ、 ４０ バス、 ５０ メインメモリ、 ６０ サブプロセッサ管理部、 ６２ 制御側通信部、 ６４ 制御側タスク切換え部、 ７０ メモリ制御部、 ７２ 画像処理側通信部、 ７４ 画像処理側タスク切換え部、 １００ グラフィックプロセッサ、 ２００ メインプロセッサ、 ５００ 表示装置、 １０００ 情報処理装置。

Claims (9)

1. 装置全体を統括的に制御し、複数のタスクを切り替えて処理するメインプロセッサと、メインプロセッサが処理中のタスクに対応する画像処理演算を、前記メインプロセッサが送信した、当該タスクに関連するデータを用いて行うグラフィックプロセッサとを備え、前記メインプロセッサは、第１のタスクに関連するデータを前記グラフィックプロセッサに送信する際、前記グラフィックプロセッサが前記第１のタスクと異なる第２のタスクに対応した処理を実行していたときは、前記第１のタスクに関連するデータの送信先を前記グラフィックプロセッサからメモリへ変更し、少なくとも前記グラフィックプロセッサが前記第２のタスクに対応した処理の実行を終了させるまで、前記第１のタスクに関連するデータを退避する処理を行うことを特徴とする情報処理装置。
2. 前記メインプロセッサはDMA（Direct Memory Access）コントローラをさらに備え、少なくとも前記第２のタスクに対応した処理の実行を終了した前記グラフィックプロセッサへ前記第１のタスクに関連するデータを送信するために、前記DMAコントローラを起動することを特徴とする、請求項１に記載の情報処理装置。
3. 前記グラフィックプロセッサはDMA（Direct Memory Access）コントローラを備え、少なくとも前記第２のタスクに対応した処理の実行を終了した後、前記メインプロセッサから前記第１のタスクに関連するデータを取得するために、前記DMAコントローラを起動することを特徴とする、請求項１または２に記載の情報処理装置。
4. 前記メインプロセッサは、汎用的に使用可能な複数の処理ユニットを備え、前記複数の処理ユニットのうちのひとつを、前記第１のタスクに関連するデータの前記グラフィックプロセッサへの送信のための専用インタフェイス回路に設定して利用することを特徴とする請求項１から３のいずれかに記載の情報処理装置。
5. 汎用的に使用可能な複数の処理ユニットを備え、前記複数の処理ユニットのうちのひとつを、連携するグラフィックプロセッサとのデータ受け渡しのための専用インタフェイス回路に設定して利用し、グラフィックプロセッサへ転送するデータは一旦、前記インタフェイス回路に転送され、前記インタフェイス回路は、グラフィックプロセッサが実行する画像処理に応じて当該データの送信先をグラフィックプロセッサからメモリへ変更することを特徴とする制御用プロセッサ。
6. 前記専用インタフェイス回路に設定された処理ユニットは、前記制御用プロセッサが第１のタスクに関連するデータを前記グラフィックプロセッサに送信する際、前記グラフィックプロセッサが前記第１のタスクと異なる第２のタスクに対応した処理を実行していたときは、少なくとも前記グラフィックプロセッサが前記第２のタスクに対応した処理の実行を終了させるまで、前記第１のタスクに関連するデータを退避することを特徴とする請求項５に記載の制御用プロセッサ。
7. 前記制御用プロセッサはDMA（Direct Memory Access）コントローラをさらに備え、少なくとも前記第２のタスクに対応した処理の実行を終了した前記グラフィックプロセッサへ前記第1のタスクに関連するデータを送信するために、前記DMAコントローラを起動することを特徴とする、請求項６に記載の制御用プロセッサ。
8. 連携する制御用プロセッサが処理中のタスクに対応する画像処理を、前記制御用プロセッサが送信した、当該タスクに関連するデータを用いて行うグラフィックプロセッサであって、
   前記制御用プロセッサが第１のタスクに関連するデータを送信する際、前記制御用プロセッサより、前記第１のタスクに関連するデータの保存情報を取得する保存情報取得部と、
   前記制御用プロセッサが第１のタスクに関連するデータを送信する際、前記グラフィックプロセッサにおいて前記第１のタスクに対応した画像処理を実行していたら、前記保存情報に基づき、前記第１のタスクに関連するデータを前記制御用プロセッサから取得し、前記第１のタスクと異なる第２のタスクに対応した画像処理を実行していたら、前記第１のタスクに対応した画像処理の実行が可能となった後に、前記保存情報に基づき、メモリに退避された前記第１のタスクに関連するデータを取得するデータ取得部と、を備えることを特徴とするグラフィックプロセッサ。
9. 第１のタスクに関連するデータを連携するグラフィックプロセッサに送信する際、前記グラフィックプロセッサが前記第１のタスクと異なる第２のタスクに対応した処理を実行していたときは、前記第１のタスクに関連するデータの送信先を前記グラフィックプロセッサからメモリへ変更して前記第１のタスクに関連するデータを退避するデータ退避部と、
   前記グラフィックプロセッサにおいて前記第１のタスクに対応した処理の実行が可能となった際に、前記グラフィックプロセッサへ前記第１のタスクに関連するデータを送信するデータ送信部と、
   を備えることを特徴とする制御用プロセッサ。

Images