JP2002062908A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2002062908A JP2002062908A JP2000246211A JP2000246211A JP2002062908A JP 2002062908 A JP2002062908 A JP 2002062908A JP 2000246211 A JP2000246211 A JP 2000246211A JP 2000246211 A JP2000246211 A JP 2000246211A JP 2002062908 A JP2002062908 A JP 2002062908A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- module
- programmable controller
- ring bus
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 空きスロットが生じてもリングバスのデータ
伝送を可能とする。 【解決手段】 コネクタにリングバスをバイパスさせる
機構(端子)10を設け、空きスロットとなるコネクタ
にバイパス機構10を装着する。
伝送を可能とする。 【解決手段】 コネクタにリングバスをバイパスさせる
機構(端子)10を設け、空きスロットとなるコネクタ
にバイパス機構10を装着する。
Description
【0001】
【発明の属する技術分野】本発明は、ユーザアプリケー
ションを実行するCPUモジュールと、入出力機器の開
閉制御を行うI/Oモジュール間のデータ伝送をリング
バス方式にて行うプログラマブルコントローラ(以下、
PLCと略す)に関する。
ションを実行するCPUモジュールと、入出力機器の開
閉制御を行うI/Oモジュール間のデータ伝送をリング
バス方式にて行うプログラマブルコントローラ(以下、
PLCと略す)に関する。
【0002】
【従来の技術】図1にPLCの構成、図2にマザーボー
ドへCPUモジュール、I/Oモジュールを搭載した状
態、図3に従来のマザーボードのプリント板配線パター
ンを示す。
ドへCPUモジュール、I/Oモジュールを搭載した状
態、図3に従来のマザーボードのプリント板配線パター
ンを示す。
【0003】ユーザアプリケーションを実行するCPU
モジュール1、入出力機器の開閉制御を行うI/Oモジ
ュール2には、各々の間でデータ伝送を行うためのコネ
クタ3を有し、マザーボード4上には、このコネクタ3
と嵌合するコネクタ5を複数搭載している。
モジュール1、入出力機器の開閉制御を行うI/Oモジ
ュール2には、各々の間でデータ伝送を行うためのコネ
クタ3を有し、マザーボード4上には、このコネクタ3
と嵌合するコネクタ5を複数搭載している。
【0004】マザーボード4上の各コネクタ5の同位置
の端子7には、プリント板のパターン6により同一信号
が電気的に接続しており、マザーボード4へCPUモジ
ュール1とI/Oモジュール2を搭載することで、CP
Uモジュール1のコネクタ3とマザーボード4のコネク
タ5、I/Oモジュール2のコネクタ3とマザーボード
4のコネクタ5が嵌合し、CPUモジュール1とI/O
モジュール2が電気的に接続しデータ伝送が可能にな
る。
の端子7には、プリント板のパターン6により同一信号
が電気的に接続しており、マザーボード4へCPUモジ
ュール1とI/Oモジュール2を搭載することで、CP
Uモジュール1のコネクタ3とマザーボード4のコネク
タ5、I/Oモジュール2のコネクタ3とマザーボード
4のコネクタ5が嵌合し、CPUモジュール1とI/O
モジュール2が電気的に接続しデータ伝送が可能にな
る。
【0005】
【発明が解決しようとする課題】データ転送速度の高速
化に伴い、放射ノイズ低減と信号減衰を避けるため、図
1〜図3で示したような従来の1台のモジュール(1)
から複数のモジュール(2)へデータが伝送される方式
よりも、図4に示す1台のモジュールから1台のモジュ
ールへデータが送信されるリングバス方式が有効であ
る。
化に伴い、放射ノイズ低減と信号減衰を避けるため、図
1〜図3で示したような従来の1台のモジュール(1)
から複数のモジュール(2)へデータが伝送される方式
よりも、図4に示す1台のモジュールから1台のモジュ
ールへデータが送信されるリングバス方式が有効であ
る。
【0006】そこでリングバス方式での従来の方式で
は、マザーボードのモジュール搭載スロットに空きが生
じた場合でも、搭載されているモジュール間のデータ伝
送は可能であるが、上記リングバス方式では、空きが生
じると信号の伝送が空きスロットで途絶えてしまうた
め、データ伝送が出来ない。
は、マザーボードのモジュール搭載スロットに空きが生
じた場合でも、搭載されているモジュール間のデータ伝
送は可能であるが、上記リングバス方式では、空きが生
じると信号の伝送が空きスロットで途絶えてしまうた
め、データ伝送が出来ない。
【0007】そこで、本発明の目的は、リングバス方式
において、マザーボードのモジュール搭載スロットに空
きがあったときにデータ伝送を行う信号のバイパス機構
を提供することにある。
において、マザーボードのモジュール搭載スロットに空
きがあったときにデータ伝送を行う信号のバイパス機構
を提供することにある。
【0008】
【課題を解決するための手段】このような目的を達成す
るために、請求項1の発明は、複数のモジュールをマザ
ーボードに搭載し、前記複数のモジュール間のデータ伝
送をリングバス方式で行なうプログラマブルコントロー
ラにおいて、前記複数のモジュールを脱着可能に装着す
る複数のコネクタを前記マザーボードのリングバス上に
設け、前記複数のコネクタの中の所定数のコネクタに、
前記リングバスをバイパスするためのバイパス機構を設
け、該バイパス機構により非搭載のモジュールのコネク
タにおいて、前記バイパス機構により前記リングバスを
バイパスさせることを特徴とする。
るために、請求項1の発明は、複数のモジュールをマザ
ーボードに搭載し、前記複数のモジュール間のデータ伝
送をリングバス方式で行なうプログラマブルコントロー
ラにおいて、前記複数のモジュールを脱着可能に装着す
る複数のコネクタを前記マザーボードのリングバス上に
設け、前記複数のコネクタの中の所定数のコネクタに、
前記リングバスをバイパスするためのバイパス機構を設
け、該バイパス機構により非搭載のモジュールのコネク
タにおいて、前記バイパス機構により前記リングバスを
バイパスさせることを特徴とする。
【0009】請求項2の発明は、請求項1に記載のプロ
グラマブルコントローラにおいて、前記バイパス機構は
前記コネクタに脱着可能であることを特徴とする。
グラマブルコントローラにおいて、前記バイパス機構は
前記コネクタに脱着可能であることを特徴とする。
【0010】請求項3の発明は、請求項2に記載のプロ
グラマブルコントローラにおいて、前記バイパス機構は
前記リングバスをバイパスするための信号線を有する端
子であって、該端子を前記コネクタに装着することによ
り前記リングバスをバイパスさせることを特徴とする。
グラマブルコントローラにおいて、前記バイパス機構は
前記リングバスをバイパスするための信号線を有する端
子であって、該端子を前記コネクタに装着することによ
り前記リングバスをバイパスさせることを特徴とする。
【0011】請求項4の発明は、請求項1に記載のプロ
グラマブルコントローラにおいて、前記バイパス機構は
開閉スイッチを有し、開閉スイッチの開閉により前記リ
ングバスをバイパス/非バイパスとすることを特徴とす
る。
グラマブルコントローラにおいて、前記バイパス機構は
開閉スイッチを有し、開閉スイッチの開閉により前記リ
ングバスをバイパス/非バイパスとすることを特徴とす
る。
【0012】請求項5の発明は、請求項3に記載のプロ
グラマブルコントローラにおいて、1つの前記開閉スイ
ッチの開閉により複数の前記モジュールが非搭載のコネ
クタにおいて、前記リングバスをバイパスさせることを
特徴とする。
グラマブルコントローラにおいて、1つの前記開閉スイ
ッチの開閉により複数の前記モジュールが非搭載のコネ
クタにおいて、前記リングバスをバイパスさせることを
特徴とする。
【0013】請求項6の発明は、請求項1に記載のプロ
グラマブルコントローラにおいて、前記モジュールが装
着されていないコネクタを検出する手段をさらに有し、
該手段により検出されたコネクタにおいて、前記バイパ
ス機構により前記リングバスをバイパスさせることを特
徴とする。
グラマブルコントローラにおいて、前記モジュールが装
着されていないコネクタを検出する手段をさらに有し、
該手段により検出されたコネクタにおいて、前記バイパ
ス機構により前記リングバスをバイパスさせることを特
徴とする。
【0014】請求項7の発明は、請求項1に記載のプロ
グラマブルコントローラにおいて、前記バイパス機構は
集積回路化されていることを特徴とする。
グラマブルコントローラにおいて、前記バイパス機構は
集積回路化されていることを特徴とする。
【0015】請求項8の発明は、請求項1に記載のプロ
グラマブルコントローラにおいて、初期化しているモジ
ュールを検出する検出手段をさらに有し、該手段により
検出したモジュールのコネクタにおいて、前記バイパス
機構によりリングバスをバイパスさせることを特徴とす
る。
グラマブルコントローラにおいて、初期化しているモジ
ュールを検出する検出手段をさらに有し、該手段により
検出したモジュールのコネクタにおいて、前記バイパス
機構によりリングバスをバイパスさせることを特徴とす
る。
【0016】請求項9の発明は、請求項1に記載のプロ
グラマブルコントローラにおいて、故障しているモジュ
ールを検出する検出手段をさらに有し、該手段により検
出したモジュールのコネクタにおいて、前記バイパス機
構によりリングバスをバイパスさせることを特徴とす
る。
グラマブルコントローラにおいて、故障しているモジュ
ールを検出する検出手段をさらに有し、該手段により検
出したモジュールのコネクタにおいて、前記バイパス機
構によりリングバスをバイパスさせることを特徴とす
る。
【0017】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
施形態を詳細に説明する。
【0018】(実施形態1)図5、図6により実施形態
1を説明する。図5において、マザーボード4上に複数
のコネクタ5が搭載され、信号線で接続される。コネク
タ5には、受信信号が流れる端子11と送信信号が流れ
る端子12、その他に電源供給等の目的で端子が割り当
てられている。このコネクタ5には図4のモジュール
(CPUモジュールまたはI/Oモジュール)9が接続
される。なおコネクタ5にモジュール9を接続せず、空
スロットとなる場合にはバイパスコネクタ10を装着す
る。コネクタ5に嵌合する脱着可能なバイパスコネクタ
10には、バイパス端子13を有する。バイパス端子1
3と受信信号端子11、送信信号端子12は、コネクタ
嵌合時に接触し、図6に示すように電気的に接続する。
1を説明する。図5において、マザーボード4上に複数
のコネクタ5が搭載され、信号線で接続される。コネク
タ5には、受信信号が流れる端子11と送信信号が流れ
る端子12、その他に電源供給等の目的で端子が割り当
てられている。このコネクタ5には図4のモジュール
(CPUモジュールまたはI/Oモジュール)9が接続
される。なおコネクタ5にモジュール9を接続せず、空
スロットとなる場合にはバイパスコネクタ10を装着す
る。コネクタ5に嵌合する脱着可能なバイパスコネクタ
10には、バイパス端子13を有する。バイパス端子1
3と受信信号端子11、送信信号端子12は、コネクタ
嵌合時に接触し、図6に示すように電気的に接続する。
【0019】(実施形態2)図7により実施形態2を説
明する。第2の実施形態は第1の実施形態に加えて2極
の開閉スイッチをさらに加えた配置とする。より具体的
にはマザーボード4上に2極の開閉スイッチ16をコネ
クタ5の近くに実装する。ここで、プリント板配線パタ
ーン17に開閉スイッチ16の2つの端子と受信信号端
子11、送信信号端子12を接続する。
明する。第2の実施形態は第1の実施形態に加えて2極
の開閉スイッチをさらに加えた配置とする。より具体的
にはマザーボード4上に2極の開閉スイッチ16をコネ
クタ5の近くに実装する。ここで、プリント板配線パタ
ーン17に開閉スイッチ16の2つの端子と受信信号端
子11、送信信号端子12を接続する。
【0020】この実施形態ではマザーボード上にモジュ
ールへの入力信号とモジュールからの出力信号があるこ
とに着目している。
ールへの入力信号とモジュールからの出力信号があるこ
とに着目している。
【0021】このため、マザーボード4上の前面に、ス
ロットと同数の開閉スイッチ16を設けて入力信号と出
力信号を接続し、モジュール(CPUモジュールやI/
Oモジュール)搭載時は開閉スイッチ16を開側、モジ
ュール非搭載時は閉側に開閉スイッチ16を切り換える
ことでリングバスをバイパスできる。
ロットと同数の開閉スイッチ16を設けて入力信号と出
力信号を接続し、モジュール(CPUモジュールやI/
Oモジュール)搭載時は開閉スイッチ16を開側、モジ
ュール非搭載時は閉側に開閉スイッチ16を切り換える
ことでリングバスをバイパスできる。
【0022】(実施形態3)図8により実施形態3を説
明する。第3の実施形態は第1の実施形態に加えて切り
換えスイッチ22を加えた配置とする。より具体的に
は、マザーボード4上に3極の切り換えスイッチ21を
コネクタ19、切り換えスイッチ22をコネクタ20の
近くに実装する。コネクタ20は、マザーボード4の右
端のスロットに実装されており、コネクタ19は、右端
から2番目のスロットに実装されている。
明する。第3の実施形態は第1の実施形態に加えて切り
換えスイッチ22を加えた配置とする。より具体的に
は、マザーボード4上に3極の切り換えスイッチ21を
コネクタ19、切り換えスイッチ22をコネクタ20の
近くに実装する。コネクタ20は、マザーボード4の右
端のスロットに実装されており、コネクタ19は、右端
から2番目のスロットに実装されている。
【0023】ここで、プリント板配線パターン17にて
切り換えスイッチ22の端子27とコネクタ20の受信
信号端子11、端子28をコネクタ20の送信信号端子
12に電気的に接続する。
切り換えスイッチ22の端子27とコネクタ20の受信
信号端子11、端子28をコネクタ20の送信信号端子
12に電気的に接続する。
【0024】また、切り換えスイッチ21の端子24と
コネクタ19の受信信号端子11、端子25を切り換え
スイッチ22の端子26に接続する。左端のスロット以
外の全てのスロットに対しても同様にそのスロットの受
信信号端子11と、その右側のスロットの切り換えスイ
ッチ22の端子を選択する回路を設ける。
コネクタ19の受信信号端子11、端子25を切り換え
スイッチ22の端子26に接続する。左端のスロット以
外の全てのスロットに対しても同様にそのスロットの受
信信号端子11と、その右側のスロットの切り換えスイ
ッチ22の端子を選択する回路を設ける。
【0025】この実施形態では、マザーボードの右端の
スロットのモジュールの出力信号が左端のスロットのモ
ジュールの入力信号になることに着目している。
スロットのモジュールの出力信号が左端のスロットのモ
ジュールの入力信号になることに着目している。
【0026】このため、マザーボード4上の前面に、ス
ロット数より1個少ない数の切り換えスイッチ22を設
けて、左端のスロットを除いたスロットの入力信号と右
端のスロットの出力信号を選択し、左端のスロットの入
力信号とすることで、複数モジュールの非搭載時に、リ
ングバスの複数の空きスロットのバイパスを左端の空き
スロットの切り換えスイッチ22により切り換える。
ロット数より1個少ない数の切り換えスイッチ22を設
けて、左端のスロットを除いたスロットの入力信号と右
端のスロットの出力信号を選択し、左端のスロットの入
力信号とすることで、複数モジュールの非搭載時に、リ
ングバスの複数の空きスロットのバイパスを左端の空き
スロットの切り換えスイッチ22により切り換える。
【0027】(実施形態4)図9により実施形態4を説
明する。実施形態4は実施形態1の応用形態である。図
8において、マザーボード4上に制御信号がHレベルの
とき入力信号を出力し、Lレベルのとき出力をハイイン
ピーダンスとする集積回路29をコネクタ5の近くに実
装する。また、コネクタ5にバイパス信号端子31を設
ける。バイパス信号は、各モジュール32においてコネ
クタ33のバイパス端子31がLレベルに固定されてい
るため、モジュールがマザーボードのスロット(コネク
タ5)に搭載されている場合にはLレベル、搭載されて
いないときは片側がHレベルに固定された抵抗30によ
りHレベルとなる。
明する。実施形態4は実施形態1の応用形態である。図
8において、マザーボード4上に制御信号がHレベルの
とき入力信号を出力し、Lレベルのとき出力をハイイン
ピーダンスとする集積回路29をコネクタ5の近くに実
装する。また、コネクタ5にバイパス信号端子31を設
ける。バイパス信号は、各モジュール32においてコネ
クタ33のバイパス端子31がLレベルに固定されてい
るため、モジュールがマザーボードのスロット(コネク
タ5)に搭載されている場合にはLレベル、搭載されて
いないときは片側がHレベルに固定された抵抗30によ
りHレベルとなる。
【0028】ここで、プリント板配線パターン17にて
コネクタ5の受信信号端子11と集積回路29の入力端
子、コネクタ5の送信信号端子12と集積回路29の出
力端子、コネクタ5のバイパス信号端子31と集積回路
の制御信号入力端子と抵抗30とを接続する。
コネクタ5の受信信号端子11と集積回路29の入力端
子、コネクタ5の送信信号端子12と集積回路29の出
力端子、コネクタ5のバイパス信号端子31と集積回路
の制御信号入力端子と抵抗30とを接続する。
【0029】この形態ではマザーボード4上にモジュー
ルへの入力信号とモジュールからの出力信号があること
と、コネクタの端子5の電圧レベルで空きスロットであ
ることを検出できることに着目している。
ルへの入力信号とモジュールからの出力信号があること
と、コネクタの端子5の電圧レベルで空きスロットであ
ることを検出できることに着目している。
【0030】このため、マザーボード4上の集積回路2
9により、空きスロットを検出したならば、入力信号の
状態を出力信号として出力することでリングバスをバイ
パスできる。
9により、空きスロットを検出したならば、入力信号の
状態を出力信号として出力することでリングバスをバイ
パスできる。
【0031】(実施形態5)図10により実施形態5を
説明する。実施形態5も実施形態1の応用形態である。
説明する。実施形態5も実施形態1の応用形態である。
【0032】図10において、マザーボード4上に制御
信号がLレベルのとき入力信号を出力し、Hレベルのと
き出力をハイインピーダンスとする集積回路29をコネ
クタ5の近くに実装する。また、コネクタ5にバイパス
信号端子31を設ける。バイパス信号は、各モジュール
32においてコネクタ33のバイパス端子31へリセッ
ト時にLレベルとなるリセット信号を接続し、モジュー
ルがリセット中でないときにはHレベル、リセット中は
Lレベル、モジュールが搭載されていないときは片側が
Lレベルに固定された抵抗30によりLレベルとなる。
信号がLレベルのとき入力信号を出力し、Hレベルのと
き出力をハイインピーダンスとする集積回路29をコネ
クタ5の近くに実装する。また、コネクタ5にバイパス
信号端子31を設ける。バイパス信号は、各モジュール
32においてコネクタ33のバイパス端子31へリセッ
ト時にLレベルとなるリセット信号を接続し、モジュー
ルがリセット中でないときにはHレベル、リセット中は
Lレベル、モジュールが搭載されていないときは片側が
Lレベルに固定された抵抗30によりLレベルとなる。
【0033】ここで、プリント板配線パターン17にて
コネクタ5の受信信号端子11と集積回路29の入力端
子、コネクタ5の送信信号端子12と集積回路29の出
力端子、コネクタ5のバイパス信号端子31と集積回路
の制御信号入力端子と抵抗30とを接続する。
コネクタ5の受信信号端子11と集積回路29の入力端
子、コネクタ5の送信信号端子12と集積回路29の出
力端子、コネクタ5のバイパス信号端子31と集積回路
の制御信号入力端子と抵抗30とを接続する。
【0034】この形態では、マザーボード4上にモジュ
ールへの入力信号とモジュールからの出力信号があるこ
とと、コネクタ5の端子の電圧レベルでバイパスの必要
有無を検出できること、モジュール内に回路を初期化す
るためのリセット信号があることに着目している。
ールへの入力信号とモジュールからの出力信号があるこ
とと、コネクタ5の端子の電圧レベルでバイパスの必要
有無を検出できること、モジュール内に回路を初期化す
るためのリセット信号があることに着目している。
【0035】このため、マザーボード4上の集積回路2
9により、空きスロットまたはモジュールが初期化中を
検出したならば、入力信号の状態を出力信号として出力
することでリングバスをバイパスできる。
9により、空きスロットまたはモジュールが初期化中を
検出したならば、入力信号の状態を出力信号として出力
することでリングバスをバイパスできる。
【0036】(実施形態6)図11により実施形態6を
説明する。実施形態6は実施形態4又は5の応用形態で
ある。図11において、マザーボード4上に制御信号が
Lレベルのとき入力信号を出力し、Hレベルのとき出力
をハイインピーダンスとする集積回路29をコネクタ5
の近くに実装する。また、コネクタ5にバイパス信号端
子31を設ける。バイパス信号は、各モジュール32に
おいてコネクタ33のバイパス端子31へリセット時に
Lレベルとなるリセット信号とモジュール故障時Lとな
る信号の負の論理和回路へ入力し、この回路の出力を接
続することで、モジュールがリセット中でなく、モジュ
ール故障でないときHレベル、リセット中またはモジュ
ール故障時はLレベル、モジュールが搭載されていない
ときは片側がLレベルに固定された抵抗30によりLレ
ベルとなる。モジュール故障信号は、モジュールの演算
回路の暴走を監視するウォッチドグタイマの出力等とす
る。
説明する。実施形態6は実施形態4又は5の応用形態で
ある。図11において、マザーボード4上に制御信号が
Lレベルのとき入力信号を出力し、Hレベルのとき出力
をハイインピーダンスとする集積回路29をコネクタ5
の近くに実装する。また、コネクタ5にバイパス信号端
子31を設ける。バイパス信号は、各モジュール32に
おいてコネクタ33のバイパス端子31へリセット時に
Lレベルとなるリセット信号とモジュール故障時Lとな
る信号の負の論理和回路へ入力し、この回路の出力を接
続することで、モジュールがリセット中でなく、モジュ
ール故障でないときHレベル、リセット中またはモジュ
ール故障時はLレベル、モジュールが搭載されていない
ときは片側がLレベルに固定された抵抗30によりLレ
ベルとなる。モジュール故障信号は、モジュールの演算
回路の暴走を監視するウォッチドグタイマの出力等とす
る。
【0037】ここで、プリント板配線パターン17にて
コネクタ5の受信信号端子11と集積回路29の入力端
子、コネクタ5の送信信号端子12と集積回路29の出
力端子、コネクタ5のバイパス信号端子31と集積回路
の制御信号入力端子と抵抗30とを接続する。
コネクタ5の受信信号端子11と集積回路29の入力端
子、コネクタ5の送信信号端子12と集積回路29の出
力端子、コネクタ5のバイパス信号端子31と集積回路
の制御信号入力端子と抵抗30とを接続する。
【0038】この形態では、マザーボード4上にモジュ
ールへの入力信号とモジュールからの出力信号があるこ
とと、コネクタの端子の電圧レベルでバイパスの必要有
無を検出できること、モジュール内にてリセット中及び
モジュール故障が検出できることに着目している。
ールへの入力信号とモジュールからの出力信号があるこ
とと、コネクタの端子の電圧レベルでバイパスの必要有
無を検出できること、モジュール内にてリセット中及び
モジュール故障が検出できることに着目している。
【0039】このため、マザーボード4上の集積回路2
9により、空きスロットまたは搭載したモジュールの故
障を検出したならば、入力信号の状態を出力信号として
出力することでリングバスをバイパスできる。
9により、空きスロットまたは搭載したモジュールの故
障を検出したならば、入力信号の状態を出力信号として
出力することでリングバスをバイパスできる。
【0040】
【発明の効果】以上説明したように、本発明によれば空
きスロット(モジュールがコネクタに装着されていない
状態)が生じてもリングバスをバイパスさせることがで
きるので、他のモジュール間のデータ伝送が可能とな
る。
きスロット(モジュールがコネクタに装着されていない
状態)が生じてもリングバスをバイパスさせることがで
きるので、他のモジュール間のデータ伝送が可能とな
る。
【0041】また、開閉スイッチの操作で、任意のタイ
ミングでバイパスを実行したり、空きスロットを見つけ
て自動的にバイパスを実行させることもできる。さら
に、モジュールが初期化中でデータ伝送ができない場合
でもそのモジュールを検出して、そのコネクタ部分でバ
イパスを行い、データ伝送を可能とすることができる。
ミングでバイパスを実行したり、空きスロットを見つけ
て自動的にバイパスを実行させることもできる。さら
に、モジュールが初期化中でデータ伝送ができない場合
でもそのモジュールを検出して、そのコネクタ部分でバ
イパスを行い、データ伝送を可能とすることができる。
【0042】さらに、モジュールが故障してもそのモジ
ュールのコネクタ部分でリングバスをバイパスさせ、デ
ータ伝送を可能とすることができる。
ュールのコネクタ部分でリングバスをバイパスさせ、デ
ータ伝送を可能とすることができる。
【図1】従来のプログラマブルコントローラ構成を示す
概観図である。
概観図である。
【図2】マザーボードへモジュールを搭載した状態を示
す概観図である。
す概観図である。
【図3】マザーボードの配線パターンを模式的に示す平
面図である。
面図である。
【図4】リングバスを示すブロック図である。
【図5】本発明実施形態1のバイパス機構を示す斜視図
である。
である。
【図6】本発明実施形態1のバイパス機構を示す斜視図
である。
である。
【図7】本発明実施形態2の構成を示す回路図である。
【図8】本発明実施形態3の構成を示す回路図である。
【図9】本発明実施形態4の構成を示す回路図である。
【図10】本発明実施形態5の構成を示す回路図であ
る。
る。
【図11】本発明実施形態6の構成を示す回路図であ
る。
る。
1 CPUモジュール 2 I/Oモジュール 3 コネクタ 4 マザーボード 5 コネクタ
Claims (9)
- 【請求項1】 複数のモジュールをマザーボードに搭載
し、前記複数のモジュール間のデータ伝送をリングバス
方式で行なうプログラマブルコントローラにおいて、 前記複数のモジュールを脱着可能に装着する複数のコネ
クタを前記マザーボードのリングバス上に設け、前記複
数のコネクタの中の所定数のコネクタに、前記リングバ
スをバイパスするためのバイパス機構を設け、該バイパ
ス機構により非搭載のモジュールのコネクタにおいて、
前記バイパス機構により前記リングバスをバイパスさせ
ることを特徴とするプログラマブルコントローラ。 - 【請求項2】 請求項1に記載のプログラマブルコント
ローラにおいて、前記バイパス機構は前記コネクタに脱
着可能であることを特徴とするプログラマブルコントロ
ーラ。 - 【請求項3】 請求項2に記載のプログラマブルコント
ローラにおいて、前記バイパス機構は前記リングバスを
バイパスするための信号線を有する端子であって、該端
子を前記コネクタに装着することにより前記リングバス
をバイパスさせることを特徴とするプログラマブルコン
トローラ。 - 【請求項4】 請求項1に記載のプログラマブルコント
ローラにおいて、前記バイパス機構は開閉スイッチを有
し、開閉スイッチの開閉により前記リングバスをバイパ
ス/非バイパスとすることを特徴とするプログラマブル
コントローラ。 - 【請求項5】 請求項3に記載のプログラマブルコント
ローラにおいて、1つの前記開閉スイッチの開閉により
複数の前記モジュールが非搭載のコネクタにおいて、前
記リングバスをバイパスさせることを特徴とするプログ
ラマブルコントローラ。 - 【請求項6】 請求項1に記載のプログラマブルコント
ローラにおいて、前記モジュールが装着されていないコ
ネクタを検出する手段をさらに有し、該手段により検出
されたコネクタにおいて、前記バイパス機構により前記
リングバスをバイパスさせることを特徴とするプログラ
マブルコントローラ。 - 【請求項7】 請求項1に記載のプログラマブルコント
ローラにおいて、前記バイパス機構は集積回路化されて
いることを特徴とするプログラマブルコントローラ。 - 【請求項8】 請求項1に記載のプログラマブルコント
ローラにおいて、初期化しているモジュールを検出する
検出手段をさらに有し、該手段により検出したモジュー
ルのコネクタにおいて、前記バイパス機構によりリング
バスをバイパスさせることを特徴とするプログラマブル
コントローラ。 - 【請求項9】 請求項1に記載のプログラマブルコント
ローラにおいて、故障しているモジュールを検出する検
出手段をさらに有し、該手段により検出したモジュール
のコネクタにおいて、前記バイパス機構によりリングバ
スをバイパスさせることを特徴とするプログラマブルコ
ントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000246211A JP2002062908A (ja) | 2000-08-15 | 2000-08-15 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000246211A JP2002062908A (ja) | 2000-08-15 | 2000-08-15 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002062908A true JP2002062908A (ja) | 2002-02-28 |
Family
ID=18736572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000246211A Pending JP2002062908A (ja) | 2000-08-15 | 2000-08-15 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002062908A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4841545B2 (ja) * | 2004-04-23 | 2011-12-21 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
CN102478804A (zh) * | 2010-11-22 | 2012-05-30 | Ls产电株式会社 | 可编程逻辑控制器系统 |
JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
JP2019029977A (ja) * | 2017-08-04 | 2019-02-21 | 株式会社明電舎 | 信号伝送回路 |
JP2021502630A (ja) * | 2018-09-17 | 2021-01-28 | フェニックス コンタクト ディベロップメント アンド マニュファクチャリング、インコーポレイテッド | バックプレーン用機械的バイパス・スイッチ組立品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04155563A (ja) * | 1990-10-19 | 1992-05-28 | Fujitsu Ltd | 信号バイパス方式 |
JPH0730570A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | データ転送システム |
JPH11120155A (ja) * | 1997-10-16 | 1999-04-30 | Fujitsu Ltd | モジュール間接続装置 |
-
2000
- 2000-08-15 JP JP2000246211A patent/JP2002062908A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04155563A (ja) * | 1990-10-19 | 1992-05-28 | Fujitsu Ltd | 信号バイパス方式 |
JPH0730570A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | データ転送システム |
JPH11120155A (ja) * | 1997-10-16 | 1999-04-30 | Fujitsu Ltd | モジュール間接続装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4841545B2 (ja) * | 2004-04-23 | 2011-12-21 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
CN102478804A (zh) * | 2010-11-22 | 2012-05-30 | Ls产电株式会社 | 可编程逻辑控制器系统 |
US8738808B2 (en) | 2010-11-22 | 2014-05-27 | Lsis Co., Ltd. | PLC system |
CN102478804B (zh) * | 2010-11-22 | 2014-08-13 | Ls产电株式会社 | 可编程逻辑控制器系统 |
KR101468255B1 (ko) * | 2010-11-22 | 2014-12-04 | 엘에스산전 주식회사 | Plc 시스템 |
DE102016118099A1 (de) | 2015-10-02 | 2017-04-06 | Jtekt Corporation | Programmierbare steuerungsvorrichtung |
JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
CN106843122A (zh) * | 2015-10-02 | 2017-06-13 | 株式会社捷太格特 | 可编程控制器 |
US9804641B2 (en) | 2015-10-02 | 2017-10-31 | Jtekt Corporation | Programmable controller |
CN106843122B (zh) * | 2015-10-02 | 2021-03-02 | 株式会社捷太格特 | 可编程控制器 |
JP2019029977A (ja) * | 2017-08-04 | 2019-02-21 | 株式会社明電舎 | 信号伝送回路 |
JP7059536B2 (ja) | 2017-08-04 | 2022-04-26 | 株式会社明電舎 | 信号伝送回路 |
JP2021502630A (ja) * | 2018-09-17 | 2021-01-28 | フェニックス コンタクト ディベロップメント アンド マニュファクチャリング、インコーポレイテッド | バックプレーン用機械的バイパス・スイッチ組立品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3835903B1 (en) | Fault diagnosis system and server | |
JP2002062908A (ja) | プログラマブルコントローラ | |
US20040162928A1 (en) | High speed multiple ported bus interface reset control system | |
JP2003263253A (ja) | Usb装置 | |
US20040168008A1 (en) | High speed multiple ported bus interface port state identification system | |
CN109388216B (zh) | 启动装置、网络设备的单板及网络设备 | |
EP2177999B1 (en) | Terminal device | |
JP3727888B2 (ja) | 携帯通信端末およびその外部機器 | |
US20040177198A1 (en) | High speed multiple ported bus interface expander control system | |
CN109408151B (zh) | 一种现场可编程门阵列配置模式自动切换装置和切换方法 | |
US20040027006A1 (en) | Power supply switch circuit and electronic device | |
JP3725706B2 (ja) | マイクロプロセッサに対する割込み信号を発生するための回路装置 | |
KR100330220B1 (ko) | 프로세서 상태 모니터링 장치 | |
CN216056958U (zh) | 一种复位电路以及车辆 | |
JP3024582B2 (ja) | 信号伝送回路 | |
JP5307561B2 (ja) | モジュール連接システム | |
JPH11120155A (ja) | モジュール間接続装置 | |
JPH0667774A (ja) | 携帯型プリンタ | |
CN116737627A (zh) | 服务器系统 | |
JPH0371217A (ja) | 電源供給制御システム | |
JP2828331B2 (ja) | 大規模ハードウェアのリセット制御方式 | |
JPH11289051A (ja) | プログラマブルコントローラ及び処理装置 | |
JPS6212635B2 (ja) | ||
JP3769986B2 (ja) | 電子システム | |
US8122165B2 (en) | On-demand power supply current modification system and method for an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060908 |