JP3769986B2 - 電子システム - Google Patents

電子システム Download PDF

Info

Publication number
JP3769986B2
JP3769986B2 JP18541899A JP18541899A JP3769986B2 JP 3769986 B2 JP3769986 B2 JP 3769986B2 JP 18541899 A JP18541899 A JP 18541899A JP 18541899 A JP18541899 A JP 18541899A JP 3769986 B2 JP3769986 B2 JP 3769986B2
Authority
JP
Japan
Prior art keywords
cable
connector
expansion
signal line
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18541899A
Other languages
English (en)
Other versions
JP2001014076A (ja
Inventor
正俊 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18541899A priority Critical patent/JP3769986B2/ja
Publication of JP2001014076A publication Critical patent/JP2001014076A/ja
Application granted granted Critical
Publication of JP3769986B2 publication Critical patent/JP3769986B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、電子システムに関わり、コネクタ付ケーブルの誤接続によりシステムが誤動作しないよう停止させる誤接続保護手段、誤接続により接続された装置の内部回路が破壊されることを防止する誤接続保護手段、および瞬時に誤接続を検出するための誤接続検出手段に関するものである。
【0002】
【従来の技術】
まず、従来の誤接続保護手段について以下に説明する。
図5は、従来の電子装置システムにおけるケーブル正常接続時の構成を示した構成図である。
同において、21はシステムにおいて主たる制御をつかさどる主装置、22は主装置21の機能を拡張するための増設装置であり、複数台(説明の便宜上、2台とする)の増設装置がコネクタ付きケーブル23により接続されている。
なお、増設装置22は、主装置21に近い側から順番に増設装置(1)、増設装置(2)、・・増設装置(n)とする。
23は主装置21と増設装置22、または各増設装置間を接続するコネクタ付きケーブルである。
【0003】
主装置21において、21aは主装置21上の内部回路のうち制御の中心的役割を担う制御回路部、21bはコネクタ付ケーブル23を接続するため主装置21上に実装している増設用コネクタ、21cは増設装置22へ信号を出力するため主装置21上の内部回路の一部として実装されているトーテムポール出力タイプの出力バッファ、21dは増設装置22から信号を入力するため、主装置21上の内部回路の一部として実装されている入力バッファ、21eはシステム全体にリセット信号を出力するため、主装置21上の内部回路の一部として実装されているオープンコレクタ出力のインバーターゲート、21fは主装置21上の内部回路の一部として実装されているプルアップ抵抗、21gは主装置21上のアクティブLOWのリセット信号線、21hは主装置21上のグランド信号線である。
【0004】
増設装置22において、22aは増設装置22上の内部回路のうち制御の中心的役割を担う制御回路部、22b、22cはコネクタ付ケーブル23を接続するため増設装置22上に実装している増設用コネクタ、22d、22eは主装置21または他の増設装置22から信号を入力するため増設装置22上の内部回路の一部として実装されている入力バッファ、22f、22gは主装置21または他の増設装置22へ信号を出力するため増設装置22上の内部回路の一部として実装されているトーテムポール出力タイプの出力バッファ、22hは増設装置22上の内部回路の一部として実装されているプルアップ抵抗、22iはシステム全体にリセット信号を出力するため、増設装置22上の内部回路の一部として実装されているオープンコレクタ出力のインバーターゲート、22jは前記増設装置22上のアクティブLOWのリセット信号線、22kは増設装置22上の複数のグランド信号線のうちの1本のグランド信号線である。
【0005】
コネクタ付ケーブル23において、23aはコネクタ付ケーブル23内のリセット信号線、23bはコネクタ付ケーブル23内において複数本あるうちの1本のグランド信号線である。なお、コネクタ付ケーブル23の両端のコネクタは同一ピン番号同士で接続(ストレート接続)されている。
【0006】
次に、従来のケーブル誤接続保護手段について以下に説明する。
図5において、増設用コネクタ21b、22b、22cはすべて物理的に同種類のコネクタを搭載している状態で、主装置21に増設装置22のうちの増設装置(1)を追加する場合、主装置21上の増設用コネクタ21bと増設装置(1)上の増設用コネクタ22bがコネクタ付ケーブル23にて誤接続されると、出力バッファ21cと22gが接続されることとなり、誤動作の発生や、出力バッファ破壊が発生する恐れがある。
また、増設装置22のうちの増設装置(1)に増設装置(2)を追加する場合、増設装置(1)上の増設用コネクタ22bと増設装置(2)上の増設用コネクタ22bを誤接続した場合、増設装置(1)上の出力バッファ22gと増設装置(2)上の出力バッファ22g同士が短絡されることとなり、同様に誤動作の発生や、出力バッファ破壊が発生する恐れがある。
同様にして、増設装置(1)上の増設用コネクタ22cと増設装置(2)上の増設用コネクタ22cを誤接続した場合、増設装置(1)上の出力バッファ22fと増設装置(2)上の出力バッファ22f同士が短絡されることとなり、誤動作の発生や、出力バッファ破壊が発生する恐れがある。
【0007】
そこで、従来では、上記誤接続を防止するため、増設用コネクタ21b、22bに対して22cには別形状のコネクタを使用したり、誤挿入防止キーを使用するなど、物理的に誤接続が発生しないような対策が従来施されてきた。
また、増設用コネクタ21b、22b、22cがすべて同一形状のコネクタの場合には、トーテムポール出力タイプの出力バッファ21c、22f、22gの代わりに出力同士が短絡されても破壊することがないオープンコレクタ出力のバッファを使用するという方法も実施されてきた。
【0008】
【発明が解決しようとする課題】
しかし、上記のような接続端子の形状を異ならせることによる誤接続保護手段では、増設用コネクタが2種類、コネクタ付ケーブルのコネクタも2種類必要となるため、部品点数の増加に伴うコストアップや管理費の増加を招いていた。
そして、誤挿入防止キーを使用できる端子は、ピンタイプの端子に限定され、高密度実装を実現するためのベローズタイプの端子には使用できなかった。
また、オープンコレクタ出力のバッファを使用した場合、信号がLOWレベルからHIGHレベルに切り替わる時間がプルアップ抵抗による充電時間に依存するため、トーテムポール出力タイプの出力バッファがLOWレベルからHIGHレベルに切り替える時間に比べて遅延が大きくなってしまうという問題があった。
加えて、オープンコレクタ出力のバッファは、HIGHレベルを出力しない(オープンコレクタ出力のバッファはLOWレベルの出力とハイインピーダンス状態の何れかの状態)ため、出力ピンにプルアップ抵抗を接続してHIGHレベルにする必要があり、各オープンコレクタ出力のバッファ1個につき1個プルアップ抵抗が必要となってしまい、部品点数が増えてしまっていた。
【0009】
本発明は、かかる問題点を解決するためになされたもので、主装置および増設装置上に搭載されている増設用コネクタの種類が全て同一のベローズタイプ端子の場合でも、バッファ破損を防止することを目的としている
【0010】
【課題を解決するための手段】
この発明に係る電子システムは、主装置に対し複数の増設装置をコネクタ形状が同一なコネクタ付ケーブルにて増設可能な電子システムにおいて、リセット信号とグランド信号の配線のみを端部に設けたコネクタ間においてクロス接続したコネクタ付ケーブルと、入力側と出力側におけるリセット信号端子とグランド信号端子の端子配列をクロス接続となるべく変更した増設装置と、を備え、主装置、増設装置間にて上記コネクタ付ケーブルにより誤配線した場合に、各装置間のリセット信号とグランド信号が相互に接続されるものである。
【0011】
また、主装置、増設装置における外部出力バッファとして、リセット信号と電気的に接続されたトライステート出力バッファを用いるものである。
【0012】
さらに、主装置において、誤接続時に発光するLEDをリセット信号と電気的に接続したものである。
【0013】
【発明の実施の形態】
以下に添付の図を参照してこの発明の実施の形態を詳細に説明する。
【0014】
実施の形態1.
まず、実施の形態1の構成について以下に説明する。
図1は、この発明におけるケーブル誤接続保護手段を搭載した電子装置システムのケーブル正常接続時の構成例を示した構成図である。
図において、1はシステムにおいて主たる制御をつかさどる主装置、2は主装置1の機能を拡張するための増設装置であり、複数台(説明の便宜上、2台とする)の増設装置がコネクタ付きケーブル3により接続されている。なお、増設装置2は、主装置1に近い側から順番に増設装置(1)、増設装置(2)、・・増設装置(n)とする。
3は主装置1と増設装置2、または各増設装置間を接続するコネクタ付きケーブルである。
【0015】
主装置1において、1aは主装置1上の内部回路のうち制御の中心的役割を担う制御回路部、1bはコネクタ付ケーブル3を接続するため主装置1上に実装している増設用コネクタ、1cは増設装置2から信号を入力するため主装置1上の内部回路の一部として実装されている入力バッファ、1dはシステム全体のリセット信号を出力するため、主装置1上の内部回路の一部として実装されているオープンコレクタ出力のインバーターゲート、1eは主装置1上の内部回路の一部として実装されているプルアップ抵抗、1fは主装置1上のアクティブLOWのリセット信号線、1gは主装置1上のグランド信号線、1hは増設装置2へ信号を出力するため、主装置1上の内部回路の一部として実装されているトーテムポール出力タイプのトライステート出力バッファである。
【0016】
増設装置2において、2aは増設装置2上の内部回路のうち制御の中心的役割を担う制御回路部、2b、2cは後述のコネクタ付ケーブル3を接続するため増設装置2上に実装している増設用コネクタ、2d、2eは主装置1または接続される他の増設装置2から信号を入力するため、増設装置2上の内部回路の一部として実装されている入力バッファ、2fは増設装置1上の内部回路の一部として実装されているプルアップ抵抗、2gはシステム全体にリセット信号を出力するため、増設装置2上の内部回路の一部として実装されているオープンコレクタ出力のインバーターゲート、2h、2iは主装置1または他の増設装置2へ信号を出力するため、増設装置2上の内部回路の一部として実装されているトーテムポール出力タイプのトライステート出力バッファ、2jは本発明による前記増設装置2上のアクティブLOWのリセット信号線、2kは本発明による前記増設装置2上の複数のグランド信号線のうちの1本のグランド信号線である。
【0017】
コネクタ付ケーブル3において、3aは本発明によるコネクタ付ケーブル3内のリセット信号線、3bは本発明によるコネクタ付ケーブル3内の複数本あるうちの1本のグランド信号線である。
なお、コネクタ付ケーブル3の両端のコネクタは、リセット信号線3aと1本のグランド信号線3b以外の信号線はすべて同一ピン番号同士で接続(ストレート接続)されている。
【0018】
図2は、図1のケーブル誤接続保護手段を搭載した電子装置システムにおいて、ケーブル誤接続時の構成例を示した構成図であり、図中の各番号は図1と同一である。
図2においては、増設装置2における増設装置(1)、増設装置(2)間のコネクタ付ケーブル3が誤接続(OUT端子同士が接続)されている。
【0019】
次に、本実施の形態1の動作について以下に説明する。
図1の如く正常に接続された状態において、例えば、主装置又は増設装置内の異常を検出しない場合や、ユーザによるリセット操作がなされていないときは、制御回路部からのリセット信号は出力されず(ノンアクティブ)、リセット信号線1f、2jはHighレベルとなる。
その際、主装置1における制御回路部1a、増設装置2における制御回路部2aは、コネクタ付ケーブル3を介してそれぞれの入力バッファ及びトライステート出力バッファを介してデータのやり取りを行っている。
一方、制御回路部からリセット信号が出力された場合(アクティブ)は、リセット信号線1f、2jはLowレベルとなり、システムにおいてリセットが行われる(トライステート出力バッファは全てハイインピーダンス状態となり、出力がOFFとなる)。
【0020】
図2で示すように増設装置2の内の増設装置(1)から増設装置(2)へのケーブル接続を間違えた時、増設装置2においてコネクタ2b、2c間の信号線のうちリセット信号線2jとグランド信号線2kはクロス接続されているため、増設装置(2)上のグランド信号線2kが、主装置1上のリセット信号線1f及び、増設装置(1)上のリセット信号線2jと接続され、LOWレベルとなる。
同様に、増設装置(2)上のリセット信号線2jは、増設装置(1)上のグランド線2kと接続されLOWレベルとなる。
よって、主装置1および複数の増設装置2上のリセット信号がすべてアクティブとなるため、システムがリセット状態を保持し誤動作を防止できる。
【0021】
また、誤接続により、リセット信号がLOWレベルになったため、主装置1上のトライステート出力バッファ1h及び複数の増設装置2上のトライステート出力バッファ2h、2iはすべてハイインピーダンス状態となり出力がOFFするため、出力同士の短絡によるバッファ破壊を防止できる。
【0022】
以上のように本実施の形態1は、従来のコネクタ付ケーブルの内部配線のうちリセット信号線とグランド信号線1本のみをクロス配線とし、同様に増設装置上の2つの増設用コネクタ間の信号配線のうちのリセット信号線とグランド信号線1本をクロス配線とすることにより、ケーブル誤接続時にその誤接続された個所のリセット信号線がグランド信号線に短絡されリセット信号がHIGHレベル(リセット未発生状態)からLOWレベル(リセット発生状態)に切り替わり、最終的にはシステム全体のリセット信号がLOWレベル(リセット状態)に切り替わるため、コネクタ付ケーブルの線芯数やコネクタのピン数を増やすことなくケーブル誤接続を検出してシステムが誤動作しないようにする効果を奏する。
【0023】
加えて、主装置および増設装置内の内部回路の一部であるトーテムポール出力タイプの出力バッファと同等のデータ伝送速度にするために、オープンコレクタタイプのバッファではなく、トーテムポール出力タイプのトライステート出力バッファに変更し、前記トライステート出力バッファの出力ON/OFF制御ピンにリセット信号を接続することにより、ケーブル誤接続時に方向性のあるトライステート出力バッファの出力をOFFできるため、前記トライステート出力バッファ破壊を防止する効果を奏する。
【0024】
実施の形態2.
次に、実施の形態2の構成について以下に説明する。
図3は、この発明におけるケーブル誤接続保護手段を搭載した電子装置システムのケーブル正常接続時の構成例を示した構成図である。
図において、11はシステムにおいて主たる制御をつかさどる主装置、12は主装置11の機能を拡張するための増設装置であり、複数台(説明の便宜上、2台とする)の増設装置がコネクタ付きケーブル13により接続されている。なお、増設装置12は、主装置11に近い側から順番に増設装置(1)、増設装置(2)、・・増設装置(n)とする。
13は主装置11と増設装置12、または各増設装置間を接続するコネクタ付きケーブルである。
【0025】
主装置11において、11aは主装置11上の内部回路のうち制御の中心的役割を担う制御回路部、11bはコネクタ付ケーブル13を接続するため主装置11上に実装している増設用コネクタ、11cは増設装置12から信号を入力するため主装置11上の内部回路の一部として実装されている入力バッファ、11dはシステム全体のリセット信号を出力するため、主装置11上の内部回路の一部として実装されているオープンコレクタ出力のインバーターゲート、11eは主装置11上の内部回路の一部として実装されているプルアップ抵抗、11fは主装置11上のアクティブLOWのリセット信号線、11gは主装置11上のグランド信号線、11hは増設装置12へ信号を出力するため、主装置11上の内部回路の一部として実装されているトーテムポール出力タイプのトライステート出力バッファ、11iは主装置11上の内部回路の一部として実装されているプルアップ抵抗、11jは主装置11上のアクティブLOWの誤接続検出信号線、11hは主装置11上の誤接続検出LEDである。
【0026】
増設装置12において、12aは増設装置2上の内部回路のうち制御の中心的役割を担う制御回路部、12b、12cは後述のコネクタ付ケーブル13を接続するため増設装置12上に実装している増設用コネクタ、12d、12eは主装置11または接続される他の増設装置2から信号を入力するため、増設装置12上の内部回路の一部として実装されている入力バッファ、12fは増設装置11上の内部回路の一部として実装されているプルアップ抵抗、12gはシステム全体にリセット信号を出力するため、増設装置12上の内部回路の一部として実装されているオープンコレクタ出力のインバーターゲート、12h、12iは主装置11または他の増設装置12へ信号を出力するため、増設装置12上の内部回路の一部として実装されているトーテムポール出力タイプのトライステート出力バッファ、12jは前記増設装置12上のアクティブLOWのリセット信号線、12kは本発明による前記増設装置12上の複数のグランド信号線のうちの1本のグランド信号線、12lは増設装置11上の内部回路の一部として実装されているプルアップ抵抗、12mは本発明によるアクティブLOWの誤接続検出信号線である。
【0027】
コネクタ付ケーブル13において、13aは本発明によるコネクタ付ケーブル13内の誤接続検出信号線、13bは本発明によるコネクタ付ケーブル13内の複数本あるうちの1本のグランド信号線である。
なお、コネクタ付ケーブル13の両端のコネクタは、1本のグランド信号線13bと誤接続検出信号線13a以外の信号線はすべて同一ピン番号同士で接続(ストレート接続)されている。
また、主装置11上では制御回路部11aに誤接続検出信号線11jが入力されており、増設装置12上では制御回路部12aに誤接続検出信号線12mが入力されており、前記制御回路部11a、12aはそれぞれ誤接続検出信号線の状態を検知することが可能である。
【0028】
図4は、図3のケーブル誤接続保護手段を搭載した電子装置システムにおいて、ケーブル誤接続時の構成例を示した構成図であり、図中の各番号は図3と同一である。
図4においては、増設装置12の内の増設装置(1)、増設装置(2)間のコネクタ付ケーブルが誤接続(OUT端子同士が接続)されている。
【0029】
次に、実施の形態2の動作について以下に説明する。
図3の如く正常に接続された状態において、電源ユニット等の異常を検出しない場合は、制御回路部からのリセット信号は出力されず(ノンアクティブ)、リセット信号線11f、12jはHighレベルとなる。
その際、主装置1における制御回路部11a、増設装置12における制御回路部12aは、コネクタ付ケーブル13を介してそれぞれの入力バッファ及びトライステート出力バッファを介してデータのやり取りを行っている。
一方、制御回路部からリセット信号が出力された場合(アクティブ)は、リセット信号線11f、12jはLowレベルとなり、システムにおいてリセットが行われる。
また、誤接続検出信号線11j、12mはプルアップ抵抗11i、12lによりHighレベルとなり、誤接続検出LED11Kは消灯したままであり、トライステート出力バッファは全て通常動作可能である。
【0030】
図4で示すように増設装置2の内の増設装置(1)から増設装置(2)へのケーブル接続を間違えた時、増設装置12においてコネクタ12b、12c間の信号線のうち誤接続検出信号線12mとグランド信号線12kはクロス接続されているため、増設装置(2)上のグランド信号線12kが、主装置11上の誤接続検出信号線11j及び増設装置(1)上の誤接続検出信号線12mと接続され、LOWレベルとなる。
同様に、増設装置(2)上の誤接続検出信号線12mは、増設装置(1)上のグランド信号線12kと接続されLOWレベルとなる。
よって、主装置11及び複数の増設装置12上の誤接続検出信号線がすべてアクティブとなるため、主装置11の制御回路部11a及び複数の増設装置12上の制御回路部12aが誤接続を検出して誤動作を防止する処理をおこなうことが可能となる。
【0031】
また、誤接続により、システム上のすべての誤接続検出信号線がLOWレベルになったため、主装置11上のトライステート出力バッファ11h及び複数の増設装置12上のトライステート出力バッファ12h、12iは、すべてハイインピーダンス状態となり出力がOFFするため、出力同士の短絡によるバッファ破壊を防止できる。
同時に主装置11上の誤接続検出用LED11kが点灯するため、瞬時に誤接続が発生していることを通知できる。
【0032】
以上のようにこの実施の形態2は、従来のコネクタ付ケーブルの内部配線を1本増やす、または未使用の1本を使用して誤接続検出信号線として割り当て、グランド信号線1本とクロス配線とし、同様に増設装置上の2つの増設用コネクタ間の信号配線を1本増やす、または未使用の1本を使用して誤接続検出信号線として割り当て、グランド信号線1本とクロス配線することにより、ケーブル誤接続時にその誤接続された個所の誤接続検出信号線とグランド信号線が短絡され誤接続検出信号線がHIGHレベル(誤接続未発生状態)からLOWレベル(誤接続発生状態)に切り替わり、最終的にはシステム全体の誤接続検出信号線がLOWレベル(誤接続発生状態))に切り替わるため、誤接続が発生していることが瞬時にすべての装置に伝わり、同時に装置が誤動作しないようにすることが可能となる。
また、誤接続検出専用の信号としたため、LED等の表示器にて誤接続が発生していることを、瞬時に使用者に通知することが可能となる。
【0033】
加えて、主装置および増設装置内の内部回路の一部であるトーテムポール出力タイプの出力バッファをトーテムポール出力タイプのトライステート出力バッファに変更し、そのトライステート出力バッファの出力ON/OFF制御ピンに誤接続検出信号線を接続することにより、ケーブル誤接続時にトライステート出力バッファの出力をOFFできるため、前記トライステート出力バッファ破壊を防止する効果を奏する。
【0034】
【発明の効果】
本発明によれば、主装置および増設装置上に搭載されている増設用コネクタの種類が全て同一の場合でも、コネクタ付ケーブルの線芯数やコネクタのピン数を増やすことなくケーブル誤接続を検出してシステムの誤動作を安価に防止することができる。
【0035】
また、高速動作可能なトライステートバッファをもちいて、コネクタ付ケーブルの線芯数やコネクタのピン数を増やすことなくケーブル誤接続を検出してシステムの誤動作を安価に防止することができる。
【0036】
さらに、上述の効果に加え、誤接続を容易に検出することができる。
【図面の簡単な説明】
【図1】 この発明による電子システムにおいて、ケーブル正常配線時の構成を示す構成図である。
【図2】 この発明による電子システムにおいて、ケーブル誤配線時の構成を示す構成図である。
【図3】 この発明による電子システムにおいて、ケーブル正常配線時の構成を示す構成図である。
【図4】 この発明による電子システムにおいて、ケーブル誤配線時の構成を示す構成図である。
【図5】 従来の電子システムにおけるケーブル正常配線時の構成を示す構成図である。
【符号の説明】
1、11 主装置、2、12 増設装置、3、13 コネクタ付ケーブル、1a、11a 制御回路部、1b、11b 増設用コネクタ、1c、11c 入力バッファ、1d オープンコレクタ出力のインバーターゲート、1e、11d プルアップ抵抗、1f リセット信号線、1g、11e グランド信号線、1h、11f トーテムポール出力タイプのトライステート出力バッファ、11g 誤接続検出信号線、11h 誤接続検出LED、2a、12a 制御回路部、2b、2c、12b、12c 増設用コネクタ、2d、2e、12d、12e 入力バッファ、2f、12f プルアップ抵抗、2g オープンコレクタ出力のインバーターゲート、2h、2i、12g、12h トーテムポール出力タイプのトライステート出力バッファ、2j リセット信号線、2k、12i グランド信号線、12j 誤接続検出信号線、3a ケーブル内リセット信号線、3b、13a ケーブル内グランド信号線、13b 誤接続検出信号線。

Claims (3)

  1. 主装置に対し複数の増設装置をコネクタ形状が同一なコネクタ付ケーブルにて増設可能な電子システムにおいて、
    リセット信号とグランド信号の配線のみを端部に設けたコネクタ間においてクロス接続したコネクタ付ケーブルと、
    入力側と出力側におけるリセット信号端子とグランド信号端子の端子配列をクロス接続となるべく変更した増設装置と、
    を備え、主装置、増設装置間にて上記コネクタ付ケーブルにより誤配線した場合に、各装置間のリセット信号とグランド信号が相互に接続されることを特徴とする電子システム
  2. 主装置、増設装置における外部出力バッファとして、リセット信号と電気的に接続されたトライステート出力バッファを用いることを特徴とする請求項1に記載の電子システム
  3. 主装置において、誤接続時に発光するLEDをリセット信号と電気的に接続したことを特徴とする請求項1に記載の電子システム
JP18541899A 1999-06-30 1999-06-30 電子システム Expired - Fee Related JP3769986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18541899A JP3769986B2 (ja) 1999-06-30 1999-06-30 電子システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18541899A JP3769986B2 (ja) 1999-06-30 1999-06-30 電子システム

Publications (2)

Publication Number Publication Date
JP2001014076A JP2001014076A (ja) 2001-01-19
JP3769986B2 true JP3769986B2 (ja) 2006-04-26

Family

ID=16170451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18541899A Expired - Fee Related JP3769986B2 (ja) 1999-06-30 1999-06-30 電子システム

Country Status (1)

Country Link
JP (1) JP3769986B2 (ja)

Also Published As

Publication number Publication date
JP2001014076A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
AU596383B2 (en) Variable length backplane bus
JP3769986B2 (ja) 電子システム
US5612946A (en) Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device
JPH02246561A (ja) 通信装置間の障害検出方式
JP2802760B2 (ja) コネクタ抜け検出回路
JP3161530B2 (ja) 接続ケーブルの非接続に起因する制御システムの誤動作防止方式および方法
JP2830486B2 (ja) 通信装置
JP3270392B2 (ja) 活線挿抜保護方式
JPH08256191A (ja) データ処理装置
JPH11338594A (ja) 接触不良検出回路
JPH04369128A (ja) 装置内故障監視装置
KR100452503B1 (ko) 병렬버스 시스템의 오류 방지장치
JP2646755B2 (ja) オンラインリペア可能な情報処理装置
JP3664820B2 (ja) 伝送装置間インタフェースにおけるフェイルセーフ回路
KR200213475Y1 (ko) 회로팩 유니트의 정상 실장 상태 확인 회로
JP2000322158A (ja) ケーブル未接続&誤接続検出回路とケーブル接続回路
JP2560558B2 (ja) パッケージ誤実装時の排他制御方式
JPS6319098A (ja) 線路異常監視システム
JP2001186217A (ja) 系間接続部の断線検出機能を有する多重化制御システム
JPH06295214A (ja) システム・バス装置
KR0135631B1 (ko) 네트워크인터페이스
JP2901406B2 (ja) 誤実装保護装置
JPH05336131A (ja) データ伝送システム
JP2000166032A (ja) 電源警報監視回路
JPH0668942A (ja) カードエッジコネクタ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees