JPH0730570A - データ転送システム - Google Patents
データ転送システムInfo
- Publication number
- JPH0730570A JPH0730570A JP5170008A JP17000893A JPH0730570A JP H0730570 A JPH0730570 A JP H0730570A JP 5170008 A JP5170008 A JP 5170008A JP 17000893 A JP17000893 A JP 17000893A JP H0730570 A JPH0730570 A JP H0730570A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lines
- data transfer
- line
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】各デバイスおよび拡張スロットを、リング状に
接続したデータ転送システムにおいて、拡張スロットに
デバイスが装着されていない場合にも、リング状の接続
を保持できるようにすること。 【構成】図１のような構成のデータ転送システムにおい
て、空き拡張スロットに、ピンコネクタとプリント基板
等を組み合わせた構造のコネクタカバーを装着すること
で、アドレス・データ多重化線、およびコントロール
線、それに加えてソース同期方式の場合にはソースクロ
ック信号を直接あるいは間接に接続する。
接続したデータ転送システムにおいて、拡張スロットに
デバイスが装着されていない場合にも、リング状の接続
を保持できるようにすること。 【構成】図１のような構成のデータ転送システムにおい
て、空き拡張スロットに、ピンコネクタとプリント基板
等を組み合わせた構造のコネクタカバーを装着すること
で、アドレス・データ多重化線、およびコントロール
線、それに加えてソース同期方式の場合にはソースクロ
ック信号を直接あるいは間接に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タ、ワークステーション、オフィスコンピュータ等の情
報処理装置に用いられるバス等のデータ転送システムに
関する。
タ、ワークステーション、オフィスコンピュータ等の情
報処理装置に用いられるバス等のデータ転送システムに
関する。
【０００２】
【従来の技術】近年、情報処理装置において大量のデー
タを処理するために、接続デバイス間における高速デー
タ転送が必要となってきている。
タを処理するために、接続デバイス間における高速デー
タ転送が必要となってきている。
【０００３】デバイス間を接続する手法で、現在広く用
いられているものに、接続デバイスをバス状に接続する
方法がある。このバス接続では、反射や遅延のために高
速化が難しく、また、接続デバイスの数が制限される等
の問題がある。
いられているものに、接続デバイスをバス状に接続する
方法がある。このバス接続では、反射や遅延のために高
速化が難しく、また、接続デバイスの数が制限される等
の問題がある。
【０００４】この他にデバイス間を接続する手法には、
接続デバイスをリング状に接続する方法がある。このリ
ング接続では、デバイスは１対１に接続されるため高速
化が容易であり、接続デバイスの数についての制限が緩
い等の利点がある。
接続デバイスをリング状に接続する方法がある。このリ
ング接続では、デバイスは１対１に接続されるため高速
化が容易であり、接続デバイスの数についての制限が緩
い等の利点がある。
【０００５】従来、複数の接続デバイスをリング状に接
続する、情報処理装置用のデータ転送システムの例とし
ては、特開昭６３−２６９６４号公報に開示されている
データ同期転送システムが知られている。
続する、情報処理装置用のデータ転送システムの例とし
ては、特開昭６３−２６９６４号公報に開示されている
データ同期転送システムが知られている。
【０００６】
【発明が解決しようとする課題】上記従来技術では、接
続デバイス、および拡張のために設けたスロットをリン
グ状に接続したとき、拡張スロットにデバイスが装着さ
れていない場合に発生する、空きスロットにおいてリン
グ状の接続が途切れてしまうという問題については何も
言及されていない。
続デバイス、および拡張のために設けたスロットをリン
グ状に接続したとき、拡張スロットにデバイスが装着さ
れていない場合に発生する、空きスロットにおいてリン
グ状の接続が途切れてしまうという問題については何も
言及されていない。
【０００７】本発明の目的は、拡張のためのスロットに
デバイスが装着されていない場合にも、リング状の接続
を保持する手段を与えることにある。
デバイスが装着されていない場合にも、リング状の接続
を保持する手段を与えることにある。
【０００８】
【課題を解決するための手段】本発明では上記の目的を
達成するために、デバイスが装着されていない空きスロ
ットに装着し、スロットにおいて２組のアドレス・デー
タ多重化線、およびコントロール線、それに加えてデー
タ転送方式がソース同期方式の場合にはソースクロック
線を、直接または間接に接続するコネクタカバーを設け
ることにより、リング状の接続を保持することを可能に
する。
達成するために、デバイスが装着されていない空きスロ
ットに装着し、スロットにおいて２組のアドレス・デー
タ多重化線、およびコントロール線、それに加えてデー
タ転送方式がソース同期方式の場合にはソースクロック
線を、直接または間接に接続するコネクタカバーを設け
ることにより、リング状の接続を保持することを可能に
する。
【０００９】
【作用】本発明によれば、接続デバイス、および拡張ス
ロットをリング状に接続した場合、デバイスが装着され
ていない空きスロットにコネクタカバーを装着すること
で、リング状の接続を保持することができる。
ロットをリング状に接続した場合、デバイスが装着され
ていない空きスロットにコネクタカバーを装着すること
で、リング状の接続を保持することができる。
【００１０】このコネクタカバーは、基板やリード線等
とコネクタを用いて構成し、スロットにおいて２組のア
ドレス・データ多重化線、およびコントロール線、それ
に加えてデータ転送方式がソース同期方式の場合にはソ
ースクロック信号を直接または間接に接続することでリ
ング状の接続を保持する。
とコネクタを用いて構成し、スロットにおいて２組のア
ドレス・データ多重化線、およびコントロール線、それ
に加えてデータ転送方式がソース同期方式の場合にはソ
ースクロック信号を直接または間接に接続することでリ
ング状の接続を保持する。
【００１１】本発明では、スロットに使用されるコネク
タの形状が、ピンコネクタ、あるいはカードエッジコネ
クタのいずれの場合においても、同様に適用することが
できる。
タの形状が、ピンコネクタ、あるいはカードエッジコネ
クタのいずれの場合においても、同様に適用することが
できる。
【００１２】また本発明は、データ転送方式がソース同
期方式、またはクロック同期方式のいずれの場合に対し
ても、同様に適用することができる。
期方式、またはクロック同期方式のいずれの場合に対し
ても、同様に適用することができる。
【００１３】データ転送方式がソース同期方式の場合に
は、スロットにおける２組のアドレス・データ多重化
線、コントロール線、およびソースクロック信号を接続
する配線の長さを等しくすることによって、アドレス・
データ信号とソースクロック信号との間のスキュー発生
を抑えることができる。
は、スロットにおける２組のアドレス・データ多重化
線、コントロール線、およびソースクロック信号を接続
する配線の長さを等しくすることによって、アドレス・
データ信号とソースクロック信号との間のスキュー発生
を抑えることができる。
【００１４】また本発明は、デバイス、および拡張スロ
ットを複数のリングで接続する場合にも、同様に適用す
ることができる。
ットを複数のリングで接続する場合にも、同様に適用す
ることができる。
【００１５】
【実施例】以下、本発明の一実施例を説明する。
【００１６】図１に、本発明の一実施例のシステム構成
を示す。
を示す。
【００１７】図１において、１１〜１３は接続デバイス
である。１４、１５は、拡張のためのデバイスを装着す
るために設けられたスロットである。１６は、各接続デ
バイスにシステムクロックを供給するクロックモジュー
ルである。デバイス、拡張スロット、およびクロックモ
ジュールは、本システムの構成要素となる。１０１、１
０２は、デバイスおよび拡張スロット間を１対１に接続
するアドレス・データ線、コントロール線である。１０
３は、各接続デバイスにシステムクロックを供給するた
めに、クロックモジュールと各接続デバイスを結ぶシス
テムクロック線である。
である。１４、１５は、拡張のためのデバイスを装着す
るために設けられたスロットである。１６は、各接続デ
バイスにシステムクロックを供給するクロックモジュー
ルである。デバイス、拡張スロット、およびクロックモ
ジュールは、本システムの構成要素となる。１０１、１
０２は、デバイスおよび拡張スロット間を１対１に接続
するアドレス・データ線、コントロール線である。１０
３は、各接続デバイスにシステムクロックを供給するた
めに、クロックモジュールと各接続デバイスを結ぶシス
テムクロック線である。
【００１８】図１において、デバイス１１〜１３、およ
びスロット１４、１５は、接続線１０１、１０２によっ
て、全体としてリング状に接続される。各デバイスは接
続線を使用して、１対１にデータを転送する。
びスロット１４、１５は、接続線１０１、１０２によっ
て、全体としてリング状に接続される。各デバイスは接
続線を使用して、１対１にデータを転送する。
【００１９】以下に、本システムにおけるデータ転送の
クロック方式が、ソース同期方式、およびクロック同期
方式のそれぞれの場合について、具体的に説明する。
クロック方式が、ソース同期方式、およびクロック同期
方式のそれぞれの場合について、具体的に説明する。
【００２０】本発明は、クロック方式以外のデータ転送
の手順等については、プロトコルによらず適用すること
ができる。
の手順等については、プロトコルによらず適用すること
ができる。
【００２１】まず、データ転送方式がソース同期方式の
場合について述べる。ソース同期方式とは、データの送
り手（ソース）であるデバイスがソースクロックを出
し、それに同期してデータ転送を行う方式のことであ
る。
場合について述べる。ソース同期方式とは、データの送
り手（ソース）であるデバイスがソースクロックを出
し、それに同期してデータ転送を行う方式のことであ
る。
【００２２】図２に、ソース同期方式の場合の信号線の
内訳を示す。
内訳を示す。
【００２３】図２において、アドレス信号とデータ信号
は、マルチプレクスされる。アドレス・データ多重化線
は、入力・出力それぞれに各３２ビットずつ設けてい
る。コントロール線については、バスエラーなどを、入
力・出力それぞれに各５ビットずつ設けている。また、
データ転送同期用のソースクロック信号を、入力・出力
それぞれに各１ビットずつ設けている。ソースクロック
信号線は、コントロール線と同様に接続される。電源関
係については、グランド端子をできるだけ多く設けた。
は、マルチプレクスされる。アドレス・データ多重化線
は、入力・出力それぞれに各３２ビットずつ設けてい
る。コントロール線については、バスエラーなどを、入
力・出力それぞれに各５ビットずつ設けている。また、
データ転送同期用のソースクロック信号を、入力・出力
それぞれに各１ビットずつ設けている。ソースクロック
信号線は、コントロール線と同様に接続される。電源関
係については、グランド端子をできるだけ多く設けた。
【００２４】本システムにおいて、拡張のために設けた
スロットにデバイスが装着されていない場合、その空き
スロットにおいて、アドレス・データ多重化線、コント
ロール線、およびソースクロック信号のリング状の接続
が途切れてしまう。その問題を解決するために、空きス
ロットに装着して、２組のアドレス・データ多重化線、
コントロール線、およびソースクロック信号を直接ある
いは間接に接続するコネクタカバーを用いることで、リ
ング状接続を保持することを可能にした。
スロットにデバイスが装着されていない場合、その空き
スロットにおいて、アドレス・データ多重化線、コント
ロール線、およびソースクロック信号のリング状の接続
が途切れてしまう。その問題を解決するために、空きス
ロットに装着して、２組のアドレス・データ多重化線、
コントロール線、およびソースクロック信号を直接ある
いは間接に接続するコネクタカバーを用いることで、リ
ング状接続を保持することを可能にした。
【００２５】ここで、直接接続とは、対応する入力信号
と出力信号との間を、プリント基板やリード線等による
配線で直接に接続する方法である。それに対して、間接
接続とは、対応する入力信号と出力信号との間を、ドラ
イバやラッチ等を介して間接的に接続する方法のことで
ある。
と出力信号との間を、プリント基板やリード線等による
配線で直接に接続する方法である。それに対して、間接
接続とは、対応する入力信号と出力信号との間を、ドラ
イバやラッチ等を介して間接的に接続する方法のことで
ある。
【００２６】図３に、ソース同期方式の場合の、コネク
タカバーにおける直接接続の信号接続図を示す。
タカバーにおける直接接続の信号接続図を示す。
【００２７】図３においては、アドレス・データ多重化
入力であるＡＤＩと、同じ番号に対応しするアドレス・
データ多重化出力であるＡＤＯを接続する。同様に、コ
ントロール入力であるＣＮＴＩと、同じ番号に対応する
コントロール出力であるＣＮＴＯを接続する。さらに、
ソースクロック入力であるＣＬＫＩと、ソースクロック
出力であるＣＬＫＯを接続する。
入力であるＡＤＩと、同じ番号に対応しするアドレス・
データ多重化出力であるＡＤＯを接続する。同様に、コ
ントロール入力であるＣＮＴＩと、同じ番号に対応する
コントロール出力であるＣＮＴＯを接続する。さらに、
ソースクロック入力であるＣＬＫＩと、ソースクロック
出力であるＣＬＫＯを接続する。
【００２８】図４に、間接接続の場合の、コネクタカバ
ーにおける信号接続図を示す。
ーにおける信号接続図を示す。
【００２９】図４において、１７はドライバである。対
応する入力信号と出力信号との間を、ドライバを介して
間接的に接続する。こうすることで、接続線の延長など
による、ドライブ能力の不足に対処する。
応する入力信号と出力信号との間を、ドライバを介して
間接的に接続する。こうすることで、接続線の延長など
による、ドライブ能力の不足に対処する。
【００３０】図５に、ソース同期方式の場合のスロット
における信号のピン配置を示す。
における信号のピン配置を示す。
【００３１】図５においては、データ多重化線、あるい
はコントロール線、ソースクロック信号を何本かまとめ
たグループと、グランドを交互に配置した。
はコントロール線、ソースクロック信号を何本かまとめ
たグループと、グランドを交互に配置した。
【００３２】図６に、ソース同期方式の場合の、直接接
続のコネクタカバーに使用するプリント基板のパターン
図の一例を示す。
続のコネクタカバーに使用するプリント基板のパターン
図の一例を示す。
【００３３】図６においては、データ転送方式がソース
同期方式の場合には、アドレス・データと、データ転送
同期用のクロックとの間のスキューをなくすため、パタ
ーンにおける各接続線の長さを等しくすることが必要で
ある。また、グランドパターンをできるだけ広く取って
いる。ドライバによる間接接続の場合も同様である。
同期方式の場合には、アドレス・データと、データ転送
同期用のクロックとの間のスキューをなくすため、パタ
ーンにおける各接続線の長さを等しくすることが必要で
ある。また、グランドパターンをできるだけ広く取って
いる。ドライバによる間接接続の場合も同様である。
【００３４】基板を用いずに、コネクタ上でリード線等
を用いて配線を行って、２組のアドレス・データ多重化
線、コントロール線、およびソースクロック信号を直接
に接続する場合にも、各配線の長さが等しくなるように
する。
を用いて配線を行って、２組のアドレス・データ多重化
線、コントロール線、およびソースクロック信号を直接
に接続する場合にも、各配線の長さが等しくなるように
する。
【００３５】図７に、ピンコネクタと基板を組み合わせ
た場合の、コネクタカバーの構造図を示す。
た場合の、コネクタカバーの構造図を示す。
【００３６】図７において、１８はプリント基板であ
る。１９はピンコネクタである。２０は拡張スロットで
ある。直接接続の場合には、図５に示したパターンで作
成したプリント基板と、コネクタを組合せる。間接接続
の場合には、ドライバを載せたプリント基板と、コネク
タを組み合わせる。
る。１９はピンコネクタである。２０は拡張スロットで
ある。直接接続の場合には、図５に示したパターンで作
成したプリント基板と、コネクタを組合せる。間接接続
の場合には、ドライバを載せたプリント基板と、コネク
タを組み合わせる。
【００３７】カードエッジコネクタの場合には、両面プ
リント基板のスルーホールを用いて接続する必要が生じ
る場合もある。ここで、直接接続の場合には、２組のア
ドレス・データ多重化線、コントロール線、およびソー
スクロック信号を直接に接続する配線の長さが等しくな
るようにする。間接接続の場合にも同様である。
リント基板のスルーホールを用いて接続する必要が生じ
る場合もある。ここで、直接接続の場合には、２組のア
ドレス・データ多重化線、コントロール線、およびソー
スクロック信号を直接に接続する配線の長さが等しくな
るようにする。間接接続の場合にも同様である。
【００３８】つぎに、本システムにおけるデータ転送方
式が、クロック同期方式の場合について述べる。クロッ
ク同期方式とは、各デバイスに供給されるシステムクロ
ックに同期して、データの送り手と受け手となるデバイ
スの間でデータ転送が行われる方式のことである。
式が、クロック同期方式の場合について述べる。クロッ
ク同期方式とは、各デバイスに供給されるシステムクロ
ックに同期して、データの送り手と受け手となるデバイ
スの間でデータ転送が行われる方式のことである。
【００３９】図８に、クロック同期方式の場合の信号線
の内訳を示す。
の内訳を示す。
【００４０】図８においては、ソース同期方式の場合と
同様に、アドレス信号とデータ信号はマルチプレクスさ
れる。アドレス・データ多重化線を、入力・出力それぞ
れに各３２ビットずつ設けている。ソース同期方式の場
合との主な違いは、ソースクロックの入力・出力は設け
られておらず、クロックモジュールから供給されるシス
テムクロックの入力のみになっていることである。そこ
でコントロール線については、バスエラーなどを、入力
・出力それぞれに各６ビットずつ設けている。電源関係
については、ソース同期方式の場合と同様に、グランド
端子をできるだけ多く設けている。
同様に、アドレス信号とデータ信号はマルチプレクスさ
れる。アドレス・データ多重化線を、入力・出力それぞ
れに各３２ビットずつ設けている。ソース同期方式の場
合との主な違いは、ソースクロックの入力・出力は設け
られておらず、クロックモジュールから供給されるシス
テムクロックの入力のみになっていることである。そこ
でコントロール線については、バスエラーなどを、入力
・出力それぞれに各６ビットずつ設けている。電源関係
については、ソース同期方式の場合と同様に、グランド
端子をできるだけ多く設けている。
【００４１】クロック同期方式の場合にも、ソース同期
方式の場合と同様に、拡張のために設けたスロットにデ
バイスが装着されない場合に、２組のアドレス・データ
多重化線、およびコントロール線を直接あるいは間接に
接続するコネクタカバーを空きスロットに装着すること
によって、リング状の接続が途切れてしまう問題を解決
する。
方式の場合と同様に、拡張のために設けたスロットにデ
バイスが装着されない場合に、２組のアドレス・データ
多重化線、およびコントロール線を直接あるいは間接に
接続するコネクタカバーを空きスロットに装着すること
によって、リング状の接続が途切れてしまう問題を解決
する。
【００４２】図９に、クロック同期方式の場合の、直接
接続のコネクタカバーにおける信号線接続図を示す。
接続のコネクタカバーにおける信号線接続図を示す。
【００４３】図９においても、ソース同期方式の場合と
同様に、同じ番号に対応するＡＤＩとＡＤＯ、ＣＮＴＩ
とＣＮＴＯを接続する。
同様に、同じ番号に対応するＡＤＩとＡＤＯ、ＣＮＴＩ
とＣＮＴＯを接続する。
【００４４】間接接続の場合には、ソース同期方式の場
合のドライバを介しての接続と同様に、ラッチを介して
対応する入力信号と出力信号を接続する。
合のドライバを介しての接続と同様に、ラッチを介して
対応する入力信号と出力信号を接続する。
【００４５】図１０に、間接接続の場合のコネクタカバ
ーにおける信号接続図を示す。
ーにおける信号接続図を示す。
【００４６】図１０において、２１はラッチである。対
応する入力信号と出力信号との間を、ラッチを介して間
接的に接続する。各ラッチには、ドライバを介してシス
テムクロックを入力する。こうすることにより、アドレ
ス・データ信号とコントロール信号とが、システムクロ
ックに同期して出力されるようになる。
応する入力信号と出力信号との間を、ラッチを介して間
接的に接続する。各ラッチには、ドライバを介してシス
テムクロックを入力する。こうすることにより、アドレ
ス・データ信号とコントロール信号とが、システムクロ
ックに同期して出力されるようになる。
【００４７】図１１に、クロック同期方式の場合の、ス
ロットにおける信号線のピン配置を示す。
ロットにおける信号線のピン配置を示す。
【００４８】図１１においても、ソース同期方式の場合
と同様に、アドレス・データ多重化線、あるいはコント
ロール線を何本かにまとめた信号グループと、グランド
が交互になるように配置する。
と同様に、アドレス・データ多重化線、あるいはコント
ロール線を何本かにまとめた信号グループと、グランド
が交互になるように配置する。
【００４９】クロック同期方式の場合には、直接接続の
コネクタカバーに用いるプリント基板のパターンは、ソ
ース同期方式の場合と異なり、必ずしも各接続線の長さ
を等しくする必要はない。その場合にも、グランドパタ
ーンをできるだけ広く取るようにする。ラッチによる間
接接続の場合も同様である。
コネクタカバーに用いるプリント基板のパターンは、ソ
ース同期方式の場合と異なり、必ずしも各接続線の長さ
を等しくする必要はない。その場合にも、グランドパタ
ーンをできるだけ広く取るようにする。ラッチによる間
接接続の場合も同様である。
【００５０】基板を用いずに、コネクタ上でリード線等
で配線を行って、２組のアドレス・データ多重化線、お
よびコントロール線を直接に接続する場合にも、必ずし
も各配線の長さを等しくする必要はない。
で配線を行って、２組のアドレス・データ多重化線、お
よびコントロール線を直接に接続する場合にも、必ずし
も各配線の長さを等しくする必要はない。
【００５１】コネクタカバーの構造は、ソース同期方式
の場合と同様に、図７に示したように、ピンコネクタと
基板を組み合わせて構成することができる。
の場合と同様に、図７に示したように、ピンコネクタと
基板を組み合わせて構成することができる。
【００５２】カードエッジコネクタを使用してコネクタ
カバーを構成する場合でも、２組のアドレス・データ多
重化線、およびコントロール線を直接に接続する配線
は、必ずしも長さを等しくする必要はない。ラッチによ
る間接接続の場合にも同様である。
カバーを構成する場合でも、２組のアドレス・データ多
重化線、およびコントロール線を直接に接続する配線
は、必ずしも長さを等しくする必要はない。ラッチによ
る間接接続の場合にも同様である。
【００５３】以上のように、本実施例において、接続デ
バイス、および拡張スロットをリング状に結合した場
合、デバイスが装着されていない空きスロットに、コネ
クタカバーを装着することにより、リング状の接続を保
持することができる。
バイス、および拡張スロットをリング状に結合した場
合、デバイスが装着されていない空きスロットに、コネ
クタカバーを装着することにより、リング状の接続を保
持することができる。
【００５４】本実施例は、データ転送方式がソース同期
方式、あるいはクロック同期方式のどちらの場合にも適
用することができる。
方式、あるいはクロック同期方式のどちらの場合にも適
用することができる。
【００５５】また本実施例は、デバイスや拡張スロット
との間を、複数のリングで接続したシステムについて
も、同様に適用することができる。
との間を、複数のリングで接続したシステムについて
も、同様に適用することができる。
【００５６】
【発明の効果】本発明によれば、接続デバイスおよび拡
張のために設けたスロットをリング状に接続し、スロッ
トにデバイスが装着されていない場合においても、空き
スロットにコネクタカバーを装着することで、リング状
の接続を保持することができる。
張のために設けたスロットをリング状に接続し、スロッ
トにデバイスが装着されていない場合においても、空き
スロットにコネクタカバーを装着することで、リング状
の接続を保持することができる。
【図１】本発明実施例のシステム構成図である。
【図２】本発明実施例の信号線内訳（ソース同期方式）
を示す図である。
を示す図である。
【図３】本発明実施例のコネクタカバー信号接続・直接
接続（ソース同期方式）を示す図である。
接続（ソース同期方式）を示す図である。
【図４】本発明実施例のコネクタカバー信号接続・間接
接続（ソース同期方式）を示す図である。
接続（ソース同期方式）を示す図である。
【図５】本発明実施例の信号線配置（ソース同期方式）
を示す図である。
を示す図である。
【図６】本発明実施例の基板パターン・直接接続（ソー
ス同期方式・クロック同期方式）を示す図である。
ス同期方式・クロック同期方式）を示す図である。
【図７】本発明実施例のコネクタカバー構造図である。
【図８】本発明実施例の信号線内訳（クロック同期方
式）を示す図である。
式）を示す図である。
【図９】本発明実施例のコネクタカバー信号接続・直接
接続（クロック同期方式）を示す図である。
接続（クロック同期方式）を示す図である。
【図１０】本発明実施例のコネクタカバー信号接続・間
接接続（クロック同期方式）を示す図である。
接接続（クロック同期方式）を示す図である。
【図１１】本発明実施例の信号線配置（クロック同期方
式）を示す図である。
式）を示す図である。
１１〜１３…接続デバイス、 １４，１５…拡張スロット、 １６…クロックモジュール、 １７…ドライバ、 １８…プリント基板、 １９…ピンコネクタ、 ２０…拡張スロット、 ２１…ラッチ、 １０１…アドレス・データ接続線、 １０２…コントロール線、 １０３…システムクロック線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小倉 敏彦 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内
Claims (8)
- 【請求項１】情報処理装置用のデータ転送システムであ
って、複数の接続デバイスと拡張のためのスロットを有
し、該各接続デバイスおよびスロット間は１組のアドレ
ス・データ多重化線、およびコントロール線によって１
対１に接続され、該複数の接続デバイスおよびスロット
が各々２組のアドレス・データ多重化線、およびコント
ロール線に接続されることによって全体としてリング状
に接続され、空きスロットにおいて、上記２組のアドレ
ス・データ多重化線、およびコントロール線を直接接続
することでリング上の接続を保持する手段を有すること
を特徴とするデータ転送システム。 - 【請求項２】請求項１において、データ転送方式がクロ
ック同期方式で、各接続デバイスに供給されるシステム
クロックに同期してデータ転送が行われることを特徴と
するデータ転送システム。 - 【請求項３】請求項１において、データ転送方式がソー
ス同期方式で、ソースクロック線が、アドレス・データ
多重化線、およびコントロール線と同様に接続され、空
きスロットにおいて、上記２組のアドレス・データ多重
化線、コントロール線、およびソースクロック線を直接
接続する配線が等長であることを特徴とするデータ転送
システム。 - 【請求項４】請求項１において、データ転送方式が非同
期方式であることを特徴とするデータ転送システム。 - 【請求項５】請求項１ないし４のいずれか１項におい
て、リング状接続を保持する手段として、空きスロット
に装着し、２組のアドレス・データ多重化線、およびコ
ントロール線、それに加えてデータ転送方式がソース同
期方式の場合にはソースクロック線を直接接続するコネ
クタカバーを有することを特徴とするデータ転送システ
ム。 - 【請求項６】情報処理装置用のデータ転送システムであ
って、複数の接続デバイスと拡張のためのスロットを有
し、データ転送方式がソース同期方式で、該各接続デバ
イスおよびスロット間は１組のアドレス・データ多重化
線、コントロール線、およびソースクロック線によって
１対１に接続され、該複数の接続デバイスおよびスロッ
トが各々２組のアドレス・データ多重化線、コントロー
ル線、およびソースクロック線に接続されることによっ
て全体としてリング状に接続され、空きスロットにおい
て、上記２組のアドレス・データ多重化線、コントロー
ル線、およびソースクロック線をドライバを介して接続
し、その配線が等長であることを特徴とするデータ転送
システム。 - 【請求項７】情報処理装置用のデータ転送システムであ
って、複数の接続デバイスと拡張のためのスロットを有
し、データ転送方式がクロック同期方式で、該各接続デ
バイスおよびスロット間は１組のアドレス・データ多重
化線、およびコントロール線によって１対１に接続さ
れ、該複数の接続デバイスおよびスロットが各々２組の
アドレス・データ多重化線、およびコントロール線に接
続されることによって全体としてリング状に接続され、
空きスロットにおいて、上記２組のアドレス・データ多
重化線、およびコントロール線をラッチを介して接続す
ることを特徴とするデータ転送システム。 - 【請求項８】請求項１ないし７のいずれか１項に記載の
データ転送システムを、単数または複数有することを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170008A JPH0730570A (ja) | 1993-07-09 | 1993-07-09 | データ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170008A JPH0730570A (ja) | 1993-07-09 | 1993-07-09 | データ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730570A true JPH0730570A (ja) | 1995-01-31 |
Family
ID=15896885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5170008A Pending JPH0730570A (ja) | 1993-07-09 | 1993-07-09 | データ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730570A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002062908A (ja) * | 2000-08-15 | 2002-02-28 | Fuji Electric Co Ltd | プログラマブルコントローラ |
| US6998743B2 (en) | 2003-10-10 | 2006-02-14 | Tokyo Parts Industrial Co., Ltd. | Stator incorporating drive circuit and axial-gap brushless motor comprising same stator |
| JP2007535042A (ja) * | 2004-04-23 | 2007-11-29 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
| JP2019029977A (ja) * | 2017-08-04 | 2019-02-21 | 株式会社明電舎 | 信号伝送回路 |
-
1993
- 1993-07-09 JP JP5170008A patent/JPH0730570A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002062908A (ja) * | 2000-08-15 | 2002-02-28 | Fuji Electric Co Ltd | プログラマブルコントローラ |
| US6998743B2 (en) | 2003-10-10 | 2006-02-14 | Tokyo Parts Industrial Co., Ltd. | Stator incorporating drive circuit and axial-gap brushless motor comprising same stator |
| JP2007535042A (ja) * | 2004-04-23 | 2007-11-29 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
| JP4841545B2 (ja) * | 2004-04-23 | 2011-12-21 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
| JP2019029977A (ja) * | 2017-08-04 | 2019-02-21 | 株式会社明電舎 | 信号伝送回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6625687B1 (en) | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing | |
| EP0522764B1 (en) | Multiplexing scheme for modem control signals | |
| US20050270298A1 (en) | Daughter card approach to employing multiple graphics cards within a system | |
| KR100291051B1 (ko) | 원격pci슬롯확장을제공하는방법및장치 | |
| US7269088B2 (en) | Identical chips with different operations in a system | |
| US20110299316A1 (en) | Memory module, method and memory system having the memory module | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| TWI603202B (zh) | 具有通道資源重定向的設備及系統 | |
| JPH02201567A (ja) | 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画 | |
| JP2991023B2 (ja) | データ送信装置、データ送受信装置及びシステム | |
| JPH0730570A (ja) | データ転送システム | |
| JPS5986991A (ja) | 制御可能に通信接続を設定する回路および方法 | |
| EP1716475A2 (en) | Method and system for high speed usb data routing | |
| KR100564570B1 (ko) | 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템 | |
| US6904062B1 (en) | Method and apparatus for efficient and flexible routing between multiple high bit-width endpoints | |
| JPH10207591A (ja) | インターフェイスボード | |
| EP0063140A1 (en) | Data communication bus structure | |
| JP2001022486A (ja) | 電子機器およびコンピュータシステム | |
| KR900008039B1 (ko) | 멀티버스를 이용한 인터페이스 카드 | |
| JP2576387B2 (ja) | データ通信装置 | |
| US8050043B2 (en) | Printed circuit board facilitating expansion of number of memory modules and memory system including the same | |
| JP2001077785A (ja) | 時分割多重伝送装置 | |
| JPH07210499A (ja) | バスドライバ選択方式 | |
| KR19980057564A (ko) | 데이지 체인 구조를 가진 입출력 제어장치 | |
| JPH10268977A (ja) | カード間の信号の接続方法及び複数基板の接続構造 |