TWI387885B - 具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器 - Google Patents

具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器 Download PDF

Info

Publication number
TWI387885B
TWI387885B TW094112922A TW94112922A TWI387885B TW I387885 B TWI387885 B TW I387885B TW 094112922 A TW094112922 A TW 094112922A TW 94112922 A TW94112922 A TW 94112922A TW I387885 B TWI387885 B TW I387885B
Authority
TW
Taiwan
Prior art keywords
data
graphics
data bus
graphics subsystem
subsystem
Prior art date
Application number
TW094112922A
Other languages
English (en)
Other versions
TW200606656A (en
Inventor
Oren Rubinstein
Jonah M Alben
Wei Je Huang
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW200606656A publication Critical patent/TW200606656A/zh
Application granted granted Critical
Publication of TWI387885B publication Critical patent/TWI387885B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Information Transfer Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Generation (AREA)

Description

具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器
本發明係關於電腦圖形的領域。許多電腦圖形影像是由特定視角以數學方式塑造三維景象之光的互動而製造。此程序稱為上彩(rendering),產生由該特定視角之景象的二維影像,類似於拍了一張工作景象的照片。
隨著電腦圖形要求的增加,特別是即時的電腦圖形,具有適於加速上彩程序之圖形處理子系統的電腦系統便變得普遍。在該些電腦系統中,上彩程序區分為電腦一般功能中央處理單元(CPU)部分,及圖形處理子系統部分。通常CPU執行高階作業,例如判斷特定景象中物件的位置、動作及碰撞。經由這些高階作業,CPU產生定義所需上彩影像的上彩指令與資料集。例如,上彩指令與資料可定義景象幾何、光線、明暗、材質、動作及/或景象的拍攝參數。圖形處理子系統由上彩指令與資料集產生了一或多幅上彩影像。
通常,CPU及完成電腦系統核心邏輯功能的其他晶片係位於稱為主機板的單一電路板上。圖形處理子系統則位於經由擴充槽介面與主機板相連的獨立電路板上。較近期,圖形處理子系統已併入主機板,成為完成電腦系統核心邏輯功能之晶片的一部分,或成為一或多片獨立的圖形及/或記憶體晶片。圖形處理子系統與主機板的集成使得電腦製造商可提供完整、低價的電腦系統。亦使得電腦製造商可製造實體精巧的電腦系統,例如筆記型電腦或其他行動計算裝置。
通常,由於許多因素,集成圖形處理子系統較位於獨立電路板上的圖形處理子系統具有較低的效能。首先,集成圖形處理子系統的實體尺寸侷限於主機板上的可用空間。此可能限制所使用圖形處理晶片的複雜性,以及可用於圖形作業的記憶體數量。其次,集成圖形處理子系統中電力損耗及熱消散是較難處理的問題,尤其是對於實體精巧的電腦系統而言。此外,由於集成圖形處理子系統通常希望成為低成本電腦系統的一部分,因而成本考量可能限制了圖形處理子系統的效能。
電腦所有者可能希望提昇其電腦系統中集成圖形處理子系統,以提昇效能或避免陳舊。然而,升級集成圖形處理子系統是困難或不可能的。有鑒於其名稱,許多集成圖形處理子系統係著實實體併入電腦系統的主機板中,在不更換整個主機板之下,無法移除及升級。此係不可能或因成本過高而非一有效的解決方案。
一種替代的解決方案包括沿集成圖形處理子系統擴充主機板上的槽或埠。當未使用擴充槽時,電腦系統便使用集成圖形處理子系統。當輔助圖形處理子系統與擴充槽或埠連接時,集成圖形處理子系統便關閉而以輔助圖形處理子系統執行電腦系統的圖形作業。
然而,包括擴充槽或埠以替代集成圖形處理子系統,係需要圖形匯流排橋接電路以交替地將資料傳予集成圖形處理子系統或其餘圖形處理子系統。圖形匯流排橋接電路是昂貴且複雜的零件。由於圖形匯流排橋接電路基本上增加了核心邏輯的複雜性、晶片接腳的數量及安排電路板佈局的困難度,所以其增加了主機板的成本。與圖形匯流排橋接電路相關的其餘成本,抹煞了集成圖形處理子系統的許多優點。
因而需要一種系統可提昇集成圖形處理子系統,而不增加昂貴的零件至電腦系統。其進一步需要提昇集成圖形處理子系統的該系統可適於各種不同類型的電腦系統。
本發明一實施例包括一集成圖形子系統及一圖形連接器,以附加輔助圖形子系統或回送卡。第一匯流排連接將資料自電腦系統傳送至集成圖形子系統。若使用回送卡,資料便經由第二匯流排連接而自集成圖形子系統回送至電腦系統。當輔助圖形子系統附加至圖形連接器以替換回送卡時,集成圖形子系統便以資料傳送模式作業。電腦系統經由第一匯流排連接將資料傳送至集成圖形子系統。集成圖形子系統接著經由第二匯流排連接的一部分將資料傳送至輔助圖形子系統。第二匯流排連接的其餘部分則用於將資料自輔助圖形子系統回送至電腦系統。在另一實施例中,輔助圖形子系統將顯示資訊回送至電腦系統。當集成圖形子系統以資料傳送模式作業時,便接收顯示資訊並用於控制一顯示裝置。
在一實施例中,電腦系統包括一中央處理單元、一電腦核心邏輯控制器、一集成圖形子系統、一圖形連接器及一資料通訊匯流排。電腦核心邏輯控制器適於協調在資料通訊匯流排上通訊。集成圖形子系統適於產生顯示資料以回應上彩資訊集。圖形連接器適於與輔助圖形子系統通訊。
資料通訊匯流排與電腦核心邏輯控制器相連,並包括:一第一匯流排連接,適於將上彩資訊集自電腦核心邏輯控制器傳送至集成圖形子系統;一第二匯流排連接,適於在集成圖形子系統與圖形連接器間傳送資訊;及一第三匯流排連接,適於將資訊自圖形連接器傳送至電腦核心邏輯控制器。集成圖形子系統包括正常作業模式,適於經由第二匯流排連接及第三匯流排連接傳送資訊予電腦核心邏輯,亦包括資料傳送模式,適於經由第二匯流排連接以輔助圖形子系統,傳送經由第一匯流排連接接收的上彩資訊集。
在另一實施例中,集成圖形子系統適於以資料傳送模式作業,以回應移除圖形連接器的回送卡。回送卡適於連接第二匯流排連接及第三匯流排連接。在另一實施例中,回送卡適於將一部分的資料通訊匯流排保持一電壓值,顯示缺少輔助圖形子系統。一部分的資料通訊匯流排可為存在檢測線路,適於顯示圖形連接器與輔助圖形子系統間的連接。
在另一實施例中,電腦系統包括一與集成圖形子系統連接的顯示裝置。顯示裝置適於接收集成圖形子系統的顯示資料。雖然係以資料傳送模式作業,但集成圖形子系統適於經由資料通訊匯流排接收輔助圖形子系統的顯示資料。
圖1為電腦系統100的方塊圖,例如個人電腦、視訊遊戲控制台、個人數位助理,或其他適於體現本發明一實施例的其他數位裝置。電腦系統100包括執行軟體應用程式的中央處理單元(CPU)105及任一作業系統。在一實施例中,CPU 105實際上為多個分別並列作業的中央處理單元。記憶體110儲存CPU 105使用的應用程式及資料。儲存體115提供應用程式及資料的非揮發性儲存體,可包括固定碟片機、可攜式碟片機、快閃記憶體裝置,及光碟唯讀記憶體(CD-ROM)、數位影音光碟唯讀記憶體(DVD-ROM)或其他光碟儲存裝置。使用者輸入裝置120將一或多位使用者的使用者輸入傳予電腦系統100,並可包括鍵盤、滑鼠、搖桿、觸控式螢幕及/或麥克風。網路介面125允許電腦系統100經由電子通訊網路與其他電腦系統通訊,並可包括在區域網路或例如網際網路之廣域網路上的有線或無線通訊。電腦系統100的零件包括CPU 105、記憶體110、資料儲存體115、使用者輸入裝置120及網路介面125,係經由一或多個資料匯流排160而連接。資料匯流排的樣本包括ISA、PCI、AGP、PCI-Express及Hyper Transport資料匯流排。
圖形子系統130進一步與資料匯流排160及電腦系統100的零件連接。圖形子系統可併入電腦系統主機板,或位於與電腦系統固定或可移動連接的個別電路板上。圖形子系統130包括圖形處理單元(GPU)135及圖形記憶體。圖形記憶體包括顯示記憶體140(例如訊框緩衝器),用於儲存輸出影像每一畫素的畫素資料。CPU 105可直接提供畫素資料予顯示記憶體140。另一方面,CPU 105提供定義所需輸出影像的資料及/或指令予GPU 135,藉此GPU 135便可產生一或多幅輸出影像的畫素資料。定義所需輸出影像的資料及/或指令被儲存在附加記憶體145中。在一實施例中,GPU 135經由定義景象幾何、光線、明暗、材質、動作及/或景象拍攝參數的上彩指令與資料,產生輸出影像的畫素資料。
在另一實施例中,顯示記憶體140及/或附加記憶體145為記憶體110的一部分,共用CPU 105。另一方面,顯示記憶體140及/或附加記憶體145為圖形子系統130專用的一或多個個別記憶體。圖形子系統130定期自顯示記憶體218輸出影像的畫素資料,並顯示於顯示裝置150上。顯示裝置150為任一可顯示視覺資訊以回應電腦系統100之信號的裝置,包括陰極射線管(CRT)、液晶顯示(LCD)、電漿及物件連接嵌入顯示(OLED)等顯示器。電腦系統100可提供顯示裝置150類比或數位信號。
在另一實施例中,圖形處理子系統130包括一或多個類似於GPU 135的附加圖形處理單元(GPU)155。在另一實施例中,圖形處理子系統130包括一圖形協力處理器165。圖形處理協力處理器165及附加GPU 155適於與GPU 135並列作業,或取代GPU 135。附加GPU 155經由上彩指令產生輸出影像的畫素資料,與GPU 135類似。附加GPU 155可與GPU 135結合作業,同步產生一輸出影像不同部分的畫素資料,或同步產生不同輸出影像的畫素資料。在一實施例中,圖形協力處理器165執行上彩相關的工作,例如GPU 135及/或附加GPU的幾何轉換、陰影計算及背面選擇等作業。
附加GPU 155可與GPU 135置於相同的電路板上,共用GPU 135至資料匯流排160的連接,或可置於附加電路板上,個別與資料匯流排160連接。附加GPU 155亦可與GPU 135併入相同模組或晶片分封中。附加GPU 155可具有本身的顯示及附加記憶體,類似於顯示記憶體140及附加記憶體145,或可與GPU 135共用記憶體140及145。在一實施例中,圖形協力處理器165併入電腦系統晶片組(未顯示),例如併入用於控制資料匯流排160的Northbridge或Southbridge晶片。
圖2A及2B描繪使用依據本發明一實施例之集成圖形處理子系統或輔助圖形處理子系統的電腦系統。圖2A描繪電腦系統200。電腦系統的CPU 205經由資料匯流排208與Northbridge晶片210連接。Northbridge 210完成電腦系統200的核心邏輯功能,包括協調CPU 205與圖形處理子系統間的通訊,Northbridge 210可為個別晶片或與CPU 205相結合。電腦系統200包括集成圖形子系統215。集成圖形子系統215包括一或多個圖形處理單元及任意個別圖形記憶體。如上述,集成圖形子系統215可包含一或多個分離的晶片,被併入電腦系統。在一實施例中,集成圖形子系統215、CPU 205及Northbridge 210均置於電腦系統200的主機板上。
集成圖形子系統215經由資料匯流排與Northbridge210相連,並因而與CPU 205相連。在一實施例中,資料匯流排為一16位元的PCI-Express資料匯流排。撥出資料匯流排連接220適於將Northbridge 210的資料傳予集成圖形子系統215。
傳統匯流排架構典型地包括Northbridge與圖形處理子系統間的撥出資料匯流排連接,以便將資料傳予圖形處理子系統,及圖形處理子系統與Northbridge間的撥入資料匯流排連接,以便將圖形處理子系統的資料傳予Northbridge。然而。本發明一實施例中的電腦系統200,包括集成圖形子系統215與圖形連接器230間的撥入資料匯流排連接225。圖形連接器230適於連接輔助圖形子系統,其可用於取代集成圖形子系統215。圖形連接器230亦包括至Northbridge 210的撥入資料匯流排連接240。
當未使用輔助圖形子系統時,便附加回送卡235予圖形連接器230。回送卡235連接撥入資料匯流排連接225及240。在一實施例中,回送卡235是具有正電路佈局的小型電路板,可連接撥入資料匯流排連接225的資料線路與撥入資料匯流排連接240的適當相對線路。隨著回送卡235與圖形連接器230相連,撥入資料匯流排連接225及240的結合,形成了集成圖形子系統215至Northbridge 210之資料傳送的完整返回路徑。由於本實施例的回送卡235為一正電路零件,其幾未增加電腦系統200的成本及複雜性。
圖2B描繪與輔助圖形子系統255相連的電腦系統200。將上述回送卡235自圖形連接器230移除,並連接輔助圖形子系統255以為替代。在一實施例中,圖形連接器230可為一適於與位於一或多片個別電路板上輔助圖形子系統255相連的擴充槽。輔助圖形子系統255可適於安裝於電腦系統200的資料組中,例如桌上型電腦的應用程式,或駐於電腦系統200的外殼之外,例如筆記型電腦或可攜式應用程式。輔助圖形子系統255可直接與圖形連接器230相連,例如適於以擴充槽形式安裝於圖形連接器230中的電路板,或經由電纜或其他電氣鏈路,而適於以插頭、插座、埠或其他電氣連接器的形式與圖形連接器230相連。輔助圖形子系統255可倚賴圖形連接器230所提供的電氣連接而獲得充分電力,或包括個別電源。
隨著以輔助圖形子系統255替代,包括上彩指令及資料等資料,自CPU 205傳予集成圖形子系統215,途經Northbridge 210與撥出資料匯流排連接220。隨著與輔助圖形子系統255相連,電腦系統200一實施例的特徵在於集成圖形子系統215以資料傳送模式作業。當在資料傳送模式中時,集成圖形子系統215經由撥入資料匯流排連接225重發經由撥出資料匯流排連接220所接收的資料予輔助圖形子系統255。以此方式,使用集成圖形子系統215的資料傳送模式,將資料由CPU 205傳予輔助圖形子系統255。資料自輔助圖形子系統255經由撥入資料匯流排連接240傳回至Northbridge 210,若有需要並傳至CPU 205。
集成圖形子系統215的資料傳送模式可以許多不同的方式完成。集成圖形子系統215經由撥出資料匯流排連接220,接收代表數位資料的類比電壓信號。在一實施例中,當集成圖形子系統215以資料傳送模式作業時,便內部切換撥出資料匯流排連接220,以便與撥入資料匯流排連接225相連。藉由連接撥出資料匯流排連接220與撥入資料匯流排連接225,撥出資料匯流排連接220所接收的類比電壓信號便被複製於撥入資料匯流排連接225上,使得輔助圖形子系統255可接收該些類比電壓信號,並轉換為數位資料。
在另一實施例中,當集成圖形子系統215以資料傳送模式作業時,便內部將自撥出資料匯流排連接220接收的類比電壓信號,轉換為相對應的數位資料值。該些數位資料值接著被轉換回適於撥入資料匯流排連接225的類比電壓信號。輔助圖形子系統255接收由集成圖形子系統215所產生的該些類比電壓信號,並轉換為數位資料。
不論集成圖形子系統215的資料傳送模式是使用完全類比會類比/數位合成的路徑,將資料由Northbridge 210傳送至輔助圖形子系統255,在另一實施例中,集成圖形子系統215亦可將所有接收到的類比電壓信號,轉換為數位資料值。數位資料值接著被集成圖形子系統215用於操作特定特性,例如在正常與資料傳送作業模式間切換,或如下述地接收用於控制集成顯示的顯示資訊。
在另一實施例中,電腦系統200自動檢測回送卡235的移除及輔助圖形子系統255的後續連接,反之亦然。在此實施例中,資料匯流排連接220、225及240均包括一或多個「存在檢測」連接。例如,PCl-Express資料匯流排規格包括一存在檢測連接,其通常設定為一高電壓值。當輔助圖形子系統255與圖形連接器230連接時,存在檢測連接便設定為不同值,顯示一新裝置與圖形連接器230連接。例如,輔助圖形子系統可將存在檢測連接接地。在一實施例中,當電腦系統200執行時,輔助圖形子系統255可與電腦系統200連接。此外,當電腦系統200關閉時,輔助圖形子系統255亦可與電腦系統200連接,且輔助圖形子系統255接著將檢測電腦系統200下一次開啟的時間。
為回應存在檢測連接之值的變化,Northbridge 210發信號通知電腦系統200,輔助圖形子系統255已連接。回應中,電腦系統200執行許多工作以啟動輔助圖形子系統255,例如分配位址空間及載入適當的裝置驅動程式。此外,Northbridge 210指示集成圖形子系統215以上述資料傳送模式作業,使得資料可傳予輔助圖形子系統255。在一實施例中,當輔助圖形子系統255連接時,Northbridge 210使用邊帶信號與集成圖形子系統215通訊,以避免潛在的通訊衝突。
當輔助圖形子系統255被移除並以回送卡235取代時,執行類似的程序。Northbridge 210檢測到存在檢測連接的變化,顯示輔助圖形子系統255被移除並以回送卡235取代。回應中,Northbridge 210指示集成圖形子系統215以正常模式而非資料傳送模式作業。此外,輔助圖形子系統255使用的作業系統源均停用,並啟動適於集成圖形子系統215的資源,例如位址空間及裝置驅動程式。
當附加輔助圖形子系統至桌上型電腦系統時,顯示裝置通常可經由外部電纜直接連接進入輔助顯示裝置上的埠中。然而,在某些電腦系統中,顯示裝置與集成圖形子系統固定連接。例如,在筆記型電腦及行動裝置中,顯示裝置與電腦系統整合在一起,顯示裝置與電腦系統間的連接無法以人工方式與集成圖形子系統脫離,而與輔助圖形子系統相連。
在本發明的一實施例之具集成顯示裝置的電腦系統中,經由集成圖形子系統將顯示資訊自輔助圖形子系統傳送予集成顯示裝置。圖3描繪依據本發明一實施例,使用與集成顯示裝置結合之輔助圖形處理子系統。
圖3描繪具集成顯示裝置325的電腦系統300。為求清晰,先前附圖中出現過的CPU及其他零件均予省略。完成電腦系統300核心邏輯功能的Northbridge 310包括CPU 205與圖形處理子系統間的整合連接。
集成圖形子系統315經由資料匯流排與Northbridge 210連接,並因而與CPU相連。在一實施例中,資料匯流排為16位元的PCI-Express資料匯流排。撥出資料匯流排連接320適於將資料自Northbridge 310傳送予集成圖形子系統315。類似於上述實施例,當不具輔助圖形子系統時,集成圖形子系統315亦經由撥入資料匯流排連接335與350及回送卡,而與Northbridge 310連接。
集成圖形子系統315亦經由顯示連接330與顯示裝置325連接。顯示裝置325適於接收集成圖形子系統315的顯示資料,結果顯示一或多幅影像。發送予顯示裝置325的顯示資料可為類比或數位型式,且顯示連接330可為固定或可動式連接。
當輔助圖形子系統345附加於圖形連接器340時,集成圖形子系統315便切換為資料傳送模式,使得Northbridge 310可與輔助圖形子系統345通訊。然而,顯示裝置325仍經由顯示連接330與集成圖形子系統315相連。
為使輔助圖形子系統345可於顯示裝置325上顯示影像,輔助圖形子系統345的一實施例經由撥入資料匯流排連接350,發送所有顯示記憶體擷取的複製要求予Northbridge 310。Northbridge 310在撥出資料匯流排連接320上重發該顯示記憶體要求予集成圖形子系統315。集成圖形子系統315解譯該顯示記憶體要求,並因而更新顯示記憶體副本。該顯示記憶體副本可由集成圖形子系統315存取。集成圖形子系統315接著使用儲存於該顯示記憶體副本中的資訊,製造顯示裝置325的顯示資料。
圖4A及4B描繪使用依據本發明另一實施例之集成圖形處理子系統或輔助圖形處理子系統的電腦系統。電腦系統包括與集成圖形處理子系統415及圖形連接器425相連的Northbridge 405。在此實施例中,資料匯流排分為兩匯流排連接410與435。例如,16位元的資料匯流排分為二個8位元的連接。匯流排連接410與435均為雙向連接,可攜帶資料進出Northbridge 405。
匯流排連接410與集成圖形子系統415直接連接。當不具輔助圖形子系統時,回送卡430與圖形連接器425相連。回送卡430橋接匯流排連接435與匯流排連接420,後者與集成圖形子系統415相連。如上述,回送卡430可為一被動式電路板。經由橋接匯流排連接435與420,第二匯流排連接435便與集成圖形子系統415相連。同時,若具有回送卡430,匯流排連接410與435便形成集成圖形子系統415的完整16位元資料匯流排。
Northbridge 405的資料分為兩部分,第一部份經由匯流排連接410傳送予集成圖形子系統415。第二部分資料經由匯流排連接435自Northbridge 405傳送予圖形連接器425,通過回送卡430,接著經由匯流排連接420傳送予集成圖形子系統415。集成圖形子系統415的資料以類似的方式與Northbridge 405通訊。為補償第二部分資料通訊中所造成的傳輸延遲,在一實施例中,Northbridge 405及集成圖形子系統415均延遲匯流排連接410上第一部分資料通訊,藉以確保第一及第二部分資料的同步。
圖4B描繪附加輔助圖形子系統455的電腦系統400。輔助圖形子系統455附加於圖形連接器425,取代回送卡430。在此組態中,集成圖形子系統415以上述資料傳送模式作業。資料自Northbridge 405傳送予輔助圖形子系統455,並分為兩部分。第一部分通過匯流排連接410,傳送予集成圖形處理子系統415。集成圖形處理子系統425接著將匯流排連接420上的第一部分轉向傳送予輔助圖形子系統455。如上述,集成圖形子系統可使用類比或數位系統,將資料自匯流排連接410傳送予匯流排連接420。
第二部分資料經由匯流排連接435自Northbridge 405直接傳送予輔助圖形子系統455。資料以類似的方式自輔助圖形子系統455傳輸予Northbridge 405。在一實施例中,Northbridge 405及輔助圖形子系統455均延遲在匯流排連接435上傳輸的第二部分資料,藉以確保第一及第二部分資料保持同步。
本發明提供一種系統,可提昇集成圖形處理子系統而不需附加昂貴的零件,例如附加資料匯流排橋接電路至電腦系統。雖然本發明係參照電腦圖形子系統進行討論,但本發明適於提昇任意型式之電腦系統的集成零件,包括音頻零件及通訊零件。本發明已參照特定範例及其中實施例進行討論;但渠僅為於描繪而非侷限本發明。因此,本發明的範圍係由申請專利範圍所界定。
100、200、300、400...電腦系統
105、205...中央處理單元
110...記憶體
115...儲存體
120...使用者輸入裝置
125...網路介面
130...圖形子系統
135...圖形處理單元
140、218...顯示記憶體
145...附加記憶體
150...顯示裝置
155...附加圖形處理單元
160、208...資料匯流排
165...圖形協力處理器
210、310、405...Northbridge晶片
215、315、415...集成圖形子系統
220、320...撥出資料匯流排連接
225、240、335、350...撥入資料匯流排連接
230、340、425...圖形連接器
235、430...回送卡
255、345、455...輔助圖形子系統
325...集成顯示裝置
330...顯示連接
410、420、435...匯流排連接
本發明將參照附圖進行說明,其中:圖1為適於體現本發明一實施例之電腦系統的方塊圖;圖2A及2B描繪使用依據本發明一實施例之集成圖形處理子系統或輔助圖形處理子系統的電腦系統;圖3描繪使用依據本發明一實施例之結合集成圖形處理子系統的輔助圖形處理子系統;及圖4A及4B描繪使用依據本發明另一實施例之集成圖形處理子系統或輔助圖形處理子系統的電腦系統。
附圖中,相同代號表示相同零件。
200‧‧‧電腦系統
205‧‧‧中央處理單元
208‧‧‧資料匯流排
210‧‧‧Northbridge晶片
215‧‧‧集成圖形子系統
220‧‧‧撥出資料匯流排連接
225‧‧‧撥入資料匯流排連接
230‧‧‧圖形連接器
235‧‧‧回送卡
240‧‧‧撥入資料匯流排連接

Claims (23)

  1. 一種電腦系統,包含:一中央處理單元;一電腦核心邏輯控制器,適於協調資料通訊匯流排上的通訊;一集成圖形子系統,適於回應上彩資訊集而產生顯示資料;一圖形連接器,適於與輔助圖形子系統通訊;一資料通訊匯流排,其與電腦核心邏輯控制器相連,包括一第一匯流排連接,適於將電腦核心邏輯控制器的上彩資訊集傳予集成圖形子系統;一第二匯流排連接,適於在集成圖形子系統與圖形連接器間傳送資訊;及一第三匯流排連接,適於將圖形連接器資訊傳予電腦核心邏輯控制器;其中集成圖形子系統包括正常作業模式,適於經由第二匯流排連接及第三匯流排連接,傳送資訊予電腦核心邏輯,其亦包括資料傳送模式,適於經由第二匯流排連接而以輔助圖形子系統傳送經由第一匯流排連接所接收的上彩資訊集。
  2. 如申請專利範圍第1項之電腦系統,其中集成圖形子系統適於在資料傳送模式中作業,以回應圖形連接器之回送卡的移除。
  3. 如申請專利範圍第2項之電腦系統,其中回送卡適於連接第二匯流排連接及第三匯流排連接。
  4. 如申請專利範圍第3項之電腦系統,其中回送卡適於將資料通訊匯流排的部分保持在顯示缺少輔助圖形子系統的電壓值。
  5. 如申請專利範圍第4項之電腦系統,其中資料通訊匯流排的部分係一出現檢測線路,適於顯示圖形連接器與輔助圖形子系統間的連接。
  6. 如申請專利範圍第1項之電腦系統,進一步包含一與集成圖形子系統連接的顯示裝置,其適於接收集成圖形子系統的顯示資料;其中,雖然以資料傳送模式作業,但集成圖形子系統適於經由資料通訊匯流排接收輔助圖形子系統的顯示資料。
  7. 如申請專利範圍第1項之電腦系統,其中資料通訊匯流排為一PCI-Express匯流排。
  8. 一種圖形處理單元,適於包括在電腦系統的集成圖形子系統中,包含:一第一資料匯流排連接介面,適於接收第一資料匯流排連接的上彩資訊集;及一第二資料匯流排連接介面,適於經由第二資料匯流排連接而與電腦系統傳送資訊;其中圖形處理單元包括一第一作業模式,適於回應上彩資訊集而產生顯示資料,及一第二作業模式,適於經由第二資料匯流排連接介面,傳送經由第一資料匯流排連接介面所接收的上彩資訊集,予輔助圖形子系統。
  9. 如申請專利範圍第8項之圖形處理單元,其中圖形處理單元包括一位於第一資料匯流排連接介面與第二資料匯流排連接介面間的類比連接,且其中類比連接適於傳輸代表經由第一資料匯流排連接介面所接收之上彩資訊的類比電壓信號,予第二資料匯流排連接介面。
  10. 如申請專利範圍第8項之圖形處理單元,其中圖形處理單元包括一位於第一資料匯流排連接介面與第二資料匯流排連接介面間的數位連接,且其中數位連接適於解譯代表經由第一資料匯流排連接介面所接收之上彩資訊的類比電壓信號成為數位信號,並將該數位信號轉換成將自第二資料匯流排連接介面輸出的類比電壓信號。
  11. 如申請專利範圍第8項之圖形處理單元,進一步包括一顯示連接介面,適於傳送顯示資訊予顯示裝置,其中,雖然以第一作業模式作業,但圖形處理單元適於經由第一資料匯流排連接介面接收輔助圖形子系統的顯示資訊。
  12. 如申請專利範圍第8項之圖形處理單元,進一步適於自第一作業模式切換至第二作業模式,以回應接收電腦系統的指令,其中該指令係發佈以回應與該電腦系統連接的輔助圖形子系統。
  13. 如申請專利範圍第12項之圖形處理單元,其中該指令係經由第一資料匯流排通訊介面傳輸。
  14. 如申請專利範圍第12項之圖形處理單元,其中該指令係以邊帶信號的形式傳輸至圖形處理單元。
  15. 如申請專利範圍第8項之圖形處理單元,其中第一及第二資料匯流排連接介面為PCI-Express匯流排介面。
  16. 一種電腦核心邏輯控制器,包含:一第一資料匯流排連接介面,適於經由第一資料匯流排連接發送上彩資訊集予集成圖形子系統;及一第二資料匯流排連接介面,適於經由與圖形連接器連接的第二資料匯流排連接,接收資訊;其中電腦核心邏輯控制器適於檢測圖形連接器與輔助圖形子系統間的連接,並回應而發送指令予集成圖形子系統,顯示集成圖形子系統應經由集成圖形子系統與圖形連接器間第三資料匯流排連接,傳送上彩資訊集予輔助圖形子系統。
  17. 如申請專利範圍第16項之電腦核心邏輯控制器,進一步適於經由邊帶信號發送指令予集成圖形子系統。
  18. 如申請專利範圍第16項之電腦核心邏輯控制器,其中第一及第二資料匯流排連接介面為PCI-Express匯流排介面。
  19. 如申請專利範圍第16項之電腦核心邏輯控制器,進一步適於經由檢測第二資料匯流排連接介面在第二資料匯流排連接部分所接收的電壓值變化,而檢測圖形連接器與輔助圖形子系統間的連接,其中電壓值的變化係起因於圖形連接器之回送卡的移除。
  20. 如申請專利範圍第16項之電腦核心邏輯控制器,其中第二資料匯流排連接介面適於當回送卡與圖形連接器連接時,經由第二資料匯流排連接,接收集成圖形子系統的資訊。
  21. 如申請專利範圍第16項之電腦核心邏輯控制器,其中第二資料匯流排連接介面適於當輔助圖形子系統與圖形連接器連接時,經由第二資料匯流排連接,接收輔助圖形子系統的資訊。
  22. 如申請專利範圍第16項之電腦核心邏輯控制器,進一步適於經由第二資料匯流排連接介面,接收輔助圖形子系統的顯示資訊,並經由第一資料匯流排連接介面,傳送該顯示資訊予集成圖形子系統。
  23. 如申請專利範圍第16項之電腦核心邏輯控制器,其中該電腦核心邏輯控制器為中央處理單元的一部分。
TW094112922A 2004-04-23 2005-04-22 具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器 TWI387885B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/831,440 US6985152B2 (en) 2004-04-23 2004-04-23 Point-to-point bus bridging without a bridge controller

Publications (2)

Publication Number Publication Date
TW200606656A TW200606656A (en) 2006-02-16
TWI387885B true TWI387885B (zh) 2013-03-01

Family

ID=35135943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094112922A TWI387885B (zh) 2004-04-23 2005-04-22 具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器

Country Status (9)

Country Link
US (2) US6985152B2 (zh)
EP (1) EP1738275B1 (zh)
JP (1) JP4841545B2 (zh)
CN (1) CN100543717C (zh)
CA (1) CA2563833A1 (zh)
DE (1) DE602005019037D1 (zh)
HK (1) HK1099955A1 (zh)
TW (1) TWI387885B (zh)
WO (1) WO2005106697A1 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10344644B4 (de) * 2003-09-25 2007-08-09 Fujitsu Siemens Computers Gmbh Computermainboard
US20080094403A1 (en) * 2003-11-19 2008-04-24 Reuven Bakalash Computing system capable of parallelizing the operation graphics processing units (GPUs) supported on a CPU/GPU fusion-architecture chip and one or more external graphics cards, employing a software-implemented multi-mode parallel graphics rendering subsystem
US8497865B2 (en) 2006-12-31 2013-07-30 Lucid Information Technology, Ltd. Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS
US20080068389A1 (en) * 2003-11-19 2008-03-20 Reuven Bakalash Multi-mode parallel graphics rendering system (MMPGRS) embodied within a host computing system and employing the profiling of scenes in graphics-based applications
US7961194B2 (en) 2003-11-19 2011-06-14 Lucid Information Technology, Ltd. Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system
EP1687732A4 (en) 2003-11-19 2008-11-19 Lucid Information Technology Ltd METHOD AND SYSTEM FOR A MULTIPLEXED 3D GRAPHIC PIPELINE VIA A PC BUS
US7812844B2 (en) * 2004-01-28 2010-10-12 Lucid Information Technology, Ltd. PC-based computing system employing a silicon chip having a routing unit and a control unit for parallelizing multiple GPU-driven pipeline cores according to the object division mode of parallel operation during the running of a graphics application
US20070291040A1 (en) * 2005-01-25 2007-12-20 Reuven Bakalash Multi-mode parallel graphics rendering system supporting dynamic profiling of graphics-based applications and automatic control of parallel modes of operation
US8085273B2 (en) 2003-11-19 2011-12-27 Lucid Information Technology, Ltd Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control
US20090027383A1 (en) * 2003-11-19 2009-01-29 Lucid Information Technology, Ltd. Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition
US8941668B2 (en) * 2004-06-25 2015-01-27 Nvidia Corporation Method and system for a scalable discrete graphics system
US8411093B2 (en) * 2004-06-25 2013-04-02 Nvidia Corporation Method and system for stand alone graphics independent of computer system form factor
US8446417B2 (en) * 2004-06-25 2013-05-21 Nvidia Corporation Discrete graphics system unit for housing a GPU
US9087161B1 (en) 2004-06-28 2015-07-21 Nvidia Corporation Asymmetrical scaling multiple GPU graphics system for implementing cooperative graphics instruction execution
TWI274255B (en) * 2004-11-08 2007-02-21 Asustek Comp Inc Motherboard
US20090096798A1 (en) * 2005-01-25 2009-04-16 Reuven Bakalash Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction
US7710426B1 (en) * 2005-04-25 2010-05-04 Apple Inc. Buffer requirements reconciliation
US20080143731A1 (en) * 2005-05-24 2008-06-19 Jeffrey Cheng Video rendering across a high speed peripheral interconnect bus
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US20060282604A1 (en) * 2005-05-27 2006-12-14 Ati Technologies, Inc. Methods and apparatus for processing graphics data using multiple processing circuits
US8893016B2 (en) * 2005-06-10 2014-11-18 Nvidia Corporation Using a graphics system to enable a multi-user computer system
US10026140B2 (en) * 2005-06-10 2018-07-17 Nvidia Corporation Using a scalable graphics system to enable a general-purpose multi-user computer system
US20060282599A1 (en) * 2005-06-10 2006-12-14 Yung-Cheng Chiu SLI adaptor card and method for mounting the same to motherboard
JP4327175B2 (ja) * 2005-07-12 2009-09-09 株式会社ソニー・コンピュータエンタテインメント マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法
US20070067535A1 (en) * 2005-09-20 2007-03-22 Ta-Wei Liu Motherboard capable of selectively supporting dual graphic engine
US20070067517A1 (en) * 2005-09-22 2007-03-22 Tzu-Jen Kuo Integrated physics engine and related graphics processing system
US8941669B1 (en) * 2005-10-18 2015-01-27 Nvidia Corporation Split push buffer rendering for scalability
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US7340557B2 (en) * 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
US7623131B1 (en) * 2005-12-16 2009-11-24 Nvidia Corporation Graphics processing systems with multiple processors connected in a ring topology
US7561163B1 (en) * 2005-12-16 2009-07-14 Nvidia Corporation Detecting connection topology in a multi-processor graphics system
US20070263004A1 (en) * 2006-05-12 2007-11-15 Xgi Technology Inc. Plug-in graphics module architecture
JP4439491B2 (ja) * 2006-05-24 2010-03-24 株式会社ソニー・コンピュータエンタテインメント マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法
US8555099B2 (en) * 2006-05-30 2013-10-08 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7412554B2 (en) * 2006-06-15 2008-08-12 Nvidia Corporation Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units
US7500041B2 (en) * 2006-06-15 2009-03-03 Nvidia Corporation Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
US7562174B2 (en) * 2006-06-15 2009-07-14 Nvidia Corporation Motherboard having hard-wired private bus between graphics cards
US20080030510A1 (en) * 2006-08-02 2008-02-07 Xgi Technology Inc. Multi-GPU rendering system
US8681159B2 (en) * 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US7752372B2 (en) * 2006-12-20 2010-07-06 Mission Technology Group, Inc. PCI express (PCIe) communication system
US7907138B2 (en) * 2006-12-29 2011-03-15 Intel Corporation System co-processor
US11714476B2 (en) 2006-12-31 2023-08-01 Google Llc Apparatus and method for power management of a computing system
US9275430B2 (en) 2006-12-31 2016-03-01 Lucidlogix Technologies, Ltd. Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation
US20080218242A1 (en) * 2007-03-09 2008-09-11 Toshiba Tec Kabushiki Kaisha Output signal switching device
TW200900953A (en) * 2007-06-25 2009-01-01 Asustek Comp Inc Computer system having a processor expansion device
US8122322B2 (en) 2007-07-31 2012-02-21 Seagate Technology Llc System and method of storing reliability data
US9201790B2 (en) * 2007-10-09 2015-12-01 Seagate Technology Llc System and method of matching data rates
US8259119B1 (en) 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
US8922565B2 (en) * 2007-11-30 2014-12-30 Qualcomm Incorporated System and method for using a secondary processor in a graphics system
CN101978352B (zh) * 2007-12-13 2017-11-03 先进微装置公司 用于具有多重图形子系统、减少的功率消耗模式的计算装置的驱动程序架构、软件和方法
US7698489B1 (en) * 2008-02-04 2010-04-13 Nvidia Corporation Method for dynamically turning off bus signals into a GPU
GB2462860B (en) * 2008-08-22 2012-05-16 Advanced Risc Mach Ltd Apparatus and method for communicating between a central processing unit and a graphics processing unit
JP5176816B2 (ja) * 2008-09-24 2013-04-03 日本電気株式会社 情報処理装置、モジュール、及び通信リンクの形成方法
US8373709B2 (en) * 2008-10-03 2013-02-12 Ati Technologies Ulc Multi-processor architecture and method
US8892804B2 (en) 2008-10-03 2014-11-18 Advanced Micro Devices, Inc. Internal BUS bridge architecture and method in multi-processor systems
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8984176B2 (en) * 2008-10-31 2015-03-17 Hewlett-Packard Development Company, L.P. SATA/eSATA port configuration
US8648868B2 (en) 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US8797334B2 (en) 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
CN102193583B (zh) * 2010-03-04 2014-03-26 鸿富锦精密工业(深圳)有限公司 便携式计算机
US8730251B2 (en) 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
US8429325B1 (en) * 2010-08-06 2013-04-23 Integrated Device Technology Inc. PCI express switch and method for multi-port non-transparent switching
TWM412399U (en) * 2011-02-01 2011-09-21 Micro Star Int Co Ltd Interface card
CN102779103A (zh) * 2011-05-12 2012-11-14 宏碁股份有限公司 切换电路、电子装置及独立显示卡模块
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
CN103105895A (zh) * 2011-11-15 2013-05-15 辉达公司 计算机系统及其显示卡及该系统进行图形处理的方法
US20140204101A1 (en) 2011-11-30 2014-07-24 Murali Ramadoss Adaptive frame rate control for a graphics subsystem
WO2013100350A1 (en) 2011-12-28 2013-07-04 Samsung Electronics Co., Ltd. Image processing apparatus, upgrade apparatus, display system including the same, and control method thereof
KR101952831B1 (ko) 2012-12-03 2019-02-28 삼성전자주식회사 전자 장치, 외부 장치 및 그의 제어 방법
CN103984669A (zh) 2013-02-07 2014-08-13 辉达公司 一种用于图像处理的系统和方法
US9223737B1 (en) 2013-03-14 2015-12-29 Google Inc. Computer interconnect isolation
US20140328018A1 (en) * 2013-05-03 2014-11-06 Nvidia Corporation Fanless notebook computer structure providing enhanced graphics performance and form factor
WO2016122480A1 (en) * 2015-01-28 2016-08-04 Hewlett-Packard Development Company, L.P. Bidirectional lane routing
US9940688B2 (en) * 2015-06-04 2018-04-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Video adapter alignment
CN106294228B (zh) * 2016-08-17 2019-06-04 上海兆芯集成电路有限公司 输入输出扩展芯片以及其验证方法
US20180332219A1 (en) * 2017-05-10 2018-11-15 Fotonation Limited Wearable vision system and method of monitoring a region

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295214A (ja) * 1993-04-07 1994-10-21 Mitsubishi Electric Corp システム・バス装置
JPH0730570A (ja) * 1993-07-09 1995-01-31 Hitachi Ltd データ転送システム
US5911056A (en) * 1997-05-01 1999-06-08 Hewlett-Packard Co. High speed interconnect bus
US5991312A (en) * 1997-11-03 1999-11-23 Carrier Access Corporation Telecommunications multiplexer
US6141021A (en) * 1997-12-12 2000-10-31 Intel Corporation Method and apparatus for eliminating contention on an accelerated graphics port
US6138193A (en) * 1998-06-23 2000-10-24 Compaq Computer Corporation System for reducing noise in bus having plurality of first and second set of signals and a delay device for delaying propagation of second signals
US6292859B1 (en) * 1998-10-27 2001-09-18 Compaq Computer Corporation Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller
US6243782B1 (en) * 1998-12-31 2001-06-05 Intel Corporation Method and apparatus for disabling a graphics device when an upgrade device is installed
US6507879B1 (en) * 1999-02-11 2003-01-14 Micron Technology, Inc. Apparatus for configuration devices on a communications channel
JP3895071B2 (ja) * 1999-03-12 2007-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション バス・ブリッジ回路、情報処理システム、及びカードバス・コントローラ
US6275240B1 (en) * 1999-05-27 2001-08-14 Intel Corporation Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
US6624817B1 (en) * 1999-12-31 2003-09-23 Intel Corporation Symmetrical accelerated graphics port (AGP)
JP2002062908A (ja) * 2000-08-15 2002-02-28 Fuji Electric Co Ltd プログラマブルコントローラ

Also Published As

Publication number Publication date
JP4841545B2 (ja) 2011-12-21
TW200606656A (en) 2006-02-16
US7420565B2 (en) 2008-09-02
CN1961309A (zh) 2007-05-09
EP1738275B1 (en) 2010-01-20
EP1738275A1 (en) 2007-01-03
JP2007535042A (ja) 2007-11-29
CA2563833A1 (en) 2005-11-10
US6985152B2 (en) 2006-01-10
HK1099955A1 (en) 2007-08-31
EP1738275A4 (en) 2008-06-04
CN100543717C (zh) 2009-09-23
DE602005019037D1 (de) 2010-03-11
US20050237327A1 (en) 2005-10-27
US20060028478A1 (en) 2006-02-09
WO2005106697A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
TWI387885B (zh) 具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器
US7584306B2 (en) KVM switch with on-screen-display and a computer switching method thereof
EP1746538B1 (en) Multi-graphics processor system, graphics processor and rendering method
US7663635B2 (en) Multiple video processor unit (VPU) memory mapping
JP2010277592A (ja) ハイブリッドコンピュータシステム
US20100017552A1 (en) Converter and control system
CN101118645A (zh) 多重图形处理器系统
US20070200858A1 (en) KVM switch and a computer switching method
CN108304150B (zh) 一种虚拟现实设备和虚拟现实设备的配置方法
CN102446154B (zh) 共用基板管理控制器的服务器系统及方法
US6734862B1 (en) Memory controller hub
EP0814401B1 (en) Computer having a feature bus with buffers for external devices
EP3396523B1 (en) Display system capable of displaying a picture-in-picture image by stacking images
TWI402764B (zh) 分離式圖形系統、用於分離式圖形系統的電腦系統、分離式圖形系統單元、分離式圖形系統(dgs)外罩、及其方法
US6195723B1 (en) Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device
US20120124253A1 (en) Switch circuit and method for switching input/output port and electronic device using the same
TWI606712B (zh) 對接裝置及其控制方法
US8225025B2 (en) Motherboard with selected sub-system controlling shared peripherals
JP3157949U (ja) サブシステムを選択可能なマザーボード
KR20200105229A (ko) 그래픽 카드가 적용된 디스플레이 장치
JPH08129623A (ja) ゲームカード及びそれを用いた情報処理装置
KR20030084524A (ko) 웹 터미널 기능을 가진 컴퓨터용 모니터
JP2004015631A (ja) 処理モジュールおよびドライバプログラムおよびコンピュータ装置