CN108304150B - 一种虚拟现实设备和虚拟现实设备的配置方法 - Google Patents

一种虚拟现实设备和虚拟现实设备的配置方法 Download PDF

Info

Publication number
CN108304150B
CN108304150B CN201810097167.2A CN201810097167A CN108304150B CN 108304150 B CN108304150 B CN 108304150B CN 201810097167 A CN201810097167 A CN 201810097167A CN 108304150 B CN108304150 B CN 108304150B
Authority
CN
China
Prior art keywords
virtual reality
input port
program
module
reality device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810097167.2A
Other languages
English (en)
Other versions
CN108304150A (zh
Inventor
林琳
孙剑
郭子强
王亚坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810097167.2A priority Critical patent/CN108304150B/zh
Publication of CN108304150A publication Critical patent/CN108304150A/zh
Priority to US16/121,785 priority patent/US10956171B2/en
Application granted granted Critical
Publication of CN108304150B publication Critical patent/CN108304150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44568—Immediately runnable code
    • G06F9/44578—Preparing or optimising for loading
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例公开了一种虚拟现实设备和虚拟现实设备的配置方法。该虚拟现实设备包括：少一个切换模块和显示模块；每个切换模块包括第一输入端口、第二输入端口和输出端口；其中，第一输入端口和第二输入端口，均用于输入高速信号；每个切换模块，用于控制本切换模块的输出端口向显示模块输出本切换模块的第一输入端口或第二输入端口对应的高速信号。本发明实施例解决了现有技术中的VR设备，由于输入的MIPI DSI信号无法实现信号切换，从而导致很难将一体机和分体机整合在一台设备中的问题。

Description

一种虚拟现实设备和虚拟现实设备的配置方法
技术领域
本申请涉及但不限于计算机技术领域，尤指一种虚拟现实设备和虚拟现实设备的配置方法。
背景技术
随着计算机运行能力的大幅提升以及大数据技术的广泛应用，虚拟现实(VirtualReality，简称为：VR)技术得到高速发展，不但在国防、航空航天、工业制造等领域得到越来越广泛的应用，也在个人娱乐等方面展示出其强大的娱乐性，VR设备已成为人们生活娱乐的一种重要工具。
目前市场上的VR设备包括一体机和分体机。为了迎合市场发展，结合用户的实际使用需求，一体分体机成为VR设备的发展趋势，VR一体分体机的设计思想为：充分利用以中央处理器(Central Processing Unit，简称为：CPU)为核心的计算机的高速运算能力和以应用处理器(Application Processor，简称为：AP)为核心的手机主板模式的可移动性，实际设计中输出终端可以为液晶显示器(Liquid Crystal Display，简称为：LCD)、有机发光二极管(Organic Light-Emitting Diode，简称为：OLED)显示器等遵循移动产业处理器接口(Mobile Industry Processor Interface，简称为：MIPI)串行显示接口(DisplaySerial Interface，简称为：DSI)(即MIPI DSI接口)协议的显示器件，VR一体分体机的设计需求为实现一个设备上一体和分体两种模式的切换，然而，高速的MIPI DSI信号无法通过直接拓扑布线实现一体和分体两种模式下信号的切换。
综上所述，现有技术中的VR设备在一体和分体两种模式的应用需求中，由于高速的MIPI DSI信号无法实现信号切换，从而导致很难将一体机和分体机整合在一台设备中的问题。
发明内容
为了解决上述技术问题，本发明实施例提供了一种虚拟现实设备和虚拟现实设备的配置方法，以解决现有技术中的VR设备，由于输入的MIPI DSI信号无法实现信号切换，从而导致很难将一体机和分体机整合在一台设备中的问题。
本发明实施例提供一种虚拟现实设备，包括：至少一个切换模块和显示模块；
每个所述切换模块包括第一输入端口、第二输入端口和输出端口；其中，所述第一输入端口和所述第二输入端口，均用于输入高速信号；
每个所述切换模块，用于控制本切换模块的输出端口向所述显示模块输出本切换模块的第一输入端口或第二输入端口对应的高速信号。
可选地，如上所述的虚拟现实设备中，所述第一输入端口，用于接收所述虚拟现实设备的应用处理器输入的高速信号；
所述第二输入端口，用于接收外接设备输入的高速信号。
可选地，如上所述的虚拟现实设备中，还包括：与部分切换模块的第二输入端口或全部切换模块的第二输入端口一一对应连接的压缩模块；
每个所述压缩模块的输入端口，用于接收所述外接设备输入的高速信号；
每个所述切换模块的第二输入端口，用于接收所述外接设备输入的经过所述压缩模块压缩后的高速信号。
可选地，如上所述的虚拟现实设备中，所述压缩模块内置于所述虚拟现实设备的应用处理器中。
可选地，如上所述的虚拟现实设备中，所述外接设备通过数据转换模块连接所述压缩模块的输入端口；
所述数据转换模块，用于接收所述外接设备输入的高清晰度多媒体接口HDMI信号，并将所述HDMI信号转换为高速信号后传输给所述压缩模块。
可选地，如上所述的虚拟现实设备中，每个所述切换模块还包括至少一个可编程输出端口。
可选地，如上所述的虚拟现实设备中，每个所述切换模块，还用于控制本切换模块中的高速信号从所述可编程输出端口输出。
可选地，如上所述的虚拟现实设备中，还包括：
与每个所述第一输入端口和每个所述第二输入端口一一对应连接的转接模块。
本发明实施例还提供一种虚拟现实设备的配置方法，所述方法为对上述任一项所述的虚拟现实设备进行配置的方法，所述方法包括：
执行预先配置的程序的操作步骤；
生成所述程序的执行文件；
将所述执行文件下载到每个所述切换模块中，通过所述执行文件控制对应切换模块的输出端口向所述显示模块输出本切换模块的第一输入端口或第二输入端口对应的高速信号。
可选地，如上所述的虚拟现实设备的配置方法中，所述生成所述程序的执行文件之前，所述方法还包括：
对所述程序进行时序仿真；
根据所述时序仿真的结果验证所述虚拟现实设备中的路径延迟。
可选地，如上所述的虚拟现实设备的配置方法中，所述执行预先配置的程序的操作步骤之前，所述方法还包括：
采用所述仿真文件对所述程序进行仿真；
所述执行预先配置的程序的操作步骤，包括：
当验证仿真成功时，执行所述程序的操作步骤。
可选地，如上所述的虚拟现实设备的配置方法中，所述采用仿真文件对预先配置的程序进行仿真之前，所述方法还包括：
生成所述程序，初始化显示命令集只读存储器DCS ROM，并配置串行显示接口DSI的外部设备；
例化已生成的所述程序，生成用于验证所述程序的所述仿真文件。
可选地，如上所述的虚拟现实设备的配置方法中，所述程序的底层文件处于关闭状态，所述方法还包括：
通过修改所述程序的顶层文件修改所述虚拟现实设备的部分参数设置。
可选地，如上所述的虚拟现实设备的配置方法中，每个所述切换模块还包括至少一个可编程输出端口，所述方法还包括：
通过修改所述程序的映射文件将对应切换模块中的高速信号从所述可编程输出端口输出。
本发明实施例提供的虚拟现实设备和虚拟现实设备的配置方法，该虚拟现实设备包括至少一个切换模块和显示模块，其中，切换模块具有第一、第二输入端口和一个输出端口，该两个输入端口均用于输入高速信号，通过切换模块的控制向显示模块输出的高速信号为第一输入端口或第二输入端口对应的高速信号。本发明实施例提供的虚拟现实设备，可以通过切换模块中配置的软件程序进行高速信号的传递和切换，构建出输入的高速信号可以进行切换的VR一体分体机，解决了现有技术中的VR设备，由于输入的MIPI DSI信号无法实现信号切换，从而导致很难将一体机和分体机整合在一台设备中的问题。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例提供的一种虚拟现实设备的硬件结构示意图；
图2为本发明实施例中实现切换模块的一种ASSP器件的功能结构示意图；
图3为本发明实施例中实现切换模块的一种ASSP器件的版图分布示意图；
图4为本发明实施例中实现切换模块的一种ASSP器件的软件顶层构架示意图；
图5为本发明实施例提供的另一种虚拟显示设备的硬件结构示意图；
图6为本发明实施例提供的又一种虚拟显示设备的硬件结构示意图；
图7为本发明实施例提供的再一种虚拟显示设备的硬件结构示意图；
图8为本发明实施例提供的一种虚拟现实设备的配置方法的流程图；
图9为本发明实施例提供的另一种虚拟现实设备的配置方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
本发明提供以下几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本发明实施例提供的一种虚拟现实设备的硬件结构示意图。本发明实施例提供的虚拟现实设备10，可以包括：至少一个切换模块110和显示模块120。
其中，每个切换模块110包括第一输入端口111、第二输入端口112和输出端口113；其中，第一输入端口111和第二输入端口112，均用于输入高速信号。本发明实施例中的高速信号以MIPI DSI信号为例予以说明，该MIPI DSI信号为遵循MIPI标准并由DSI接口传输的高速信号。
每个切换模块110，用于控制本切换模块110的输出端口113向显示模块120输出本切换模块110的第一输入端口111或第二输入端口112对应的高速信号。
本发明实施例提供的虚拟现实设备10，例如可以为一虚拟现实头盔，该虚拟现实设备10的显示模块120为虚拟现实头盔的显式面板，用户佩戴该虚拟现实头盔时可以通过左右显式面板看到形象且真实性高的视频。通常地，VR设备的输入可以通过VR设备的AP进行输入，此时VR设备为一体机，VR设备的输入还可以以一个人计算机(Personal Computer，简称为：PC)作为输入，此时VR设备为分体机。
在本发明实施例中，虚拟现实设备10通过切换模块110接收输入的高速信号，该切换模块110可以通过第一输入端口111和第二输入端口112实现两路高速信号的输入，并向显示模块120输出其中一路高速信号，输入每个切换模块110的两路高速信号均为MIPI DSI信号。本发明实施例中切换模块110的作用为，控制本切换模块110的输出端口选择性的输出其中一个输入端口对应的高速信号，即实现二选一的输出功能。
需要说明的是，本发明实施例中不限制切换模块110的数量，可以是一个、两个，还可以根据MIPI DSI信号对速率的需求，构建更多的切换模块110，图1所示虚拟现实设备10以设置有两个切换模块110为例予以示出。
本发明实施例中的显示模块120，可以根据每个切换模块110输出的高速信号进行显示。需要说明的是，显示模块120在同一时刻仅能显示一种输入端口对应的高速信号，即同一时刻接收到的信号为所有切换模块110的第一输入端口111对应的高速信号，或者为所有切换模块110的第二输入端口112对应的信号，因此，虚拟现实设备10中若设置有多个切换模块110，所有切换模块110控制其自身的输出端口113输出的高速信号同时为第一输入端口111对应的高速信号，或者同时为第二输入端口112对应的高速信号。在实际应用中，第一输入端口111对应一种输入形式，例如为AP输入，第二输入端口112对应另一种输入形式，例如为PC输入。
在实际应用中，本发明实施例中的切换模块110可以选用一集成电路(IntegratedCircuit，简称为：IC)芯片，通过IC芯片进行两路高速信号的切换，选用的IC芯片可以是典型的专用标准产品(Application Specific Standard Parts，简称为：ASSP)器件，用户可配置的输入/输出(Input/Output，简称为：IO)数量为15对(Pairs)，最大速率为1.2Gb/s每条通道(per Lane)，同时内置两个标准的4-Lane MIPI D-PHY(MIPI协议在物理层上的定义)实现6Gb/s的高速数据传输。如图2所示，为本发明实施例中实现切换模块的一种ASSP器件的功能结构示意图，图2所示左侧的IO为Rx信号，即输入端，右侧IO为Tx信号，即输出端，因此最大接收数据量14.4Gb/s，其中12Pairs用于高速信号的输入，3Pairs为控制信号，最大发射数据量12Gb/s。
如图2所示，简要介绍用于实现切换模块的ASSP器件的基本性能，该ASSP器件具有现场可编程门阵列(Field Programmable Gate Array，简称为：FPGA)的特性，所有引脚均为双向输入输出，由于图2左侧部分的引脚Rx支持D-PHY，其中，在MIPI协议中，D-PHY提供了对串行显示接口(DSI)和串行摄像头接口(Camera Serial Interface，简称为：CSI)在物理层上的定义，所以本发明实施例将左侧部分的引脚作为输入，接收AP和PC发送过来的MIPI信号，15Pairs引脚对应3个MIPI端口(3-Ports)，每个MIPI DSI信号包括4对数据通道(对应4Pairs IO)和1对控制时钟，因此，12Pairs引脚用于输入高速数据信号，3Pairs引脚为控制信号，MIPI信号输入的最大速率为：Vin-max＝1.2Gb/s per Lane；右侧部分的引脚为Tx，2-Ports输出，故MIPI信号输出的最大速率为：Vout-max＝1.5Gb/s per Lane。因此，该ASSP器件可以同时输入3路MIPI DSI信号。需要说明的是，图2中示出了ASSP器件可支持的各项配置，例如可编程IO可以作为输入端口(Rx)和输出端口(Tx)，作为Rx时，支持的输入信号格式包括D-PHY、SubLVDS、LVDS、SLVS200和CMOS，作为Tx时，支持的输出信号格式包括LVDS和CMOS，黑体字部分为ASSP器件用作本发明实施例中的信号处理模块110时选用的配置，例如可编程IO作为Rx，输入信号格式为D-PHY，传输速率为＝1.2Gb/s per Lane，上面的可编程IO采用7Pairs IO的形式，下面的可编程IO采用8Pairs IO的形式；右侧的MIPI D-PHY作为输出(Tx)，其输出速率为6Gb/s。
图3为本发明实施例中实现切换模块的一种ASSP器件的版图分布示意图，该ASSP器件包括5936个4输入显示查找表LUT4(four input LookUp Tables)，对应10个可编辑功能单元(Programmable Functional Units，简称为：PFU)(图3中PFU中的方块示意性的表示多个LUT4，但并非LUT4的个数为图中方块的数量)，以实现逻辑(logic)、运算(arithmetic)、随机存取存储器(Random-Access Memory，简称为：RAM)和只读存储器(Read-Only Memory，简称为：ROM)等功能。PFU之间穿插系统内存嵌入式RAM(sysMEMTMEmbedded Block RAM，简称为：EBR)行，周围分布可编辑(Programmable)IO Banks(如图3中的Bank0、Bank1和Bank2)，此处的Bank为ASSP器件中对输入端(Rx)中IO的分组，每个Bank具有相同的配置，嵌入式双向二线制同步串行总线(Inter-Integrated Circuit，简称为：Embedded I2C)(如图3中的I2C0和I2C1)和Embedded MIPI D-PHY(如图3中的MIPI D-PHY 0和MIPI D-PHY 1)，图3中空白区域为ASSP器件中的其它功能模块，在此不一一介绍。
图3所示ASSP器件的版图对切换模块110内部的软件实现提供支持，如图4所示，为本发明实施例中实现切换模块的一种ASSP器件的软件顶层构架示意图。通过ASSP器件实现的切换模块110中，软件上以知识产权核(Intellectual Property Core，简称为：IP核)形式实现程序的逐级调用。一方面，输入端构架dphy2cmos.v文件形成DPHY2CMOS IP核，该DPHY2CMOS IP核用于例化soft MIPI D-PHY Rx IP WRAPPER，将D-PHY data Lanes的串行数据转换为32-比特(bit)(gear 8)或64-bit(gear 16)字符(words)并行传输，该DPHY2CMOS IP核还用于例化包含有限状态机(Finite State Machines，简称为：FSMs)的Rx全局控制模块(Rx Global Controller)，以检测Rx时钟和数据Lanes的状态转换。另一方面，构架先入先出队列(First Input First Output，简称为：FIFO)同步(Synchronization，缩写为：sync)(即fifo_sync.v)文件形成FIFO SYNC，该FIFO SYNC用于例化2个32-word FIFO，Rx数据通过该FIFO SYNC到达Tx的时钟域，一个FIFO对应一个Tx通道，需要说明的是，FIFO的引入是为了满足MIPI D-PHY协议中Rx、Tx的字节时钟(byteclock)必须一致而设置的，因此这两个FIFO SYNC仅用于时钟同步，不进行数据缓冲。再一方面，输出端构架cmos2dphy.v文件形成CMOS2DPHY IP核，该CMOS2DPHY IP核用于例化内置锁相环(Phase Locked Loop，简称为：PLL)的hard MIPI D-PHY Tx WRAPPER，实现数据并转串操作的同时调用Tx全局控制模块(Tx Global Controller)检测Tx时钟和数据Lanes的状态转换；另外cmos2dphy.v文件还包含显示命令设置，但是DSI外设(DSI slave mode)的显示命令集(Display Command Set，简称为：DCS)参数修正由dcs_rom.v文件执行。上述各文件构架出DSI2DSI IP核，DSI2DSI IP核与输入端和输出端整体形成DSI_2_DSI IPWRAPPER。图4中输入DPHY2CMOS IP核的一个MIPI DSI信号为1Pair时钟信号(Rx_clk Lane)和3Pairs数据信号(Rx_data Lanes 0-3)，控制信号(pd_ch0_i和pd_ch1_i)直接输入到CMOS2DPHY IP核进行控制操作，图4中的两个CMOS2DPHY IP核分别对应各自的输出通道(即Tx channel 0和Tx channel 1)，每个输出通道输出的MIPI DSI信号同样包括1Pair clkLane和3Pairs数据信号(Tx_data Lanes 0-3)。图4中的各IP核实现了图2中2个MIPI D-PHY的功能。
需要说明的是，图4所示ASSP器件的软件顶层构架为IP核叠加调用构架，本发明实施例的软件实现方案中，使用四个“.v”文件，实现IP核例化及分层调用，完成时钟、控制和数据三大信号的传递，底层文件为关闭状态，以避免误操作的产生。另外，通过仅修改上层文件，就可以实现虚拟现实设备10中大部分参数的修改，减少编译时间，易于产品升级。
现有技术中的VR设备，通常为通过AP输入实现的一体机或通过PC输入实现的分体机，在一体分体两种模式切换的背景下，一体分体机成为VR设备的发展趋势，在构建VR一体分体机时，由于输出端通常采用遵循MIPI DSI接口协议的显示器件，然而，高速的MIPI DSI信号无法通过直接拓扑布线实现一体和分体两种模式下信号的切换，该问题成为在一台VR设备上整合一体机和分体机的难点。本发明实施例提供的虚拟现实设备10通过引入具有二选一输出功能的切换模块110，并且通过在该切换模块110内部构建IP核叠加调用构架，实现IP核例化和分层调用，以及完成信号传递等功能，实现了高速信号的切换。
本发明实施例提供的虚拟现实设备，包括至少一个切换模块和显示模块，其中，切换模块具有第一、第二输入端口和一个输出端口，该两个输入端口均用于输入高速信号，通过切换模块的控制向显示模块输出的高速信号为第一输入端口或第二输入端口对应的高速信号。本发明实施例提供的虚拟现实设备，可以通过切换模块中配置的软件程序进行高速信号的传递和切换，构建出输入的高速信号可以进行切换的VR一体分体机，解决了现有技术中的VR设备，由于高速的MIPI DSI信号无法通过直接拓扑布线实现信号切换，从而导致很难将一体机和分体机整合在一台设备中的问题。
进一步地，由于本发明实施例的切换模块110中可以配置有软件程序，因此还可以通过软件程序传递顶层(Top_Level)文件与底层(Bottom_Level)文件之间的输入输出(in-out)变量，例如通过宏定义的方式进行参数传递，修改顶层文件的同时即可自动修改底层文件，即采用联动机制，无需逐级修改，易于操作。
可选地，如图1所示虚拟现实设备10，本发明实施例中的第一输入端口111，用于接收虚拟现实设备10的应用处理器(AP)输入的高速信号；
第二输入端口112，用于接收外接设备输入的高速信号；该外接设备例如为一PC。
需要说明的是，本发明实施例不限制向第一输入端口111和第二输入端口112输入高速信号的数据源，图1所示虚拟现实设备10只是一种示意性的实现方式。本发明各实施例以第一输入端口111对应AP输入，第二输入端口112对应PC输入为例予以示出。
可选地，图5为本发明实施例提供的另一种虚拟显示设备的硬件结构示意图，在图1所示虚拟现实设备10的结构基础上，本发明实施例提供的虚拟现实设备10还可以包括：与部分切换模块110的第二输入端口112或全部切换模块110的第二输入端口112一一对应连接的压缩模块130。
其中，每个压缩模块130的输入端口131，用于接收外接设备输入的高速信号；
每个切换模块的第二输入端口112，用于接收外接设备输入的经过压缩模块130压缩后的高速信号。
需要说明的是，图5所示虚拟现实设备10以包括一个切换模块110为例予以示出，此时，该虚拟现实设备10中的所有切换模块110均有对应的压缩模块130。在本发明实施例的一种可能的实现方式中，如图6所示，为本发明实施例提供的又一种虚拟显示设备的硬件结构示意图，图6所示虚拟现实设备10以包括两个切换模块110，并且仅有一个切换模块110具有对应的压缩模块130为例予以示出。
可选地，本发明实施例中的压缩模块130可以内置于虚拟现实设备10的AP中，例如Exynos 8890，自带支持DSC压缩的IP内核，如图6所示压缩模块130；该压缩模块130还可以独立设置于虚拟现实设备10的应用处理器之外，如图5所示压缩模块130。
可选地，图7为本发明实施例提供的再一种虚拟显示设备的硬件结构示意图，在图5所示虚拟现实设备10的结构基础上，本发明实施例提供的虚拟现实设备10中，外接设备(例如为PC)可以通过数据转换模块140连接压缩模块130的输入端口131；
数据转换模块140，用于接收外接设备输入的HDMI信号，并将该HDMI信号转换为高速信号后传输给压缩模块130。
图7所示虚拟显示设备10中，第一输入端口111为AP输入，该AP以Exynos 8890为例予以说明，该Exynos 8890中内置压缩模块130，该压缩模块130例如为视觉无损压缩标准(Display Stream Compression，简称为：DSC)压缩算法模块，可以实现1/3数据传输，第二输入端口112为PC输入，PC使用HDMI接口，需要设置一数据转换模块140将HDMI信号转换为MIPI DSI信号后送入切换模块110，该数据转换模块140可以为一桥芯片(Bridge IC)。
需要说明的是，本发明实施例不限制压缩模块的设置方式(独立设置或者内置于AP中)，以及压缩数据的具体方式，可以为上述实现1/3数据传输的压缩方式，还可以为其它压缩方式。
可选地，本发明上述实施例提供的虚拟现实设备10中，还可以包括：与每个第一输入端口111和每个第二输入端口112一一对应连接的转接模块，该转接模块可以为一柔性电路板(Flexible Printed Circuit，简称为：FPC)。由于不同输入设备(例如不同AP或不同PC)的接口可能不同，在输入端口与输入设备之间设置转接FPC，可以使虚拟现实设备10的切换模块110的输入端口适应不同AP或不同PC的接口。因此，本发明实施例提供虚拟现实设备10，对于同一AP或PC输入，真实(real)与压缩数据格式，数据量的波动等仅修改软件程序即可实现，即修改切换模块中IP核的软件程序，图1所示实施例示出了实现real数据的传输方式，图5到图7所示实施例示出了实现压缩数据的传输方式；对于不同AP或PC输入，更换转接FPC即可，无需变更整体设备构架，有利于节省硬件成本，并且大大的缩短了设备的开发周期。
从本发明上述实施例提供的虚拟现实设备10，以及图1、图5到图7所示意出的虚拟现实设备10可以看出，本发明实施例提供的虚拟现实设备10的结构灵活，可以配置多种传输速率，高速数据信号兼容真实(real)格式和压缩格式。
可选地，本发明实施例提供的虚拟现实设备10中，每个切换模块110还包括至少一个可编程(Programmable)IO作为输出端口；相应地，每个切换模块110，还用于控制本切换模块110中的高速信号从可编程IO输出。在本发明实施例中，同样以切换模块110为一ASSP器件为例予以示出，通过在ASSP器件上预留1～2个Programmable IO作为输出，该Programmable IO可以是ASSP器件内部的空闲IO，也可以复用ASSP器件内部用于实现其它功能的IO，例如启动IO，可以对ASSP器件中的任一信号进行软件配置，通过配置映射(mapping)将ASSP器件内部的任一信号输出到该Programmable IO，并且通过示波器捕获观察，便于对比速度(speed)、区域(area)、时序(timing)等不同约束在实际设计产品中的运行效果，优化时序的同时可对比仿真结果快速硬件定位问题，极大的提高了调试效率。另外，预留的Programmable IO还可以用于虚拟现实设备10的后续扩展和升级。
基于本发明上述各实施例提供的虚拟现实设备10，本发明实施例还提供一种虚拟现实设备的配置方法，该虚拟现实设备的配置方法用于对由本发明上述任一实施例提供的虚拟现实设备10进行软件配置。
如图8所示，为本发明实施例提供的一种虚拟现实设备的配置方法的流程图。本实施例提供的方法用于对图1到图7所示任一实施例中的虚拟现实设备10中的切换模块110进行软件配置，本发明实施例提供的方法，可以包括如下步骤：
S110，执行预先配置的程序的操作步骤。
S120，生成程序的执行文件。
本发明实施例提供的虚拟现实设备的配置方法，基于本发明实施例提供的虚拟现实设备10的硬件结构，具体指对切换模块进行软件配置，以实现IP例化、分层调用、高速信号传递和修改参数等功能，该虚拟现实设备例如可以为一虚拟显示头盔，该虚拟现实设备的显示模块为虚拟现实头盔的显式面板，用户佩戴该虚拟现实头盔时可以通过左右显式面板看到形象且真实性高的视频。通常地，VR设备的输入可以通过VR设备的AP进行输入，此时VR设备为一体机，VR设备的输入还可以以一个PC作为输入，此时VR设备为分体机。
在本发实施例中，切换模块110可以选用合适的ASSP器件，以选用上述图2所示ASSP器件为例予以示出。在高速信号二选一的设计方案中，执行操作的程序是预先配置好的，在对切换模块110配置软件程序前，可以在器件编程软件中执行该预先配置的程序的操作步骤，例如包括：合成(Synthesize)，编译和绘图(Translate&Map)，位置和路径(Place&Route)等，在程序满足设计要求的基础上可以生成该程序的执行文件。
S130，将执行文件下载到每个切换模块中，通过该执行文件控制对应切换模块的输出端口向显示模块输出本切换模块的第一输入端口或第二输入端口对应的高速信号。
在本发明实施例中，已在执行程序无误后生成该程序的执行文件，该执行文件例如为一“.bit”文件，随后，可以将“.bit”文件通过程序设计器(Programmer)下载到ASSP器件中，从而进行硬件验证，即验证ASSP器件是否可以实现控制对应切换模块的输出端口向显示模块输出本切换模块的第一输入端口或第二输入端口对应的高速信号，以实现高速数据的切换功能。需要说明的是，本发明实施例中的“.bit”文件例如可以为图4所示ASSP器件器件的软件顶层构架的描述文件。
现有技术中的VR设备，通常为通过AP输入实现的一体机或通过PC输入实现的分体机，在一体分体两种模式切换的背景下，一体分体机成为VR设备的发展趋势，在构建VR一体分体机时，由于输出端通常采用遵循MIPI DSI接口协议的显示器件，然而，高速的MIPI DSI信号无法通过直接拓扑布线实现一体和分体两种模式下信号的切换，该问题成为在一台VR设备上整合一体机和分体机的难点。本发明实施例通过对设置有具有二选一输出功能的切换模块110的虚拟现实设备10进行软件配置的方式，在切换模块110内部构建IP核叠加调用构架，实现IP核例化和分层调用，以及完成信号传递等功能，实现了高速信号的切换。
发明实施例提供的虚拟现实设备的配置方法，在上述实施例提供的虚拟现实设备的硬件基础上，为其切换模块进行软件配置的方法，使得进行软件配置后的虚拟现实设备，可以通过切换模块的控制向显示模块输出的高速信号为第一输入端口或第二输入端口对应的高速信号。本发明实施例提供的虚拟现实设备的配置方法，通过对切换模块进行软件配置在其内形成IP核叠加调用构架，使虚拟现实设备可以进行高速信号的传递和切换，构建出输入的高速信号可以进行切换的VR一体分体机，解决了现有技术中的VR设备，由于输入的MIPI DSI信号无法实现信号切换，从而导致很难将一体机和分体机整合在一台设备中的问题。
图9为本发明实施例提供的另一种虚拟现实设备的配置方法的流程图，在图8所示实施例的基础上，本发明实施例中的方法，在S110之前，还可以包括：
S100，生成程序，初始化DCS ROM，并配置DSI的外部设备。该DSI的外部设备可以是输入设备和输出设备。
S101，例化已生成的程序，生成用于验证该程序的仿真文件。
本发实施例在实际应用中，可以在器件编程软件中创建工程，选择支持ASSP器件，该器件编程软件可以支持采用不同的描述语音文件创建工程，例如可以采用Verilog硬件描述语言(Hardware Description Language，简称为：HDL)文件(Files)、超高速集成电路硬件描述语言(Very-High-Speed Integrated Circuit Hardware，简称为：VHDL)Files或Testbench Files；在IPexpress工具中生成程序(即DSI IP核)，并且初始化DCS ROM，配置DSI的外部设备。随后，在程序的在顶层文件中例化已生成的IP核，修改dsi2dsi_rtl.do文件，该dsi2dsi_rtl.do文件为器件编程软件中的文件形式，设计人员根据需求修改文件生成针对上述程序的仿真文件，该仿真文件用于验证已生成的程序是否可以满足设计要求。
S102，采用仿真文件对程序进行仿真；
相应地，本发明实施例中的S110具体为：当验证仿真成功时，执行程序的操作步骤。
上述已经说明，生成仿真文件的作用是为了验证程序是否满足设计要求，因此，需要采用仿真文件对程序进行仿真，在实际应用。当功能仿真验证IP核例化成功时，说明上述预先配置的程序满足设计要求，执行整个设计，即执行程序的操作步骤。
可选地，本发明实施例提供的虚拟现实设备的配置方法，在S120之前还可以包括：
S111，对程序进行时序仿真；
S112，根据时序仿真的结果验证虚拟现实设备中的路径延迟。
在本发明实施例中，在执行程序的操作步骤结束后，生成执行文件(“.bit”文件)之前，还可以进行一次后仿真，此次仿真具体为时序仿真，该次仿真的目的主要是为了验证设计布局布线后虚拟显示设备内部各个路径延迟，评估功耗等。
可选地，在本发明实施例中，下载到切换模块110中的程序的执行文件，其底层文件处于关闭状态，基于该特性，本发明实施例提供的方法还可以包括：通过修改程序的顶层文件修改虚拟现实设备的部分参数设置。通过该方式修改参数设置有利于减少程序的编译时间，避免误操作，易于产品升级。
可选地，基于切换模块110中已配置的软件程序，本发明实施例提供的方法还可以包括：对程序中顶层文件与底层文件之间的参数进行传递。在实际应用中，本发明实施例中的软件设计采用联动机制，例如通过宏定义的方式对顶层(Top_Level)文件与底层(Bottom_Level)文件之间的参数进行传递，即修改顶层文件的同时可以自动修改底层文件，无需逐级修改，易于操作。
可选地，基于上述实施例提供的虚拟现实设备的切换模块上配置有至少一个Programmable IO作为输出端口的硬件基础上，本发明实施例提供的方法还可以包括：通过修改程序的映射文件将对应切换模块中的高速信号从Programmable IO输出。也就是说，将ASSP器件内部的任一信号输出到该Programmable IO，并且通过示波器捕获观察，便于对比速度(speed)、区域(area)、时序(timing)等不同约束在实际设计产品中的运行效果，优化时序的同时可对比仿真结果快速硬件定位问题，极大的提高了调试效率。另外，预留的Programmable IO还可以用于虚拟现实设备10的后续扩展和升级。
参考图7和图8所示任一实施例提供的虚拟现实设备的配置方法，以及图4所示所示ASSP器件的软件顶层构架，可以看出，IP核叠加调用构架的软件参数划分合理，切换模块中软件程序配置的初始化过程，由IP核加载导入DCS ROM初始化文件实现，初始化与正常运行状态的参数配置由DCS ROM初始化文件分离，清晰明了整个初始化过程，也利于电路IC化转变；另外，cmos2dphy.v文件和dcs_rom.v文件则用于实现DSI主机模式(DSI mastermode)与DSI外设模式(DSI slave mode)的DCS分离，程序结构的清晰度高。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种虚拟现实设备，其特征在于，包括：显示模块和多个切换模块；
每个所述切换模块包括第一输入端口、第二输入端口和输出端口；其中，所述第一输入端口和所述第二输入端口，均用于输入高速信号；
每个所述切换模块包括：预先配置的用于在本切换模块内形成知识产权IP核叠加调用构架的执行文件；每个所述切换模块，用于通过本切换模块中的执行文件控制本切换模块的输出端口向所述显示模块输出本切换模块的第一输入端口或第二输入端口对应的高速信号；其中，所述高速信号为高速的移动产业处理器接口串行显示接口MIPI DSI信号。
2.根据权利要求1所述的虚拟现实设备，其特征在于，
所述第一输入端口，用于接收所述虚拟现实设备的应用处理器输入的高速信号；
所述第二输入端口，用于接收外接设备输入的高速信号。
3.根据权利要求2所述的虚拟现实设备，其特征在于，所述虚拟现实设备还包括：与部分切换模块的第二输入端口或全部切换模块的第二输入端口一一对应连接的压缩模块；
每个所述压缩模块的输入端口，用于接收所述外接设备输入的高速信号；
每个所述切换模块的第二输入端口，用于接收所述外接设备输入的经过所述压缩模块压缩后的高速信号。
4.根据权利要求3所述的虚拟现实设备，其特征在于，所述压缩模块内置于所述虚拟现实设备的应用处理器中。
5.根据权利要求3所述的虚拟现实设备，其特征在于，所述外接设备通过数据转换模块连接所述压缩模块的输入端口；
所述数据转换模块，用于接收所述外接设备输入的高清晰度多媒体接口HDMI信号，并将所述HDMI信号转换为高速信号后传输给所述压缩模块。
6.根据权利要求1~5中任一项所述的虚拟现实设备，其特征在于，每个所述切换模块还包括至少一个可编程输出端口。
7.根据权利要求6所述的虚拟现实设备，其特征在于，每个所述切换模块，还用于控制本切换模块中的高速信号从所述可编程输出端口输出。
8.根据权利要求1~5中任一项所述的虚拟现实设备，其特征在于，所述虚拟现实设备还包括：
与每个所述第一输入端口和每个所述第二输入端口一一对应连接的转接模块。
9.一种虚拟现实设备的配置方法，其特征在于，所述方法为对权利要求1~8中任一项所述的虚拟现实设备进行配置的方法，所述方法包括：
执行预先配置的程序的操作步骤；
生成所述程序的执行文件；其中，所述执行文件用于在切换模块内形成知识产权IP核叠加调用构架；
将所述执行文件下载到每个所述切换模块中，通过所述执行文件控制对应切换模块的输出端口向所述显示模块输出本切换模块的第一输入端口或第二输入端口对应的高速信号；其中，所述高速信号为高速的移动产业处理器接口串行显示接口MIPI DSI信号。
10.根据权利要求9所述的虚拟现实设备的配置方法，其特征在于，所述生成所述程序的执行文件之前，所述方法还包括：
对所述程序进行时序仿真；
根据所述时序仿真的结果验证所述虚拟现实设备中的路径延迟。
11.根据权利要求9所述的虚拟现实设备的配置方法，其特征在于，所述执行预先配置的程序的操作步骤之前，所述方法还包括：
采用仿真文件对所述程序进行仿真；
所述执行预先配置的程序的操作步骤，包括：
当验证仿真成功时，执行所述程序的操作步骤。
12.根据权利要求11所述的虚拟现实设备的配置方法，其特征在于，所述采用仿真文件对预先配置的程序进行仿真之前，所述方法还包括：
生成所述程序，初始化显示命令集只读存储器DCS ROM，并配置串行显示接口DSI的外部设备；
例化已生成的所述程序，生成用于验证所述程序的所述仿真文件。
13.根据权利要求9所述的虚拟现实设备的配置方法，其特征在于，所述程序的底层文件处于关闭状态，所述方法还包括：
通过修改所述程序的顶层文件修改所述虚拟现实设备的部分参数设置。
14.根据权利要求9所述的虚拟现实设备的配置方法，其特征在于，每个所述切换模块还包括至少一个可编程输出端口，所述方法还包括：
通过修改所述程序的映射文件将对应切换模块中的高速信号从所述可编程输出端口输出。
CN201810097167.2A 2018-01-31 2018-01-31 一种虚拟现实设备和虚拟现实设备的配置方法 Active CN108304150B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810097167.2A CN108304150B (zh) 2018-01-31 2018-01-31 一种虚拟现实设备和虚拟现实设备的配置方法
US16/121,785 US10956171B2 (en) 2018-01-31 2018-09-05 Virtual reality device and method for configuring the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810097167.2A CN108304150B (zh) 2018-01-31 2018-01-31 一种虚拟现实设备和虚拟现实设备的配置方法

Publications (2)

Publication Number Publication Date
CN108304150A CN108304150A (zh) 2018-07-20
CN108304150B true CN108304150B (zh) 2021-05-25

Family

ID=62850821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810097167.2A Active CN108304150B (zh) 2018-01-31 2018-01-31 一种虚拟现实设备和虚拟现实设备的配置方法

Country Status (2)

Country Link
US (1) US10956171B2 (zh)
CN (1) CN108304150B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11423147B2 (en) * 2017-05-02 2022-08-23 The United States Of America As Represented By The Secretary Of The Air Force Method for executing single-use systems
CN109493832B (zh) * 2018-12-29 2021-03-12 小派科技（上海）有限责任公司 支持dsc压缩的vr显示装置及其控制方法
CN112817901B (zh) * 2021-01-28 2022-10-18 上海微波设备研究所（中国电子科技集团公司第五十一研究所） 一种基于fpga单板超宽带与多板多路同步传输的实现方法
CN112988645B (zh) * 2021-05-12 2021-09-07 南京初芯集成电路有限公司 一种架构在mipi dsi总线的一对多传输方法
CN115129636A (zh) * 2021-05-17 2022-09-30 广东高云半导体科技股份有限公司 接口桥装置及其转换方法
KR20220165299A (ko) * 2021-06-07 2022-12-15 삼성디스플레이 주식회사 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법
CN114189512B (zh) * 2021-12-14 2023-07-14 南京欧珀软件科技有限公司 基线代码的下载方法、装置、终端设备和存储介质
CN114265571A (zh) * 2021-12-22 2022-04-01 小派科技（上海）有限责任公司 虚拟现实系统、虚拟现实设备和虚拟现实双模切换方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915990A (zh) * 2016-05-25 2016-08-31 青岛歌尔声学科技有限公司 一种虚拟现实头盔及其使用方法
CN106527687A (zh) * 2016-10-10 2017-03-22 北京小鸟看看科技有限公司 一种虚拟现实头盔及实现其双运算平台方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905726A (en) * 1996-05-21 1999-05-18 Cisco Technology, Inc. Broadband communication system having a virtual circuit space switch
US20010030969A1 (en) * 1999-11-30 2001-10-18 Donaghey Robert J. Systems and methods for implementing global virtual circuits in packet-switched networks
US7155553B2 (en) * 2003-08-14 2006-12-26 Texas Instruments Incorporated PCI express to PCI translation bridge
US7243221B1 (en) * 2004-02-26 2007-07-10 Xilinx, Inc. Method and apparatus for controlling a processor in a data processing system
KR100653087B1 (ko) * 2005-10-17 2006-12-01 삼성전자주식회사 ＡＸＩ가 적용된 ＮｏＣ 시스템 및 그 인터리빙 방법
ITTO20060719A1 (it) * 2006-10-06 2008-04-07 Micron Technology Inc Architettura di registri filtrati per generare segnali per attuatori
CN201563179U (zh) * 2009-12-16 2010-08-25 深圳市安普宝光电子有限公司 Hdmi高清信号转换器
CN103327281B (zh) * 2012-03-20 2017-06-27 联想(北京)有限公司 一种格式转换方法及格式转换电路
KR20140070745A (ko) 2012-11-26 2014-06-11 삼성전자주식회사 디스플레이 장치 및 이의 구동 방법
US9253043B2 (en) * 2013-11-30 2016-02-02 At&T Intellectual Property I, L.P. Methods and apparatus to convert router configuration data
CN105138774B (zh) * 2015-08-25 2018-07-06 中山大学 一种基于集成电路层次化设计的时序后仿真方法
CN205883718U (zh) * 2016-06-29 2017-01-11 广东高云半导体科技股份有限公司 一种mipi应用高速电路板
CN206270880U (zh) * 2016-10-10 2017-06-20 北京小鸟看看科技有限公司 一种虚拟现实头盔
KR20180058097A (ko) * 2016-11-23 2018-05-31 삼성전자주식회사 이미지를 표시하는 전자 장치 및 그 제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105915990A (zh) * 2016-05-25 2016-08-31 青岛歌尔声学科技有限公司 一种虚拟现实头盔及其使用方法
CN106527687A (zh) * 2016-10-10 2017-03-22 北京小鸟看看科技有限公司 一种虚拟现实头盔及实现其双运算平台方法

Also Published As

Publication number Publication date
CN108304150A (zh) 2018-07-20
US20190235878A1 (en) 2019-08-01
US10956171B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
CN108304150B (zh) 一种虚拟现实设备和虚拟现实设备的配置方法
CN103412834B (zh) 一种单soc芯片及单soc芯片多工作模式的复用方法
TWI387885B (zh) 具有無橋控制器之點對點匯流排橋接的電腦系統、圖形處理單元與電腦核心邏輯控制器
US11194943B2 (en) FPGA-based hardware emulator system with an inter-FPGA connection switch
CN100481050C (zh) 支持多个图形处理单元的方法与系统
US20170308498A1 (en) Display device
CN110569208B (zh) 一种控制电路、信号控制装置、信号控制方法及系统
US9935637B2 (en) Systems and methods for FPGA development and operation
CN103763549A (zh) 一种基于FPGA的Camera Link接口实验与开发系统
CN102096479B (zh) 一种基于smbus具有本地和远程功能的kvm切换器
US7212961B2 (en) Interface for rapid prototyping system
CN107526614B (zh) Fpga开发板的通信方法
JP2007527574A (ja) コーデック制御
CN112256615B (zh) Usb转换接口装置
CN201548484U (zh) 通用多路数字图像模拟源
TW200532463A (en) Mapping SDVA functions from PCI express interface
US7228513B2 (en) Circuit operation verification device and method
CN115733549B (zh) Pcie网卡及其接口模式的切换方法、电子设备及存储介质
CN206741445U (zh) 一种具有kvm功能的国产化瘦客户机系统
CN115730541A (zh) 一种封装芯片的多功能验证及演示装置
CN110162287A (zh) 用于实现PCIE Box的VGA显示的方法及装置
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
TWM539192U (zh) 模擬顯示畫面暨支援虛擬顯示裝置之控制設備及系統
CN107564492B (zh) 一种自适应级联的图形信号发生系统
CN103150437A (zh) 基于fpga芯片的eda综合实验平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant