CN112988645B - 一种架构在mipi dsi总线的一对多传输方法 - Google Patents

Abstract

本发明为一种架构在MIPI DSI总线上的一对多传输方法，利用改变通道交换和正负极交换的方式达到切换不同接收端的功能，实现主机发送端到多个接收端的目的，本发明可以从发送端或接收端主动控制主机板的MIPI DSI信号传输到多台MIPI DSI设备，克服了现有技术只能实现MIPI DSI总线一对多传输读写，通过一对多传输功能达到改变通道的排列与正负极的交换达到优化MIPI在PCB或FPC上的布局走线，避免交叉的目的。

Description

一种架构在MIPI DSI总线的一对多传输方法

技术领域

本申请涉及电数据信号处理技术领域，特别是涉及一种架构在MIPI DSI总线的一对多传输方法。

背景技术

MIPI DSI是一种应用于显示技术的高速串行接口，兼容DPI(显示像素接口，Display Pixel Interface)、DBI(显示总线接口，Display Bus Interface)和DCS(显示命令集，Display Command Set)，以串行的方式发送像素信息或指令给外设，而且从外设中读取状态信息或像素信息，而且在传输的过程中享有自己独立的通信协议，包括数据包格式和纠错检错机制。MIPI DSI具备高速模式和低速模式两种工作模式，全部数据通道都可以用于单向的高速传输，但只有第一个数据通道才可用于低速双向传输，从属端的状态信息、像素等格式通过该数据通道返回。时钟通道专用于在高速传输数据的过程中传输同步时钟信号。它们的主要信号成分都是5组分对，其中1组时钟CLK，4组DATA（MIPI DSI接口中称之为lane）。

现有技术中，Lane SWAP与PN SWAP功能是目前MIPI RX 或 TX 模块可以设计的功能，通过这个功能达到改变MIPI lane的排列与正负极的交换达到优化MIPI 在PCB或FPC上的布局走线，避免交叉的目的。但是现有技术没有能够实现从TX端或RX端主动控制主机板的MIPI DSI信号传输到多台MIPI DSI的方法。

发明内容

基于上述问题，本发明提出了一种架构在MIPI DSI总线的一对多传输方法，

本发明提供如下技术方案：

一种架构在MIPI DSI总线上的一对多传输方法，控制器位于发送端，所述发送端的DSWAP[1：0]与第一接收端和第二接收端的DSWAP[1:0]相连，所述发送端同时控制第一接收端和第二接收端的DSWAP电平状态，由所述发送端通过控制器选择与第一接收端或第二接收端通信，选择与第一接收端或第二接收端通信时，剩余未被选择通信的接收端设置为失效状态。

进一步地，所述选择与第一接收端或第二接收端其通信的具体操作包括：当设置MIPI TX发送端的DSWAP[1：0] = 11，第二接收端RX2失效，仅第一接收端RX1工作；当设置MIPI TX发送端的DSWAP[1：0]= 10，第一接收端RX1失效，仅第二接收端RX2工作。

进一步地，控制器通过解析传输数据、上电、系统复位三种方式至少之一选择与第一接收端或第二接收端通信。

另外，本发明还提供了另一种架构在MIPI DSI总线上的一对多传输方法，控制器位于接收端，所述控制器位于第二接收端，所述第二接收端的DSWAP[1：0]与第一接收端的DSWAP[1：0]相连，所述第二接收端在任意时间内能够要求发送端总线的主控权，进行读取MIPI和回复MIPI。

进一步地，当所述第二接收端需要所述第一接收端工作时，控制器设定第一接收端的DSWAP[1：0]= 11，此时所述第一接收端与所述第二接收端同时处于工作状态；当所述第二接收端需要占用发送端总线时，控制器设定所述第一接收端的DSWAP[1：0] = 10，此时第一接收端失效。

另外，本发明还提供了另一种架构在MIPI DSI总线上的一对多传输方法，外部控制器连接第一接收端、第二接收端，通过外部激励决策机制切换DSWAP脚位信号，决定第一接收端、第二接收端 BUS的控制权。

进一步地，当需要所述第一接收端和所述第二接收端同时工作时，控制器设定第一接收端 DSWAP[1:0] = 11，第二接收端DSWAP[1:0]=11；当需要第一接收端工作，第二接收端失效时，控制器设定第一接收端DSWAP[1:0] = 11，第二接收端DSWAP[1:0]=10；当要第一接收端失效，第二接收端工作时，控制器设定第一接收端 DSWAP[1:0] = 10，第二接收端DSWAP[1:0]=11；当要第一接收端、第二接收端同时失效时，控制器设定第一接收端DSWAP[1:0] = 10, 第二接收端DSWAP[1:0]=10。

进一步地，所述外部激励决策机制包括上电或系统复位。

本发明为一种架构在MIPI DSI总线上的一对多传输方法，利用改变通道交换和正负极交换的方式达到切换不同接收端的功能，实现主机发送端到多个接收端的目的，本发明可以从发送端或接收端主动控制主机板的MIPI DSI信号传输到多台MIPI DSI设备，克服了现有技术只能实现MIPI DSI总线一对多传输读写，通过一对多传输功能达到改变通道的排列与正负极的交换达到优化MIPI 在PCB或FPC上的布局走线，避免交叉的目的。

附图说明

附图1为本发明的MIPI DSI系统结构示意图；

附图2为本发明的Lane SWAP通道交换示意图；

附图3为本发明的由TX端主动控制一对多走线控制示例图；

附图4为本发明的由 RX端主动控制一对多走线示例图；

附图5为本发明的由外部控制器主动控制一对多走线示例图；

附图6为本发明的控制权切换示例图；

附图7为本发明的控制权切换的另一种示例图。

具体实施方式

下面结合附图与实施例对本发明作进一步详细描述。

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

MIPI，即移动产业处理器接口（Mobile Industry Processor Interface 简称MIPI）。MIPI（移动产业处理器接口）是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。DCS (DisplayCommandSet)：DCS是一个标准化的命令集，用于命令模式的显示模组。DSI定义了一个位于处理器和显示模组之间的高速串行接口。

D-PHY：提供DSI和CSI的物理层定义。DSI分层结构，DSI分四层，对应D-PHY、DSI、DCS规范、分层结构图如下：PHY 定义了传输媒介，输入/输出电路和和时钟和信号机制。Lane Management层：发送和收集数据流到每条lane。Low Level Protocol层：定义了如何组帧和解析以及错误检测等。Application层：描述高层编码和解析数据流。MIPI DSI系统结构示意图如附图1所示。Lane SWAP通道交换、PN SWAP正负极交换如附图2所示，图2是Lane SWAP通道交换示意图，PN SWAP正负极交换与图2的Lane SWAP通道交换类似。此处，给出本发明的专业术语定义，DSWAP：DATA SWAP 数据交换，是驱动芯片自定义的一个信号；

Lane SWAP：通道交换；PN SWAP：正负极性交换；DSWAP[1:0]中，[1:0]表示DSWAP信号由两个比特组成，或者DSWAP[1:0]对应两个信号DSWAP1、DSWAP0，这两个信号是一组的，简化为[1:0]；PN SWAP[1:0]亦同DSWAP[1:0]。

本发明利用改变Lane SWAP和PN SWAP的方式达到切换不同MIPI RX的功能，实现主机MIPI TX到多个MIPI RX接收端的目的。本发明MIPI一对多沟通包含了MIPI读跟写的操作，附图中接法为一对二，实际应用范围中包含但不限定，可以为一对N。MIPI一对多沟通包含了MIPI高速与低速传输两种工作模式，MIPI RX加入可编程控制器判定协议。

实施例一

本发明提出了一种架构在MIPI DSI总线的一对多传输方法，如附图3所示。由移动产业处理器接口发送端即MIPI TX发送端主动控制一对多走线控制，控制器Controller位于MIPI TX发送端， MIPI TX发送端的DSWAP[1：0]与MIPI RX1 第一接收端和MIPI RX2第二接收端的DSWAP[1:0]相连，所述MIPI TX发送端通过控制器同时控制MIPI RX1第一接收端和MIPI RX2第二接收端的DSWAP电平状态，可以由MIPI TX发送端选择在某个时间点与MIPIRX1第一接收端或MIPI RX2第二接收端通信，选择与MIPI RX1第一接收端或MIPI RX2第二接收端其通信时，剩余未被选择通信的MIPI RX接收端设置为失效状态。

当设置MIPI TX发送端的DSWAP[1：0] = 11，第二接收端RX2失效，只有第一接收端RX1工作。

当设置MIPI TX发送端的DSWAP[1：0]= 10，第一接收端RX1失效，只有第二接收端RX2工作。

本发明可以利用切换DSWAP使RX1 RX2在不同时间工作。值得注意的是，本发明的技术方案可以扩展至N个MIPI RX接收端实现，另外控制PN SWAP电平状态和上述方式相同。

实施例二

更进一步地，本发明还提出了一种架构在MIPI DSI总线的一对多传输方法，如附图4所示，由 RX端主动控制一对多走线。

在本实施例中，控制器Controller位于MIPI RX接收端，可以位于MIPI RXN（N为自然数）上实现本发明技术方案，附图4仅示出两处MIPI RX接收端以供理解本发明。

如附图4所示，所述控制器Controller位于MIPI RX2第二接收端，MIPI RX2第二接收端的DSWAP[1：0]与MIPI RX1第一接收端的DSWAP[1：0]相连，当MIPI RX2第二接收端需要MIPI RX1第一接收端工作时，控制器Controller设定MIPI RX1 第一接收端的DSWAP[1：0]=11，此时MIPI RX1第一接收端与MIPI RX2第二接收端同时处于工作状态。

当MIPI RX2第二接收端需要占用MIPI TX发送端总线时，控制器Controller设定MIPI RX1 第一接收端的DSWAP[1：0] = 10，此时MIPI RX1 第一接收端失效。

通过实施例二的技术方案，MIPI RX2第二接收端可以在任意时间内要求MIPI TX发送端总线的主控权，进行读取MIPI和回复MIPI。

实施例三

更进一步地，本发明还提出了一种架构在MIPI DSI总线的一对多传输方法，如附图5所示，由外部控制器主动控制一对多走线。

由外部控制器连接MIPI RX1第一接收端、MIPI RX2第二接收端，切换DSWAP脚位信号，决定MIPI RX1第一接收端、MIPI RX2第二接收端 BUS的控制权。

当需要MIPI RX1第一接收端和MIPI RX2第二接收端同时工作时，控制器(Controller)就设定MIPI RX1 第一接收端 DSWAP[1:0] = 11, MIPI RX2第二接收端DSWAP[1:0]=11。

当需要MIPI RX1第一接收端工作，MIPI RX2第二接收端失效时，控制器(Controller)就设定MIPI RX1 第一接收端DSWAP[1:0] = 11，MIPI RX2第二接收端DSWAP[1:0]=10。

当要MIPI RX1第一接收端失效，MIPI RX2第二接收端工作时，控制器(Controller)就设定MIPI RX1第一接收端 DSWAP[1:0] = 10，MIPI RX2第二接收端DSWAP[1:0]=11。

当要MIPI RX1第一接收端、MIPI RX2第二接收端同时失效时，控制器(Controller)就设定MIPI RX1第一接收端DSWAP[1:0] = 10, MIPI RX1第二接收端DSWAP[1:0]=10。

另外，进一步地需要清楚的是，在本发明中控制权切换机制包括两种，第一种控制权切换机制为，如附图6：由控制器通过时序判定切换时间点，通常以power on或系统reset时间点作为触发开始时间，由定时器(Timer)或低速IO事件作为判断机制。附图3和附图5属于这种控制方式，附图3 控制器内置在MIPI TX端，因为MIPI数据经由TX端发出，控制器可以通过解析传输数据或其他决策机制(如上电（power on）或系统复位（reset）等)，在内置控制器的控制下切换TX BUS的主控权。图5外置控制器，通过外部激励如上电（power on）或系统复位（reset）等决策机制，在外置控制器的控制下切换TX BUS的主控权。

第二种控制权切换机制为，如附图7：由控制器接收总线BUS上MIPI RX传输的指令(COMMAND)并解析在特定指令（高速或低速）触发下进行切换DSWAP，达到切换BUS的主控权。附图4 为此机制，附图4 控制器内置在MIPI RX1第一接收端或MIPI RX2第二接收端，因为MIPI TX数据会送到RX，控制器可以解析MIPI传输的指令并解析在特定指令下触发切换机制，切换TX BUS总线的主控权。

本发明提供了一种架构在MIPI DSI总线上的一对多传输方法，通过利用LaneSWAP和PN SWAP功能对MIPI总线进行切换控制，实现从TX端或RX端一对多的数据传输。

本发明为一种架构在MIPI DSI总线上的一对多传输方法，利用改变通道交换和正负极交换的方式达到切换不同接收端的功能，实现主机发送端到多个接收端的目的，本发明可以从发送端或接收端主动控制主机板的MIPI DSI信号传输到多台MIPI DSI设备，克服了现有技术只能实现MIPI DSI总线一对多传输读写，通过一对多传输功能达到改变通道的排列与正负极的交换达到优化MIPI 在PCB或FPC上的布局走线，避免交叉的目的。

上述本发明的实施方式是本发明的元件和特征的组合。除非另外提及，否则所述元件或特征可被视为选择性的。各个元件或特征可在不与其它元件或特征组合的情况下实践。另外，本发明的实施方式可通过组合部分元件和/或特征来构造。本发明的实施方式中所描述的操作顺序可重新排列。任一实施方式的一些构造可被包括在另一实施方式中，并且可用另一实施方式的对应构造代替。对于本领域技术人员而言明显的是，所附权利要求中彼此没有明确引用关系的权利要求可组合成本发明的实施方式，或者可在提交本发明之后的修改中作为新的权利要求包括。

在固件或软件配置方式中，本发明的实施方式可以模块、过程、功能等形式实现。软件代码可存储在存储器单元中并由处理器执行。存储器单元位于处理器的内部或外部，并可经由各种己知手段向处理器发送数据以及从处理器接收数据。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种架构在MIPI DSI总线上的一对多传输方法，其特征在于，

发送端控制一对多走线控制，控制器位于发送端，所述发送端的数据交换信号端与第一接收端和第二接收端的数据交换信号端相连，所述发送端同时控制第一接收端和第二接收端的数据交换信号端电平状态，由所述发送端通过控制器选择与第一接收端或第二接收端通信，选择与第一接收端或第二接收端通信时，剩余未被选择通信的接收端设置为失效状态；其中，所述选择与第一接收端或第二接收端其通信的具体操作包括：当设置发送端的数据交换信号端为 11，第二接收端失效，仅第一接收端工作；当设置发送端的数据交换信号端为 10，第一接收端失效，仅第二接收端工作；其中，数据交换信号端为DSWAP，其中，DSWAP由两个比特组成，分别是通道交换Lane SWAP和正负极性交换PN SWAP。

2.根据权利要求1所述的方法，控制器通过解析传输数据或上电、系统复位选择与第一接收端或第二接收端通信。

3.一种架构在MIPI DSI总线上的一对多传输方法，其特征在于，

接收端控制一对多走线控制，控制器位于接收端，所述控制器位于第二接收端，所述第二接收端的数据交换信号端与第一接收端的数据交换信号端相连，所述第二接收端在任意时间内能够要求发送端总线的主控权，进行读取MIPI和回复MIPI；其中，当所述第二接收端需要所述第一接收端工作时，控制器设定第一接收端的数据交换信号端为11，此时所述第一接收端与所述第二接收端同时处于工作状态；当所述第二接收端需要占用发送端总线时，控制器设定所述第一接收端的数据交换信号端为10，此时第一接收端失效；其中，数据交换信号端为DSWAP，其中，DSWAP由两个比特组成，分别是通道交换Lane SWAP和正负极性交换PN SWAP。

4.一种架构在MIPI DSI总线上的一对多传输方法，其特征在于，

外部控制器控制一对多走线，外部控制器连接第一接收端、第二接收端，通过外部激励决策机制切换数据交换信号端脚位信号，决定第一接收端、第二接收端 BUS的控制权；其中，数据交换信号端为DSWAP，其中，DSWAP由两个比特组成，分别是通道交换Lane SWAP和正负极性交换PN SWAP；

其中，所述通过外部激励决策机制切换数据交换信号端脚位信号，决定第一接收端、第二接收端 BUS的控制权包括：

当需要所述第一接收端和所述第二接收端同时工作时，控制器设定第一接收端数据交换信号端为 11，第二接收端数据交换信号端为11；

当需要第一接收端工作，第二接收端失效时，控制器设定第一接收端数据交换信号端为 11，第二接收端数据交换信号端为10；

当要第一接收端失效，第二接收端工作时，控制器设定第一接收端数据交换信号端为10，第二接收端数据交换信号端为11；

当要第一接收端、第二接收端同时失效时，控制器设定第一接收端数据交换信号端为10, 第二接收端数据交换信号端为10。

5.根据权利要求4所述的方法，其特征在于，所述外部激励决策机制包括上电或系统复位。

Images