CN103530256A - CPCIe和PCI协议数据的处理装置及方法 - Google Patents

Abstract

本发明公开了一种CPCIe和PCI协议数据的处理装置及方法，克服目前PMC总线接口无法与CPCI Express总线接口相连接并进行使用的不足。该装置包括：转换桥片用于根据模式选定信号进行CPCIe协议数据和PCI协议数据的相互转换；PMC接口用于与所述转换桥片进行PCI协议数据的传输；CPCIe接口用于与所述转换桥片进行CPCIe协议数据的传输。本申请的实施例使得在CPCI Express总线技术普遍应用的环境中，PMC接口板卡依旧可以延续使用，避免了PMC接口板卡的浪费，节约物力财力。

Description

CPCIe和PCI协议数据的处理装置及方法

技术领域

本发明涉及一种协议数据转换技术，尤其涉及一种协议数据处理装置及方法。

背景技术

随着计算机和通信技术的不断发展，新一代的输入输出（I/O）接口大量涌现，使得外设部件互连标准（PCI）总线带宽无法应对计算机系统内部强大的高带宽并行读写要求。PCI总线系统性能的提升遇到了瓶颈，由此出现了更高发展的高速外设部件互连标准（PCI Express，也称PCIe总线）。

作为当今最新的总线和接口标准，PCI Express总线采用点对点串行连接，可以提供极高的带宽。根据总线位宽不同，PCI Express的接口也有所差异，包括X1、X2、X4、X8、X16及X32，其中PCI-E X1接口250兆字节（MB）/秒的传输速度足以满足主流声卡、网卡和存储设备对数据传输带宽的需求。

PCI Express在软件层面上兼容目前的PCI技术和设备，早在2001年英特尔公司就提出要用新一代总线技术取代PCI总线和多种芯片的内部连接，目前很多新型的计算机设备都不再提供PCI总线接口。

紧凑型PCI（又称CPCI）Express也是总线的一种，CPCI Express总线可以通过欧卡规格实现对PCI Express总线的兼容，可以说CPCI Express的电气特性规范实质上就是PCI Express的电气规范。

PCI夹层卡（PCI Mezzanine Card，简称PMC）接口是基于PCI总线标准的一类接口，在早期的计算机设备中普遍存在，但在当今的发展趋势下却很难继续使用，有必要提出PCI总线接口与CPCI Express总线接口能够互相连接的技术，以继续使用PMC接口的板卡，避免浪费。

发明内容

本发明所要解决的技术问题是克服目前PMC总线接口无法与CPCIExpress总线接口相连接并进行使用的不足。

为了解决上述技术问题，本申请的实施例提供了一种CPCIe和PCI协议数据的处理装置，该装置包括：

转换桥片，用于根据模式选定信号进行CPCIe协议数据和PCI协议数据的相互转换；

PMC接口，用于与所述转换桥片进行PCI协议数据的传输；

CPCIe接口，用于与所述转换桥片进行CPCIe协议数据的传输。

优选地，所述转换桥片还用于提供PMC接口与外部设备之间进行PCI协议数据传输的接口控制信号。

优选地，根据所述接口控制信号控制一数据周期与一地址周期的转换；在所述地址周期内向所述PMC接口传输总线命令，在所述数据周期内向所述PMC接口传输字节使能信号；所述PMC接口用于根据所述接口控制信号、总线命令及字节使能信号与外部设备进行PCI协议数据的传输。

优选地，所述转换桥片还用于提供所述CPCIe接口与外部设备进行CPCIe协议数据传输的差分控制信号。

优选地，所述差分控制信号包括：接收差分信号、发送差分信号以及时钟差分信号；

所述CPCIe接口用于根据所述接收差分信号接收外部设备发送的CPCIe协议数据、根据所述发送差分信号向外部设备发送CPCIe协议数据、根据所述时钟差分信号控制CPCIe协议数据的接收和发送。

优选地，该装置包括：

时钟缓冲器，用于接收所述转换桥片输出的时钟信号，根据所述时钟信号提供两路同步且零延时的时钟信号；

所述转换桥片还用于将其中一路所述同步且零延时的时钟信号发送给所述CPCIe接口，所述CPCIe接口根据该路所述同步且零延时的时钟信号控制CPCIe协议数据的传输；

所述PMC接口还用于根据另一路所述同步且零延时的时钟信号控制PCI协议数据的传输。

本申请的实施例还提供了一种CPCIe和PCI协议数据的处理方法，其特征在于，该方法包括：

转换桥片根据模式选定信号进行CPCIe协议数据和PCI协议数据的相互转换；

PMC接口与所述转换桥片进行PCI协议数据的传输；

CPCIe接口与所述转换桥片进行CPCIe协议数据的传输。

优选地，该方法包括：

所述转换桥片向所述PMC接口发送接口控制信号，控制一数据周期与一地址周期的转换，在所述地址周期内向所述PMC接口传输总线命令，在所述数据周期内向所述PMC接口传输字节使能信号；

所述PMC接口根据所述接口控制信号、总线命令及字节使能信号与外部设备进行PCI协议数据的传输。

优选地，该方法包括：

所述转换桥片向所述CPCIe接口发送接收差分信号、发送差分信号以及时钟差分信号；

所述CPCIe接口根据所述接收差分信号接收外部设备发送的CPCIe协议数据，根据所述发送差分信号向外部设备发送CPCIe协议数据，根据所述时钟差分信号控制CPCIe协议数据的接收和发送。

优选地，该方法包括：

接收所述转换桥片输出的时钟信号；

根据所述转换桥片输出的时钟信号提供两路同步且零延时的时钟信号；

所述转换桥片将其中一路所述同步且零延时的时钟信号发送给所述CPCIe接口，所述CPCIe接口根据该路所述同步且零延时的时钟信号控制CPCIe协议数据的传输；

所述PMC接口根据另一路所述同步且零延时的时钟信号控制PCI协议数据的传输。

与现有技术相比，本申请的实施例可以将使用CPCI Express总线标准的CPCIe接口与使用PCI总线标准的PMC接口进行连接并进行数据转换，使得在CPCI Express总线技术普遍应用的环境中，PMC接口板卡依旧可以延续使用，避免了PMC接口板卡的浪费，节约物力财力。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本申请实施例的协议数据处理装置的构造示意图。

图2为本申请实施例的协议数据处理方法的流程示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征在不相冲突前提下的相互结合，均在本发明的保护范围之内。

本申请实施例的协议数据处理装置，主要用于PCI协议与CPCIe协议数据的转换。如图1所示，本申请实施例的协议数据处理装置主要包括转换桥片10、PCI夹层卡（PMC）接口20及CPCIe接口30等。

转换桥片10用于根据模式选定信号进行CPCIe协议数据与PCI协议数据的相互转换，包括根据第一模式选定信号将CPCIe协议数据转换为PCI协议数据，以及根据第二模式选定信号将PCI协议数据转换为CPCIe协议数据。

具体地，PMC接口20用于将PCI协议数据发送给转换桥片10，接收转换桥片10转换成的PCI协议数据。CPCIe接口30用于将CPCIe协议数据发送给转换桥片10，接收转换桥片10转换成的CPCIe协议数据。

转换桥片10为PMC接口20提供32位（bit）、66MHz的PCI总线位宽及频率，并支持PCI总线32位地址、数据多路复用输入、输出信号，提供PMC接口与外部设备之间进行PCI协议数据传输的接口控制信号，根据该接口控制信号可以控制地址周期与数据周期的转换。转换桥片10还提供总线命令和字节使能信号，其中该总线命令和字节使能信号可以多路在一起。在地址周期内，转换桥片10向PMC接口传输总线命令；在数据周期内，转换桥片10向PMC接口传输字节使能信号。

PMC接口20利用该接口控制信号、总线命令及字节使能信号控制与PMC接口20相连的外部设备（比如与PMC接口20相连的主、从设备）进行PCI协议的数据传输，并控制主、从设备之间的转换。

转换桥片10接收CPCIe接口30发送的复位信号，将该复位信号发送给PMC接口20。

转换桥片10把复位信号发送给PMC接口20，由PMC接口20发到与PMC接口20相连的设备进行复位。

转换桥片10提供总线仲裁信号及错误报告信号，其中的总线仲裁信号包括总线请求信号与总线允许信号。错误报告信号确保数据可靠、完整地传输。

转换桥片10为PMC接口20提供的32位PCI总线信号、总线命令和字节使能多路复用信号等。中断信号是根据PCI为每个功能设备定义一根中断线，对于多功能设备或连接器，本申请的实施例可有4条中断线。总线仲裁信号、错误报告信号以及中断信号等是根据PCI通讯协议得来的。

转换桥片10自身的总线工作频率包括33MHz或66MHz。

本申请的实施例中，总线工作频率指示信号为低电平时，PCI总线工作频率为33MHz，指示信号为高电平时，工作频率为66MHz。

本申请的实施例中，转换桥片10用于提供CPCIe接口与外部设备进行CPCIe协议数据传输的差分控制信号。

该差分控制信号比如包括接收差分信号、发送差分信号以及时钟差分信号等。这三路差分信号的传输带宽速率可以达到2.5Gb/秒。

CPCIe接口30用于采用串行数据包方式接收该接收差分信号、发送差分信号以及时钟差分信号，根据接收差分信号接收外部设备发送的CPCIe协议数据，根据发送差分信号向外部设备发送CPCIe协议数据，根据时钟差分信号控制CPCIe协议数据的接收和发送。

CPCIe接口30是CPCI Express总线标准的通信接口，采用1通道串行数据包方式传递数据。本申请的实施例中，其传输带宽为250MB/秒。所传递的数据中，包括接收转换桥片10发送的接收差分信号并将该接收差分信号发送给PC机，以及接收PC机发送的发送差分信号、时钟差分信号、电源信号、复位信号及接口控制信号等发送给转换桥片10。

本申请的实施例中，转换桥片10可以具备两种模式，一种模式为将PCI协议转换为CPCIe协议的工作模式，另一种模式为将CPCIe协议转换为PCI协议的工作模式，其根据选择信号进行转换。为满足设计要求，将该选择信号做置高处理，来实现CPCIe协议转换为PCI协议的转换。

PMC接口20用于利用转换桥片10发送的复位信号将与其相连的PCI设备上专用的特性寄存器和定时器相关的信号恢复到规定的初始状态。根据转换桥片10提供的32位PCI总线信号，表示的是地址/数据信号的传输通信位数。

当本申请的实施例通过与PMC接口20相配套的接口子板同时插入到专用PC设备机中，PC机通过内部扫描，检测插入设备，并利用CPCIe标准通讯协议，通过PMC接口20向配套的接口子板发送命令信号，通过CPCIe接口30的时钟差分信号及发送差分信号，将命令信息传送到转换桥片10，差分信号传输速率为2.5Gb/m。

转换桥片10通过内部串并转换将CPCI Express两路串行信号转换为32位数据/地址多路复用输入/输出并行信号及其它PCI标准通讯协议控制信号，经转换后的PCI协议信号继续发送给载板的PMC接口20。

本申请的实施例中，通过与第一协议数据接口相配套的接口子板接收PC机的发送命令，进行内部逻辑分析，确定命令内容。并再次通过第一协议数据接口，接收命令执行后PCI标准通讯协议的反馈信息。

本申请的实施例通过转换桥片10将PCI32位数据/地址多路复用输入/输出并行信号及其它控制信号转换为CPCIe串行差分信号，通过CPCIe接口30，最终将反馈信息写入到PC机。

应用于与PMC接口配套的接口子板的PCI总线工作频率33MHz或者66MHz由桥片的66MEN信号控制，当此信号为高电平，转换桥片10的PCLKO管脚输出频率为66MHz，为低点平时，PCLKO管脚输出频率为33MHz，本专利通过跳线选择，控制66MEN信号的高低电平。

PMC接口20使用PCI总线标准，一个PMC接口20最多可以有4个64针总线连接器，在有四个总线连接器时，这四个总线连接器不用互联。P1和P2用于32位PCI总线信号，P3用于满足64位PCI信号需要，P4作为外部扩展的总线连接器，用于非指定的I/O信号。

P1与P2连接器共同提供32[0:31]位PCI总线信号，接口功能主要包括：32位地址/数据信号的输入和/或输出，主从设备信号之间的传输转换，总线命令及字节使能，总线请求与允许，时序控制和复位等。

P3连接器可另外提供32位数据[32:63]，与P1、P2两个连接器共同构成64位信号总线，用于满足64位PCI数据/地址信号输入/输出的需要。本申请实施例提供32位PCI总线信号，故P3连接器在本次设计中可以不做使用。

P4连接器作为外部扩展的总线连接器，用于非指定的I/O信号，由用户自行定义使用。本申请实施例中，P4作为扩展接口，不与桥片相连。

与PCI总线接口略有不同，PMC接口还提供了4个总线模式（BUSMODE）信号，用于检测一个PMC板卡插入到主机模块，决定PMC板卡处理是有能力的逻辑协议，选择一个共同的逻辑协议为所有PMC卡和主设备使用。4个BUSMODE信号被每一个PMC板卡分成两组。第一组是3个信号的集合BUSMODE[4:2#]，被一一对应连接到所有卡槽和主逻辑。第二组是一个单独的返回信号BUSMODE1#，从每一个PMC卡槽到主逻辑。BUSMODE[4:2#]信号被驱动通过主模块到所有PMC插槽，他们常常决定总线模式的使用通过PMC板卡。每个PMC卡将接收这些信号和使用这些信号到双方的逻辑协议集合。BUSMODE1#信号被每个PMC卡独立驱动，显示主机卡槽中板卡的参与和执行一个给定的逻辑协议的能力。主模块然后使用一个读寄存器来感知所有的来自每一个PMC卡槽的BUSMODE1#信号，以确定PMC板卡的存在。

如图1所示，本申请实施例的协议数据处理装置还可以包括时钟缓冲器（Clock Buffer）40。

时钟缓冲器40与转换桥片10及PMC接口20相连，时钟缓冲器40提供时钟信号为所有与PCI接口相连的设备提供数据传输时序，最高频率可达66MHz，最低频率为0。

转换桥片10产生时钟信号发送给时钟缓冲器40。时钟缓冲器40接收转换桥片10发送的时钟信号，根据转换桥片10输出的时钟信号为转换桥片10和PMC接口20提供双路同步、零延时的时钟信号。

时钟缓冲器40收到转换桥片10发送的时钟信号后，在内部转化为两路相同的时钟信号，将其中一路发送给转换桥片10，另一路发送给PMC接口20。转换桥片10将所接收到的一路同步且零延时的时钟信号发送给CPCIe接口30，CPCIe接口30根据这一路同步且零延时的时钟信号控制CPCIe协议数据传输，PMC接口20根据另一路同步且零延时的时钟信号控制PCI协议数据传输。

如图1所示，本申请实施例的PCI协议与CPCIe协议的处理装置还可以包括存储器50。

存储器50与转换桥片10相连，存储转换桥片10的初始化信息，在转换桥片10需要进行初始化时，利用存储器50所存储的初始化信息进行初始化。本申请的实施例采用的是电可擦可编程只读存储器50（EEPROM）。

本申请的实施例可以直接与使用PMC接口的板卡进行连接，将组合后的板卡插入PCI Express插槽中使用。

在实际应用时，根据需要安装到本申请实施例中的PMC接口子板的外形尺寸及安装要求，在距离子板左板边31毫米（mm）面积范围内禁止载板放置元器件。本申请实施例的协议数据处理装置为MPC接口子板与PC机的通信进行服务。本申请的实施例在PCB板布局中，将较大型的元器件全部设置到载板背面，从而满足不同布局的PMC子板的安装需求。本申请的实施例中，所选用的载板使用PCI Express半长卡。

本申请的实施例中，本申请实施例的协议数据处理装置与PMC子板可以采用两种供电方式：

第一种，通过PCI Express板载电源接插件来进行供电，此时供电电压为+12伏（V）和+5V。

第二种，通过PCI Express接口来进行供电，供电电压为+12V。本申请实施例的协议数据处理装置在工作中，只能选择使用其中一种方式供电。

本申请实施例的转换方法，用于PCI夹层卡（PMC）接口与CPCIe接口通过转换桥片进行PCI协议数据与CPCIe协议数据之间的转换。其中，转换桥片根据模式选定信号进行CPCIe协议数据和PCI协议数据的相互转换，PMC接口与所述转换桥片进行PCI协议数据的传输，CPCIe接口与所述转换桥片进行CPCIe协议数据的传输。

如图2所示，本申请实施例的转换方法可以包括如下内容：

步骤S210，PMC接口将PCI协议数据发送给转换桥片。

步骤S220，转换桥片接收PMC接口发送的PCI协议数据，根据第二模式选定信号将PCI协议数据转换为CPCIe协议数据，并发送给CPCIe接口。

步骤S230，CPCIe接口接收转换桥片转换的CPCIe协议数据。

步骤S240，CPCIe接口将CPCIe协议数据发送给转换桥片。

步骤S250，转换桥片接收CPCIe接口发送的CPCIe协议数据，并根据第一模式选定信号将CPCIe协议数据转换为PCI协议数据，并发送给PMC接口。

步骤S260，PMC接口接收转换桥片转换的PCI协议数据。

需要说明的是，上述步骤S210至步骤S230的执行，与步骤S240至步骤S260的执行是相互独立且没有严格先后顺序的。其中，步骤S210至步骤S230给出的是PCI协议数据转换成CPCIe协议数据的过程，步骤S240至步骤S260给出的是PCI协议数据转换成PCI协议数据的过程。

本申请的实施例中，该方法还可以包括：转换桥片向PMC接口发送接口控制信号，控制一数据周期与一地址周期的转换，在地址周期内向PMC接口传输总线命令，在数据周期内向PMC接口传输字节使能信号。与外部设备相连的PMC接口根据接口控制信号、总线命令及字节使能信号与外部设备进行PCI协议数据的传输，还可以控制主、从设备之间的转换等。

本申请的实施例中，该方法可以包括：转换桥片向CPCIe接口发送接收差分信号、发送差分信号以及时钟差分信号。CPCIe接口根据接收差分信号接收外部设备发送的CPCIe协议数据，根据发送差分信号向外部设备发送CPCIe协议数据，根据时钟差分信号控制CPCIe协议数据的接收和发送。

本申请的实施例中，该方法可以包括：利用一时钟缓冲器接收转换桥片输出的时钟信号。时钟缓冲器根据转换桥片输出的时钟信号提供两路同步且零延时的时钟信号。转换桥片将其中一路同步且零延时的时钟信号发送给CPCIe接口，CPCIe接口根据该路同步且零延时的时钟信号控制CPCIe协议数据的传输。PMC接口根据另一路同步且零延时的时钟信号控制PCI协议数据的传输。

本领域的技术人员应该明白，上述的本申请实施例所提供的装置的各组成部分，可以集分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种CPCIe和PCI协议数据的处理装置，其特征在于，该装置包括：

转换桥片，用于根据模式选定信号进行CPCIe协议数据和PCI协议数据的相互转换；

PMC接口，用于与所述转换桥片进行PCI协议数据的传输；

CPCIe接口，用于与所述转换桥片进行CPCIe协议数据的传输。

2.根据权利要求1所述的装置，其特征在于：

所述转换桥片还用于提供PMC接口与外部设备之间进行PCI协议数据传输的接口控制信号。

3.根据权利要求2所述的装置，其特征在于：

根据所述接口控制信号控制一数据周期与一地址周期的转换；在所述地址周期内向所述PMC接口传输总线命令，在所述数据周期内向所述PMC接口传输字节使能信号；

所述PMC接口用于根据所述接口控制信号、总线命令及字节使能信号与外部设备进行PCI协议数据的传输。

4.根据权利要求1所述的装置，其特征在于：

所述转换桥片还用于提供所述CPCIe接口与外部设备进行CPCIe协议数据传输的差分控制信号。

5.根据权利要求4所述的装置，其特征在于：

所述差分控制信号包括：接收差分信号、发送差分信号以及时钟差分信号；

所述CPCIe接口用于根据所述接收差分信号接收外部设备发送的CPCIe协议数据、根据所述发送差分信号向外部设备发送CPCIe协议数据、根据所述时钟差分信号控制CPCIe协议数据的接收和发送。

6.根据权利要求1所述的装置，其特征在于，该装置包括：

时钟缓冲器，用于接收所述转换桥片输出的时钟信号，根据所述时钟信号提供两路同步且零延时的时钟信号；

所述转换桥片还用于将其中一路所述同步且零延时的时钟信号发送给所述CPCIe接口，所述CPCIe接口根据该路所述同步且零延时的时钟信号控制CPCIe协议数据的传输；

所述PMC接口还用于根据另一路所述同步且零延时的时钟信号控制PCI协议数据的传输。

7.一种CPCIe和PCI协议数据的处理方法，其特征在于，该方法包括：

转换桥片根据模式选定信号进行CPCIe协议数据和PCI协议数据的相互转换；

PMC接口与所述转换桥片进行PCI协议数据的传输；

CPCIe接口与所述转换桥片进行CPCIe协议数据的传输。

8.根据权利要求7所述的方法，其特征在于，该方法包括：

所述转换桥片向所述PMC接口发送接口控制信号，控制一数据周期与一地址周期的转换，在所述地址周期内向所述PMC接口传输总线命令，在所述数据周期内向所述PMC接口传输字节使能信号；

所述PMC接口根据所述接口控制信号、总线命令及字节使能信号与外部设备进行PCI协议数据的传输。

9.根据权利要求7所述的方法，其特征在于，该方法包括：

所述转换桥片向所述CPCIe接口发送接收差分信号、发送差分信号以及时钟差分信号；

所述CPCIe接口根据所述接收差分信号接收外部设备发送的CPCIe协议数据，根据所述发送差分信号向外部设备发送CPCIe协议数据，根据所述时钟差分信号控制CPCIe协议数据的接收和发送。

10.根据权利要求7所述的方法，其特征在于，该方法包括：

接收所述转换桥片输出的时钟信号；

根据所述转换桥片输出的时钟信号提供两路同步且零延时的时钟信号；

所述转换桥片将其中一路所述同步且零延时的时钟信号发送给所述CPCIe接口，所述CPCIe接口根据该路所述同步且零延时的时钟信号控制CPCIe协议数据的传输；

所述PMC接口根据另一路所述同步且零延时的时钟信号控制PCI协议数据的传输。

Images