KR20220165299A - 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법 - Google Patents

호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법 Download PDF

Info

Publication number
KR20220165299A
KR20220165299A KR1020210073334A KR20210073334A KR20220165299A KR 20220165299 A KR20220165299 A KR 20220165299A KR 1020210073334 A KR1020210073334 A KR 1020210073334A KR 20210073334 A KR20210073334 A KR 20210073334A KR 20220165299 A KR20220165299 A KR 20220165299A
Authority
KR
South Korea
Prior art keywords
speed data
speed
power
data
low
Prior art date
Application number
KR1020210073334A
Other languages
English (en)
Inventor
배종만
김준달
민경율
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210073334A priority Critical patent/KR20220165299A/ko
Priority to US17/578,835 priority patent/US11605334B2/en
Priority to CN202210295020.0A priority patent/CN115512632A/zh
Publication of KR20220165299A publication Critical patent/KR20220165299A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

호스트 프로세서는 제1 고속 데이터를 생성하는 고속 드라이버, 고속 드라이버로부터 제1 고속 데이터를 수신하고, 제1 고속 데이터의 직류 성분을 제거함으로써 제2 고속 데이터를 생성하는 커플링 회로, 저전력 데이터를 생성하는 저전력 드라이버 및 커플링 회로로부터 제2 고속 데이터를 수신하고, 저전력 드라이버로부터 저전력 데이터를 수신하며, 표시 장치에 제2 고속 데이터 또는 저전력 데이터를 선택적으로 인가하는 패시브 스위치를 포함할 수 있다. 따라서, 호스트 프로세서는 원하는 직류 전압 값을 갖는 제2 고속 데이터를 표시 장치로 출력할 수 있다.

Description

호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법{HOST PROCESSOR, DISPLAY SYSTEM INCLUDED THE SAME, AND METHOD OF OPERATING DISPLAY SYSTEM}
본 발명은 호스트 프로세서에 관한 것이다. 보다 상세하게는 본 발명은 데이터의 전압 값을 조절하는 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법에 관한 것이다.
모바일 장치 등에 포함되는 디스플레이 장치, 이미지 센서 등의 성능이 향상되고 해상도가 증가함에 따라서 전송 데이터의 양이 급격하게 증가하고 있다. 모바일 장치의 발전으로 인하여 내부의 배선수도 증가하고 전자기 간섭(EMI, electromagnetic interference)이 증가한다. 이러한 문제점들의 해결을 위하여 미피(MIPI, mobile industry processor interface)와 같은 호스트 프로세서와 표시 장치 사이에 데이터를 전송을 위한 직렬 인터페이스가 연구되었다. 인터페이스는 다양한 전송 방식을 갖고, 전송 방식 마다 전송되는 데이터의 전압 범위가 달라질 수 있다. 호스트 프로세서가 생성한 데이터가 인터페이스의 전송 방식에 따른 전압 범위를 벗어나는 경우, 호스트 프로세서는 정상적으로 데이터를 전송하지 못할 수 있다.
본 발명의 일 목적은 호스트 프로세서가 생성한 데이터의 전압 값을 조절하고, 전압 값이 조절된 데이터를 표시 장치로 출력하는 호스트 프로세서를 제공하는 것이다.
본 발명의 다른 목적은 호스트 프로세서를 포함하는 디스플레이 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 디스플레이 시스템을 구동하는 디스플레이 시스템의 구동 방법을 제공하는 것이다.
본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 호스트 프로세서는 고속 드라이버, 커플링 회로, 저전력 드라이버, 및 패시브 스위치를 포함한다. 상기 고속 드라이버는 제1 고속 데이터를 생성한다. 상기 커플링 회로는 상기 고속 드라이버로부터 상기 제1 고속 데이터를 수신하고, 상기 제1 고속 데이터의 직류 성분을 제거함으로써 제2 고속 데이터를 생성한다. 상기 저전력 드라이버는 저전력 데이터를 생성한다. 상기 패시브 스위치는 상기 커플링 회로로부터 상기 제2 고속 데이터를 수신하고, 상기 저전력 드라이버로부터 상기 저전력 데이터를 수신하며, 상기 표시 장치에 상기 제2 고속 데이터 또는 상기 저전력 데이터를 선택적으로 인가한다.
일 실시예에 있어서, 상기 커플링 회로는 상기 제1 고속 데이터의 상기 직류 성분을 제거하기 위한 커패시터를 포함할 수 있다.
일 실시예에 있어서, 상기 커패시터의 커패시턴스 값은 상기 표시 장치의 해상도에 따라 결정될 수 있다.
일 실시예에 있어서, 상기 제1 고속 데이터는 토글 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 커플링 회로는 초기 고속 구간 이전의 제1 저전력 구간에서 상기 제2 고속 데이터의 직류 전압 값을 설정할 수 있다.
일 실시예에 있어서, 상기 제1 고속 데이터는 상기 초기 고속 구간 이전의 상기 제1 저전력 구간에서 상기 토글 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 커플링 회로는 상기 초기 고속 구간 이후의 제2 저전력 구간에서 상기 제2 고속 데이터의 상기 직류 전압 값을 유지시킬 수 있다.
일 실시예에 있어서, 상기 제1 고속 데이터는 상기 제2 저전력 구간에서 상기 토글 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 커플링 회로는 커패시터부 및 설정부를 포함할 수 있다. 상기 커패시터부는 상기 제1 고속 데이터의 상기 직류 성분을 제거할 수 있다. 상기 설정부는 전원 전압을 수신하고, 상기 전원 전압을 기초로 상기 제2 고속 데이터의 직류 전압 값을 설정할 수 있다.
일 실시예에 있어서, 상기 설정부는 일 단에서 상기 전원 전압을 수신하고, 타 단에서 출력 노드에 연결된 제1 저항 및 일 단에서 접지되고, 타 단에서 상기 출력 노드에 연결된 제2 저항을 포함할 수 있다. 상기 설정부는 상기 전원 전압, 상기 제1 저항 및 상기 제2 저항을 기초로 상기 제2 고속 데이터의 상기 직류 전압 값을 설정할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 디스플레이 시스템은 호스트 프로세서 및 표시 장치를 포함한다. 상기 호스트 프로세서는 고속 드라이버, 커플링 회로, 저전력 드라이버, 및 패시브 스위치를 포함할 수 있다. 상기 고속 드라이버는 제1 고속 데이터를 생성한다. 상기 커플링 회로는 상기 고속 드라이버로부터 상기 제1 고속 데이터를 수신하고, 상기 제1 고속 데이터의 직류 성분을 제거함으로써 제2 고속 데이터를 생성한다. 상기 저전력 드라이버는 저전력 데이터를 생성한다. 상기 패시브 스위치는 상기 커플링 회로로부터 상기 제2 고속 데이터를 수신하고, 상기 저전력 드라이버로부터 상기 저전력 데이터를 수신하며, 상기 표시 장치에 상기 제2 고속 데이터 또는 상기 저전력 데이터를 선택적으로 인가한다.
일 실시예에 있어서, 상기 커플링 회로는 상기 제1 고속 데이터의 상기 직류 성분을 제거하기 위한 커패시터를 포함할 수 있다.
일 실시예에 있어서, 상기 커플링 회로는 초기 고속 구간 이전의 제1 저전력 구간에서 상기 제2 고속 데이터의 직류 전압 값을 설정할 수 있다.
일 실시예에 있어서, 상기 제1 고속 데이터는 상기 초기 고속 구간 이전의 상기 제1 저전력 구간에서 토글 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 커플링 회로는 상기 초기 고속 구간 이후의 제2 저전력 구간에서 상기 제2 고속 데이터의 상기 직류 전압 값을 유지시킬 수 있다.
일 실시예에 있어서, 상기 제1 고속 데이터는 상기 제2 저전력 구간에서 상기 토글 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 커플링 회로는 커패시터부 및 설정부를 포함할 수 있다. 상기 커패시터부는 상기 제1 고속 데이터의 상기 직류 성분을 제거할 수 있다. 상기 설정부는 전원 전압을 수신하고, 상기 전원 전압을 기초로 상기 제2 고속 데이터의 직류 전압 값을 설정할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 디스플레이 시스템 구동 방법은 제1 고속 데이터 및 저전력 데이터를 생성하는 단계, 상기 제1 고속 데이터를 기초로 상기 제2 고속 데이터를 생성하는 단계, 상기 제2 고속 데이터 및 상기 저전력 데이터를 선택적으로 출력하는 단계, 및 상기 제2 고속 데이터 및 상기 저전력 데이터를 기초로 영상을 표시하는 단계를 포함한다. 상기 제2 고속 데이터를 생성하는 단계는 상기 제1 고속 데이터의 직류 성분을 제거하는 단계, 상기 제2 고속 데이터의 직류 전압 값을 설정하는 단계, 및 상기 제2 고속 데이터의 상기 직류 전압 값을 유지시키는 단계를 포함한다.
일 실시예에 있어서, 상기 제1 고속 데이터는 토글 패턴을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 고속 데이터의 상기 직류 전압 값을 설정하는 단계는 첫 번째 고속 구간 이전의 저전력 구간에서 수행되고, 상기 제2 고속 데이터의 상기 직류 전압 값을 유지시키는 단계는 첫 번째 고속 구간 이후의 저전력 구간에서 수행될 수 있다.
본 발명의 실시예들에 따른 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법은 제1 고속 데이터의 직류 성분을 제거하고, 새로운 직류 전압 값을 갖는 제2 고속 데이터를 생성함으로써, 원하는 직류 전압 값을 갖는 데이터를 표시 장치로 출력할 수 있다.
본 발명의 실시예들에 따른 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법은 제1 고속 데이터에 토글 패턴을 추가함으로써, 직류 치우침(dc distortion)을 방지할 수 있다.
본 발명의 실시예들에 따른 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법은 제1 고속 데이터에 토글 패턴을 주기적으로 추가함으로써, 제2 고속 데이터의 직류 전압 값을 유지시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 2는 도 1의 디스플레이 시스템의 호스트 프로세서를 나타내는 블록도이다.
도 3은 도 1의 디스플레이 시스템에 포함된 커플링 회로를 나타내는 회로도이다.
도 4는 도 1의 디스플레이 시스템에 포함된 호스트 프로세서에 의해 생성된 제1 고속 데이터를 나타내는 도면이다.
도 5는 도 1의 디스플레이 시스템에 포함된 호스트 프로세서에 의해 생성된 제2 고속 데이터, 저전력 데이터, 및 입력 영상 데이터를 나타내는 도면이다.
도 6은 도 1의 디스플레이 시스템의 설정 시간을 나타내는 그래프이다.
도 7은 도 1의 디스플레이 시스템에 포함된 표시 장치의 해상도에 따른 1H 시간, 설정 시간, 및 유지 시간의 시뮬레이션 결과를 나타내는 표이다.
도 8 및 도 9는 본 발명의 실시예에 따른 디스플레이 시스템의 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 디스플레이 시스템(10)을 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 시스템(10)은 호스트 프로세서(1000) 및 표시 장치(2000)를 포함할 수 있다.
호스트 프로세서(1000)는 표시 장치(2000)에 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 출력할 수 있다. 입력 영상 데이터(IMG)는 제2 고속 데이터(HSD2) 또는 저전력 데이터(LPD)를 포함할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터, 및 청색 영상 데이터를 포함할 수 있다. 실시예에 따라, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
표시 장치(2000)는 호스트 프로세서(1000)로부터 인터페이스를 통하여 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 일 실시예에서, 표시 장치(2000)는 모바일 장치일 수 있다. 예를 들어, 상기 모바일 장치는 이동 전화기, 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 모바일 인터넷 장치(mobile internet device(MID), 또는 웨어러블 컴퓨터 등으로 구현될 수 있다. 예를 들어, 인터페이스는 DVI(Digital Visual Interface), HDMI(High definition Multimedia Interface),　MIPI(Mobile Industry Processor Interface) 및 디스플레이 포트(display port) 등일 수 있다. 인터페이스의 전송 방식에 따라서 표시 장치(2000)로 인가되는 입력 영상 데이터(IMG)의 전압 값의 범위가 정해질 수 있다. 예를 들어, SLVS(scalable low voltage signaling) 전송 방식은 200mV의 직류 전압을 갖고, 100mV의 스윙 전압을 갖는 데이터를 전송할 수 있다. 예를 들어, SLVS 전송 방식은 100mV ~ 300mV 전압 값을 갖는 데이터를 전송할 수 있다. 예를 들어, LVCMOS(low voltage CMOS) 전송 방식은 0V ~ 1.2V 전압 값을 갖는 데이터를 전송할 수 있다. 따라서, 호스트 프로세서(1000)는 입력 영상 데이터(IMG)가 인터페이스의 전송 방식에 따라 정해진 전압 값의 범위 내에 포함되도록 데이터의 전압 값을 조절할 필요가 있을 수 있다. 예를 들어, 호스트 프로세서(1000)는 고속 모드에서 SLVS 전송 방식을 사용하고, 저전력 모드에서 LVCMOS 전송 방식을 사용할 수 있다.
도 2는 도 1의 디스플레이 시스템(10)의 호스트 프로세서(1000)를 나타내는 블록도이다.
도 2를 참조하면, 호스트 프로세서(1000)는 고속 드라이버(100), 커플링 회로(200), 저전력 드라이버(300), 및 패시브 스위치(400)를 포함할 수 있다. 실시예에 따라, 고속 드라이버(100) 및 저전력 드라이버(300)는 하나의 FPGA(field programmable gate array) 칩 또는 하나의 IC(integrated circuit) 칩에 집적될 수 있다.
고속 드라이버(100)는 제1 고속 데이터(HSD1)를 생성할 수 있다. 여기서, 고속 데이터(예를 들어, 제1 고속 데이터(HSD1) 또는 제2 고속 데이터(HSD2)는 호스트 프로세서(1000)가 표시 장치(2000)에 고속으로 데이터를 전송하기 위한 상기 고속 모드 동안에 전송되는 데이터를 의미할 수 있다. 예를 들어, 상기 고속 데이터는 하나의 레인(lane)에서 최대 2.5Gb/s의 데이터 전송 속도를 가질 수 있다. 예를 들어, 상기 고속 데이터는 SLVS 전송 방식으로 전송될 수 있다. 일 실시예에서, 제1 고속 데이터(HSD1)는 차동(differential) 신호 일 수 있다. 예를 들어, 제1 고속 데이터(HSD1)는 180도의 위상 차의 정극성 및 부극성을 갖는 차동 신호일 수 있다. 고속 드라이버(100)는 커플링 회로(200)에 제1 고속 데이터(HSD1)를 제공한다. 일 실시예에서, 고속 드라이버(100)는 복수의 레인(lane)을 통하여 제1 고속 데이터(HSD1)를 커플링 회로(200)에 인가할 수 있다.
커플링 회로(200)는 고속 드라이버(100)로부터 제1 고속 데이터(HSD1)를 수신하고, 제1 고속 데이터(HSD1)의 직류 성분을 제거함으로써 제2 고속 데이터(HSD2)를 생성할 수 있다. 구체적인 설명은 후술하도록 한다. 커플링 회로(200)는 패시브 스위치(400)에 제2 고속 데이터(HSD1)를 제공할 수 있다. 일 실시예에서, 커플링 회로(200)는 복수의 레인을 통하여 제2 고속 데이터(HSD1)를 패시브 스위치(400)에 전달할 수 있다. 실시예에 따라, 커플링 회로(200)는 레인 수만큼 존재할 수 있다.
저전력 드라이버(300)는 저전력 데이터(LPD)를 생성할 수 있다. 여기서 저전력 데이터(LPD)는 호스트 프로세서(1000)가 표시 장치(2000)에 전원의 온-오프 또는 리셋과 같은 명령을 전송하기 위한 저전력 모드 동안에 전송되는 데이터를 의미할 수 있다. 예를 들어, 저전력 데이터(LPD)는 하나의 레인에서 최대 10Mb/s의 데이터 전송 속도를 가질 수 있다. 예를 들어, 저전력 데이터(LPD)는 LVCMOS 전송 방식으로 전송될 수 있다. 일 실시예에서, 저전력 데이터(LPD)는 차동 신호 일 수 있다. 다른 실시예에서, 저전력 데이터(LPD)는 단일 신호일 수 있다. 저전력 드라이버(300)는 패시브 스위치(400)에 저전력 데이터(LPD)를 제공할 수 있다. 일 실시예에서, 저전력 드라이버(300)는 복수의 레인(lane)을 통하여 저전력 데이터(LPD)를 패시브 스위치(400)에 인가할 수 있다.패시브 스위치(400)는 커플링 회로(200)로부터 제2 고속 데이터(HSD2)를 수신할 수 있다. 패시브 스위치(400)는 저전력 드라이버(300)로부터 저전력 데이터(LPD)를 수신할 수 있다. 패시브 스위치(400)는 표시 장치(2000)에 제2 고속 데이터(HSD2) 또는 저전력 데이터(LPD)를 선택적으로 인가할 수 있다. 패시브 스위치(400)는 호스트 프로세서(1000)가 고속 모드로 동작하는 고속 구간(HS) 동안 제2 고속 데이터(HSD2)를 커플링 회로(200)에 인가할 수 있다. 패시브 스위치(400)는 호스트 프로세서(1000)가 상기 저전력 모드로 동작하는 저전력 구간(LP1, LP2) 동안 저전력 데이터(LPD)를 커플링 회로(200)에 인가할 수 있다. 상기 고속 모드에서의 데이터의 전송 속도는 상기 저전력 모드에서의 데이터의 전송 속도보다 빠를 수 있다. 예를 들어, 상기 고속 모드는 고속으로 영상 데이터를 전송할 때 사용되며, 상기 저전력 모드는 전원의 온-오프 또는 리셋과 같은 명령을 실행할 때 사용될 수 있다.
도 3은 도 1의 디스플레이 시스템(10)에 포함된 커플링 회로(200)를 나타내는 회로도이다. 도 3은 하나의 레인에 포함된 커플링 회로(200)를 나타낸다. 도 4는 도 1의 디스플레이 시스템(10)에 포함된 호스트 프로세서(1000)에 의해 생성된 제1 고속 데이터(HSD1)를 나타내는 도면이다. 도 5는 도 1의 디스플레이 시스템(10)에 포함된 호스트 프로세서(1000)에 의해 생성된 제2 고속 데이터(HSD2), 저전력 데이터(LPD), 및 입력 영상 데이터(IMG)를 나타내는 도면이다. 도 3 내지 도 5에서 제1 고속 데이터(HSD1; DP1, DN1)는 180도의 위상 차의 정극성 및 부극성을 갖는 차동 신호로 가정한다. 도 3 내지 도 5에서 제2 고속 데이터(HSD2; DP2, DN2)는 180도의 위상 차의 정극성 및 부극성을 갖는 차동 신호로 가정한다.
도 3을 참조하면, 커플링 회로(200)는 제1 고속 데이터(HSD1; DP1, DN1)의 직류 성분을 제거하기 위한 커패시터(C)를 포함할 수 있다. 커플링 회로(200)는 제1 고속 데이터(HSD1; DP1, DN1)의 직류 성분을 제거하는 커패시터부(210), 및 전원 전압(VDD)을 수신하고 전원 전압(VDD)을 기초로 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값을 설정하는 설정부(220)를 포함할 수 있다. 상기 직류 전압 값은 특정 전압 범위를 스윙하는 전압 값의 중간 전압 값을 의미한다. 제1 고속 데이터(HSD1; DP1, DN1)는 180도의 위상 차의 정극성을 갖는 정극성 제1 고속 데이터(DP1) 및 부극성을 갖는 부극성 제1 고속 데이터(DN1)를 포함할 수 있다. 제2 고속 데이터(HSD2; DP2, DN2)는 180도의 위상 차의 정극성을 갖는 정극성 제2 고속 데이터(DP2) 및 부극성을 갖는 부극성 제2 고속 데이터(DN2)를 포함할 수 있다. 실시예에 따라, 커플링 회로(200)는 임피던스 매칭(impedance matching)을 위한 제3 저항(R3) 및 제4 저항(R4)을 더 포함할 수 있다. 설정부(220)는 일 단에서 전원 전압(VDD)을 수신하고, 타 단에서 출력 노드(NP, NN)에 연결된 제1 저항(R1) 및 일 단에서 접지되고, 타 단에서 출력 노드(NP, NN)에 연결된 제2 저항(R2)을 포함할 수 있다. 설정부(220)는 전원 전압(VDD), 제1 저항(R1), 및 제2 저항(R2)을 기초로 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값을 설정할 수 있다. 전원 전압(VDD), 제1 저항(R1), 및 제2 저항(R2)은 설정하려는 직류 전압 값에 따라 결정될 수 있다.
제1 고속 데이터(HSD1; DP1, DN1)는 커패시터부(210)에 포함된 커패시터(C)를 통과하면서 직류 성분이 제거될 수 있다. 설정부(220)는 직류 성분이 제거된 제1 고속 데이터(HSD1; DP1, DN1), 전원 전압(VDD), 제1 저항(R1) 및 제2 저항(R2)을 기초로 새롭게 직류 전압 값이 설정된 제2 고속 데이터(HSD2; DP2, DN2)를 생성할 수 있다. 다만, 제1 고속 데이터(HSD1; DP1, DN1)가 직류 밸런스(DC balance)가 맞지 않는 경우, 직류 치우침이 발생할 수 있다. 상기 직류 치우침은 제1 고속 데이터(HSD1; DP1, DN1)가 0 또는 1의 값을 오랫동안 연속해서 갖는 경우(즉, 직류 밸런스가 맞지 않는 경우) 발생할 수 있다. 직류 치우침이 있는 경우, 제1 고속 데이터(HSD1, DP1, DN1)는 커패시터(C) 통과 후 직류 치우침이 없는 경우보다 더 높은 또는 더 낮은 전압 값을 가질 수 있다.
도 4를 참조하면, 제1 고속 데이터(HSD1)는 고속 구간(HSI, HS)에서 준비 구간(THS-ZERO), 영상 데이터 구간(HSDT), 및 꼬리 구간(THS-TRAIL)을 포함할 수 있다. 준비 구간(THS-ZERO)에서 0의 데이터를 전송할 수 있다. 준비 구간(THS-ZERO)는 영상 데이터를 전송하는데 필요한 준비를 하는 구간일 수 있다. 영상 데이터 구간(HSDT)는 영상 데이터에 관한 데이터가 포함된 구간일 수 있다. 꼬리 구간(THS-TRAIL)은 영상 데이터 구간(HSDT)이 이후에 나오는 구간으로, 영상 데이터 구간(HSDT)의 마지막 데이터 값(0 또는 1)과 반대의 값을 가질 수 있다. 제1 고속 데이터(HSD1)와 제2 고속 데이터(HSD2)는 직류 전압 값 이외에 동일할 수 있다.
도 4 및 도 5를 참조하면, 제1 고속 데이터(HSD1)는 차동 신호로써 0 또는 1의 데이터를 가질 수 있다. 예를 들어, 저전력 데이터(LPD)는 00, 01, 10, 또는 11의 데이터를 가지고, 각 데이터 값에 따라 다른 형태를 가질 수 있다. 제1 고속 데이터(HSD1)는 토글 패턴(TP)을 포함할 수 있다. 제1 고속 데이터(HSD1)는 초기 고속 구간(HSI) 이전의 제1 저전력 구간(LP1)에서 토글 패턴(TP)을 포함할 수 있다. 여기서 초기 고속 구간(HSI)은 호스트 프로세서(1000)가 파워-온이 된 후 첫 번째 고속 구간(HS)을 의미할 수 있다. 제1 고속 데이터(HSD1)는 제2 저전력 구간(LP2)에서 토글 패턴(TP)을 포함할 수 있다. 제2 고속 데이터(HSD2)는 제1 고속 데이터(HSD1)가 토글 패턴(TP)을 포함한 구간에서 토글 패턴(TP)을 포함할 수 있다. 예를 들어, 토글 패턴(TP)은 0과 1이 반복적으로 나타나는 패턴을 의미할 수 있다. 예를 들어, 토글 패턴(TP)은 직류 밸런스가 맞는 패턴일 수 있다. 제2 고속 데이터(HSD2)는 제1 고속 데이터(HSD1)와 직류 전압 값을 제외하고 실질적으로 동일할 수 있다. 입력 영상 데이터(IMG)는 저전력 구간(LP1, LP2)에서 저전력 데이터(LPD)를 가질 수 있다. 입력 영상 데이터(IMG)는 고속 구간(HSI, HS)에서 제2 고속 데이터(HSD2)를 가질 수 있다.
도 3, 도4, 및 도 5를 참조하면, 커플링 회로(200)는 초기 고속 구간(HSI) 이전의 제1 저전력 구간(LP1)에서 제2 고속 데이터(HSD2)의 직류 전압 값을 설정할 수 있다. 커플링 회로(200)는 초기 고속 구간(HSI) 이후의 제2 저전력 구간(LP2)에서 제2 고속 데이터(HSD2)의 직류 전압 값을 유지시킬 수 있다.
예를 들어, 제1 저전력 구간(LP1) 동안 0과 1이 반복되는 토글 패턴(즉, 직류 밸런스가 맞는 토글 패턴)이 커패시터(C)를 통과함으로써, 상기 직류 치우침은 발생되지 않을 수 있다. 따라서, 제2 고속 데이터(HSD2; DP2, DN2)는 원하는 직류 전압 값으로 설정될 수 있다. 제1 저전력 구간(LP1) 동안 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값의 설정 시간(ST)은 커패시터(C)의 커패시턴스(capacitance) 값이 커질수록 길어질 수 있다. 설정된 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값은 직류 치우침이 있어도 커패시터(C)로 인해 고속 구간(HSI, HS)동안 유지될 수 있다. 고속 구간(HSI, HS)에서 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값의 유지 시간(HT)은 커패시터(C)의 커패시턴스 값이 커질수록 길어질 수 있다. 고속 구간(HSI, HS)에서 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값이 유지되고 있기 때문에 제2 저전력 구간(LP2)에서 제2 고속 데이터(HSD2; DP2, DN2)는 직류 전압 값의 설정 시간(ST)을 가지지 않을 수 있다. 다만, 직류 전압 값의 유지 시간(HT)을 넘으면, 고속 구간(HSI, HS)에서의 직류 밸런스의 불균형으로 인한 직류 치우침이 발생할 수 있기 때문에, 제2 저전력 구간(LP2) 동안 제1 고속 데이터(HSD1; DP1, DN1)는 토글 패턴(TP)을 포함할 수 있다. 예를 들어, 제2 저전력 구간(LP2) 동안 0과 1이 반복되는 토글 패턴(TP)(즉 직류 밸런스가 맞는 토글 패턴)이 커패시터(C)를 통과함으로써, 토글 패턴(TP)은 고속 구간(HSI, HS)에서의 직류 밸런스의 불균형을 보상할 수 있다.
도 6은 도 1의 디스플레이 시스템(10)의 설정 시간(ST)을 나타내는 그래프이다. 도 7은 도 1의 디스플레이 시스템(10)에 포함된 표시 장치(2000)의 해상도에 따른 1H 시간, 설정 시간(ST), 및 유지 시간(HT)의 시뮬레이션 결과를 나타내는 표이다. 도 6 및 도 7은 고속 구간(HS)에서 SLVS 전송 방식을 사용하는 것으로 가정한다.
도 6을 참조하면, 제2 고속 데이터(HSD2; DP2, DN2)는 제1 저전력 구간(LP1)내에서 직류 전압 값을 설정할 수 있다. 설정 시간(ST)은 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값을 원하는 전압 값으로 설정하는데 걸리는 시간을 의미할 수 있다. 예를 들어, 제2 고속 데이터(HSD2; DP2, DN2)는 SLVS 전송 방식의 직류 전압 값을 가질 때까지 설정 시간(ST)을 가질 수 있다. SLVS 전송 방식은 200mV의 직류 전압 값을 갖기 때문에, 제2 고속 데이터(HSD2; DP2, DN2)의 직류 전압 값이 200mV가 될 때까지의 시간이 설정 시간(ST)일 수 있다. 예를 들어, 정극성 제2 고속 데이터(DP2)가 300mV의 직류 전압 값을 가지고 부극성 제2 고속 데이터(DN2)가 100mV의 직류 전압 값을 가지는 경우, 제1 고속 데이터(HSD1; DP1, DN1)의 토글 패턴(TP)이 커플링 회로(200)를 지남에 따라, 정극성 제2 고속 데이터(DP2)와 부극성 제2 고속 데이터(DN2)의 직류 전압 값은 설정한 직류 전압 값으로 변할 수 있다. 예를 들어, 정극성 제2 고속 데이터(DP2)가 300mV의 직류 전압 값을 가지고 부극성 제2 고속 데이터(DN2)가 100mV의 직류 전압 값을 가지는 경우, 설정 시간(ST)은 정극성 제2 고속 데이터(DP2)와 부극성 제2 고속 데이터(DN2)의 직류 전압 값이 200mV(SLVS 전송 방식을 이용하는 경우)가 될 때 까지의 시간일 수 있다.
도 7을 참조하면, 유지 시간(HT)이 고속 구간(HS)보다 짧은 경우, 고속 구간(HS) 동안 제2 고속 데이터(HSD2)는 직류 전압 값을 유지하지 못할 수 있다. 커패시턴스 값이 클수록 유지 시간(HT)은 길어질 수 있다. 고속 구간(HS)은 표시 장치(2000)의 해상도에 따라 달라질 수 있다. 따라서, 커패시터(C)의 커패시턴스 값은 표시 장치(2000)의 해상도에 따라 결정될 수 있다. 예를 들어, FHD(1080p)는 FHD(1080p) 보다 높은 해상도를 갖는 WQHD(1620p)보다 고속 구간(HS)의 길이가 길 수 있다. 예를 들어, 표시 장치(2000)가 WQHD(1620p)일 때의 커패시턴스 값은 표시 장치(2000)가 FHD(1080p)일 때의 커패시턴스 값보다 클 수 있다. 다만, 높은 해상도를 가질수록 저전력 구간(LP)는 짧아지고 높은 커패시턴스 값을 가질수록 설정 시간(ST)이 길어질 수 있기 때문에, 설정 시간(ST) 및 유지 시간(HT)을 고려하여 적정 수준의 커패시턴스 값을 설정할 필요가 있을 수 있다.
도 8 및 도 9는 본 발명의 실시예에 따른 디스플레이 시스템(10)의 구동 방법을 나타내는 순서도이다.
도 8 및 도 9를 참조하면, 도 8의 디스플레이 시스템(10)의 구동 방법은 제1 고속 데이터(HSD1) 및 저전력 데이터(LPD)를 생성(S510)하고, 제1 고속 데이터(HSD1)를 기초로 제2 고속 데이터(HSD2)를 생성(S520)하며, 제2 고속 데이터(HSD2) 및 저전력 데이터(LPD)를 선택적으로 출력(S530)하고, 제2 고속 데이터(HSD2) 및 저전력 데이터(LPD)를 기초로 영상을 표시(S540)할 수 있다.
구체적으로, 도 8의 디스플레이 시스템(10) 구동 방법은 제1 고속 데이터(HSD1) 및 저전력 데이터(LPD)를 생성(S510)할 수 있다. 제1 고속 데이터(HSD1)의 전송 속도는 저전력 데이터(LPD)의 전송 속도보다 빠를 수 있다. 예를 들어, 제1 고속 데이터(HSD1)는 고속으로 영상 데이터를 전송하기 위한 데이터이고, 저전력 데이터(LPD)는 전원의 온-오프 또는 리셋과 같은 명령을 실행하기 위한 데이터 일 수 있다.
구체적으로, 도 8의 디스플레이 시스템(10) 구동 방법은 제1 고속 데이터(HSD1)를 기초로 제2 고속 데이터(HSD2)를 생성(S520)할 수 있다. 제2 고속 데이터(HSD2)의 생성은 제1 고속 데이터의 직류 성분을 제거(S521)하고, 제2 고속 데이터(HSD2)의 직류 전압 값을 설정(S522)하며, 제2 고속 데이터의 직류 전압 값을 유지(S523)시킬 수 있다. 제1 고속 데이터의 직류 성분의 제거는 커패시터(C)를 통하여 수행될 수 있다. 제2 고속 데이터(HSD2)의 직류 전압 값은 전송 방식에 따라 적절한 값으로 설정할 수 있다. 제2 고속 데이터(HSD2)의 직류 전압 값의 설정 및 유지는 제2 고속 데이터(HSD2)에 포함된 토글 패턴(TP)을 통하여 수행될 수 있다. 제2 고속 데이터(HSD2)의 직류 전압 값의 설정은 초기 고속 구간(HSI) 이전의 제1 저전력 구간(LPD1)에서 수행될 수 있다. 제2 고속 데이터(HSD2)의 직류 전압 값의 유지는 초기 고속 구간(HSI) 이후의 제2 저전력 구간(LPD2)에서 수행될 수 있다.
구체적으로, 도 8의 디스플레이 시스템(10) 구동 방법은 제2 고속 데이터(HSD2) 및 저전력 데이터(LPD)를 선택적으로 출력(S530)할 수 있다. 상기 고속 모드로 동작하는 고속 구간(HS) 동안 제2 고속 데이터(HSD2)는 출력될 수 있다. 상기 저전력 모드로 동작하는 저전력 구간(LP1, LP2) 동안 저전력 데이터는 출력될 수 있다. 고속 구간(HS)과 저전력 구간(LP1, LP2)은 반복될 수 있다.
따라서, 디스플레이 시스템(10)은 커패시터(C)를 통하여 새로운 직류 전압 값을 갖는 제2 고속 데이터(HSD2)를 생성함으로써, 생성된 제1 고속 데이터(HSD1)가 전송 방식에 부합하는 전압 값을 갖지 못하더라도 정상적으로 입력 영상 데이터(IMG)를 전송할 수 있다. 또한, 제1 고속 데이터(HSD1)에 토글 패턴(TP)을 포함시킴으로써, 본 발명은 직류 밸런스가 맞지 않는 제1 고속 데이터(HSD1)를 커패시터(C)를 통하여 직류 성분을 제거할 수 있다. 따라서, 제1 고속 데이터(HSD1)는 추가적인 데이터 없이 커패시터(C)를 통하여 직류 성분을 제거할 수 있다.
본 발명은 전력 소모 감소가 요구되는 임의의 표시 장치 및 이를 포함하는 디스플레이 시스템에 적용될 수 있다. 예를 들어, 본 발명은 표시 장치를 포함하는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 임의의 전자 기기에 적용될 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 디스플레이 시스템 1000: 호스트 프로세서
2000: 표시 장치 100: 고속 드라이버
200: 커플링 회로 300: 저전력 드라이버
400: 패시브 스위치 210: 커패시터부
220: 설정부

Claims (20)

  1. 제1 고속 데이터를 생성하는 고속 드라이버;
    상기 고속 드라이버로부터 상기 제1 고속 데이터를 수신하고, 상기 제1 고속 데이터의 직류 성분을 제거함으로써 제2 고속 데이터를 생성하는 커플링 회로;
    저전력 데이터를 생성하는 저전력 드라이버; 및
    상기 커플링 회로로부터 상기 제2 고속 데이터를 수신하고, 상기 저전력 드라이버로부터 상기 저전력 데이터를 수신하며, 상기 표시 장치에 상기 제2 고속 데이터 또는 상기 저전력 데이터를 선택적으로 인가하는 패시브 스위치를 포함하는 것을 특징으로 하는 호스트 프로세서.
  2. 제 1 항에 있어서, 상기 커플링 회로는
    상기 제1 고속 데이터의 상기 직류 성분을 제거하기 위한 커패시터를 포함하는 것을 특징으로 하는 호스트 프로세서.
  3. 제 2 항에 있어서,
    상기 커패시터의 커패시턴스 값은 상기 표시 장치의 해상도에 따라 결정되는 것을 특징으로 하는 호스트 프로세서.
  4. 제 1 항에 있어서,
    상기 제1 고속 데이터는 토글 패턴을 포함하는 것을 특징으로 하는 호스트 프로세서.
  5. 제 4 항에 있어서,
    상기 커플링 회로는 초기 고속 구간 이전의 제1 저전력 구간에서 상기 제2 고속 데이터의 직류 전압 값을 설정하는 것을 특징으로 하는 호스트 프로세서.
  6. 제 5 항에 있어서,
    상기 제1 고속 데이터는 상기 초기 고속 구간 이전의 상기 제1 저전력 구간에서 상기 토글 패턴을 포함하는 것을 특징으로 하는 호스트 프로세서.
  7. 제 6 항에 있어서,
    상기 커플링 회로는 상기 초기 고속 구간 이후의 제2 저전력 구간에서 상기 제2 고속 데이터의 상기 직류 전압 값을 유지시키는 것을 특징으로 하는 호스트 프로세서.
  8. 제 7 항에 있어서,
    상기 제1 고속 데이터는 상기 제2 저전력 구간에서 상기 토글 패턴을 포함하는 것을 특징으로 하는 호스트 프로세서.
  9. 제 1 항에 있어서, 상기 커플링 회로는
    상기 제1 고속 데이터의 상기 직류 성분을 제거하는 커패시터부; 및
    전원 전압을 수신하고, 상기 전원 전압을 기초로 상기 제2 고속 데이터의 직류 전압 값을 설정하는 설정부를 포함하는 것을 특징으로 하는 호스트 프로세서.
  10. 제 9 항에 있어서, 상기 설정부는
    일 단에서 상기 전원 전압을 수신하고, 타 단에서 출력 노드에 연결된 제1 저항; 및
    일 단에서 접지되고, 타 단에서 상기 출력 노드에 연결된 제2 저항을 포함하며,
    상기 전원 전압, 상기 제1 저항 및 상기 제2 저항을 기초로 상기 제2 고속 데이터의 상기 직류 전압 값을 설정하는 것을 특징으로 하는 호스트 프로세서.
  11. 호스트 프로세서 및 표시 장치를 포함하는 디스플레이 시스템에 있어서,
    상기 호스트 프로세서는,
    제1 고속 데이터를 생성하는 고속 드라이버;
    상기 고속 드라이버로부터 상기 제1 고속 데이터를 수신하고, 상기 제1 고속 데이터의 직류 성분을 제거함으로써 제2 고속 데이터를 생성하는 커플링 회로;
    저전력 데이터를 생성하는 저전력 드라이버; 및
    상기 커플링 회로로부터 상기 제2 고속 데이터를 수신하고, 상기 저전력 드라이버로부터 상기 저전력 데이터를 수신하며, 상기 표시 장치에 상기 제2 고속 데이터 또는 상기 저전력 데이터를 선택적으로 인가하는 패시브 스위치를 포함하는 것을 특징으로 하는 디스플레이 시스템.
  12. 제 11 항에 있어서, 상기 커플링 회로는,
    상기 제1 고속 데이터의 상기 직류 성분을 제거하기 위한 커패시터를 포함하는 것을 특징으로 하는 디스플레이 시스템.
  13. 제 12 항에 있어서,
    상기 커플링 회로는 초기 고속 구간 이전의 제1 저전력 구간에서 상기 제2 고속 데이터의 직류 전압 값을 설정하는 것을 특징으로 하는 디스플레이 시스템.
  14. 제 13 항에 있어서,
    상기 제1 고속 데이터는 상기 초기 고속 구간 이전의 상기 제1 저전력 구간에서 토글 패턴을 포함하는 것을 특징으로 하는 디스플레이 시스템.
  15. 제 14 항에 있어서,
    상기 커플링 회로는 상기 초기 고속 구간 이후의 제2 저전력 구간에서 상기 제2 고속 데이터의 상기 직류 전압 값을 유지시키는 것을 특징으로 하는 디스플레이 시스템.
  16. 제 15 항에 있어서,
    상기 제1 고속 데이터는 상기 제2 저전력 구간에서 상기 토글 패턴을 포함하는 것을 특징으로 하는 디스플레이 시스템.
  17. 제 11 항에 있어서, 상기 커플링 회로는
    상기 제1 고속 데이터의 상기 직류 성분을 제거하는 커패시터부; 및
    전원 전압을 수신하고, 상기 전원 전압을 기초로 상기 제2 고속 데이터의 직류 전압 값을 설정하는 설정부를 포함하는 것을 특징으로 하는 디스플레이 시스템.
  18. 제1 고속 데이터 및 저전력 데이터를 생성하는 단계;
    상기 제1 고속 데이터를 기초로 상기 제2 고속 데이터를 생성하는 단계;
    상기 제2 고속 데이터 및 상기 저전력 데이터를 선택적으로 출력하는 단계; 및
    상기 제2 고속 데이터 및 상기 저전력 데이터를 기초로 영상을 표시하는 단계를 포함하고,
    상기 제2 고속 데이터를 생성하는 단계는
    상기 제1 고속 데이터의 직류 성분을 제거하는 단계;
    상기 제2 고속 데이터의 직류 전압 값을 설정하는 단계; 및
    상기 제2 고속 데이터의 상기 직류 전압 값을 유지시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 시스템 구동 방법.
  19. 제 18 항에 있어서,
    상기 제1 고속 데이터는 토글 패턴을 포함하는 것을 특징으로 하는 디스플레이 시스템 구동 방법.
  20. 제 18 항에 있어서,
    상기 제2 고속 데이터의 상기 직류 전압 값을 설정하는 단계는 초기 고속 구간 이전의 제1 저전력 구간에서 수행되고,
    상기 제2 고속 데이터의 상기 직류 전압 값을 유지시키는 단계는 초기 고속 구간 이후의 제2 저전력 구간에서 수행되는 것을 특징으로 하는 디스플레이 시스템 구동 방법.
KR1020210073334A 2021-06-07 2021-06-07 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법 KR20220165299A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210073334A KR20220165299A (ko) 2021-06-07 2021-06-07 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법
US17/578,835 US11605334B2 (en) 2021-06-07 2022-01-19 Host processor, display system including the host processor, and method of operating the display system
CN202210295020.0A CN115512632A (zh) 2021-06-07 2022-03-24 主处理器、包括其的显示系统及显示系统驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210073334A KR20220165299A (ko) 2021-06-07 2021-06-07 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법

Publications (1)

Publication Number Publication Date
KR20220165299A true KR20220165299A (ko) 2022-12-15

Family

ID=84284309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210073334A KR20220165299A (ko) 2021-06-07 2021-06-07 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법

Country Status (3)

Country Link
US (1) US11605334B2 (ko)
KR (1) KR20220165299A (ko)
CN (1) CN115512632A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4104044B2 (ja) * 2001-07-10 2008-06-18 株式会社 日立ディスプレイズ 液晶表示装置
KR100769196B1 (ko) * 2006-03-20 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 구동방법
WO2014043852A1 (zh) * 2012-09-18 2014-03-27 华为技术有限公司 一种微波传输设备供电系统及方法、信号处理装置
KR102023939B1 (ko) 2012-12-26 2019-11-04 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법
CN108304150B (zh) * 2018-01-31 2021-05-25 京东方科技集团股份有限公司 一种虚拟现实设备和虚拟现实设备的配置方法

Also Published As

Publication number Publication date
US11605334B2 (en) 2023-03-14
US20220392393A1 (en) 2022-12-08
CN115512632A (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
KR102071573B1 (ko) 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법
CN101256755B (zh) 驱动电路
KR20170014352A (ko) 출력 신호의 슬루 레이트를 향상시키는 버퍼 증폭기 회로와 이를 포함하는 장치들
JP2003333109A (ja) 多様ｒｓｄｓ−ｌｖｄｓ−ミニｌｖｄｓ−ｂｌｖｄｓ差動信号インターフェース回路
CN1953331B (zh) 接口空闲引脚处理方法以及使用该方法的接口设备
KR100751441B1 (ko) 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
KR20130011173A (ko) 인터페이스 구동회로 및 이를 포함하는 평판표시장치
US20230140526A1 (en) Transmission device, transmission method, and communication system
JP2004208303A (ja) タイミングコントローラ用リセット回路
US20170337151A1 (en) System for Implementing MXM on a PCI Card
US20180082653A1 (en) Display panel driving circuit, display panel driving method, and display device
KR101111529B1 (ko) 액정표시장치의 소스 드라이버 회로
US9054939B2 (en) Method of processing data and a display apparatus performing the method
JP2009077099A (ja) 信号送信機、信号受信機及び多重差動伝送システム
KR20140109675A (ko) 게이트 드라이버 및 디스플레이 구동 회로.
US8410828B2 (en) Area efficient EMI reduction technique for H-bridge current mode transmitter
KR20220165299A (ko) 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법
WO2024001537A1 (zh) 显示装置输入电路、显示装置及其控制方法
KR20190055876A (ko) 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
WO2017016013A1 (zh) 一种栅极驱动电路及液晶显示器
CN109644165B (zh) 驱动器电路及其控制方法、以及发送/接收系统
KR102066091B1 (ko) I2c 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법
CN108986743B (zh) 显示装置、发光控制信号生成装置及方法
US20230148367A1 (en) System and method for multi-mode receiver
US20240221589A1 (en) Display device, display system, and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination