KR102066091B1 - I2c 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법 - Google Patents
I2c 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법 Download PDFInfo
- Publication number
- KR102066091B1 KR102066091B1 KR1020130098638A KR20130098638A KR102066091B1 KR 102066091 B1 KR102066091 B1 KR 102066091B1 KR 1020130098638 A KR1020130098638 A KR 1020130098638A KR 20130098638 A KR20130098638 A KR 20130098638A KR 102066091 B1 KR102066091 B1 KR 102066091B1
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuits
- data
- input terminal
- clock signal
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
Abstract
본 발명은 I2C(Inter-Integrated Circuit) 통신을 수행하는 집적회로들의 디바이스 어드레스(Device Address) 설정 방식을 개선함으로써, 디바이스 어드레스 설정용 핀(Pin) 수를 줄이면서도 디바이스 어드레스를 설정하는 경우의 수를 늘릴 수 있도록 한 I2C 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법에 관한 것으로, 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널; 상기 영상 표시패널의 게이트 라인들을 구동하는 적어도 하나의 게이트 집적회로; 상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 복수 레벨의 감마 전압들을 생성하여 상기 각 데이터 집적회로로 공급하는 적어도 하나의 감마 집적회로; 및 게이트 및 데이터 제어신호와 감마 제어신호를 각각 생성하여 I2C 통신으로 상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로로 공급하는 타이밍 컨트롤러를 구비하며, 상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로는 별도의 디바이스 어드레스 설정 핀이 구비되지 않은 구조로 구성되어 상기 타이밍 컨트롤러로부터 I2C 통신으로 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스를 설정하는 것을 특징으로 한다.
Description
본 발명은 I2C(Inter-Integrated Circuit) 통신을 수행하는 집적회로들의 디바이스 어드레스(Device Address) 설정 방식을 개선함으로써, 디바이스 어드레스 설정용 핀(Pin) 수를 줄이면서도 디바이스 어드레스를 설정하는 경우의 수를 늘릴 수 있도록 한 I2C 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법에 관한 것이다.
최근, 대두되고 있는 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display) 등이 있다. 상기의 평판 표시장치들은 해상도, 컬러표시 및 화질 등이 우수하여 노트북, 데스크 탑 모니터 및 모바일용 단말기에 활발하게 적용되고 있다.
통상의 평판 표시장치들은 화소 영역들이 매트릭스 형태로 배열된 영상 표시패널과 영상 표시패널을 구동하기 위한 구동회로를 구비하며, 액정 표시장치의 경우는 영상 표시패널에 광을 조사하는 백 라이트 유닛을 더 구비한다.
좀 더 구체적인 예를 들면, 액정 표시장치의 경우는 구동 회로를 이루는 복수의 데이터 집적회로들이 적어도 하나의 소스 인쇄회로기판이나 인쇄 회로필름 등에 각각 부착되며, 게이트 집적회로들은 액정패널의 어느 한 측면에 따로 부착되거나 액정패널 상에 일체로 구성되기도 한다. 그리고, 타이밍 컨트롤러나 감마 집적회로 등은 별도의 컨트롤 인쇄회로기판에 따로 마련되어 게이트 및 데이터 집적회로 등에 필요한 구동 제어신호들과 감마 전압을 공급한다.
구동 회로를 이루는 감마 집적회로와 게이트 및 데이터 집적회로 등은 타이밍 컨트롤러와 I2C(Inter-Integrated Circuit) 등의 통신 방식을 수행하여 타이밍 컨트롤러로부터의 구동 제어신호들을 수신하게 된다. 이를 위해, 각각의 감마 집적회로와 게이트 및 데이터 집적회로들은 디바이스 어드레스(Device Address)가 각각 설정되어, 해당 디바이스 어드레스와 함께 전송되는 구동 제어신호들을 수신하게 된다.
종래에는 I2C 통식 방식을 수행하기 위한 디바이스 어드레스 설정시, 각각의 집적회로에 구비된 적어도 하나의 어드레스 설정 핀(Pin)을 통해 디바이스 어드레스의 적어도 한 비트 값을 설정하였다. 즉, 각각의 집적회로에 구비된 적어도 하나씩의 어드레스 설정 핀이 고전위 전압원(예를 들어, VCC 전압원)과 연결되는지 또는 접지 전압원에 연결되는지에 따라 적어도 한 어드레스 설정 비트 값이 "1" 또는 "0"으로 설정되었다.
하지만, 종래 기술에 따른 디바이스 어드레스 설정 방식은 구동 집적회로들의 핀 수와 함께 집적회로의 크기를 줄이려는 현재 추세와 맞지 않을뿐더러, 회로 구조를 간소화시키기에는 한계가 있기 때문에 간편하면서도 구동 회로 구조를 단순화시킬 수 있는 방식들이 요구되는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, I2C 통신을 수행하는 집적회로들의 디바이스 어드레스 설정 방식을 개선함으로써, 디바이스 어드레스 설정용 핀 수를 줄이면서도 디바이스 어드레스를 설정하는 경우의 수를 늘릴 수 있도록 한 I2C 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 I2C 통신을 이용한 영상 표시장치의 구동장치는 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널; 상기 영상 표시패널의 게이트 라인들을 구동하는 적어도 하나의 게이트 집적회로; 상기 영상 표시패널의 데이터 라인들을 구동하는 복수의 데이터 집적회로; 복수 레벨의 감마 전압들을 생성하여 상기 각 데이터 집적회로로 공급하는 적어도 하나의 감마 집적회로; 및 게이트 및 데이터 제어신호와 감마 제어신호를 각각 생성하여 I2C 통신으로 상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로로 공급하는 타이밍 컨트롤러를 구비하며, 상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로는 별도의 디바이스 어드레스 설정 핀이 구비되지 않은 구조로 구성되어 상기 타이밍 컨트롤러로부터 I2C 통신으로 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스를 설정하는 것을 특징으로 한다.
상기 타이밍 컨트롤러는 상기 I2C 통신 기간을 시작 기간, 데이터 전송기간, 정지 기간으로 각각 구분하거나, 시작 기간, 어드레스 설정기간, 데이터 전송기간, 정지 기간으로 각각 구분하여 상기 클럭 신호와 데이터 신호를 상기 각 게이트 및 데이터 집적회로와 각 감마 집적회로로 공급하되, 상기 시작 기간에는 상기 클럭 신호와 상기 데이터 신호를 하이 논리 레벨의 전압으로 발생시킨 후, 상기 데이터 신호의 전압 레벨을 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변함으로써 시작 신호를 전송하고, 상기 어드레스 설정기간에는 상기 클럭 신호를 하이 및 로우 논리 레벨로 반복 스윙시켜 전송하면서 상기 데이터 신호는 하이 논리 레벨로 유지시켜 전송하는 것을 특징으로 한다.
상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로들 중 서로 인접하게 배치된 각각의 집적회로들은 서로 쌍을 이루며, 상기 쌍을 이루는 집적회로들 중 제 1 집적회로들은 제 1 입력 단자로 상기의 클럭 신호를 공급받고, 제 2 입력 단자로는 상기의 데이터 신호를 공급받으며, 상기 쌍을 이루는 집적회로들 중 제 2 집적회로들은 제 1 입력 단자로 상기의 데이터 신호를 공급받고, 제 2 입력 단자로는 상기의 클럭 신호를 공급받는 것을 특징으로 한다.
상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은 상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 적어도 한 비트의 디바이스 어드레스가 "1"로 설정됨과 아울러 인에이블되고, 상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은 상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 적어도 한 비트의 디바이스 어드레스가 "0"으로 설정됨과 아울러 인에이블되는 것을 특징으로 한다.
상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은 상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 인에이블되고, 상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 1 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 2 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "1"로 설정하며, 상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은 상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 인에이블되고, 상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 2 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 1 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "0"으로 설정하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 I2C 통신을 이용한 영상 표시장치의 구동방법은 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널을 구동하기 위해 적어도 하나의 게이트 집적회로, 복수의 데이터 집적회로, 적어도 하나의 감마 집적회로가 구비된 영상 표시장치의 구동방법에 있어서, 상기 타이밍 컨트롤러를 이용하여 게이트 및 데이터 제어신호와 감마 제어신호를 각각 생성하고 I2C 통신으로 상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로로 상기 각각의 제어신호를 공급하는 단계; 상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로가 별도의 디바이스 어드레스 설정 핀이 구비되지 않은 구조로 구성되어, 상기 타이밍 컨트롤러로부터 I2C 통신으로 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스를 설정하는 단계를 포함한 것을 특징으로 한다.
상기 I2C 통신으로 상기 각각의 제어신호를 공급하는 단계는 상기 I2C 통신 기간을 시작 기간, 데이터 전송기간, 정지 기간으로 각각 구분하거나, 시작 기간, 어드레스 설정기간, 데이터 전송기간, 정지 기간으로 각각 구분하여 상기 클럭 신호와 데이터 신호를 상기 각 게이트 및 데이터 집적회로와 각 감마 집적회로로 공급하며, 상기 시작 기간에는 상기 클럭 신호와 상기 데이터 신호를 하이 논리 레벨의 전압으로 발생시킨 후, 상기 데이터 신호의 전압 레벨을 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변함으로써 시작 신호를 전송하고, 상기 어드레스 설정기간에는 상기 클럭 신호를 하이 및 로우 논리 레벨로 반복 스윙시켜 전송하면서 상기 데이터 신호는 하이 논리 레벨로 유지시켜 전송하는 것을 특징으로 한다.
상기 각각의 게이트 및 데이터 집적회로와 감마 집적회로들 중 서로 인접하게 배치된 각각의 집적회로들은 서로 쌍을 이루며, 상기 쌍을 이루는 집적회로들 중 제 1 집적회로들은 제 1 입력 단자로 상기의 클럭 신호를 공급받고, 제 2 입력 단자로는 상기의 데이터 신호를 공급받으며, 상기 쌍을 이루는 집적회로들 중 제 2 집적회로들은 제 1 입력 단자로 상기의 데이터 신호를 공급받고, 제 2 입력 단자로는 상기의 클럭 신호를 공급받는 것을 특징으로 한다.
상기 디바이스 어드레스를 설정하는 단계에서, 상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은 상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 적어도 한 비트의 디바이스 어드레스가 "1"로 설정됨과 아울러 인에이블되고, 상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은 상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 적어도 한 비트의 디바이스 어드레스가 "0"으로 설정됨과 아울러 인에이블되는 것을 특징으로 한다.
상기 디바이스 어드레스를 설정하는 단계에서, 상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은 상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 인에이블되고, 상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 1 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 2 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "1"로 설정하며, 상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은 상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 인에이블되고, 상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 2 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 1 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "0"으로 설정하는 것을 특징으로 한다.
상기와 같은 다양한 기술 특징을 갖는 본 발명의 실시 예에 따른 I2C 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법은 I2C 통신을 수행하는 집적회로들의 디바이스 어드레스 설정 방식을 개선함으로써, 디바이스 어드레스 설정용 핀 수를 줄이면서도 디바이스 어드레스를 설정하는 경우의 수를 늘려 이용할 수 있다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 구성도.
도 2는 도 1의 타이밍 컨트롤러와 직/병렬 형태로 연결된 복수의 감마 집적회로 및 복수의 데이터 집적회로를 간략하게 나타낸 회로 구성도.
도 3은 도 2의 타이밍 컨트롤러로부터 전송되어 각각의 감마 집적회로로 수신되는 클럭 신호와 데이터 신호를 나타낸 파형도.
도 4는 도 2의 타이밍 컨트롤러로부터 전송되어 각각의 데이터 집적회로로 수신되는 클럭 신호와 데이터 신호를 나타낸 다른 파형도.
도 2는 도 1의 타이밍 컨트롤러와 직/병렬 형태로 연결된 복수의 감마 집적회로 및 복수의 데이터 집적회로를 간략하게 나타낸 회로 구성도.
도 3은 도 2의 타이밍 컨트롤러로부터 전송되어 각각의 감마 집적회로로 수신되는 클럭 신호와 데이터 신호를 나타낸 파형도.
도 4는 도 2의 타이밍 컨트롤러로부터 전송되어 각각의 데이터 집적회로로 수신되는 클럭 신호와 데이터 신호를 나타낸 다른 파형도.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 I2C 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
본 발명의 영상 표시장치로는 액정 표시장치, 전계방출 표시장치, 플라즈마 디스플레이 패널 및 유기 발광 다이오드 표시장치 등이 될 수 있다. 하지만, 이하에서는 설명의 편의상 액정 표시장치에 적용되는 경우만을 예로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 구성도이다.
도 1에 도시된 액정 표시장치의 구동장치는 복수의 화소 영역을 구비하여 영상을 표시하는 액정패널(2); 액정패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하는 적어도 하나의 게이트 집적회로(3); 액정패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하는 복수의 데이터 집적회로(4); 복수 레벨의 감마 전압들을 생성하여 각 데이터 집적회로(4)로 공급하는 감마 집적회로(7); 및 게이트 및 데이터 제어신호와 감마 제어신호를 각각 생성하여 I2C(Inter-Integrated Circuit) 통신으로 상기 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7)로 공급함으로써, 각 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7)의 구동 타이밍을 제어하는 타이밍 컨트롤러(10)를 구비한다.
여기서, 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7)는 별도의 디바이스 어드레스 설정 핀이 구비되지 않은 구조로 구성되어, 타이밍 컨트롤러(10)로부터 시작 기간이나 어드레스 설정 기간에 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스를 설정하게 된다. 그리고, 타이밍 컨트롤러(10)로부터 데이터 전송기간에 입력되는 클럭 신호 및 데이터 신호 레벨을 통해 해당 디바이스 어드레스와 함께 제어신호 및 데이터 등을 공급받게 된다.
I2C 통신 방식은 2개의 신호 전송 라인 즉, 클럭 신호 전송라인과 데이터 신호라인을 이용하여 데이터 및 제어신호 등을 송/수신할 수 있는 통신 방식이며, 하나의 마스터 디바이스가 직/병렬 형태로 연결된 복수의 슬래이브 디바이스들을 각각 제어하도록 구성 및 설계될 수 있다. 구체적으로, 마스터 디바이스의 경우는 각각의 슬래이브 디바이스와 직/병렬로 연결된 클럭 신호 전송라인과 데이터 신호라인으로 클럭 신호 및 데이터 신호를 각각 전송하여 각 슬래이브 디바이스들을 제어하게 된다. 슬래이브 디바이스들은 마스터 디바이스와 직/병렬로 연결되는 구조이기 때문에 슬래이브 디바이스별로 디바이스 어드레스가 설정된다.
I2C 통신 방식에서 마스터 디바이스는 시작 기간, 데이터 전송기간, 정지 기간으로 구분하여 클럭 신호 및 데이터 신호를 전송한다. 이에, 각 슬래이브 디바이스는 시작 기간에 입력되는 클럭 신호 및 데이터 신호 중 적어도 한 신호의 전압 레벨 변화에 따라 인에이블(enable) 되며, 데이터 전송기간에는 해당 디바이스 어드레스와 함께 각각의 제어신호 및 데이터 등을 수신한다. 그리고, 정지 기간에는 클럭 신호 및 데이터 신호 중 적어도 한 신호의 전압 레벨 변화에 따라 디세이블(disable) 된다.
본 발명에서는 타이밍 컨트롤러(10)가 마스터 디바이스가 될 수 있으며, 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7) 및 백 라이트 구동 집적회로(미도시)는 슬래이브 디바이스들이 될 수 있다.
이에, 타이밍 컨트롤러(10)는 시작 기간, 데이터 전송기간, 정지 기간으로 구분하여 클럭 신호 및 데이터 신호를 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7) 등으로 공급한다. 한편, 타이밍 컨트롤러(10)는 시작 기간, 어드레스 설정기간, 데이터 전송기간, 정지 기간으로 구분하여 클럭 신호 및 데이터 신호를 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7) 등으로 공급할 수도 있다.
각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7) 등은 타이밍 컨트롤러(10)로부터 시작 기간이나 어드레스 설정기간에 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 복수 비트의 디바이스 어드레스 중 적어도 한 비트를 설정하고 인에이블된다. 그리고, 타이밍 컨트롤러(10)로부터 데이터 전송기간에 입력되는 클럭 신호 및 데이터 신호 레벨을 통해 해당 디바이스 어드레스와 함께 제어신호 및 데이터 등을 공급받아 동작하게 된다. 이 후, 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7) 등은 정지 기간에 입력되는 클럭 신호 및 데이터 신호 중 적어도 한 신호의 전압 레벨 변화에 따라 디세이블 될 수 있다.
상술한 바와 같이 구성 및 동작되는 I2C 통신을 이용한 액정 표시장치의 구동 장치에 대해 좀 더 구체적으로 설명하면 다음과 같다.
도 1의 액정패널(2)은 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 박막 트랜지스터(TFT; Thin Film Transistor), TFT와 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소 전극, 화소 전극과 액정을 사이에 두고 구성된 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 영상 신호를 화소 전극에 공급한다. 액정 커패시터(Clc)는 화소 전극에 공급된 영상 신호와 공통전극에 공급된 기준 공통전압의 차전압을 충전하고, 그 차 전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다.
복수의 데이터 집적회로(4)는 액정패널(2)과 적어도 하나의 소스 인쇄회로기판(8) 사이에 각각 구비되어 데이터 라인들(DL1 내지 DLm)을 구동한다. 여기서, 복수의 데이터 집적회로(4) 각각은 데이터 회로필름(6)에 각각 실장되어 액정패널(2)과 어느 한 소스 인쇄회로기판(8) 사이에 접속된다.
데이터 집적회로(4) 각각은 타이밍 컨트롤러(10)으로부터 I2C 통신으로 입력되는 클럭 신호 및 데이터 신호 특히, 시작 기간이나 어드레스 설정기간에 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스가 각각 설정됨과 아울러 인에이블된다. 그리고, 타이밍 컨트롤러(10)로부터 데이터 전송기간에 입력되는 클럭 신호 및 데이터 신호 레벨을 통해 해당 디바이스 어드레스와 함께 데이터 제어신호 및 디지털의 영상 데이터를 공급받는다.
이에, 각각의 데이터 집적회로(4)는 타이밍 컨트롤러(10)로부터 공급받은 데이터 제어신호 예를 들어, 소스 스타트 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 이용하여 각 데이터 라인(DL1 내지 DLm)에 아날로그 영상신호를 공급한다. 다시 말하여, 데이터 집적회로(4) 각각은 SSC에 따라 입력되는 디지털의 영상 데이터를 래치한 후, 타이밍 컨트롤러(10)를 통해 입력된 SOE 신호에 응답하여 수평 라인 단위로 출력한다. 그리고, 각 데이터 집적회로(4)는 수평 라인 단위의 디지털 영상 데이터를 아날로그 영상 전압 즉, 영상 신호로 변환하여 출력한다.
적어도 하나의 게이트 집적회로(3)는 액정패널(2)의 비표시 영역이나 게이트 회로필름(5)에 각각 실장되어 액정패널(2)에 전기적으로 접속된다. 이에, 게이트 집적회로(3)는 적어도 하나의 소스 인쇄회로기판(8), 데이터 회로필름(6), 액정패널(2) 및 게이트 회로필름(5) 등을 거쳐 형성된 클럭 신호 전송라인과 데이터 전송라인을 통해 타이밍 컨트롤러(10)로부터 클럭 신호 및 데이터 신호를 공급받을 수 있다.
게이트 집적회로(3) 또한 타이밍 컨트롤러(10)으로부터 I2C 통신으로 입력되는 클럭 신호 및 데이터 신호 특히, 시작 기간이나 어드레스 설정기간에 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스가 각각 설정됨과 아울러 인에이블될 수 있다. 그리고, 타이밍 컨트롤러(10)로부터 데이터 전송기간에 입력되는 클럭 신호 및 데이터 신호 레벨을 통해 해당 디바이스 어드레스와 함께 게이트 제어신호를 공급받는다.
이에, 게이트 집적회로(3)는 게이트 제어신호 예를 들어, 게이트 스타트 신호(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 신호 등을 이용하여 각 게이트 라인(GL1 내지 GLn)에 스캔펄스 또는 게이트 오프 전압을 순차 공급한다. 즉, 게이트 집적회로(3)는 GSP를 GSC에 따라 쉬프트 시켜서 각 게이트 라인(GL1 내지 GLn)에 게이트 온 전압의 스캔펄스를 순차 공급한다. 그리고, 각 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되지 않는 기간에는 게이트 오프 전압을 공급한다.
감마 집적회로(7)는 타이밍 컨트롤러(8)와 함께 컨트롤 인쇄회로기판(11)에 구비되거나, 적어도 하나의 소스 인쇄회로기판(8) 중 어느 하나에 구비될 수도 있다. 이러한 감마 집적회로(7)는 타이밍 컨트롤러(10)으로부터 I2C 통신으로 입력되는 클럭 신호 및 데이터 신호 특히, 시작 기간이나 어드레스 설정기간에 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스가 각각 설정됨과 아울러 인에이블된다. 그리고, 타이밍 컨트롤러(10)로부터 데이터 전송기간에 입력되는 클럭 신호 및 데이터 신호 레벨을 통해 해당 디바이스 어드레스와 함께 감마 제어신호를 공급받는다. 이에, 감마 집적회로(7)는 감마 제어신호에 따라 복수의 감마 전압 레벨을 설정 및 생성하고, 복수 레벨의 감마 전압들을 각 데이터 집적회로(4)로 공급한다.
타이밍 컨트롤러(10)는 별도의 컨트롤 인쇄회로기판(11)에 구비되거나, 적어도 하나의 소스 인쇄회로기판(8) 중 어느 하나에 구비(미도시)되어 외부로부터의 영상 데이터 및 복수의 동기신호들에 따라 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7) 등을 제어한다.
타이밍 컨트롤러(10)는 I2C 통신을 수행함으로써 시작 기간, 데이터 전송기간, 정지 기간으로 구분(또는, 시작 기간, 어드레스 설정기간, 데이터 전송기간, 정지 기간으로 구분)하여 클럭 신호 및 데이터 신호를 각각의 게이트 및 데이터 집적회로(3,4)와 감마 집적회로(7) 등으로 공급한다. 특히, 타이밍 컨트롤러(10)는 외부로부터 입력되는 영상 데이터를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 전송기간에 각각의 데이터 집적회로(4)에 공급한다. 그리고, 외부로부터의 동기신호들 예를 들어, 도트클럭, 데이터 인에이블 신호, 수평 및 수직 동기신호들을 이용하여 게이트 및 데이터 제어신호를 생성하고 데이터 전송기간에 게이트 집적회로(3)와 데이터 집적회로(4)들로 공급한다.
도 2는 도 1의 타이밍 컨트롤러와 직/병렬 형태로 연결된 복수의 감마 집적회로 및 복수의 데이터 집적회로를 간략하게 나타낸 회로 구성도이다. 그리고, 도 3은 도 2의 타이밍 컨트롤러로부터 전송되어 각각의 감마 집적회로로 수신되는 클럭 신호와 데이터 신호를 나타낸 파형도이다.
도 2에 도시된 타이밍 컨트롤러(10)는 마스터 디바이스로써 슬래이브 디바이스인 복수의 감마 집적회로(7a,7b) 및 복수의 데이터 집적회로(4a,4b)와 직/병렬로 연결되며, 각각 클럭 신호(SCL) 및 데이터 신호(SDA)를 복수의 감마 집적회로(7a,7b) 및 복수의 데이터 집적회로(4a,4b) 공급한다.
복수의 감마 집적회로(7a,7b) 중 서로 인접하게 배치되어 쌍을 이루는 감마 집적회로(7a,7b)들은 신호 입력 단자인 제 1 및 제 2 입력 단자(ClK_A, ClL_B)를 서로 바꿔서 클럭 신호(SCL)와 데이터 신호(SDA)를 각각 공급받는다. 다시 말해, 서로 인접하게 배치되어 쌍을 이루는 감마 집적회로(7a,7b) 중 제 1 감마 집적회로(7a)는 제 1 입력 단자(ClK_A)로 클럭 신호(SCL)를 공급받고, 제 2 입력 단자(ClK_B)로는 데이터 신호(SDA)를 공급받는다. 반면, 쌍을 이루는 감마 집적회로들(7a,7b) 중 제 2 감마 집적회로(7b)는 제 1 입력 단자(ClK_A)로 데이터 신호(SDA))를 공급받고, 제 2 입력 단자(ClK_B)로는 클럭 신호(SCL)를 공급받는다.
복수의 데이터 집적회로(4a,4b) 또한 서로 인접하게 배치되어 쌍을 이루는 데이터 집적회로(4a,4b)들 중 제 1 데이터 집적회로(4a)는 제 1 입력 단자(ClK_A)로 클럭 신호(SCL)를 공급받고, 제 2 입력 단자(ClK_B)로는 데이터 신호(SDA)를 공급받는다. 그리고, 쌍을 이루는 데이터 집적회로(4a,4b)들 중 제 2 데이터 집적회로(4b)는 제 1 입력 단자(ClK_A)로 데이터 신호(SDA))를 공급받고, 제 2 입력 단자(ClK_B)로는 클럭 신호(SCL)를 공급받는다.
도 3을 참조하면, 타이밍 컨트롤러(10)는 시작 기간(start), 데이터 전송기간(data transmission), 정지 기간(stop)으로 구분하여 클럭 신호(SCL)와 데이터 신호(SDA)를 각각의 데이터 집적회로(4a,4b)와 각 감마 집적회로(7a,7b) 등으로 공급한다.
타이밍 컨트롤러(10)는 시작 기간에 클럭 신호(SCL)와 데이터 신호(SDA)를 하이 논리 레벨의 전압으로 발생시킨 후, 데이터 신호(SDA)의 전압 레벨을 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변함으로써 시작 신호를 전송한다. 그리고, 데이터 전송기간에는 클럭 신호(SCL)를 하이 및 로우 논리 레벨로 반복 스윙시켜 전송하며, 클럭 신호(SCL)의 로우 논리 상태에서 데이터 신호(SDA)를 가변시켜 제어신호 및 데이터 등을 순차 전송한다. 이 후, 타이밍 컨트롤러(10)는 정지 기간에는 로우 논리 레벨의 전압으로 전송되는 클럭 신호(SCL)와 데이터 신호(SDA) 중 데이터 신호(SDA)의 전압 레벨을 클럭 신호(SCL)의 전압 레벨보다 먼저 하이 논리 레벨의 전압으로 가변함으로써 정지 신호를 전송한다.
이에, 서로 인접하게 배치되어 쌍을 이루는 복수의 감마 집적회로(7a,7b) 중 제 1 감마 집적회로(7a)는 시작 기간에 제 2 입력 단자(ClK_B)로 입력되는 데이터 신호(SDA)의 전압 레벨이 제 1 입력 단자(ClK_A)로 입력되는 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 적어도 한 비트의 디바이스 어드레스가 "1"로 설정됨과 아울러 인에이블된다. 반면, 서로 인접하게 배치되어 쌍을 이루는 감마 집적회로(7a,7b) 중 제 2 감마 집적회로(7b)는 시작 기간에 제 1 입력 단자(ClK_A)로 입력되는 데이터 신호(SDA)의 전압 레벨이 제 2 입력 단자(ClK_B)로 입력되는 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 적어도 한 비트의 디바이스 어드레스가 "0"으로 설정됨과 아울러 인에이블된다. 이 후, 각각의 감마 집적회로(7a,7b)들은 데이터 전송기간에 클럭 신호(SCL)와 데이터 신호(SDA)를 통해 감마 제어신호를 순차 공급받는다. 그리고, 정지 기간에 데이터 신호(SDA)의 전압 레벨이 클럭 신호(SCL)의 전압 레벨보다 먼저 하이 논리 레벨의 전압으로 가변되면 디세이블된다.
한편, 서로 인접하게 배치되어 쌍을 이루는 복수의 데이터 집적회로(4a,4b)들 중 제 1 데이터 집적회로(4a) 또한 시작 기간에 제 2 입력 단자(ClK_B)로 입력되는 데이터 신호(SDA)의 전압 레벨이 제 1 입력 단자(ClK_A)로 입력되는 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 적어도 한 비트의 디바이스 어드레스가 "1"로 설정됨과 아울러 인에이블된다. 그리고, 서로 인접하게 배치되어 쌍을 이루는 복수의 데이터 집적회로(4a,4b)들 중 제 2 데이터 집적회로(4b)는 시작 기간에 제 1 입력 단자(ClK_A)로 입력되는 데이터 신호(SDA)의 전압 레벨이 제 2 입력 단자(ClK_B)로 입력되는 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 적어도 한 비트의 디바이스 어드레스가 "0"으로 설정됨과 아울러 인에이블된다. 이 후, 각각의 데이터 집적회로(4a,4b)들은 데이터 전송기간에 클럭 신호(SCL)와 데이터 신호(SDA)를 통해 감마 제어신호를 순차 공급받는다. 그리고, 정지 기간에 데이터 신호(SDA)의 전압 레벨이 클럭 신호(SCL)의 전압 레벨보다 먼저 하이 논리 레벨의 전압으로 가변되면 디세이블된다.
한편, 도면으로 도시되지 않았지만, 복수의 게이트 집적회로(3)와 복수의 백 라이트 구동 집적회로 등의 경우도 복수의 데이터 집적회로(4a,4b)와 마찬가지로, 클럭 신호(SCL)와 데이터 신호(SDA)를 서로 같거나 다른 입력단자들로 공급받아, 자체적으로 적어도 한 비트의 디바이스 어드레스를 설정하도록 설계될 수 있다.
도 4는 도 2의 타이밍 컨트롤러로부터 전송되어 각각의 데이터 집적회로로 수신되는 클럭 신호와 데이터 신호를 나타낸 다른 파형도이다.
도 4를 참조하면, 타이밍 컨트롤러(10)는 시작 기간(start), 어드레스 설정기간(address set), 데이터 전송기간(data transmission), 정지 기간(stop)으로 구분하여 클럭 신호(SCL)와 데이터 신호(SDA)를 각각의 데이터 집적회로(4a,4b) 및 각 감마 집적회로(7a,7b) 등으로 공급한다.
타이밍 컨트롤러(10)는 시작 기간에 클럭 신호(SCL)와 데이터 신호(SDA)를 하이 논리 레벨의 전압으로 발생시킨 후, 데이터 신호(SDA)의 전압 레벨을 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변함으로써 시작 신호를 전송한다. 어드레스 설정기간(address set)에는 클럭 신호(SCL)를 하이 및 로우 논리 레벨로 반복 스윙시켜 전송하며, 데이터 신호(SDA)는 하이 논리 레벨로 유지시켜 전송한다. 그리고, 데이터 전송기간에는 클럭 신호(SCL)를 하이 및 로우 논리 레벨로 반복 스윙시켜 전송하며, 클럭 신호(SCL)의 로우 논리 상태에서 데이터 신호(SDA)를 가변시켜 제어신호 및 데이터 등을 순차 전송한다. 이 후, 정지 기간에는 로우 논리 레벨의 전압으로 전송되는 클럭 신호(SCL)와 데이터 신호(SDA) 중 데이터 신호(SDA)의 전압 레벨을 클럭 신호(SCL)의 전압 레벨보다 먼저 하이 논리 레벨의 전압으로 가변함으로써 정지 신호를 전송한다.
이에, 서로 인접하게 배치되어 쌍을 이루는 복수의 데이터 집적회로(4a,4b)들 중 제 1 데이터 집적회로(4a)는 시작 기간에 제 2 입력 단자(ClK_B)로 입력되는 데이터 신호(SDA)의 전압 레벨이 제 1 입력 단자(ClK_A)로 입력되는 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 인에이블된다. 그리고, 쌍을 이루는 복수의 데이터 집적회로(4a,4b)들 중 제 2 데이터 집적회로(4b)는 시작 기간에 제 1 입력 단자(ClK_A)로 입력되는 데이터 신호(SDA)의 전압 레벨이 제 2 입력 단자(ClK_B)로 입력되는 클럭 신호(SCL)의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 인에이블된다.
이 후, 제 1 데이터 집적회로(4a)는 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 클럭 신호(SCL)가 제 1 입력 단자(ClK_A)로 입력되면서도 하이 논리 레벨로 유지되는 데이터 신호(SDA)가 제 2 입력 단자(ClK_B)로 입력되면 적어도 한 비트의 디바이스 어드레스를 "1"로 설정한다. 반면, 제 2 데이터 집적회로(4b)는 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 클럭 신호(SCL)가 제 2 입력 단자(ClK_B)로 입력되면서도 하이 논리 레벨로 유지되는 데이터 신호(SDA)가 제 1 입력 단자(ClK_A)로 입력되면 적어도 한 비트의 디바이스 어드레스를 "0"으로 설정한다. 여기서, 어드레스 설정기간은 적어도 2us기간이 될 수 있다.
각각의 데이터 집적회로(4a,4b)들은 데이터 전송기간에 클럭 신호(SCL)와 데이터 신호(SDA)를 통해 감마 제어신호를 순차 공급받는다. 그리고, 정지 기간에 데이터 신호(SDA)의 전압 레벨이 클럭 신호(SCL)의 전압 레벨보다 먼저 하이 논리 레벨의 전압으로 가변되면 디세이블된다.
이렇게, 각각의 데이터 집적회로(4a,4b)들과 마찬가지로 복수의 감마 집적회로(7a,7b), 복수의 게이트 집적회로(3) 및 복수의 백 라이트 구동 집적회로 등의 경우도 복수의 데이터 집적회로(4a,4b)와 마찬가지로, 클럭 신호(SCL)와 데이터 신호(SDA)를 서로 같거나 다른 입력단자들로 공급받아, 자체적으로 적어도 한 비트의 디바이스 어드레스를 설정하도록 설계될 수 있다.
이상 상술한 바와 같이, 본 발명의 실시 예에 따른 I2C 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법은 I2C 통신을 수행하는 집적회로들(복수의 데이터 집적회로, 복수의 게이트 집적회로, 각각의 감마 집적회로 및 백 라이트 구동 집적회로)의 디바이스 어드레스 설정 방식을 개선함으로써, 디바이스 어드레스 설정용 핀 수를 줄이면서도 디바이스 어드레스를 설정하는 경우의 수를 늘려 이용할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (10)
- 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널;
상기 영상 표시패널의 게이트 라인들을 구동하는 서로 인접하게 배치되어 쌍을 이루는 복수의 게이트 집적회로;
상기 영상 표시패널의 데이터 라인들을 구동하는 서로 인접하게 배치되어 쌍을 이루는 복수의 데이터 집적회로;
복수 레벨의 감마 전압들을 생성하여 상기 각 데이터 집적회로로 공급하는 서로 인접하게 배치되어 쌍을 이루는 복수 개의 감마 집적회로; 및
게이트 및 데이터 제어신호와 감마 제어신호를 각각 생성하여 I2C 통신으로 상기 각각의 서로 인접하게 배치되어 쌍을 이루는 복수의 게이트 및 데이터 집적회로와 감마 집적회로로 공급하는 타이밍 컨트롤러를 구비하며,
상기 각각의 서로 인접하게 배치되어 쌍을 이루는 복수의 게이트 및 데이터 집적회로와 감마 집적회로는 별도의 디바이스 어드레스 설정 핀이 구비되지 않은 구조로 구성되어 상기 타이밍 컨트롤러로부터 I2C 통신으로 서로 다른 입력단자들에 동일한 레벨로 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스를 설정하는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동장치. - 제 1 항에 있어서,
상기 타이밍 컨트롤러는
상기 I2C 통신 기간을 시작 기간, 데이터 전송기간, 정지 기간으로 각각 구분하거나, 시작 기간, 어드레스 설정기간, 데이터 전송기간, 정지 기간으로 각각 구분하여 상기 클럭 신호와 데이터 신호를 상기 각 게이트 및 데이터 집적회로와 각 감마 집적회로로 공급하되,
상기 시작 기간에는 상기 클럭 신호와 상기 데이터 신호를 하이 논리 레벨의 전압으로 발생시킨 후, 상기 데이터 신호의 전압 레벨을 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변함으로써 시작 신호를 전송하고,
상기 어드레스 설정기간에는 상기 클럭 신호를 하이 및 로우 논리 레벨로 반복 스윙시켜 전송하면서 상기 데이터 신호는 하이 논리 레벨로 유지시켜 전송하는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동장치. - 제 2 항에 있어서,
상기 쌍을 이루는 집적회로들 중 제 1 집적회로들은 제 1 입력 단자로 상기의 클럭 신호를 공급받고, 제 2 입력 단자로는 상기의 데이터 신호를 공급받으며,
상기 쌍을 이루는 집적회로들 중 제 2 집적회로들은 제 1 입력 단자로 상기의 데이터 신호를 공급받고, 제 2 입력 단자로는 상기의 클럭 신호를 공급받는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동장치. - 제 3 항에 있어서,
상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은
상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 적어도 한 비트의 디바이스 어드레스가 "1"로 설정됨과 아울러 인에이블되고,
상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은
상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 적어도 한 비트의 디바이스 어드레스가 "0"으로 설정됨과 아울러 인에이블되는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동장치. - 제 3 항에 있어서,
상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은
상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 인에이블되고,
상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 1 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 2 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "1"로 설정하며,
상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은
상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 인에이블되고,
상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 2 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 1 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "0"으로 설정하는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동장치. - 복수의 화소 영역을 구비하여 영상을 표시하는 영상 표시패널을 구동하기 위해 각각 서로 인접하게 배치되어 쌍을 이루는 복수의 게이트 집적회로, 데이터 집적회로, 감마 집적회로가 구비된 영상 표시장치의 구동방법에 있어서,
상기 타이밍 컨트롤러를 이용하여 게이트 및 데이터 제어신호와 감마 제어신호를 각각 생성하고 I2C 통신으로 상기 각각의 서로 인접하게 배치되어 쌍을 이루는 복수의 게이트 및 데이터 집적회로와 감마 집적회로로 상기 각각의 제어신호를 공급하는 단계;
상기 각각의 서로 인접하게 배치되어 쌍을 이루는 복수의 게이트 및 데이터 집적회로와 감마 집적회로가 별도의 디바이스 어드레스 설정 핀이 구비되지 않은 구조로 구성되어, 상기 타이밍 컨트롤러로부터 I2C 통신으로 서로 다른 입력단자들에 동일한 레벨로 입력되는 클럭 신호 및 데이터 신호 레벨에 따라 적어도 한 비트의 디바이스 어드레스를 설정하는 단계를 포함한 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동방법. - 제 6 항에 있어서,
상기 I2C 통신으로 상기 각각의 제어신호를 공급하는 단계는
상기 I2C 통신 기간을 시작 기간, 데이터 전송기간, 정지 기간으로 각각 구분하거나, 시작 기간, 어드레스 설정기간, 데이터 전송기간, 정지 기간으로 각각 구분하여 상기 클럭 신호와 데이터 신호를 상기 각 게이트 및 데이터 집적회로와 각 감마 집적회로로 공급하며,
상기 시작 기간에는 상기 클럭 신호와 상기 데이터 신호를 하이 논리 레벨의 전압으로 발생시킨 후, 상기 데이터 신호의 전압 레벨을 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변함으로써 시작 신호를 전송하고,
상기 어드레스 설정기간에는 상기 클럭 신호를 하이 및 로우 논리 레벨로 반복 스윙시켜 전송하면서 상기 데이터 신호는 하이 논리 레벨로 유지시켜 전송하는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동방법. - 제 7 항에 있어서,
상기 쌍을 이루는 집적회로들 중 제 1 집적회로들은 제 1 입력 단자로 상기의 클럭 신호를 공급받고, 제 2 입력 단자로는 상기의 데이터 신호를 공급받으며,
상기 쌍을 이루는 집적회로들 중 제 2 집적회로들은 제 1 입력 단자로 상기의 데이터 신호를 공급받고, 제 2 입력 단자로는 상기의 클럭 신호를 공급받는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동방법. - 제 8 항에 있어서,
상기 디바이스 어드레스를 설정하는 단계에서,
상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은 상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 적어도 한 비트의 디바이스 어드레스가 "1"로 설정됨과 아울러 인에이블되고,
상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은
상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 적어도 한 비트의 디바이스 어드레스가 "0"으로 설정됨과 아울러 인에이블되는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동방법. - 제 8 항에 있어서,
상기 디바이스 어드레스를 설정하는 단계에서,
상기 쌍을 이루는 집적회로들 중 상기 제 1 집적회로들은 상기 시작 기간에 상기 제 2 입력 단자로 입력되는 데이터 신호의 전압 레벨이 상기 제 1 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변되면 인에이블되고,
상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 1 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 2 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "1"로 설정하며,
상기 쌍을 이루는 집적회로들 중 상기 제 2 집적회로들은
상기 시작 기간에 상기 제 1 입력 단자로 입력되는 상기 데이터 신호의 전압 레벨이 상기 제 2 입력 단자로 입력되는 상기 클럭 신호의 전압 레벨보다 먼저 로우 논리 레벨의 전압으로 가변될 때 인에이블되고,
상기 어드레스 설정기간에 하이 및 로우 논리 레벨로 반복 스윙되는 상기 클럭 신호가 상기 제 2 입력 단자로 입력되면서도 하이 논리 레벨로 유지되는 상기 데이터 신호가 상기 제 1 입력 단자로 입력되면 적어도 한 비트의 디바이스 어드레스를 "0"으로 설정하는 것을 특징으로 하는 I2C 통신을 이용한 영상 표시장치의 구동방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130098638A KR102066091B1 (ko) | 2013-08-20 | 2013-08-20 | I2c 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130098638A KR102066091B1 (ko) | 2013-08-20 | 2013-08-20 | I2c 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150021616A KR20150021616A (ko) | 2015-03-03 |
| KR102066091B1 true KR102066091B1 (ko) | 2020-01-15 |
Family
ID=53019880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130098638A KR102066091B1 (ko) | 2013-08-20 | 2013-08-20 | I2c 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102066091B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102576961B1 (ko) * | 2015-07-14 | 2023-09-12 | 삼성전자주식회사 | 디스플레이 구동 회로, 디스플레이 구동 방법, 및 전자 장치 |
| KR102454973B1 (ko) * | 2016-01-28 | 2022-10-17 | 삼성디스플레이 주식회사 | 데이터 통신의 오류 복구 방법, 이를 수행하는 데이터 통신 시스템 및 이 데이터 통신 시스템을 포함하는 표시 장치 |
| KR102568650B1 (ko) | 2018-10-18 | 2023-08-23 | 삼성디스플레이 주식회사 | 통신 장치, 그것을 이용한 표시 장치 검사 시스템 및 검사 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000015400A (ko) * | 1998-08-28 | 2000-03-15 | 윤종용 | 내부-집적 회로 직렬 인터페이스 버스를 위한 버스 컨트롤러 |
| KR100408021B1 (ko) * | 2000-12-29 | 2003-12-01 | 엘지전자 주식회사 | 엘씨디 시스템의 인터페이스 장치 및 방법 |
| KR20080075729A (ko) * | 2007-02-13 | 2008-08-19 | 삼성전자주식회사 | 표시장치 |
| KR101645508B1 (ko) * | 2009-12-23 | 2016-08-12 | 엘지디스플레이 주식회사 | 전원공급부를 포함하는 액정표시장치 |
| KR101717721B1 (ko) * | 2010-12-21 | 2017-03-17 | 엘지디스플레이 주식회사 | 영상 표시장치와 이의 구동방법 |
-
2013
- 2013-08-20 KR KR1020130098638A patent/KR102066091B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150021616A (ko) | 2015-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102437170B1 (ko) | 게이트 구동 회로 및 이를 구비한 평판 표시 장치 | |
| US8330687B2 (en) | Liquid crystal display | |
| US8952948B2 (en) | Liquid crystal display device | |
| TWI570680B (zh) | 源極驅動器及更新伽瑪曲線的方法 | |
| GB2571606A (en) | Display device | |
| US9978326B2 (en) | Liquid crystal display device and driving method thereof | |
| KR20110061745A (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
| KR102066091B1 (ko) | I2c 통신을 이용한 영상 표시장치의 구동장치와 그 구동방법 | |
| KR20100118356A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR102019763B1 (ko) | 액정표시장치 및 그 구동방법 | |
| EP3040977B1 (en) | Display device | |
| KR20090123163A (ko) | 액정표시장치 및 그 구동방법 | |
| KR101878176B1 (ko) | 영상 표시장치의 구동장치와 그 구동방법 | |
| KR101777126B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
| KR20110032837A (ko) | 액정 표시장치 | |
| KR101641366B1 (ko) | 액정 표시장치의 구동장치 | |
| KR20080026278A (ko) | 데이터 구동 장치 및 그 구동 방법 | |
| KR100933452B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
| KR101786882B1 (ko) | 액정 표시장치 | |
| KR20170039807A (ko) | 주사 구동부 및 그의 구동방법 | |
| KR102262599B1 (ko) | 표시장치용 구동회로 | |
| KR102033098B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR102148489B1 (ko) | 표시장치의 전원 공급 장치 | |
| KR102251620B1 (ko) | 구동회로 및 이를 포함하는 표시장치 | |
| KR20120065189A (ko) | 액정표시장치의 타이밍 콘트롤러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |