CN115512632A - 主处理器、包括其的显示系统及显示系统驱动方法 - Google Patents

主处理器、包括其的显示系统及显示系统驱动方法 Download PDF

Info

Publication number
CN115512632A
CN115512632A CN202210295020.0A CN202210295020A CN115512632A CN 115512632 A CN115512632 A CN 115512632A CN 202210295020 A CN202210295020 A CN 202210295020A CN 115512632 A CN115512632 A CN 115512632A
Authority
CN
China
Prior art keywords
speed data
data
high speed
low power
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210295020.0A
Other languages
English (en)
Inventor
裵锺晩
金俊达
闵庚律
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115512632A publication Critical patent/CN115512632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供一种主处理器、包括其的显示系统及显示系统驱动方法。主处理器可以包括：高速驱动器，生成第一高速数据；耦合电路，从高速驱动器接收第一高速数据，并且去除第一高速数据的直流分量，从而生成第二高速数据；低电力驱动器，生成低电力数据；以及被动式开关，从耦合电路接收第二高速数据，从低电力驱动器接收低电力数据，并且向显示装置选择性地输出第二高速数据或低电力数据。因此，主处理器可以将具有期望的直流电压值的第二高速数据输出到显示装置。

Description

主处理器、包括其的显示系统及显示系统驱动方法
技术领域
本发明涉及主处理器。更详细地，本发明涉及调节数据的电压值的主处理器、包括其的显示系统及显示系统驱动方法。
背景技术
随着包括于移动装置等的显示装置、图像传感器等的性能提高并且分辨率增加，传送数据的量正在急剧增加。由于移动装置的发展，内部的布线数量也在增加，并且电磁干扰(EMI，electromagnetic interference)会增加。为了解决这种问题，研究出了在主处理器与显示装置之间用于传送数据的串行接口，如移动产业处理器接口(MIPI，mobileindustry processor interface)。接口具有各种传送方式，每种传送方式所传送的数据的电压范围可以不同。在主处理器生成的数据超过根据接口的传送方式的电压范围的情况下，主处理器可能无法正常地传送数据。
发明内容
本发明的一目的在于，提供一种调节主处理器生成的数据的电压值并且将调节了电压值的数据输出到显示装置的主处理器。
本发明的另一目的在于，提供一种包括主处理器的显示系统。
本发明的又一目的在于，提供一种驱动显示系统的显示系统的驱动方法。
为了达成本发明的目的，本发明的实施例涉及的主处理器包括高速驱动器、耦合电路、低电力驱动器和被动式开关。所述高速驱动器生成第一高速数据。所述耦合电路从所述高速驱动器接收所述第一高速数据，并且去除所述第一高速数据的直流分量，从而生成第二高速数据。所述低电力驱动器生成低电力数据。所述被动式开关从所述耦合电路接收所述第二高速数据，从所述低电力驱动器接收所述低电力数据，并且向所述显示装置选择性地输出所述第二高速数据或所述低电力数据。
在一实施例中，所述耦合电路可以包括用于去除所述第一高速数据的所述直流分量的电容器。
在一实施例中，所述电容器的电容值可以根据所述显示装置的分辨率来决定。
在一实施例中，所述第一高速数据可以包括切换模式。
在一实施例中，所述耦合电路可以在初始高速区间之前的第一低电力区间设定所述第二高速数据的直流电压值。
在一实施例中，所述第一高速数据可以在所述初始高速区间之前的所述第一低电力区间包括所述切换模式。
在一实施例中，所述耦合电路可以在所述初始高速区间之后的第二低电力区间维持所述第二高速数据的所述直流电压值。
在一实施例中，所述第一高速数据可以在所述第二低电力区间包括所述切换模式。
在一实施例中，所述耦合电路可以包括电容器部和设定部。所述电容器部可以去除所述第一高速数据的所述直流分量。所述设定部可以接收电源电压，并且基于所述电源电压来设定所述第二高速数据的直流电压值。
在一实施例中，所述设定部可以包括：第一电阻，包括接收所述电源电压的第一端以及与输出节点连接的第二端；以及第二电阻，包括被接地的第一端以及与所述输出节点连接的第二端。所述设定部可以基于所述电源电压、所述第一电阻的电阻值和所述第二电阻的电阻值，设定所述第二高速数据的所述直流电压值。
为了实现本发明的其他目的，本发明的实施例涉及的显示系统包括主处理器和显示装置。所述主处理器可以包括高速驱动器、耦合电路、低电力驱动器和被动式开关。所述高速驱动器生成第一高速数据。所述耦合电路从所述高速驱动器接收所述第一高速数据，并且去除所述第一高速数据的直流分量，从而生成第二高速数据。所述低电力驱动器生成低电力数据。所述被动式开关从所述耦合电路接收所述第二高速数据，从所述低电力驱动器接收所述低电力数据，并且向所述显示装置选择性地输出所述第二高速数据或所述低电力数据。
在一实施例中，所述耦合电路可以包括用于去除所述第一高速数据的所述直流分量的电容器。
在一实施例中，所述耦合电路可以在初始高速区间之前的第一低电力区间设定所述第二高速数据的直流电压值。
在一实施例中，所述第一高速数据可以在所述初始高速区间之前的所述第一低电力区间包括切换模式。
在一实施例中，所述耦合电路可以在所述初始高速区间之后的第二低电力区间维持所述第二高速数据的所述直流电压值。
在一实施例中，所述第一高速数据可以在所述第二低电力区间包括所述切换模式。
在一实施例中，所述耦合电路可以包括电容器部和设定部。所述电容器部可以去除所述第一高速数据的所述直流分量。所述设定部可以接收电源电压，并且基于所述电源电压来设定所述第二高速数据的直流电压值。
为了实现本发明的其他目的，本发明的实施例涉及的显示系统驱动方法包括：生成第一高速数据和低电力数据的步骤；基于所述第一高速数据来生成所述第二高速数据的步骤；将所述第二高速数据和所述低电力数据选择性地输出到显示装置的步骤；以及基于所述第二高速数据和所述低电力数据来驱动所述显示装置的步骤。生成所述第二高速数据的步骤包括：去除所述第一高速数据的直流分量的步骤；设定所述第二高速数据的直流电压值的步骤；以及维持所述第二高速数据的所述直流电压值的步骤。
在一实施例中，所述第一高速数据可以包括切换模式。
在一实施例中，设定所述第二高速数据的所述直流电压值的步骤可以在初始高速区间之前的低电力区间执行，并且维持所述第二高速数据的所述直流电压值的步骤可以在所述初始高速区间之后的低电力区间执行。
(发明效果)
本发明的实施例涉及的主处理器可以去除第一高速数据的直流分量，并且生成具有新的直流电压值的第二高速数据，从而可以将具有期望的直流电压值的数据输出到显示装置。
本发明的实施例涉及的主处理器可以向第一高速数据追加切换模式，从而可以防止直流失真(dc distortion)。
本发明的实施例涉及的主处理器可以向第一高速数据周期性地追加切换模式，从而可以维持第二高速数据的直流电压值。
本发明的实施例涉及的显示系统可以包括将具有期望的直流电压值的数据输出到显示装置的主处理器，从而可以在主处理器与显示装置之间顺利地进行数据传送。
本发明的实施例涉及的显示系统驱动方法可以使数据具有期望的直流电压值，从而可以在主处理器与显示装置之间顺利地进行数据传送。
然而，本发明的效果并不限于以上所提及的效果，在不超出本发明的思想和领域的范围可以进行各种扩展。
附图说明
图1是示出本发明的实施例涉及的显示系统的框图。
图2是示出图1的显示系统的主处理器的框图。
图3是示出包括于图1的显示系统的耦合电路的电路图。
图4是示出由包括于图1的显示系统的主处理器生成的第一高速数据的图。
图5是示出由包括于图1的显示系统的主处理器生成的第二高速数据、低电力数据和输入图像数据的图。
图6是示出图1的显示系统的设定时间的图表。
图7是示出根据包括于图1的显示系统的显示装置的分辨率的1H时间、高速区间的长度和低电力区间的长度的仿真结果的表格。
图8和图9是示出本发明的实施例涉及的显示系统的驱动方法的顺序图。
符号说明：
10：显示系统；1000：主处理器；2000：显示装置；100：高速驱动器；200：耦合电路；300：低电力驱动器；400：被动式开关；210：电容器部；220：设定部。
具体实施方式
以下，参照附图，更加详细地说明本发明。
图1是示出本发明的实施例涉及的显示系统10的框图。
参照图1，显示系统10可以包括主处理器1000和显示装置2000。
主处理器1000可以将输入图像数据IMG和输入控制信号CONT输出到显示装置2000。输入图像数据IMG可以包括第二高速数据HSD2或低电力数据LPD。例如，输入图像数据IMG可以包括红色图像数据、绿色图像数据和蓝色图像数据。根据实施例，输入图像数据IMG还可以包括白色图像数据。又例如，输入图像数据IMG可以包括品红色(magenta)图像数据、黄色(yellow)图像数据和青色(cyan)图像数据。输入控制信号CONT可以包括主时钟信号、数据选通信号。输入控制信号CONT还可以包括垂直同步信号和水平同步信号。
显示装置2000可以从主处理器1000通过接口接收输入图像数据IMG和输入控制信号CONT。在一实施例中，显示装置2000可以为移动装置。例如，所述移动装置可以被实现为移动电话、智能电话(smart phone)、平板(tablet)PC、PDA(personal digital assistant，个人数字助理)、EDA(enterprise digital assistant，企业数字助理)、数字静态相机(digital still camera)、数字视频相机(digital video camera)、PMP(portablemultimedia player，便携式多媒体播放器)、PND(personal navigation device orportable navigation device，个人导航装置或便携式导航装置)、移动网络装置(mobileinternet device(MID))或者可穿戴计算机等。例如，接口可以为DVI(Digital VisualInterface，数字视频接口)、HDMI(High definition Multimedia Interface，高清多媒体接口)、MIPI(Mobile Industry Processor Interface，移动产业处理器接口)和显示端口(display port)等。根据接口的传送方式，可以确定施加到显示装置2000的输入图像数据IMG的电压值的范围。例如，SLVS(scalable low voltage signaling，可扩展低压信令)传送方式可以传送具有200mV的电流电压且具有100mV的摆幅电压的数据。例如，SLVS传送方式可以传送具有100mV～300mV的电压值的数据。例如，LVCMOS(low voltage CMOS，低电压CMOS)传送方式可以传送具有0V～1.2V的电压值的数据。因此，主处理器1000可能需要调节数据的电压值，使得输入图像数据IMG包括在根据接口的传送方式确定的电压值的范围内。例如，主处理器1000可以在高速模式下使用SLVS传送方式，并且在低电力模式下使用LVCMOS传送方式。
图2是示出图1的显示系统10的主处理器1000的框图。
参照图2，主处理器1000可以包括高速驱动器100、耦合电路200、低电力驱动器300和被动式开关400。根据实施例，高速驱动器100和低电力驱动器300可以集成在一个FPGA(field programmable gate array，现场可编程门阵列)芯片或者一个IC(integratedcircuit，集成电路)芯片。
高速驱动器100可以生成第一高速数据HSD1。在此，高速数据(例如，第一高速数据HSD1或第二高速数据HSD2)可以表示在用于主处理器1000高速地向显示装置2000传送数据的所述高速模式期间所传送的数据。例如，所述高速数据可以在一个道(lane)上具有最大2.5Gb/s的数据传送速度。例如，所述高速数据可以以SLVS传送方式被传送。在一实施例中，第一高速数据HSD1可以为差分(differential)信号。例如，第一高速数据HSD1可以为具有180度的相位差的正极性和负极性的差分信号。高速驱动器100可以将第一高速数据HSD1提供到耦合电路200。在一实施例中，高速驱动器100可以通过多个道(lane)，将第一高速数据HSD1施加到耦合电路200。
耦合电路200可以从高速驱动器100接收第一高速数据HSD1，通过去除第一高速数据HSD1的直流分量，从而生成第二高速数据HSD2。具体的说明将后述。耦合电路200可以向被动式开关400提供第二高速数据HSD2。在一实施例中，耦合电路200可以通过多个道，将第二高速数据HSD2传送到被动式开关400。根据实施例，耦合电路200可以存在与道的数量相应的数量。
低电力驱动器300可以生成低电力数据LPD。在此，低电力数据LPD可以表示在用于主处理器1000向显示装置2000传送如电源的开关或复位这样的命令的低电力模式期间所传送的数据。例如，低电力数据LPD可以在一个道中具有最大10Mb/s的数据传送速度。例如，低电力数据LPD可以以LVCMOS传送方式被传送。在一实施例中，低电力数据LPD可以为差分信号。在其他实施例中，低电力数据LPD可以为单一信号。低电力驱动器300可以将低电力数据LPD提供到被动式开关400。在一实施例中，低电力驱动器300可以通过多个道(lane)，将低电力数据LPD施加到被动式开关400。被动式开关400可以从耦合电路200接收第二高速数据HSD2。被动式开关400可以从低电力驱动器300接收低电力数据LPD。被动式开关400可以将第二高速数据HSD2或低电力数据LPD选择性地施加到显示装置2000。被动式开关400可以在主处理器1000以高速模式工作的高速区间HS(参照图4和图5)内，将第二高速数据HSD2施加到显示装置2000。被动式开关400可以在主处理器1000以所述低电力模式工作的第一低电力区间LP1和第二低电力区间LP2(参照图4和图5)内，将低电力数据LPD施加到显示装置2000。所述高速模式下的数据的传送速度可以比所述低电力模式下的数据的传送速度快。例如，所述高速模式可以在传送对于以高速显示的图像的数据时使用，并且所述低电力模式可以在执行如电源的开关或复位这样的命令时使用。
图3是示出包括于图1的显示系统10的耦合电路200的电路图。图3示出包括于一个道的耦合电路200。图4是示出由包括于图1的显示系统10的主处理器1000生成的第一高速数据HSD1的图。图5是示出由包括于图1的显示系统10的主处理器1000生成的第二高速数据HSD2、低电力数据LPD和输入图像数据IMG的图。在图3至图5中，假设第一高速数据HSD1(DP1，DN1)为具有180度的相位差的正极性和负极性的差分信号。在图3至图5中，假设第二高速数据HSD2(DP2，DN2)为具有180度的相位差的正极性和负极性的差分信号。
参照图3，耦合电路200可以包括用于去除第一高速数据HSD1(DP1，DN1)的直流分量的电容器C。耦合电路200可以包括去除第一高速数据HSD1(DP1，DN1)的直流分量的电容器部210以及接收电源电压VDD且基于电源电压VDD来设定第二高速数据HSD2(DP2，DN2)的直流电压值的设定部220。所述直流电压值表示以特定电压范围摆动的电压值的中间电压值。第一高速数据HSD1(DP1，DN1)可以包括具有正极性的正极性第一高速数据DP1以及具有负极性的负极性第一高速数据DN1，所述负极性与所述正极性具有180度的相位差。第二高速数据HSD2(DP2，DN2)可以包括具有正极性的正极性第二高速数据DP2以及具有负极性的负极性第二高速数据DN2，所述负极性与所述正极性具有180度的相位差。根据实施例，耦合电路200还可以包括用于阻抗匹配(impedance matching)的第三电阻R3和第四电阻R4。设定部220可以包括第一电阻R1以及第二电阻R2，所述第一电阻R1包括接收电源电压VDD的第一端和与输出节点NP、NN连接的第二端，并且所述第二电阻R2包括被接地的第一端和与输出节点NP、NN连接的第二端。设定部220可以基于电源电压VDD、第一电阻R1的电阻值和第二电阻R2的电阻值，设定第二高速数据HSD2(DP2，DN2)的直流电压值。电源电压VDD、第一电阻R1和第二电阻R2可以根据欲设定的直流电压值来决定。
第一高速数据HSD1(DP1，DN1)其直流分量可以在通过包括于电容器部210的电容器C的同时被去除。设定部220可以基于去除了直流分量的第一高速数据HSD1(DP1，DN1)、电源电压VDD、第一电阻R1的电阻值和第二电阻R2的电阻值，生成重新设定了直流电压值的第二高速数据HSD2(DP2，DN2)。然而，在第一高速数据HSD1(DP1，DN1)不符合直流平衡(DCbalance)的情况下，可能会发生直流失真。所述直流失真可以在第一高速数据HSD1(DP1，DN1)长时间连续地具有0或1的值的情况下(即，在不符合直流平衡的情况下)发生。当存在直流失真的情况下，第一高速数据HSD1(DP1，DN1)可能会在通过电容器C之后具有比没有直流失真的情况更高或更低的电压值。
参照图4，第一高速数据HSD1可以在高速区间HSI、HS包括准备区间THS-ZERO、图像数据区间HSDT和尾部区间THS-TRAIL。在准备区间THS-ZERO，可以传送0的数据。准备区间THS-ZERO可以为进行传送对于要显示的图像的数据所需的准备的区间。图像数据区间HSDT可以为包括对于显示第一高速数据HSD1的图像的数据的区间。尾部区间THS-TRAIL是在图像数据区间HSDT之后出现的区间，可以具有与图像数据区间HSDT的最后的数据值(0或1)相反的值。第一高速数据HSD1与第二高速数据HSD2可以除了直流电压值以外都相同。
参照图4和图5，第一高速数据HSD1可以作为差分信号而具有0或1的数据。例如，低电力数据LPD可以具有00、01、10或11的数据，根据各数据值可以具有不同的形态。第一高速数据HSD1可以包括切换模式(toggle pattern)TP。第一高速数据HSD1可以在初始高速区间HSI之前的第一低电力区间LP1包括切换模式TP。在此，初始高速区间HSI可以表示在主处理器1000被接通之后的第一个高速区间HS。第一高速数据HSD1可以在第二低电力区间LP2包括切换模式TP。第二高速数据HSD2可以在第一高速数据HSD1包括切换模式TP的区间包括切换模式TP。例如，切换模式TP可以表示反复地表示0和1的模式。例如，切换模式TP可以为符合直流平衡的模式。第二高速数据HSD2和第一高速数据HSD1可以除了直流电压值以外实质上相同。输入图像数据IMG可以在第一低电力区间LP1和第二低电力区间LP2具有低电力数据LPD。输入图像数据IMG可以在高速区间HSI、HS具有第二高速数据HSD2。
参照图3、图4和图5，耦合电路200可以在初始高速区间HSI之前的第一低电力区间LP1，设定第二高速数据HSD2的直流电压值。耦合电路200可以在初始高速区间HSI之后的第二低电力区间LP2，维持第二高速数据HSD2的直流电压值。
例如，在第一低电力区间LP1内，反复0与1的切换模式(即，符合直流平衡的切换模式)TP通过电容器C，从而可以不发生所述直流失真。因此，第二高速数据HSD2(DP2，DN2)可以被设定为期望的直流电压值。在第一低电力区间LP1内，第二高速数据HSD2(DP2，DN2)的直流电压值的设定时间可以是电容器C的电容(capacitance)值越大就越长。所设定的第二高速数据HSD2(DP2，DN2)的直流电压值即使在存在直流失真的情况下也会因电容器C而可以在高速区间HSI、HS内得到维持。在高速区间HSI、HS，第二高速数据HSD2(DP2，DN2)的直流电压值的维持时间可以是电容器C的电容值越大就越长。在高速区间HSI、HS，第二高速数据HSD2(DP2，DN2)的直流电压值被维持，因此在第二低电力区间LP2，第二高速数据HSD2(DP2，DN2)可能不会具有直流电压值的设定时间。然而，若超过直流电压值的维持时间时，则可能会因高速区间HSI、HS内的直流平衡的不均衡而发生直流失真，因此在第二低电力区间LP2内，第一高速数据HSD1(DP1，DN1)可以包括切换模式TP。例如，在第二低电力区间LP2内，反复0与1的切换模式(即，符合直流平衡的切换模式)TP通过电容器C，从而切换模式TP可以补偿高速区间HSI、HS内的直流平衡的不均衡。设定时间可以表示将第二高速数据HSD2(DP2，DN2)的直流电压值设定为期望的电压值所需的时间。维持时间可以表示所设定的第二高速数据HSD2(DP2，DN2)的直流电压值被维持的时间。
图6是示出图1的显示系统10的设定时间ST的图表。图7是示出根据包括于图1的显示系统10的显示装置2000的分辨率的1H时间、高速区间HS的长度和低电力区间LP的长度的仿真结果的表格。在此，1H可以是1水平时间，在一帧期间可以每隔1水平时间依次向显示装置2000的显示面板施加用于驱动一个像素行的栅极信号。图6和图7假设在高速区间HS使用SLVS传送方式。
参照图6，第二高速数据HSD2(DP2，DN2)可以在第一低电力区间LP1内设定直流电压值。例如，第二高速数据HSD2(DP2，DN2)可以在直到具有SLVS传送方式的直流电压值为止具有设定时间ST。由于SLVS传送方式具有200mV的直流电压值，因此直到第二高速数据HSD2(DP2，DN2)的直流电压值变成200mV为止的时间可以是设定时间ST。例如，在正极性第二高速数据DP2具有300mV的直流电压值并且负极性第二高速数据DN2具有100mV的直流电压值的情况下，随着第一高速数据HSD1(DP1，DN1)的切换模式TP经过耦合电路200，正极性第二高速数据DP2和负极性第二高速数据DN2的直流电压值可以变化为所设定的直流电压值。例如，在正极性第二高速数据DP2具有300mV的直流电压值并且负极性第二高速数据DN2具有100mV的直流电压值的情况下，设定时间ST可以是直到正极性第二高速数据DP2和负极性第二高速数据DN2的直流电压值变成200mV(利用SLVS传送方式的情况)为止的时间。
参照图7，在维持时间比高速区间HS的长度短的情况下，在高速区间HS内，第二高速数据HSD2可能无法维持直流电压值。电容值越大，维持时间可以越长。高速区间HS的长度可以根据显示装置2000的分辨率而不同。因此，电容器C的电容值可以根据显示装置2000的分辨率来决定。例如，显示装置2000同样以60Hz被驱动时，FHD+(1080p)(在此，1080p表示纵向像素数为1080个，FHD+的纵向像素数与作为基准分辨率的FHD相同，FHD+的横向像素数可以比FHD多。)的高速区间HS的长度可以短于具有比FHD+(1080p)高的分辨率的WQHD+(1620p)(在此，1620p表示纵向像素数为1620个，WQHD+的横向像素数和纵向像素数可以比作为基准分辨率的WQHD多)的高速区间HS的长度。例如，显示装置2000为WQHD+(1620p)时的电容值可以大于显示装置2000为FHD+(1080p)时的电容值。然而，由于越是具有高分辨率则低电力区间LP越短，并且越是具有高电容值则设定时间ST越长，因此可能有必要考虑设定时间ST和维持时间来设定适当水平的电容值。
图8和图9是示出本发明的实施例涉及的显示系统10的驱动方法的顺序图。
参照图8和图9，图8的显示系统10的驱动方法可以生成第一高速数据HSD1和低电力数据LPD(S510)，基于第一高速数据HSD1来生成第二高速数据HSD2(S520)，将第二高速数据HSD2和低电力数据LPD选择性地输出到显示装置2000(S530)，并且基于第二高速数据HSD2和低电力数据LPD来驱动显示装置2000(S540)。显示装置2000可以基于包括第二高速数据HSD2和低电力数据LPD的输入图像数据IMG来显示图像。
具体地，图8的显示系统10的驱动方法可以生成第一高速数据HSD1和低电力数据LPD(S510)。第一高速数据HSD1的传送速度可以比低电力数据LPD的传送速度快。
具体地，图8的显示系统10的驱动方法可以基于第一高速数据HSD1来生成第二高速数据HSD2(S520)。第二高速数据HSD2的生成可以去除第一高速数据的直流分量(S521)，设定第二高速数据HSD2的直流电压值(S522)，并且维持第二高速数据HSD2的直流电压值(S523)。第一高速数据HSD1的直流分量的去除可以通过电容器C来执行。第二高速数据HSD2的直流电压值可以根据传送方式来设定为适当的值。第二高速数据HSD2的直流电压值的设定和维持可以通过包括于第二高速数据HSD2的切换模式TP来执行。第二高速数据HSD2的直流电压值的设定可以在初始高速区间HSI之前的第一低电力区间LP1内执行。第二高速数据HSD2的直流电压值的维持可以在初始高速区间HSI之后的第二低电力区间LP2内执行。
具体地，图8的显示系统10的驱动方法可以选择性地输出第二高速数据HSD2和低电力数据LPD(S530)。在以所述高速模式工作的高速区间HS内，可以输出第二高速数据HSD2。在以所述低电力模式工作的第一低电力区间LP1和第二低电力区间LP2内，可以输出低电力数据LPD。高速区间HS与第一低电力区间LP1及第二低电力区间LP2可以反复。
因此，显示系统10可以通过电容器C生成具有新的直流电压值的第二高速数据HSD2，从而即使所生成的第一高速数据HSD1不具有符合传送方式的电压值，也可以正常地传送输入图像数据IMG。此外，使切换模式TP包括于第一高速数据HSD1，从而针对不符合直流平衡的第一高速数据HSD1，本发明可以通过电容器C去除其直流分量。因此，第一高速数据HSD1可以在没有附加数据的情况下通过电容器C被去除直流分量。
本发明可以适用于要求电力消耗的减少的任意显示装置以及包括其的显示系统中。例如，本发明可以适用于如包括显示装置的移动电话(Mobile Phone)、智能电话(SmartPhone)、笔记本计算机(Laptop Computer)、平板计算机(Table Computer)、数字TV(Digital Television)、3D TV、个人计算机(Personal Computer；PC)、家用电子设备、个人信息终端机(personal digital assistant；PDA)、便携式多媒体播放器(portablemultimedia player；PMP)、数码相机(Digital Camera)、音乐播放器(Music Player)、便携式游戏机(portable game console)、导航仪(Navigation)等这样的任意的电子设备中。
以上，参照实施例进行了说明，但是本领域技术人员应当能够理解在不超出权利要求书所记载的本发明的思想和领域的范围内可以对本发明进行各种修正以及变更。

Claims (20)

1.一种主处理器，其特征在于，包括：
高速驱动器，生成第一高速数据；
耦合电路，从所述高速驱动器接收所述第一高速数据，并且去除所述第一高速数据的直流分量，从而生成第二高速数据；
低电力驱动器，生成低电力数据；以及
被动式开关，从所述耦合电路接收所述第二高速数据，从所述低电力驱动器接收所述低电力数据，并且向显示装置选择性地输出所述第二高速数据或所述低电力数据。
2.根据权利要求1所述的主处理器，其特征在于，
所述耦合电路包括用于去除所述第一高速数据的所述直流分量的电容器。
3.根据权利要求2所述的主处理器，其特征在于，
所述电容器的电容值根据所述显示装置的分辨率来决定。
4.根据权利要求1所述的主处理器，其特征在于，
所述第一高速数据包括切换模式。
5.根据权利要求4所述的主处理器，其特征在于，
所述耦合电路在初始高速区间之前的第一低电力区间设定所述第二高速数据的直流电压值。
6.根据权利要求5所述的主处理器，其特征在于，
所述第一高速数据在所述初始高速区间之前的所述第一低电力区间包括所述切换模式。
7.根据权利要求6所述的主处理器，其特征在于，
所述耦合电路在所述初始高速区间之后的第二低电力区间维持所述第二高速数据的所述直流电压值。
8.根据权利要求7所述的主处理器，其特征在于，
所述第一高速数据在所述第二低电力区间包括所述切换模式。
9.根据权利要求1所述的主处理器，其特征在于，
所述耦合电路包括：
电容器部，去除所述第一高速数据的所述直流分量；以及
设定部，接收电源电压，并且基于所述电源电压来设定所述第二高速数据的直流电压值。
10.根据权利要求9所述的主处理器，其特征在于，
所述设定部包括：
第一电阻，包括接收所述电源电压的第一端以及与输出节点连接的第二端；以及
第二电阻，包括被接地的第一端以及与所述输出节点连接的第二端，
所述设定部基于所述电源电压、所述第一电阻的电阻值和所述第二电阻的电阻值，设定所述第二高速数据的所述直流电压值。
11.一种显示系统，包括主处理器和显示装置，其特征在于，
所述主处理器包括：
高速驱动器，生成第一高速数据；
耦合电路，从所述高速驱动器接收所述第一高速数据，并且去除所述第一高速数据的直流分量，从而生成第二高速数据；
低电力驱动器，生成低电力数据；以及
被动式开关，从所述耦合电路接收所述第二高速数据，从所述低电力驱动器接收所述低电力数据，并且向所述显示装置选择性地施加所述第二高速数据或所述低电力数据。
12.根据权利要求11所述的显示系统，其特征在于，
所述耦合电路包括用于去除所述第一高速数据的所述直流分量的电容器。
13.根据权利要求12所述的显示系统，其特征在于，
所述耦合电路在初始高速区间之前的第一低电力区间设定所述第二高速数据的直流电压值。
14.根据权利要求13所述的显示系统，其特征在于，
所述第一高速数据在所述初始高速区间之前的所述第一低电力区间包括切换模式。
15.根据权利要求14所述的显示系统，其特征在于，
所述耦合电路在所述初始高速区间之后的第二低电力区间维持所述第二高速数据的所述直流电压值。
16.根据权利要求15所述的显示系统，其特征在于，
所述第一高速数据在所述第二低电力区间包括所述切换模式。
17.根据权利要求11所述的显示系统，其特征在于，
所述耦合电路包括：
电容器部，去除所述第一高速数据的所述直流分量；以及
设定部，接收电源电压，并且基于所述电源电压来设定所述第二高速数据的直流电压值。
18.一种显示系统驱动方法，包括：
生成第一高速数据和低电力数据的步骤；
基于所述第一高速数据来生成第二高速数据的步骤；
将所述第二高速数据和所述低电力数据选择性地输出到显示装置的步骤；以及
基于所述第二高速数据和所述低电力数据来驱动所述显示装置的步骤，
生成所述第二高速数据的步骤包括：
去除所述第一高速数据的直流分量的步骤；
设定所述第二高速数据的直流电压值的步骤；以及
维持所述第二高速数据的所述直流电压值的步骤。
19.根据权利要求18所述的显示系统驱动方法，其特征在于，
所述第一高速数据包括切换模式。
20.根据权利要求18所述的显示系统驱动方法，其特征在于，
设定所述第二高速数据的所述直流电压值的步骤在初始高速区间之前的第一低电力区间执行，
维持所述第二高速数据的所述直流电压值的步骤在所述初始高速区间之后的第二低电力区间执行。
CN202210295020.0A 2021-06-07 2022-03-24 主处理器、包括其的显示系统及显示系统驱动方法 Pending CN115512632A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0073334 2021-06-07
KR1020210073334A KR20220165299A (ko) 2021-06-07 2021-06-07 호스트 프로세서, 이를 포함하는 디스플레이 시스템, 및 디스플레이 시스템 구동 방법

Publications (1)

Publication Number Publication Date
CN115512632A true CN115512632A (zh) 2022-12-23

Family

ID=84284309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210295020.0A Pending CN115512632A (zh) 2021-06-07 2022-03-24 主处理器、包括其的显示系统及显示系统驱动方法

Country Status (3)

Country Link
US (1) US11605334B2 (zh)
KR (1) KR20220165299A (zh)
CN (1) CN115512632A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4104044B2 (ja) * 2001-07-10 2008-06-18 株式会社 日立ディスプレイズ 液晶表示装置
KR100769196B1 (ko) * 2006-03-20 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 구동방법
CN103270720B (zh) * 2012-09-18 2016-03-09 华为技术有限公司 一种微波传输设备供电系统及方法、信号处理装置
KR102023939B1 (ko) 2012-12-26 2019-11-04 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법
CN108304150B (zh) * 2018-01-31 2021-05-25 京东方科技集团股份有限公司 一种虚拟现实设备和虚拟现实设备的配置方法

Also Published As

Publication number Publication date
US11605334B2 (en) 2023-03-14
KR20220165299A (ko) 2022-12-15
US20220392393A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
KR102470761B1 (ko) 출력 신호의 슬루 레이트를 향상시키는 버퍼 증폭기 회로와 이를 포함하는 장치들
KR102316983B1 (ko) 표시장치
CN101114435B (zh) 驱动电路及显示装置
TWI419486B (zh) 差動對作為單端資料路徑以傳輸低速資料之運用
KR102396469B1 (ko) 디스플레이 장치
WO2016018105A1 (ko) 표시장치
US20090015537A1 (en) Display device transferring data signal with clock
TWI664622B (zh) 具有整合型掃描驅動器的顯示裝置
JP2004208303A (ja) タイミングコントローラ用リセット回路
TW201440513A (zh) 經由單組接腳驅動多種協定的資料
US20100277458A1 (en) Driving Circuit on LCD Panel and Associated Control Method
KR100812073B1 (ko) 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
JP2008233869A (ja) 液晶表示装置
CN100365934C (zh) 数据锁存电路和电子装置
CN1953331B (zh) 接口空闲引脚处理方法以及使用该方法的接口设备
KR20130011173A (ko) 인터페이스 구동회로 및 이를 포함하는 평판표시장치
WO2014124580A1 (en) Driving circuit and display device of using same
CN113129798B (zh) 显示装置及驱动显示装置的方法
US9054939B2 (en) Method of processing data and a display apparatus performing the method
KR102498256B1 (ko) 주사 구동부
US20180025696A1 (en) Display device and data driver
CN104537999B (zh) 一种可依据系统复杂程度灵活配置的面板内部接口及其协议
KR20150120620A (ko) 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
US9240234B2 (en) Method of operating channel buffer block and devices including the channel buffer block
US8410828B2 (en) Area efficient EMI reduction technique for H-bridge current mode transmitter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication