CN1953331A - 接口空闲引脚处理方法以及使用该方法的接口设备 - Google Patents
接口空闲引脚处理方法以及使用该方法的接口设备 Download PDFInfo
- Publication number
- CN1953331A CN1953331A CNA2006101356396A CN200610135639A CN1953331A CN 1953331 A CN1953331 A CN 1953331A CN A2006101356396 A CNA2006101356396 A CN A2006101356396A CN 200610135639 A CN200610135639 A CN 200610135639A CN 1953331 A CN1953331 A CN 1953331A
- Authority
- CN
- China
- Prior art keywords
- transmission path
- signal transmission
- voltage
- idle pin
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc Digital Transmission (AREA)
- Controls And Circuits For Display Device (AREA)
- Logic Circuits (AREA)
Abstract
本发明提出了一种接口设备,它能够消除对贴装外部电阻的需要,并且减少了接口设备的制造成本。内部电阻器和PMOS,即P沟道金属氧化物半导体,开关被串联连接在LVDS信号信道中的D信道的LVDS低压差分信令接收器的非反相输入引脚之间。NMOS,即N沟道MOS,开关和内部电阻器被串联连接在LVDS接收器的反相输入引脚和地电势GND之间。用于空闲引脚设置的引脚被连接到作为输入引脚的PMOS开关的栅极输入引脚,而反相器被连接到NMOS开关的栅极输入引脚。
Description
技术领域
本发明涉及一种接口空闲引脚处理方法以及使用该方法的接口设备,更为确切地说,涉及甚至在当不使用多个差分信号传输路径中的特定差分信号传输路径时,也能够使用接收器端的电子电路而不会发生不稳定状态的接口空闲引脚处理方法,以及涉及使用该方法的接口。
该申请具有2005年10月18日提交的日本专利申请第2005-303396号的优先权利,其内容因而以参考的形式引入到本申请中。
背景技术
近年,在计算机监视器领域,由于平板显示器的尺寸增加,清晰度提高,因此每单位时间要处理的数据量增加,高速传输数据的需求逐渐加强。平板显示器的一个例子是液晶显示设备。液晶显示设备一般包括位于液晶显示面板上部的N块源极驱动器(N为大于或等于1的整数)、位于液晶显示面板侧部的M块栅极驱动器(M为大于或等于1的整数)、图形控制器、通过图形控制器的输出来控制每一个上述驱动器的定时控制器、以及将电压施加到每一个上述驱动器的电源。
液晶显示设备的图形控制器将诸如从计算机传来的时钟等用于显示的定时信息,诸如水平同步信息(HSC)、垂直同步信号(VSC)及其他类似信息等的控制信息,以及有关图像数据的每一个信息输出到定时控制器。在定时控制器中嵌入了接收器,其用于通过发射器接收来自图形控制器的信息,其中从发射器输出根据定时信息被提供给每一个驱动器的输入图像数据、开始信号和时钟信号。
源极驱动器是由相互串联起来的多级组成。从定时控制器接收开始信号和时钟信号的每一个源极驱动器还在接收开始信号和时钟信号时捕获图像数据,并且然后将所捕获的图像数据转换成每一行像素都具有电压值(灰度级电压)的数据,并且进而通过由栅极驱动器促使其导电(被接通)的每一个TFT(薄膜晶体管)的漏电极,将该灰度级电压施加到每一行上组成液晶显示面板像素的每一个像素电极。栅极驱动器根据从图形控制器所提供的帧开始信号和时钟信号,与时钟信号同步依序控制着每一行中存在的TFT的所有栅电极,以便使每一个TFT导电,并且在TFT可以导电时,将来自源极驱动器的上述灰度级电压施加到每一个像素电极。
现有的显示控制系统的构成如上所述。不过,在现有的液晶显示设备中所使用的信号传输方法存在一个问题。也就是说,在使用CMOS(互补MOS)方法或用于图形控制器110和定时控制器112之间接口的LVTTL(低电压晶体管晶体管逻辑)方法(参见图13)的现有信号传输系统中,即使施加了诸如2.5V至3.5V大小的低压电源,当图形显示分辨率(规格)是SVGA(超级视频图形阵列)级别左右时,可用的输入视频信号的频率可达到40MHz。不过,如果图形显示分辨率的级别比SVGA的分辨率级别高时,上述这种低频率就无法用于输入视频信号。而且,在现有的信号传输方法中,如果通过对每一个信号线使用8个比特位而使带显示的图像具有256级灰度时,为了显示三种颜色,需要24个信号线(8位×3色RGB),在这种情况下,信号幅度达到2.5V至3.3V那么大,因此具有EMI(电磁干扰)的缺点。
为了解决这些问题,公开提出了一种LVD(低压差分信令)传输方法(该方法是由美国的国家半导体公司提出的),它通过使用少量信号线和铜配线来传输具有较低电压变化的差分信号,从而具有高速信号传输、低能耗、EMI问题小的优势。该信号传输方法的优点是可以实现稳定的操作,即使负载条件由于传输线上恒定电流的流动而发生了变化。
如果图形显示器分辨率的级别高于XVG显示规格的分辨率,则可用的输入视频信号频率为65MHz或更多,并且因此一般使用LVDS传输方法来作为提供输入视频信号的图形控制器和接收显示设备中的视频信号的定时控制器之间接口相接的方法。在LVDS传输方法中,总共使用了五个信道,其中包括四个信道,其用于将8位数据信号分配给R(红)颜色信号、G(绿)颜色信号和B(蓝)颜色信号,以及诸如VSC、HSC和DE(数据激活)信号等同步信号,以及被分配给时钟信号(CLK)的一个信道。具体地说,如图9所示,嵌入到定时控制器中的LVDS接收器内核是由总共五个信道组成,其中包括A信道、B信道、C信道和D信道,其中每一个信道被分配以8位数据信号,分别对应于R(红)颜色信号、G(绿)颜色信号和B(蓝)颜色信号中的一个,和诸如VSC、HSC和DE信号等同步信号,以及用于时钟信号的一个信道。当输入视频信号是8位长时,使用了包括A、B、C和D信道的所有四个信道,不过,如果输入视频信号是6位长时,尽管使用了A、B和C信道,但是不使用D信道。
在LVDS传输方法中,使用了3.5mA的DC(直流)驱动型接口,其中在接收器端需要有终端电阻器,并且LVDS信号的幅度是由接收器端的终端电阻器所决定的,并且,如果接收器端的终端电阻器的电阻为100Ω时,LVDS信号的幅度为350mV。而且,可以使用的输入视频信号频率可达135MHz。
在LVDS传输方法中,当释放输入引脚时,输入引脚的电势就会不稳定,并且结果,LVDS接收器的输出也会变得不稳定。为了解决这一问题,在专利参考文献1(日本专利申请未决公开第2005-033571号)中公布了一个技术单元。所公布的单元包括用于接收差分信号的输入部件,连接到输入部件的差分放大部件,当输入部件处于断开状态时将输入部件接地以停止差分放大部件操作的接地部件,以及用于监视检查差分放大部件是否被停止的输出部件,并且使上述差分放大部件输出对应于检查结果的逻辑值。
而且,在专利参考文献2(PTC国际公开专利申请第WO2002/047063号在日本的再公开)中公布了基于LVDS传输方法而提出的通过改进小幅度差分信号接口而获得的技术。在该技术中,为了解决在上述小幅度差分信号接口中使用的差分信号中心电压的较窄变化容忍范围的问题,对容忍范围进行加宽以减少能耗,也就是说,具有差分放大级和用于基于从差分放大级的输出引脚提供的电压来生成输出信号的输出级的半导体集成电路,将电平高于待施加到上述输出级的源极电压的源极电压应用到上述差分放大级的源极电压引脚。而且,差分放大级的输出级具有备用功能方法,其用于强制使差分放大级的输出在备用期间保持为“低”。
在能够实现高速传输、低能耗等的LVDS传输方法中,当输入视频信号是6位长并且没有视频信号输入到D信道时,如果在D信道的输入引脚没有执行空闲引脚处理,则从D信道输出的输出信号就变得不稳定,并且导致来自定时控制器的输出信号就会不稳定。这将导致由定时控制器所控制的显示设备的图像质量发生退化。
为了解决这些技术性问题,需要执行空闲引脚处理,以便通过对未使用的D信道的输入引脚施加期望电压来稳定来自LVDS接收器的输出。空闲引脚处理方法的一个例子是施加来自电源单元(Vcc电压)、GND引脚或用于现有CMOS接口方法中的类似物的电压。不过,如果使用该方法,由于在LVDS传输方法中使用了差分信号,因此如果将Vcc电压或GND应用到未被使用的D信道的每一个输入引脚RD_P和RD_N,则电压差为0V,并且结果,由于甚至输入电压中一个很低的噪声也会使LVDS接收器的输出变高或变低而且不稳定。
为了避免D信道接收器的输出出现这种不稳定状态,提出了一种方法,即将彼此互不相同的Vcc电压和GND电压,或彼此互不相同的GND电压和Vcc电压施加到未被使用的D信道的每一个输入引脚RD_P和RD_N。不过,LVDS接收器的输入信号需要满足如图10和11中所示的DC(直流)特性的输入规格要求。在图11中,“y”表示A、B、C和D信道中的任何一个。“RCLK_P”和“Ry_P”表示每一个信道的非反相相位信号传输路径的电压。“RCLK_N”和“Ry_N”表示反相相位信号传输路径的电压。差分电压“RCLK”和“Ry”分别表示|VID|=|RCLK_P-RCLK_N|和|VID|=|Ry_P-Ry_N|,并且当相关性的差是0时出现的电压“VICM”表示(Ry_P+Ry_N)/2。满足上述输入规格所设条件的方法是通过使用放置在定时控制器外面的电阻器来划分Vcc电压,以生成能够符合输入规格的期望电压,并且将每一个所获期望电压施加到D信道的输入引脚。
不过,在该方法中,如果符合输入规格的期望电压被同时输入到未被使用的D信道的两个输入引脚RD_P和RD_N,则由于在LVDS传输方法中使用了差分信号,因此电压差为0V,并且结果,由于甚至输入电压中一个很低的噪声也会使D信道的LVDS接收器的输出变高或变低而且不稳定。
需要通过向未被使用的D信道的每一个输入引脚RD_P和RD_N施加能够符合输入规格的期望电压,来将LVDS接收器的输出固定到“高”或“低”电压。
如图12所示,在LVDS传输方法中的现有空闲引脚处理中,终端电阻器52连接到输入引脚RD_P和RD_N,并且将要连接到起到组成未被使用的D信道的差分信号传输路径作用的非反相相位传输路径的输入引脚RD_P通过电阻器54连接到电压为Vcc的电源56,以及输入引脚RD_N通过电阻器58接地(GND)60。
在上述空闲引脚处理方法中,例如,如果终端电阻器52的电阻为100Ω,电阻器54的电阻为475Ω,电阻器58的电阻为250Ω,并且Vcc的电压为3.3V,则将1.4V的电压施加到输入引脚RD_P,并且将1.0V的电压施加到输入引脚RD_P,因此满足了上述输入规格,并且LVDS接收器14D的输出被固定为“高”电平并且比较稳定。
在上述现有空闲引脚处理方法中,可以在未被使用的D信道的输入引脚上执行空闲引脚处理,并且可以解决定时控制器中的LVDS接收器14D的输出不稳定状态,结果可以防止显示设备的图像质量退化。不过,为了满足LVDS传输方法的输入规格,需要两个外部电阻器以及用于将两个外部电阻器在信号处理板上进行贴装的空间,因此不可避免地增加了制造成本。
通过在专利文献1中公开的技术,提出了用于解决当将差分信号传输路径连接到LVDS接收器时发生的信号不稳定状态的方法。不过,与现有LVDS传输方法有关的上述其他问题还没有得到解决。
在专利参考文献中公开的与本发明有关的备用方法值得注意,不过,仍然没有提供用于解决上述问题的足够的技术信息。
发明内容
考虑到上述问题,本发明的目标是提出一种接口空闲引脚处理方法,其甚至在当不使用多个差分信号传输路径中的特定差分信号传输路径时也能避免接收器端电子设备的输出不稳定状态,以及使用该空闲引脚处理方法的接口。
根据本发明的第一个方面,提出了一种接口空闲引脚处理方法,该方法用于通过使用作为空闲引脚的被连接到具体的接收器端差分放大电路的至少一个差分信号传输路径的接收引脚,以便通过连接多个发送器端差分放大器的每一个和多个接收器端差分放大器的每一个之间的每一个差分信号传输路径,来执行多个发送器端差分放大电路和多个接收器端差分放大电路之间的接口相连,该接口空闲引脚处理方法包括:
将用于空闲引脚设置的信号输入到作为空闲引脚使用的至少一个特定的接收器端差分放大电路;以及
根据用于空闲引脚设置的信号,将作为空闲引脚使用的接收引脚的电压设置为处于正常操作范围内的指定电压。
在前述第一个方面,优选情况下在贴装于电子设备中的第一控制器和贴装于电子设备中并且被第一控制器所控制的第二控制器之间执行接口连接。
另外,优选情况下第一控制器为显示设备的图形控制器,并且第二控制器为显示设备的定时控制器。
另外,优选情况下用于空闲引脚设置的信号是一个信号,并且根据该一个信号来生成用于为组成差分信号传输路径的至少一个信号传输路径进行空闲引脚设置的信号。
另外,优选情况下用于空闲引脚设置的信号是用于为组成差分信号传输路径的每一个信号传输路径进行空闲引脚设置的信号。
另外,优选情况下根据每一个差分信号传输路径的非反相相位参考电压和反相相位参考电压来生成处于正常操作范围内的电压。
另外,优选情况下通过使用包括有连接到每一个差分信号传输路径的终端电阻器的电阻型电势划分电路来划分非反相相位参考电压和反相相位参考电压,来生成处于正常操作范围内的电压,以响应用于为每一个信号传输路径进行空闲引脚设置的信号。
根据本发明的第二个方面,提出了一种接口设备,该设备具有连接在多个发送器端差分放大电路的每一个和多个接收器端差分放大电路的每一个之间的多个差分信号传输路径,其中接口设备包括:
输入单元,当使用待连接到至少一个指定接收器端差分放大电路的至少一个差分信号传输路径的接收引脚时,将用于进行空闲引脚设置的信号输入到作为空闲引脚来使用的至少一个接收器端差分放大电路;以及
电压设置单元,根据由输入单元输入的用于空闲引脚设置的信号,将作为空闲引脚使用的接收引脚的电压设置为处于正常操作范围内的指定电压。
在前述第二个方面,优选情况下每一个差分信号传输路径将贴装于电子设备中的第一控制器连接到贴装于电子设备中并且被第一控制器所控制的第二控制器。
另外,优选情况下第一控制器为显示设备的图形控制器,并且第二控制器为显示设备的定时控制器。
另外,优选情况下输入单元包括生成单元,用于输入用于空闲引脚设置的一个信号,并且根据用于空闲引脚设置的该一个信号来生成用于为组成差分信号传输路径的至少一个信号传输路径进行空闲引脚设置的信号。
另外,优选情况下输入设备用于输入用于为组成差分信号传输路径的至少一个信号传输路径进行空闲引脚设置的信号。
另外,优选情况下电压设置单元根据每一个差分信号传输路径的非反相相位参考电压和反相相位参考电压来生成处于正常操作范围内的电压。
另外,优选情况下通过使用包括有连接到每一个差分信号传输路径的终端电阻器的电阻型电势划分电路来划分非反相相位参考电压和反相相位参考电压,来生成处于正常操作范围内的指定电压,以响应用于为每一个信号传输路径进行空闲引脚设置的信号。
另外,优选情况下电阻型电势划分电路包括有电阻器,串联连接在用于非反相相位参考电压的电源和差分信号传输路径中的一个信号传输路径之间;第一晶体管,其控制电极接收来自一个信号传输路径的用于空闲引脚设置的信号;电阻器,串联连接在用于反相相位参考电压的电源和差分信号传输路径中的另一个信号传输路径之间;第二晶体管,其控制电极接收来自另一个信号传输路径的用于空闲引脚设置的信号,并且在当第一晶体管被接通或断开的同时来接通或断开第二晶体管;以及终端电阻器,连接在组成差分信号传输路径的一个信号传输路径和另一个差分信号传输路径之间。
另外,优选情况下该一个信号传输路径是组成差分信号传输路径的非反相相位信号传输路径或反相相位信号传输路径中的一个,并且另一个信号传输路径是组成差分信号传输路径的非反相相位信号传输路径或反相相位信号传输路径中的另一个。
另外,优选情况下非反相相位参考电压比地电压高一个指定的值,并且反相相位参考电压是地电压。
另外,优选情况下第一晶体管和第二晶体管是单极晶体管。
进而,优选情况下如果第一晶体管是PMOS(P沟道金属氧化物半导体)晶体管,则第二晶体管是NMOS(N沟道MOS)晶体管,并且如果第一晶体管是NMOS晶体管,则第二晶体管是PMOS晶体管。
有了上述结构,在接口空闲引脚处理方法中,其用于使用待连接到指定接收器端差分放大电路的至少一个差分信号传输路径的接收引脚来作为空闲引脚,以便通过连接多个发送器端差分放大器的每一个和多个接收器端差分放大器的每一个之间的每一个差分信号传输路径,来执行多个发送器端差分放大电路和多个接收器端差分方法电路之间的接口连接,无论使用了多个差分信号传输路径中的特定差分信号传输路径与否,都使用了将电阻型电势划分器插入到差分信号传输路径以及取消插入的方法,确保差分信号传输系统操作正常,并且没有发生对显示设备显示操作的干涉,并且消除了对将外部电阻器贴装于定时控制器外部的需要。结果,可以减小用于将外部电阻器贴装在其上已经贴装有定时控制器的信号处理板中所需要的空间,并且因此可以减少制造成本。
附图说明
从下文参考附图进行的讲述,可更加明显地了解本发明的上述和其他目标、优势及特征,其中:
图1示出了根据本发明第一实施例的接口设备的电路结构图;
图2示出了根据本发明第一实施例的定时控制器的结构图;
图3示出了根据本发明第一实施例的定时控制器的使用示例的结构图;
图4示出了说明当使用根据本发明第一实施例的D信道时接口设备的操作的结构图;
图5示出了根据本发明第二实施例的接口设备的电路结构的结构图;
图6示出了说明图5的接口设备的操作的结构图;
图7示出了根据本发明第三实施例的接口设备的电路结构图;
图8示出了说明图7的接口设备的操作的结构图;
图9示出了在现有显示设备中使用的定时控制器的结构图;
图10为示出了在现有显示设备中使用的LVDS视频信号的信号规格的表格;
图11示出了在现有显示设备中使用的LVDS视频信号的信号规格所使用的波形图;
图12为在现有显示设备中的图形控制器和定时控制器之间的D信道上执行接口空闲引脚处理的电路图;以及
图13示出了由每一个信道在现有显示设备中的图形控制器和定时控制器之间进行的连接图。
具体实施方式
下面使用各个实施例并且参考附图来进一步详细讲述执行本发明的最佳方式。在本发明的用于使用待连接到指定接收器端差分放大电路的至少一个差分信号传输路径的接收引脚来作为空闲引脚,以便通过连接多个发送器端差分放大器的每一个和多个接收器端差分放大器的每一个之间的每一个差分信号传输路径来执行在多个发送器端差分放大电路和多个接收器端差分方法电路之间的接口连接的接口空闲引脚处理方法中,电阻型电势划分器被插入到未被使用的差分信号传输路径,并且当使用差分信号传输路径时,取消电阻型电势划分器的插入。
第一实施例
图1为结构图,示出了根据本发明第一实施例,在图形控制器和定时控制器中的LVDS接收器之间连接的接口设备的电路结构。图2为结构图,示出了第一实施例的定时控制器的结构。图3为结构图,示出了根据第一实施例的定时控制器的使用示例。图4为结构图,说明了当使用第一实施例的D信道时接口设备的操作。
在该实施例的接口设备10中,该设备执行贴装于平板显示设备中的图形控制器和定时控制器之间的接口连接,当连接在图形控制器和定时控制器之间的多个差分信号信道(每一个被称为“LVDS”信号信道,用作为差分信号传输路径)中的一个特定差分信号信道没有被使用时,使在定时控制器中用于输入和操作未被使用的信道的条件满足整个接口设备的规格,以确保差分信号信道的正常操作,以便能够像在使用差分信号信道的正常个数的情况中那样执行同样的接口操作。
如图1所示,接口设备10包括内部电阻器18D,串联连接在使用了LVDS传输方法并且作为贴装在图形控制器110(图1中未示出,参见图13)和电源(Vcc电压)之间的差分信号信道中的在有些情况下可能不被使用的差分信号信道的例如D信道的LVDS接收器14D的非反相输入引脚和电源之间;PMOS开关20D;NMOS开关24D和内部电阻器26D,这两个都串联连接在LVDS接收器14D的反相输入引脚和地电势(GND)22之间,输入引脚用于设置连接到PMOS开关20D的栅极输入引脚26D并且连接到空闲设置引脚32D;反相器30D,其输入引脚连接到空闲引脚设置输入28D的引脚,以及其输出引脚连接到NMOS开关24D的栅极输入引脚。当接收到Vcc电压输入时,反相器30D输出电压为0V,并且当接收0V的输入时,输出Vcc电压。
通过使用如图1所示的接口设备10,如图2所示,用于处理8位LVDS视频信号的定时控制器12也能处理6位LVDS视频信号。如图1所示,在接口设备10中,输入引脚(RD_P)33D连接到LVDS接收器14D的非反相输入引脚,并且输入引脚(RD_N)35D连接到反相输入引脚。在输入引脚(RD_P)33D和输入引脚(RD_N)35D之间连接着终端电阻器34D。用作差分信号信道的非反相相位信号传输路径连接到输入引脚(RD_P)33D。用作差分信号信道的反相相位信号传输路径连接到输入引脚(RD_N)35D。
接下来,通过参考附图1~4来讲述该实施例的接口设备10的操作。在接口设备10中,当接收的LVDS视频信号不是8位而是6位时,也就是说,在没有使用D信道(图3)的情况下接收到LVDS视频信号时,空闲设置引脚32D被设置为“低”电平。这一设置使得0V电压提供给PMOS开关20D的栅极输入引脚,且Vcc电压提供给它的源极,因此,栅极和源极之间的电压就变成-Vcc,并且PMOS开关20D被接通。结果,LVDS信号信道的输入引脚(RD_P)33D通过内部电阻器18D连接到电源16。
另一方面,Vcc电压经由反相器30D被施加到NMOS开关24D的栅极,地电压(GND)被施加到它的源极,因此栅极和源极之间的电压变为Vcc,并且NMOS开关24D被接通。结果,LVDS信号信道的输入引脚(RD_N)35D经由内部电阻器26D接地(GND)。例如,如果Vcc是3.3V,内部电阻器18D的电阻是475Ω,内部电阻器26D的电阻是250Ω,并且终端电阻器34D的电阻是100Ω,由于电压被电阻所划分,因此有1.4V的电压施加到输入引脚(RD_P)33D,1.0V的电压施加到输入引脚(RD_N)35D。施加到输入引脚(RD_P)33D和输入引脚(RD_N)35D的这些电压符合如图10和11所示的LVDS输入的规格,并且LVDS接收器14D的输出被固定为“高”电平并且比较稳定,并且结果,对显示设备的显示操作没有不利影响发生。
当通过LVDS信号信道发送的视频信号为8位长并且使用了D信道时,如图4所示,空闲设置引脚32D被设置为“高”电平。这种设置可以将Vcc电压提供给PMOS开关20D的栅极输入引脚,并且将电压Vcc提供给它的源电极,因此,栅极和源极之间的电压为0V并且PMOS开关20D被断开。结果,LVDS信号信道的输入引脚(RD_P)33D与内部电阻器18D相断开。
另一方面,0V电压经由反相器30D被施加到NMOS开关24D的栅极,并且地电压(GND)被施加到它的源极,因此栅极和源极之间的电压为0V,并且NMOS开关24D被断开。结果,LVDS信号信道的输入引脚(RD_N)与内部电阻器26D相断开。因此,当将视频信号输入到输入引脚(RD_P)33D和输入引脚(RD_N)35D时,内部电阻器18D和26D不受影响,并且LVDS信号信道正常操作,结果,对显示设备的显示操作没有不利影响发生。
因此,根据第一实施例,空闲引脚处理方法在没有使用作为LVDS信号信道之一的D信道的情况下,通过插入电阻型电势划分器,将能够符合LVDS输入规格的电压作为非反相的输入和反相的输入施加到D信道的LVDS接收器,并且在如果使用了D信道的情况下,通过取消对电阻型电势划分器的插入来输入LVDS视频信号的电压,因此,不论使用D信道与否,LVDS信道都能正常操作,并且没有发生对显示设备显示操作的干涉,并且消除了对将外部电阻器贴装于定时控制器外部的需要。结果,可以减小用于将外部电阻器贴装在其上已经贴装有定时控制器的信号处理板中所需要的空间,从而减少了制造成本。
第二实施例
图5为结构图,示出了根据第二实施例,在图形控制器和用于定时控制器中的D信道的LVDS接收器之间连接的接口设备的电路结构。图6为结构图,说明了当在接口设备中使用D信道时的操作。第二实施例的接口设备10A的结构与第一实施例中的那些结构的很大不同在于,组成接口设备的PMOS开关的输出被用作为到LVDS接收器14D的反相输入,并且NMOS开关的输出被用作为到LVDS接收器14D的非反相输入,如图5所示。也就是说,在第二实施例的接口设备10A中,PMOS开关20D的漏极连接到LVDS接收器14D的反相输入引脚,并且NMOS开关24D的漏极连接到LVDS接收器14D的非反相输入引脚。除了上述以外的其他结构与第一实施例中的一样,这里对与第一实施例中具有相同功能的部件赋以相同的标号,并且省去了对它们的讲述。
接下来,参考图5和6来讲述第二实施例的接口设备10A的操作。第二实施例的接口设备10A的操作与第一实施例中的操作一样,只是有下述不同。也就是说,第二实施例中的操作与第一实施例中的操作的相同之处在于,在接口设备10A中,如果接收的LVDS信号不是8位而是6位时,也就是说,如果在没有使用D信道(参见图3)的情况下接收到LVDS信号,则当空闲设置引脚32D被设置为“低”电平时,0V电压被施加到用于对PMOS开关20D进行栅极输入的引脚,并且栅极和源极之间的电压成为-Vcc,并且PMOS开关20D被接通。不过,在第二实施例中,PMOS开关20D的输出被提供到LVDS接收器14D的反相输入引脚,并且结果,LVDS信号信道的输入引脚(RD_N)35D经由内部电阻器18D连接到电源16。
另一方面,第二实施例中的操作与第一实施例中的操作的相同之处在于,Vcc电压经由反相器30D被施加到NMOS开关24D的栅极,并且栅极和源极之间的电压为Vcc,并且结果,NMOS开关24D接通。不过,在第二实施例中,NMOS开关24D的输出被用作为LVDS接收器14D的非反相输入引脚,并且因此,LVDS信号信道的输入引脚(RD_P)33D经由内部电阻器26D接地。例如,如果Vcc是3.3V,内部电阻器18D的电阻是475Ω,内部电阻器26D的电阻是250Ω,并且终端电阻器34D的电阻是100Ω,由于电压被电阻所划分,因此有1.0V的电压施加到输入引脚(RD_P)33D,并且1.4V的电压施加到输入引脚(RD_N)35D。施加到输入引脚(RD_P)33D和输入引脚(RD_N)35D的这些电压符合如图10和11所示的LVDS输入的规格,并且LVDS接收器14D的输出被固定为“低”电平并且比较稳定,并且结果,对显示设备的显示操作没有不利影响发生。
当通过LVDS信号信道发送的视频信号为8位长并且使用了D信道时,如图6所示,空闲设置引脚32D被设置为“高”电平。这种设置可以将Vcc电压提供给PMOS开关20D的栅极输入引脚,并且将电压Vcc提供给它的源极,并且因此,栅极和源极之间的电压为0V并且PMOS开关20D被断开。结果,LVDS信号信道的输入引脚(RD_P)33D与内部电阻器26D相断开。
另一方面,0V电压经由反相器30D被施加到NMOS开关24D的栅极,并且地电压(GND)被施加到它的源极,因此栅极和源极之间的电压为0V,并且NMOS开关24D被断开。结果,LVDS信号信道的输入引脚(RD_N)35D与内部电阻器18D相断开。因此,当将视频信号输入到输入引脚(RD_P)33D和输入引脚(RD_N)35D时,内部电阻器18D和26D不受影响,并且LVDS信号信道正常操作,并且结果,对显示设备的显示操作没有不利影响发生。
因此,根据第二实施例,空闲引脚处理方法在没有使用作为LVDS信号信道之一的D信道的情况下,通过插入电阻型电势划分器,将能够符合LVDS输入规格的电压作为非反相的输入和反相的输入施加到D信道的LVDS接收器,并且在如果使用了D信道的情况下,通过取消对电阻型电势划分器的插入来输入LVDS视频信号的电压,因此,不论使用D信道与否,LVDS信道都能正常操作,并且没有发生对显示设备显示操作的干涉,并且消除了对将外部电阻器贴装于定时控制器外部的需要。结果,可以减小用于将外部电阻器贴装在其上已经贴装有定时控制器的信号处理板中所需要的空间,从而减少了制造成本。
第三实施例
图7为结构图,示出了根据第三实施例,在图形控制器和用于定时控制器中的D信道的LVDS接收器之间连接的接口设备的电路结构。图8为结构图,说明了当在接口设备中使用D信道时的操作。第三实施例的接口设备10B的结构与第一实施例中的那些结构的很大不同在于,配置能够接收10位LVDS视频信号的定时控制器12B来处理8位的LVDS视频信号。
也就是说,如图7所示的第三实施例的接口设备10B的构成是通过将第一实施例中所使用的发明原理应用到位于定时控制器12B中的E信道来实现的,以便能够接收到如图8所示的10位LVDS视频信号。因此,接口设备10B的结构除了在其上执行空闲引脚处理的E信道以外与第一实施例中的结构一样,并且对与第一实施例中具有相同功能的部件赋予相同的标号并省略了对它们的讲述。对每一个标号用字母“E”来代替“D”。而且,第三实施例的接口设备10B可以通过将第一实施例中所使用的发明原理应用到D信道来构成,以接收定时控制器12B中的LVDS视频信号,并且可以选择性地使用D或E信道中的一个,或将二者组合使用。
接下来,参考图7和8来讲述第三实施例的接口设备10B的操作。在接口设备10B中,如果接收的LVDS信号不是10位而是8位,也就是说,如果在没有使用E信道(参见图8)的情况下接收到LVDS信号,则空闲设置引脚单元32E被设置为“低”电平。这一设置将0V电压施加到PMOS开关20E的栅极输入引脚,并且PMOS开关的栅极和源极之间的电压成为-Vcc,并且PMOS开关20E被接通。结果,LVDS信号信道的输入引脚(RE_P)33E经由内部电阻器18E连接到电源16。
另一方面,Vcc电压经由反相器30E被施加到NMOS开关24E的栅极,并且NMOS开关24E的栅极和源极之间的电压为Vcc,并且NMOS开关24E被接通。结果,LVDS信号信道的输入引脚(RE_N)35E经由内部电阻器26E接地(GND)。例如,如果Vcc是3.3V,内部电阻器18E的电阻是475Ω,内部电阻器26E的电阻是250Ω,并且终端电阻器34E的电阻是100Ω,由于电压被电阻所划分,因此有1.4V的电压施加到输入引脚(RE_P)33E,并且1.0V的电压施加到输入引脚(RE_N)35E。施加到输入引脚(RE_P)33E和输入引脚(RE_N)35E的这些电压符合如图10和11所示的LVDS输入的规格,并且LVDS接收器14E的输出被固定为“高”电平并且比较稳定,并且结果,对显示设备的显示操作没有不利影响发生。
当通过LVDS信号信道发送的视频信号为10位长并且使用了D信道时,空闲设置引脚32E被设置为“高”电平。这种设置可以将Vcc电压提供给PMOS开关20E的栅极输入引脚,并且PMOS开关20E的栅极和源极之间的电压为0V并且PMOS开关20E被断开。结果,LVDS信号信道的输入引脚(RE_P)33E与内部电阻器18E相断开。
另一方面,0V电压经由反相器30E被施加到NMOS开关24E的栅极,并且NMOS开关24E的栅极和源极之间的电压为0V,并且NMOS开关24E被断开。结果,LVDS信号信道的输入引脚(RE_N)35E与内部电阻器26E相断开。因此,当将视频信号输入到输入引脚(RE_P)33E和输入引脚(RE_N)35E时,内部电阻器18E和26E不受影响,并且LVDS信号信道正常操作,并且结果,对显示设备的显示操作没有不利影响发生。
而且,当以与第一实施例中相同的方式来在D信道上执行空闲引脚处理时,空闲设置引脚32E被设置为“低”。在这种情况下要执行的操作与第一实施例中的一样,因此省略了对它们的讲述。当以与第一实施例中相同的方式在D信道上不执行空闲引脚处理时,空闲设置引脚32E被设置为“高”。在这种情况下要执行的操作与第一实施例中的一样,因此省略了对它们的讲述。
因此,根据第三实施例,空闲引脚处理方法在没有使用LVDS信号信道中的E信道或D和E两个信道的情况下,通过插入电阻型电势划分器,将能够符合LVDS输入规格的电压作为非反相的输入和反相的输入施加到E信道或D和E两个信道的LVDS接收器,并且在如果使用了E信道或D和E两个信道的情况下,通过取消对电阻型电势划分器的插入来输入LVDS视频信号的电压,因此,不论使用E信道或D和E两个信道与否,其他的LVDS信道都能正常操作,并且没有发生对显示设备显示操作的干涉,并且消除了对将外部电阻器贴装于定时控制器外部的需要。结果,可以减小用于将外部电阻器贴装在其上已经贴装有定时控制器的信号处理板中所需要的空间。从而,减少了制造成本。
很显然,本发明并不限于上述实施例,而是可以对其进行更改和修订,只要不偏离本发明的范围和精神主旨。例如,在第三实施例中,对E信道或D和E两个信道使用了与第二实施例中相同的发明原理。另外,将第一或第二实施例中所使用的发明原理应用到第三实施例,可以将空闲设置引脚连接到所有的信道,以便选择空闲引脚的设置。而且,甚至当LVDS视频信号信道没有使用终端电阻器时,也能执行本发明。结果,可以减小用于将外部电阻器贴装在其上已经贴装有定时控制器的信号处理板中所需要的空间,从而导致制造成本的减少。另外,可以将终端电阻器嵌入到上述的定时控制器中。可以使用PMOS或NMOS中的任何一个来作为上述实施例中所使用的MOS开关。除了MOS开关以外,还可以使用其他单极性晶体管。可以使用其他等价电路来作为电阻型电势划分器。
进而,上述接口设备中使用的接口空闲引脚处理方法,以及接口设备,除了可以应用到使用了差分信号传输路径的显示设备以外,还可以应用到信号发送和接收设备。
Claims (21)
1.一种接口空闲引脚处理方法,该方法将被连接到指定的接收器端差分放大电路的至少一个差分信号传输路径的接收引脚用作空闲引脚,以便通过连接多个发送器端差分放大器的每一个和多个接收器端差分放大器的每一个之间的每一个所述差分信号传输路径来执行所述多个发送器端差分放大电路和所述多个接收器端差分放大电路之间的接口相连,其中所述接口空闲引脚处理方法包括:
将用于空闲引脚设置的信号输入到将用作所述空闲引脚的至少一个所述指定的接收器端差分放大电路;以及
根据所述用于空闲引脚设置的信号,将用作所述空闲引脚的所述接收引脚的电压设置为处于正常操作范围内的指定电压。
2.如权利要求1所述的接口空闲引脚处理方法,其中所述接口连接是在贴装于电子设备中的第一控制器和贴装于所述电子设备中并且被所述第一控制器所控制的第二控制器之间执行的。
3.如权利要求2所述的接口空闲引脚处理方法,其中所述第一控制器为显示设备的图形控制器,并且所述第二控制器为所述显示设备的定时控制器。
4.如权利要求1所述的接口空闲引脚处理方法,其中所述用于空闲引脚设置的信号是一个信号,并且根据所述一个信号来生成用于为组成所述差分信号传输路径的至少一个信号传输路径进行空闲引脚设置的信号。
5.如权利要求1所述的接口空闲引脚处理方法,其中所述用于空闲引脚设置的信号是用于为组成所述差分信号传输路径的每一个信号传输路径进行空闲引脚设置的所述信号。
6.如权利要求1所述的接口空闲引脚处理方法,其中处于正常操作范围内的电压是根据每一个所述差分信号传输路径的非反相相位参考电压和反相相位参考电压来生成的。
7.如权利要求6所述的接口空闲引脚处理方法,其中处于正常操作范围内的电压是通过使用包括有连接到每一个所述差分信号传输路径的终端电阻器的电阻型电势划分电路来划分非反相相位参考电压和反相相位参考电压来生成的,以响应用于为每一个所述信号传输路径进行空闲引脚设置的所述信号。
8.一种接口设备,该设备具有连接在多个发送器端差分放大电路的每一个和多个接收器端差分放大电路的每一个之间的多个差分信号传输路径,其中所述接口设备包括:
输入单元,当使用待连接到至少一个指定接收器端差分放大电路的至少一个所述差分信号传输路径的接收引脚时,将用于进行空闲引脚设置的信号输入到用作空闲引脚的至少一个所述接收器端差分放大电路;以及
电压设置单元,根据由所述输入单元输入的用于空闲引脚设置的所述信号,将用作所述空闲引脚的所述接收引脚的电压设置为处于正常操作范围内的指定电压。
9.如权利要求8所述的接口设备,其中每一个所述差分信号传输路径将贴装于电子设备中的第一控制器连接到贴装于所述电子设备中并且被所述第一控制器所控制的第二控制器。
10.如权利要求9所述的接口设备,其中所述第一控制器为显示设备的图形控制器,并且所述第二控制器为所述显示设备的定时控制器。
11.如权利要求8所述的接口设备,其中所述输入单元包括生成单元,输入用于空闲引脚设置的一个信号,并且根据用于空闲引脚设置的所述一个信号来生成用于为组成所述差分信号传输路径的至少一个所述信号传输路径进行空闲引脚设置的信号。
12.如权利要求8所述的接口设备,其中所述输入设备为用于输入用于为组成所述差分信号传输路径的至少一个所述信号传输路径进行空闲引脚设置的信号的单元。
13.如权利要求8所述的接口设备,其中所述电压设置单元根据每一个所述差分信号传输路径的非反相相位参考电压和反相相位参考电压来生成处于正常操作范围内的电压。
14.如权利要求13所述的接口设备,其中所述电压设置单元通过使用包括有连接到每一个所述差分信号传输路径的终端电阻器的电阻型电势划分电路来划分非反相相位参考电压和反相相位参考电压,来生成处于正常操作范围内的指定电压,以响应用于为每一个所述信号传输路径进行空闲引脚设置的所述信号。
15.如权利要求14所述的接口设备,其中所述电阻型电势划分电路包括有电阻器,其串联连接在用于非反相相位参考电压的电源和所述差分信号传输路径中的一个信号传输路径之间;第一晶体管,其控制电极接收来自所述一个信号传输路径的用于空闲引脚设置的信号;电阻器,其串联连接在用于反相相位参考电压的电源和所述差分信号传输路径中的另一个信号传输路径之间;第二晶体管,其控制电极接收来自另一个信号传输路径的用于空闲引脚设置的信号,并且在当所述第一晶体管被接通或断开的同时来接通或断开第二晶体管;以及终端电阻器,其连接在组成所述差分信号传输路径的一个信号传输路径和另一个信号传输路径之间。
16.如权利要求15所述的接口设备,其中所述一个信号传输路径是组成所述差分信号传输路径的非反相相位信号传输路径或反相相位信号传输路径中的一个,并且所述另一个信号传输路径是组成所述差分信号传输路径的非反相相位信号传输路径或反相相位信号传输路径中的另一个。
17.如权利要求13所述的接口设备,其中所述非反相相位参考电压比地电压高出指定的值,并且所述反相相位参考电压是所述地电压。
18.如权利要求16所述的接口设备,其中所述第一晶体管和第二晶体管是单极晶体管。
19.如权利要求18所述的接口设备,其中所述第一晶体管是PMOS(P沟道金属氧化物半导体)晶体管,则第二晶体管是NMOS(N沟道MOS)晶体管,并且如果所述第一晶体管是NMOS晶体管,则第二晶体管是PMOS晶体管。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303396A JP2007116278A (ja) | 2005-10-18 | 2005-10-18 | 空き端子処理方法及びインタフェース装置 |
JP2005-303396 | 2005-10-18 | ||
JP2005303396 | 2005-10-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1953331A true CN1953331A (zh) | 2007-04-25 |
CN1953331B CN1953331B (zh) | 2010-06-16 |
Family
ID=38059490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101356396A Expired - Fee Related CN1953331B (zh) | 2005-10-18 | 2006-10-18 | 接口空闲引脚处理方法以及使用该方法的接口设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070146284A1 (zh) |
JP (1) | JP2007116278A (zh) |
CN (1) | CN1953331B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488330B (zh) * | 2008-12-19 | 2011-09-14 | 华为终端有限公司 | 一种实现液晶屏幕和主板连接的传输装置和电子设备 |
CN102568365A (zh) * | 2010-12-14 | 2012-07-11 | 神基科技股份有限公司 | 可截止特定光源信号的传输组件及电子装置 |
CN103853078A (zh) * | 2012-12-03 | 2014-06-11 | 艺伦半导体技术股份有限公司 | 可编程逻辑芯片输入输出电路片内终端电阻的整合电路 |
CN104471859A (zh) * | 2012-05-21 | 2015-03-25 | 施耐德电气It公司 | 用于对总线进行偏置的系统和方法 |
CN104980146A (zh) * | 2015-06-17 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种驱动控制装置和具有其的padio输出电路 |
CN105846800A (zh) * | 2016-03-21 | 2016-08-10 | 深圳市紫光同创电子有限公司 | Fpga芯片及其端接电阻复用方法、端接电阻复用电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6990644B2 (en) * | 2002-04-18 | 2006-01-24 | International Business Machines Corporation | On chip timing adjustment in multi-channel fast data transfer |
US7919664B2 (en) * | 2008-07-31 | 2011-04-05 | Chevron U.S.A. Inc. | Process for producing a jet fuel |
CN103795556B (zh) * | 2012-10-30 | 2017-09-19 | 华为技术有限公司 | 一种故障处理方法及网络交换机 |
JP6490339B2 (ja) * | 2013-11-28 | 2019-03-27 | ザインエレクトロニクス株式会社 | 送信装置,受信装置および送受信システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5570037A (en) * | 1994-07-20 | 1996-10-29 | Methode Electronics | Switchable differential terminator |
US5781028A (en) * | 1996-06-21 | 1998-07-14 | Microsoft Corporation | System and method for a switched data bus termination |
US6188271B1 (en) * | 1998-07-13 | 2001-02-13 | Minhui Wang | Fail safe bias system for a tri-state bus |
KR100939615B1 (ko) * | 2002-12-13 | 2010-02-01 | 엘지디스플레이 주식회사 | 색재현성과 휘도를 증가시킨 반투과형 액정표시장치 및이의 구동방법 |
US7245154B1 (en) * | 2005-03-03 | 2007-07-17 | Lattice Semiconductor Corporation | Differential input receiver with programmable failsafe |
-
2005
- 2005-10-18 JP JP2005303396A patent/JP2007116278A/ja not_active Withdrawn
-
2006
- 2006-10-10 US US11/548,081 patent/US20070146284A1/en not_active Abandoned
- 2006-10-18 CN CN2006101356396A patent/CN1953331B/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488330B (zh) * | 2008-12-19 | 2011-09-14 | 华为终端有限公司 | 一种实现液晶屏幕和主板连接的传输装置和电子设备 |
CN102568365A (zh) * | 2010-12-14 | 2012-07-11 | 神基科技股份有限公司 | 可截止特定光源信号的传输组件及电子装置 |
CN102568365B (zh) * | 2010-12-14 | 2014-05-07 | 神基科技股份有限公司 | 可截止特定光源信号的传输组件及电子装置 |
CN104471859A (zh) * | 2012-05-21 | 2015-03-25 | 施耐德电气It公司 | 用于对总线进行偏置的系统和方法 |
US9984033B2 (en) | 2012-05-21 | 2018-05-29 | Schneider Electric It Corporation | Systems and methods for biasing a bus |
CN104471859B (zh) * | 2012-05-21 | 2018-10-19 | 施耐德电气It公司 | 用于对总线进行偏置的系统和方法 |
CN103853078A (zh) * | 2012-12-03 | 2014-06-11 | 艺伦半导体技术股份有限公司 | 可编程逻辑芯片输入输出电路片内终端电阻的整合电路 |
CN104980146A (zh) * | 2015-06-17 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种驱动控制装置和具有其的padio输出电路 |
CN105846800A (zh) * | 2016-03-21 | 2016-08-10 | 深圳市紫光同创电子有限公司 | Fpga芯片及其端接电阻复用方法、端接电阻复用电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1953331B (zh) | 2010-06-16 |
JP2007116278A (ja) | 2007-05-10 |
US20070146284A1 (en) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1953331B (zh) | 接口空闲引脚处理方法以及使用该方法的接口设备 | |
US8692758B2 (en) | Display device and mobile terminal using serial data transmission | |
US9214130B2 (en) | Display device and mobile terminal | |
US8040334B2 (en) | Method of driving display device | |
TWI413047B (zh) | 具有資料致能學習的視頻顯示驅動器 | |
KR102396469B1 (ko) | 디스플레이 장치 | |
JP5026744B2 (ja) | 液晶表示装置 | |
KR102662925B1 (ko) | 화소 회로 및 이를 포함하는 표시 장치 | |
US20080303767A1 (en) | Video display driver with gamma control | |
US8493310B2 (en) | Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks | |
KR101465606B1 (ko) | 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법 | |
KR20140128775A (ko) | 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들 | |
JP2009020498A (ja) | パーシャルメモリ制御を有するビデオディスプレイドライバ | |
CN110444153B (zh) | 伽马电压产生电路和包括其的显示驱动装置 | |
KR20040084854A (ko) | 구동 장치 및 표시 모듈 | |
KR20070119346A (ko) | 액정표시장치의 게이트구동회로 및 그 구동방법 | |
JP2008124697A (ja) | データ受信回路とデータドライバ及び表示装置 | |
WO2011148842A1 (en) | Liquid crystal display device and driving method thereof | |
US6756959B2 (en) | Display driving apparatus and display apparatus module | |
KR20170126568A (ko) | 표시 장치 및 이의 구동 방법 | |
KR20180066375A (ko) | 시프트 레지스터 및 이를 이용한 표시장치 | |
US9166566B1 (en) | Current mode DVR or PVCOM with integrated impedances | |
CN101436398B (zh) | 显示装置 | |
KR101237789B1 (ko) | 액정표시장치 구동회로 및 그 구동방법 | |
KR101487225B1 (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100616 Termination date: 20101018 |