TWI413047B - 具有資料致能學習的視頻顯示驅動器 - Google Patents

具有資料致能學習的視頻顯示驅動器 Download PDF

Info

Publication number
TWI413047B
TWI413047B TW097120184A TW97120184A TWI413047B TW I413047 B TWI413047 B TW I413047B TW 097120184 A TW097120184 A TW 097120184A TW 97120184 A TW97120184 A TW 97120184A TW I413047 B TWI413047 B TW I413047B
Authority
TW
Taiwan
Prior art keywords
pixel
count
signal
counts
data
Prior art date
Application number
TW097120184A
Other languages
English (en)
Other versions
TW200910295A (en
Inventor
Christopher Ludden
John Childs
Original Assignee
Nat Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Semiconductor Corp filed Critical Nat Semiconductor Corp
Publication of TW200910295A publication Critical patent/TW200910295A/zh
Application granted granted Critical
Publication of TWI413047B publication Critical patent/TWI413047B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

具有資料致能學習的視頻顯示驅動器
本發明大體上係關於視頻顯示驅動器，更明確地說，係關於具有資料致能學習的視頻顯示驅動器。
液晶顯示器(LCD)會被使用在各種產品中，其包含：蜂巢式電話；數位音樂播放器；個人數位助理；網路瀏覽器裝置；以及智慧型電話，例如已經發表的Apple I－phone，其將前述的一或多種產品組合成單一、手持式裝置。其它的用途則係在手持式遊戲機、手持式電腦、以及膝上型/筆記型電腦。該些顯示器可以是灰階(單色)形式和彩色形式兩種，而且通常會被排列成一由相交的複數列和複數行所組成的矩陣。每一個列和行的交點均會形成一像素，或是一光點(dot)，其密度及/或顏色可能會根據被施加至該像素的電壓而改變，以便定義該液晶顯示器的灰度(gray shade)。該些各式各樣的電壓會在該顯示器上產生不同的顏色濃淡度(different shades of color)，而且即使論及一彩色顯示器時，其通常亦會被稱為「灰色的濃淡度(shades of gray)」。
被顯示在螢幕上的影像可能係藉由每一次個別地選擇該顯示器中的其中一列並且施加控制電壓給該選定列中的每一行來進行控制。每一列被選擇的週期可被稱為「列驅動週期」。此過程會針對該螢幕的每一個別列來實行；舉例來說，倘若在該陣列中有480列的話，那麼，在一顯示 循環中通常便會有480個列驅動週期。在完成一顯示循環之後(於該顯示循環期間，該陣列中的每一列均已被選擇)，便會開始一新的顯示循環，並且會重複進行該過程，用以刷新及/或更新該已顯示的影像。該顯示器的每一個像素均會以每秒許多次的方式被週期性地刷新或更新，兩者係用來刷新被儲存在該像素處的電壓以及用來反映要由此像素來顯示的濃淡度隨著時間所產生的任何變化。
使用在電腦螢幕中的液晶顯示器需要用到非常大量的通道驅動器輸出。通道驅動器會被連接至製造在該LCD玻璃上的一薄膜電晶體的源極終端。許多較小型的顯示器件(其包含照相機、蜂巢式電話、以及個人數位助理)均具有感測器，用以偵測該顯示器的配向。此等器件可能會相依於該器件的配向而將觀視的方式從縱向格式(portrait format)改變成橫向格式(landscape format)。垂直的行在橫向配向期間會變成水平。不過，即使其假設具有列的配向，相同的結構(該行)仍然會係被驅動的結構。為防止造成混淆，本專利將會提及「通道驅動器」而且其所指的係用於驅動該薄膜傳導電晶體之源極終端的結構。
彩色顯示器所需要的通道驅動器數量通常會係習知「單色」LCD顯示器的三倍之多；此等彩色顯示器中每個像素經常會需要用到三行，要被顯示的三種原色中每一種原色均會需要用到一行。該通道驅動器電路系統通常會形成在單石積體電路之上。積體電路會充當主動式矩陣型LCD顯示器的通道驅動器並且會產生不同的輸出電壓，用以定義 一液晶顯示器上的各種「灰度」。該些不同的類比輸出電壓會改變被顯示在該顯示器上一特定位置點(或像素)的顏色的濃淡度。該通道驅動器積體電路必須以正確的時序順序將該等類比電壓驅動至該顯示器矩陣的該等行之上。
LCD能夠顯示影像係因為液晶材料的光學透射特徵會根據外加電壓的大小而改變。不過，施加給一液晶的穩定DC電壓最終還是會隨著時間的流逝而改變並且會衰減其物理性質。基於此項理由，通常會使用以一共同中點電壓數值為基準具有交替極性(alternating polarities)的電壓來充電每一個液晶的驅動技術來驅動LCD。應該注意的係，在本文中，「具有交替極性的電壓」並未必需要使用大於，及小於，接地電位的驅動電壓，而僅係使用在一預設中位顯示偏壓電壓之上和之下的電壓。施加交替極性電壓給該顯示器的像素一般會被稱作反轉(inversion)。
據此，將一由液晶材料組成的像素驅動至一特定的灰度會涉及到以該中位顯示偏壓電壓為基準具有相等大小但卻具有相反極性的兩個電壓脈衝。在一顯示循環的列驅動週期期間，施加至任何給定像素的驅動電壓之極性通常會在下一個接續顯示循環的列驅動週期期間被反轉。該像素會對該電壓的RMS數值產生反應，而使得該像素的最終「亮度」僅會相依於該電壓的大小而與極性無關。該交替極性則係用來防止該LC材料因雜質的關係而發生「極化(polarization)」。
根據本發明，提供一種使用一資料致能訊號與像素時脈，其不包括一數位視頻訊號中與它們相關聯的水平同步訊號和垂直同步訊號，來幫助產生對應於該等相關聯的水平同步訊號和垂直同步訊號之訊號的方法，其包括：
接收一像素時脈，其具有複數個週期性時脈脈衝； 接收一資料致能訊號，其已判定狀態和已取消判定狀態會被前訊號緣和後訊號緣隔開；
計算該等複數個像素時脈脈衝中對應於該等前訊號緣和後訊號緣的不相似訊號緣和相似訊號緣之間的時間間隔的第一部分和第二部分的數量，用以分別產生至少複數個第一像素時脈計數和複數個第二像素時脈計數；
比較該等複數個第一像素時脈計數中的個別計數，用以產生一第一比較計數和一第一已學習數值，其係表示該等複數個第一像素時脈計數中的第一計數和第二計數之間的差異； 比較該等複數個第二像素時脈計數中的個別計數，用以產生一第二比較計數和一第二已學習數值，其係表示該等複數個第二像素時脈計數中的第一計數和第二計數之間的差異；以及 經由一系列像素數量計算中等於該第二已學習數值的計數來計算該等複數個像素時脈脈衝中複數個連續部分中每一個部分的數量，用以產生一表示一水平線間隔的像素計數訊號以及一表示一垂直線間隔的全部線(total line)訊號。
現在將參考圖式來詳細說明本發明的各實施例，其中，在所有圖式中，相同的元件符號代表相同的部件與裝配件。各實施例的參考說明並未限制本發明的範疇，本發明的範疇僅受限於本文隨附申請專利範圍的範疇。除此之外，本說明中所提及的任何範例的用意並不具限制意義，而僅係希望提出本文所主張之發明的眾多可能實施例中的部分實施例。
在整篇說明書與申請專利範圍中，除非內文清楚規定，否則下面的用詞至少具有和本文明確相關聯的意義。下文所確認之意義的用意並非要限制該等用詞，而僅係要為該等用詞提供解釋性範例。「一」、「一個」、以及「該」的意義包含複數意義；「在...之中」的意義包含「在...之中」及「在...之上」的意義。「被連接至」一詞所指的係被連接項目之間的直接電性連接，而沒有任何中間器件。「被耦合至」一詞所指的係被連接項目之間的直接電性連接，或是經由一或多個被動式或主動式中間器件的間接連接。「電路」一詞所指的係單一組件或是多個組件，其可能係主動式及/或被動式，它們會被耦合用以提供一所希的功能。「訊號」一詞所指的係至少一電流、電壓、電量、溫度、資料、或是其它訊號。
「通道」一詞所指的係電路元件，它們會接收數位資料並且將已接收的數位資料轉換成要被施加在一玻璃基板上觸墊位置的類比電壓。該等觸墊會被連接至薄膜電晶體 的源極終端。「線(line)」一詞所指的係會被連接至一共同閘極訊號的一組相鄰通道像素。在某一線之中的相鄰薄膜電晶體的所有閘極均會被連接至一共同閘極訊號。當其中一條線的閘極訊號啟動該條線中的電晶體時，該條線便會被選擇用以接收資料。於該顯示器的第一配向中，該等輸出通道為行，而該等線則為列。當該顯示器旋轉九十度變成第二配向時，該等輸出通道會變成列，而該等線則會變成行。下面的內文假設該顯示器一直處於第一配向中，而且行和通道等用詞可以互換使用，如同線和列等用詞可以互換使用一般。熟習本技術的人士便會瞭解，在第二配向中，該等「線」仍然係輸出通道，而該等「行」則係由該閘極驅動器來選擇。
另外，下文的討論會使用到具有下面定義的數個用詞：正常模式：在此顯示模式之中，串流視頻資料會被發送至顯示器。於此模式之中，會從經由視頻介面接收到的PCLK訊號與DE訊號之中來推知時序。於此模式之中不會使用到部分顯示記憶體。
部分模式：在此顯示模式之中，資料會從該內部部分顯示記憶體處被讀取並且會被發送至顯示器。該顯示器的時序係由暫存器設定值來指定並且會從一內部振盪器處被推知。
阿爾法(Alpha)模式：在此顯示模式之中，被儲存在該部分顯示記憶體之中的影像資料會摻配外來的視頻資料(或是會被疊置在外來的視頻資料之上)。時序係從經由視頻介 面接收到的PCLK訊號與DE訊號之中來推知。
部分顯示記憶體：其係晶片上記憶體，用來儲存部分顯示視窗的顯示資料。
部分顯示視窗：該顯示器上的一使用者定義區域，當該器件運作在部分模式之中時，該區域會由被儲存在該部分顯示記憶體之中的影像資料來自行刷新。
彩色模式：彩色模式會決定被發送至該顯示器的資料的位元深度，而與封裝模式的區別在於可針對一給定的彩色模式使用數種不同的「封裝技術」。舉例來說，在部分模式之中，BITS_PER_PIXEL暫存器可被用來選擇下面彩色模式之中其中一者：1－位元模式：每一個像素均會使用1位元(2個位準)來描繪。相同的資料數值會用於紅色子像素、綠色子像素、以及藍色子像素。該等源極驅動器驅動電壓可被調整成用以定義data＝1情況下的前景顏色以及data＝0情況下的背景顏色。前景顏色和背景顏色並不受限於黑色/白色數值。
3－位元模式：每一個像素均會使用1位元資料(2個位準)來描繪該等紅色子像素、綠色子像素、以及藍色子像素中的每一個子像素。該等源極驅動器驅動電壓可被調整成用以定義一8色調色板，其並不受限於習知的B、W、R、G、B、C、Y、M等顏色。
3－位元模式LP：較低的系統功率和較慢的LoSSI(低速串列介面)寫入速度。其餘均和3－位元模式 相同。
12－位元模式：每一個像素均會使用4位元(16個位準)來描繪該等紅色子像素、綠色子像素、以及藍色子像素中的每一個子像素。
18－位元模式：每一個像素均會使用6位元(64個位準)來描繪該等紅色子像素、綠色子像素、以及藍色子像素中的每一個子像素。
在正常模式之中，不論該BITS_PER_PIXEL暫存器的數值或是該PM Color Set命令狀態為何，輸出彩色模式均會係24/18位元。
封裝模式：當資料透過串列介面被寫入部分顯示記憶體之中時，其會根據在顯示該部分顯示記憶體資料時要使用的位元深度(BITS_PER_PIXEL暫存器)被封裝。其提供五種封裝模式(參見圖5)：1位元封裝：在串列介面上被發送的每一個位元組含有六個像素。
3位元封裝：在串列介面上被發送的每一個位元組含有兩個像素。
3位元有效封裝：在串列介面上被發送的每三個位元組含有八個像素。
12位元封裝：在串列介面上被發送的每兩個位元組含有一個像素。
18位元封裝：在串列介面上被發送的每三個位元組含有一個像素。
組態暫存器：該等暫存器會控制影響驅動器行為的運作模式和設定值。
暫存器存取模式：此模式允許串列介面直接存取該等組態暫存器設定值。主CPU會在此模式之中直接控制該等組態暫存器的該等設定值。或者，該器件亦能夠透過命令模式而受到控制。藉由發送進入暫存器存取模式(Enter Register Access Mode)命令便會進入暫存器存取模式之中。
命令模式：此模式提供一種使用高階運算碼(OpCode)來控制顯示器運作的方法。每一個運算碼均會從一內部的EEPROM處載入一相關聯的組態暫存器數值組。因此，該主CPU並不需要掌握該等組態暫存器。或者，該器件亦能夠透過暫存器存取模式而受到控制。藉由發送進入命令模式(Enter Command Mode)命令或是藉由將任何資料寫入暫存器位址5Fh之中便會進入命令模式之中。在重置之後，FPD95120便會處於該命令模式之中。
低速串列介面(LoSSI)協定：SPI協定：傳統的類SPI串列介面協定，其含有一讀取/寫入位元、7位元位址欄位、以及8位元資料欄位。倘若使用在命令模式交易之中的話，該R/W位元加上位址欄位會被一8位元命令取代，而該(等)資料欄位則為非必要欄位。
TSI協定：串列介面協定，其含有一Cmd/Data位元、8位元命令(或位址)欄位、以及非必要的8位元資料欄位。
參考圖式，圖1A所示的係根據本發明一實施例，從一主處理器30至一顯示電路板32的直接視頻資料連接的方塊圖，該顯示電路板32具有一矩陣型顯示器34(例如LCD顯示器)以及一顯示驅動器36，其會將影像資料從該主處理器30傳送至該顯示驅動器36。該主處理器30會在一匯流排38的三條線之上提供兩個電源供應電壓和接地電壓給該顯示驅動器36。視頻或RGB(紅色、綠色、以及藍色)資料會被提供在一匯流排40上的24條線，從而允許平行傳輸高達24位元的像素資料(每個子像素8位元)。在匯流排42上還會傳輸兩個訊號，Pclk和DE，兩者會藉由該主電腦30來與視頻資料進行同步。匯流排44之上的三條或四條線會在該主處理器30和該顯示轉接器36之間提供一低速串列介面(LoSSI)，於一實施例中，其會根據串列週邊介面(Serial Peripheral Interface,SPI)或三電線串列介面(Three Wire Serial Interface,TSI)被編碼。在圖1A中還顯示一重置線46，用以讓該主處理器30來重置該顯示驅動器36；以及一位於線48之上從該顯示驅動器36至該主處理器30的視頻傳輸時序訊號。當被選定的線要被寫入顯示器34之中時，該視頻傳輸時序訊號會在高位準和低位準之間進行轉變，以便讓該主處理器更新部分記憶體RAM 82，而不會在顯示器34之上同時顯示兩個影像之中的一部分。
圖1B所示的係根據本發明另一實施例，經由一行動像素鏈路(Mobile Pixel Link，MPL)介面電路50從該主 處理器30至該顯示驅動器36的一串列編碼視頻資料連接的方塊圖，該行動像素鏈路介面電路50會接收來自該主處理器的平行視頻資料，將其轉換成高速串列資料，以及將其放在3線MPL資料匯流排54並且將一MPL電源關閉訊號放在線56之上。該3線MPL資料匯流排54係由一雙差動訊號對和一時脈線所組成。在圖1B中還顯示出其它的電線和匯流排38、44、46、以及48。該MPL介面電路50還會被連接至3或4電線低速串列介面44並且會被連接至重置線46。
圖2所示的係根據本發明一實施例的顯示驅動器36的方塊圖。顯示驅動器36包含一電源供應器70，其會接收匯流排38之上的兩個電源供應電壓和接地電壓，並且提供各種供應電壓給該顯示驅動器36之重置以及提供給該顯示器34。電源供應器70所產生的特定電壓會相依於該顯示器34的特徵以及圖1A和1B中所示之主處理器30所設定的其它運作條件。該顯示驅動器36還包含一時序與控制方塊72，其會相依於該等暫存器74中的暫存器設定值和該顯示驅動器36的運作模式來產生使用在該顯示驅動器36之中的時序訊號，並且提供必要的控制訊號給該顯示驅動器36之重置。該等暫存器74會被耦合至一EEPROM 76，其會保留該顯示驅動器36最初啟動及在被重置之後的特定非揮發性資料，例如各暫存器74的設定值。該EEPROM 76還會保留複數個使用者設定的暫存器設定值組合，俾使利用單一命令便可將該顯示驅動器36 切換至該些已儲存的暫存器設定值組合之中的其中一者，而不必直接進入該等所希的暫存設定值中的每一者。當該顯示驅動器36接收一命令用以切換至該等已儲存的暫存器設定值組合之中的其中一者時，被儲存在該EEPROM 76之中的設定值便會被傳輸至該等合宜的暫存器74。
顯示驅動器36具有一低速串列介面(LoSSI)78，其會介接匯流排44之上的資料並且如下面所述般地來處理資料。除了線46上的重置命令以外，顯示驅動器36會接收其所有運算命令，並且經由LoSSI介面78將資料發送回到主處理器30。如下面的更詳細說明，該顯示驅動器36具有兩種基礎運作組態：命令模式和暫存器模式。當運作在命令模式之中時，在LoSSI介面78處所收到的命令會被傳送至時序與控制方塊72；當運作在暫存器模式之中時，則會對選定的暫存器74進行暫存器寫入。
LoSSI介面78係用來傳送在顯示驅動器36處於部分模式之中或處於阿爾法模式之中時要使用的影像資料，兩種模式會在下文做更詳細說明。PM資料封裝器80會接收來自LoSSI介面78的部分記憶體資料，從該資料中刪去未使用的位元，並且將剩餘的資料傳送至RAM 82，其更詳細說明如下。當要顯示被儲存在RAM之中的影像時，一部分記憶體(PM)資料格式化器84便會相依於被儲存在該RAM之中的資料的格式和該顯示驅動器36的運作模式來格式化該資料，其詳細說明如下。
正常的視頻資料可能會以每個像素資料24位元在匯流 排40之上，連同匯流排42上的時脈時序訊號Pclk和資料致能訊號DE一起被顯示驅動器36接收。或者，該顯示驅動器36可能會連同線56的MPL鏈路電源關閉訊號來一起接收三線高速串列資料匯流排54之上根據MPL標準被編碼的正常視頻資料。顯示驅動器36會被設在何種模式用以接收該正常視頻資料係取決於圖2中的線86所示的顯示電路板32之上的跳線器(wire jumper)。
一視頻介面90會接收該正常視頻資料，倘若該視頻資料係在MPL鏈路上被發送的話則會解碼該MPL資料，並且在該外來視頻資料為18或16位元像素資料時根據熟習本技術的人士已知的演算法來將該像素資料轉換成每個像素24位元。接著，該24位元像素資料便會被傳送至一DE學習方塊92，該方塊會為該顯示驅動器36的其餘部分產生一替代DE訊號，而依此方式基本上會以數位方式來過濾該DE外來訊號，俾使該DE外來訊號中實際上所有的錯誤轉變均會被修正，其更詳細說明如下。該DE學習方塊92還會偵測垂直空白時間，其會致能該顯示驅動器36不需要接收來自該視頻來源的水平同步訊號或垂直同步訊號便可運作，因為該DE學習方塊92僅會依據該等DE訊號和Pclk訊號來產生該替代DE訊號。
在方塊92中的DE學習過程之後，該視頻資料便會由視頻多工器方塊94多工處理成複數集合的兩個像素(2像素集)，其會需要用到一48位元寬的輸出匯流排。這允許該像素資料以該外來視頻之資料速率一半的資料速率被處 理，其會簡化設計佈局需求並且降低該顯示驅動器36所消耗的功率，因為從其中一個邏輯狀態轉變至另一個邏輯狀態基本上可能為兩倍的時間長。
在該外來資料已經被視頻多工器94排列成複數個2像素集之後，每一個像素的24位元資料便會被轉換成18位元資料。倘若該外來視頻資料為每個像素24位元的話，那麼該24位元資料可能會藉由擴增(upscale)、混色(dithering)、及/或截捨(truncation)方塊96來混色或截捨每一條顏色通道或子像素(紅、綠、藍)的兩個最低有效位元(least significant bit)而被轉換成18位元。
顯示驅動器36能夠在阿爾法摻配方塊98之中組合該視頻資料和被儲存在RAM 82之中的資料，其細節會詳細說明如下。除了能夠摻配該視頻資料和RAM 82資料以外，當該顯示驅動器36處於視頻擴增模式之中時，該阿爾法摻配方塊98還會被用來藉由將每一個外來像素映射成四個輸出像素以倍增該外來視頻的尺寸。
來自該阿爾法摻配方塊98的輸出會被耦合至一行驅動器或是複數條輸出通道100，該等輸出通道會結合一伽瑪參考方塊102來產生要在一匯流排104之上被傳送至該顯示器34中的該等子像素的類比灰階電壓，其詳細說明如下。因為非常常見類型的矩陣型顯示器為一LCD類型的顯示器，所以，下面的說明將會說明LCD類型的顯示器，以避免過度複雜化本說明；不過，應該瞭解的係，顯示驅動器36亦可配合其它類型的矩陣式顯示器來使用。
如業界所熟知的，LCD顯示器係一由複數個多晶矽電晶體(圖中並未顯示)所組成的矩陣，該等多晶矽電晶體會在它們的源極處(所以稱為「源極驅動器」)接收類比灰階電壓並且會以逐線的方式為基礎依序被閘控開啟與關閉。該些訊號會在匯流排106上從時序與控制方塊72被傳送至一顯示器34。如業界所熟知的係，一Vcom電壓係用來以逐點、逐線、或是逐個訊框的方式為基礎來調整跨越該等液晶顯示元件(圖中並未顯示)的電壓位準，並且會在Vcom驅動器方塊108之中被產生並且在匯流排110之上被傳送至顯示器34。該Vcom電壓的電流極性會被傳送至伽瑪參考方塊102，用以同步化該Vcom電壓和該伽瑪參考電壓的極性切換。顯示器34需要用到的電源供應電壓會在匯流排112之上被傳送給該顯示器34。
顯示驅動器36和MPL編碼器50之中的低速串列介面協定
一般來說，顯示驅動器36係受控於暫存器74的內容；不過，顯示驅動器36亦可能會受控於在低速串列連接線44之上所發送的交易訊號，該等交易訊號會被LoSSI介面78解碼成直接命令或是解碼成暫存器74的寫入訊號。端視該等暫存器74的狀態而定，或者係響應於一直接命令，該顯示驅動器36可能會將部分模式資料儲存在RAM 82之中、進入數種運作模式的其中一者之中、或是實施其它的各式各樣動作(例如在低速串列連接線44之上反向提供狀態資料回到該主處理器)。
接著參考圖3，在流程圖120之中所示的係資料流入LoSSI介面方塊78之中的情形。如圖3中所示，該LoSSI介面方塊78會在步驟122中監視該外來串列資料(正在該低速串列介面上被接收的資料的晶片選擇訊號(chip select)是否被致能？)。倘若該串列資料匯流排為3電線式的話(沒有晶片選擇線)，那麼便必定會在步驟124中解碼該串列資料(「串列資料解碼器」)。倘若該串列資料連接線為4電線式的話(具有晶片選擇線)，那麼該LoSSI介面方塊便僅會在該串列資料被該LoSSI介面方塊78接收時於連接至該顯示驅動器36的該晶片選擇線致能時才會將該串列資料傳送至串列解碼器步驟124。
該顯示驅動器36可能會根據下面兩種不同協定中的其中一種來接收串列資料：串列週邊介面(SPI)；以及三電線串列介面(TSI)，其基本上和SPI協定為相同的協定，不過，在單一讀取或寫入的起始處具有一額外的同步位元，而且在一多重寫入作業的連續8位元資料區塊之間會有一額外的「1」位元。
該LoSSI介面可使用在該顯示驅動器36接收可能同樣係使用具有該晶片選擇訊號的相同串列匯流排44所發送至另一週邊器件之串列資料的一系統之中。於此運作模式之中，該顯示驅動器36具有一LoSSI鎖定/解除鎖定暫存器，其會保留用以禁能(鎖定)該LoSSI介面78或是致能(解除鎖定)該LoSSI介面78的資料。倘若該主處理器30要發送串列資料給該顯示驅動器36的話，其便會於必要 時藉由發送一預設的暫存器寫入命令至該暫存器方塊74中的LoSSI鎖定/解除鎖定暫存器來將該LoSSI介面從鎖定切換至解除鎖定。相反地，倘若該主處理器希望發送串列資料給分享該串列匯流排44的另一週邊器件的話，那麼，該主處理器便必須在與該另一週邊器件進行通訊之前於必要時鎖定該LoSSI介面78。
如圖1B中所示，該MPL編碼器50會與該顯示驅動器36一起分享相同的串列匯流排44。圖4所示的便係該MPL編碼器50的方塊圖，其包含MPL編碼器電路系統130，其會在一匯流排132之上接收24條RGB線，在一匯流排134之上接收Pclk與DE致能訊號，在線136之上接收MPL電源關閉訊號，在一匯流排138之上接收用於控制該MPL編碼器50的各種其它控制與時序訊號，以及在一匯流排140之上接收電源訊號與接地訊號。如圖1B中所示，該MPL編碼器50會藉由一三電線匯流排54和該MPL電源關閉線56被連接至該顯示驅動器36，該三電線匯流排54和該MPL電源關閉線56會藉由複數個線驅動器和接收器142將訊號耦合至及耦合自該顯示驅動器36。該MPL編碼器50還包含一編碼器組態串列介面144，其會被連接至該三或四線低速串列匯流排44。圖中以虛線表示第四線146，用以表示其係一非必要線。利用該第四線146，便可以針對雙向資料流使用分離的資料進入線和資料送出線，而並非使用單一資料線。該編碼器組態串列介面144會被耦合至暫存器148，該MPL編碼器電路系統130會使用者 用該等暫存器148來選擇該MPL編碼器50的運作參數。
因為介於該主處理器30和該顯示驅動器36之間的訊號必須通過掀蓋式話機(flip phone)中的一鉸鏈連接線，所以，其會希望保持最少數量的分離導體。使用MPL編碼器資料和一三電線低速串列介面便有助於將分離導體的數量降至最少。
該編碼器組態串列介面144和LoSSI介面78相同，其可能係處於鎖定狀態，其意謂著除了用以將一解除鎖定碼寫入該等暫存器148之中的命令以外，所有其它的串列資料均會被忽略；或是處於解除鎖定狀態，於該狀態中，倘若該晶片選擇線146(若存在的話)被致能的話，所有的外來串列資料便會被解碼，或者倘若沒有晶片選擇線146的話，那麼所有的外來串列資料便必定會被解碼且被處理。為簡化起見，顯示驅動器36和MPL編碼器50的鎖定及解除鎖定控制暫存器會具有相同的位址，而鎖定/解除鎖定碼則係用以讓該主處理器寫入一第一鎖定/解除鎖定碼的暫存器之中的資料，其會解除鎖定該顯示驅動器36或該MPL編碼器50中其中一者並且還會鎖定另一串列介面，或者在本發明的一實施例中，亦能夠發送一會同時鎖定兩個串列介面的鎖定/解除鎖定碼。在本發明的一實施例中，於啟動重置線46之後，顯示驅動器36將會處於解除鎖定狀態之中而MPL編碼器50將會處於鎖定狀態之中。因此，當使用該顯示驅動器36而沒有一MPL連接線時，該LoSSI介面78將會被解除鎖定並且準備處理該低速串列資料匯 流排44上的串列資料，而該主處理器30則不必將解除鎖定資料寫入該鎖定/解除鎖定暫存器之中。
現在返回圖3，步驟160(「LoSSI方塊是否被鎖定？」)會判斷該LoSSI介面78是否被鎖定，而倘若其被鎖定的話，便會在步驟162(「資料是否為解除鎖定暫存器寫入？」)之中檢查該資料，用以查看其是否為一解除鎖定碼。倘若該資料並非係一解除鎖定碼的話，該LoSSI介面78會忽略該串列資料並且等待下一個區段的串列資料。倘若該資料係一解除鎖定碼的話，那麼便會將合宜的資料寫入該鎖定/解除鎖定暫存器之中，用以在步驟164(「解除鎖定LoSSI方塊」)之中解除鎖定該LoSSI介面78，而該串列介面78則會等待下一個區段的串列資料。
倘若該LoSSI介面被解除鎖定的話，則會檢查該串列資料，用以在步驟166(「串列資料是否為RAM資料？」)之中判斷其是否為RAM 82的寫入資料。如果該串列資料不為針對RAM 82的寫入命令，該資料會被當作一命令或是一暫存器寫入來處理，端視該顯示驅動器36究竟係處於命令模式之中或是處於暫存器模式之中。步驟168(「該顯示驅動器是否處於命令模式之中？」)會判斷該顯示驅動器36究竟係處於該等兩種模式之中的哪一者，且倘若其係處於暫存器模式之中的話，該資料便會如方塊170(「將該串列資料放入已定址的暫存器之中」)之中所示般地被寫入已定址的暫存器。該已定址的暫存器可能係儲存要送往該顯示驅動器36之命令模式或暫存器模式組態資料的暫 存器，於此情況中，假設該串列資料會將該顯示驅動器36配置成該命令模式，那麼該顯示驅動器36便會切換至該命令模式，而該LoSSI介面78則會等待下一個區段的串列資料。倘若該顯示驅動器36處於命令模式之中的話，則會在步驟172(「執行命令」)之中執行該命令。和將該顯示驅動器36切換至該命令模式的暫存器寫入雷同，要在方塊172之中被執行的命令亦可能係一用以將該顯示驅動器36切換至暫存器模式的命令。
部分記憶體影像資料傳輸至RAM 82之中
倘若送入該LoSSI介面78之中的串列資料要被寫入該RAM 82之中的話，該資料便會被傳輸至該PM資料封裝器之中，該串列資料會在圖3中的步驟174(「根據該LoSSI資料的格式來剖析該輸入資料並且將已剖析的資料儲存在該RAM之中」)之中相依於該串列資料中的RAM資料的格式被剖析並且被發送至該RAM 82。圖5所示的係在該串列資料的每一個字組中的RAM資料的五種組態的示意圖。在圖5中，左手邊的位元係抵達該LoSSI介面78的第一串列位元。該等五種組態為每個像素1位元組態180、每個像素3位元標準組態182、每個像素3位元有效封裝組態184、每個像素12位元組態186、以及每個像素18位元組態188。當要利用如組態180中所示的每個像素1位元的資料來填充RAM 82時，前面兩位元會被忽略，而後面的六位元則係六個像素的資料。當要利用每個像素3 位元的資料來載入RAM 82時，該像素資料可以下面兩種組態中其中一者被發送至該顯示驅動器36：組態182，其中，每一個串列資料字組會保有兩個像素的資料；以及有效封裝組態184，其中，三個串列資料字組會提供八個像素的像素資料。因此，相較於組態182，在三個串列資料字組的每一者之中，有效封裝組態會以8比6的倍數將每個像素3位元的資料傳輸至該RAM 82之中。此較快速的資料傳輸可更快速地更新該部分記憶體影像，這可讓該部分記憶體影像看來會比使用組態182來將3位元像素放入RAM 82之中時更為生動。該每個像素12位元組態186會使用兩個串列字組來將該等12位元像素載入該RAM 82之中，該每個像素18位元組態188會使用三個串列字組來將該等18位元像素載入該RAM 82之中。
RAM 82的讀取速率
圖6所示的係將部分記憶體資料從RAM 82傳輸至輸出通道100以及將視頻或正常RGB資料從視頻輸入線40、42、54、以及56傳輸至該等輸出通道100的流程圖200。圖6的左邊為像素資料從RAM 82流至輸出通道100的過程，其一開始會如步驟202中所示(「顯示驅動器處於部分模式之中或阿爾法模式之中？」)先判斷該顯示驅動器36究竟係處於部分模式(其意謂著在RAM 82中的影像要被顯示)或者係阿爾法模式(其意謂著在RAM 82中的影像要結合正常的視頻資料)。倘若該顯示驅動器36係處於部分模 式或阿爾法模式之中的話，便會如步驟204(「以被儲存在RAM之中之資料的格式和該顯示驅動器究竟係處於正常功率或低功率之中所決定的速率來從該RAM處讀取資料」)之中所示以相依於該等部分模式組態的一恆定速率來從該RAM 82處讀取該部分影像資料。該等部分模式組態包含該顯示驅動器36究竟係處於阿爾法模式(於此情況中，從該RAM 82處讀取資料的時序係由Pclk來設定)之中或不處於阿爾法模式(於此情況中，該顯示驅動器36時序係由一頻率可能約為13.0MHz的內部振盪器來設定)之中。會影響該RAM讀取速率的其它部分模式組態則有該部分模式運作究竟係處於正常功率或低功率處，以及該影像是否要被擴增為該影像尺寸的2X。下文將更詳細說明前述其它部分模式組態。
低功率部分模式
在圖6的流程圖中，會在步驟206(「是否處於低功率模式之中？」)之中判斷該部分模式究竟係處於正常功率模式或低功率模式之中。倘若係處於正常功率模式之中的話，便會在步驟208(「倘若必要的話，將資料格式化成複數個集合的兩個18位元像素，用以形成複數個2像素群」)之中於必要時藉由將複數個零放在最低有效位元位置之中而將該RAM 82資料格式化成18位元像素。倘若係處於低功率模式之中的話(其可能僅有當該RAM 82中的資料為每個像素1位元或每個像素3位元時才會被該主處理器30 選定)，那麼被發送至該等輸出通道100的資料的每一個18位元將會具有用於4個像素的資料，其允許該部分模式振盪器時脈(圖中並未顯示)除以四，從而基本上會將被該顯示驅動器36所消耗的功率縮減為正常功率的四分之一。當該顯示驅動器36處於低功率模式之中時，兩組18位元的像素會同時被傳輸至該等輸出通道100，用於8個像素的資料會如步驟210(「將位址線設至第一線鎖存器，以便使用相同的36位元來同時載入四個2像素群」)之中所示地同時被傳輸至該等輸出通道100的四個鎖存器，其中，「第一列鎖存器」所指的係在本申請案附件B中所示和所述的鎖存器列110。
部分擴增模式
如圖6中所示，倘若該部分模式係處於正常功率模式之中的話，那麼該部分記憶體RAM 82資料便可在步驟212(「擴增PM資料？」)之中被擴增。因為在擴增模式之中，每一個像素均會被複製在一相鄰行與一相鄰線之中，所以，將資料載入該等行鎖存器之中必須經過修正，俾使該等二像素資料組，或是36個像素位元，會係由被複製用以填充兩個像素位置的同一個像素的資料所組成，如步驟214(「載入該第一線鎖存器，俾使兩個像素具有相同的資料數值」)之中所示。此外，為提供該顯示器中兩條相鄰的線相同的像素資料，會在步驟216(每隔2個線輸出便載入該第一線鎖存器一次)之中隔線寫入該顯示器之後便載入 該第一線鎖存器。不論該部分模式究竟係處於低功率模式或擴增模式之中，所生成的部分資料均會被傳送至一阿爾法摻配方塊218(「阿爾法摻配」)，該方塊可能會或可能不會將正常功率部分資料與正常視頻資料進行摻配，而所生成的資料則會如步驟220(「將像素資料發送至源極驅動器」)之中所示被傳送至源極驅動器100。在該2像素資料已經被寫入該等輸出通道100中之後，顯示驅動器36便會相依於圖6的步驟222(「是否為部分模式？」)之中所決定之該顯示驅動器36究竟係處於部分模式或正常模式之中來再度開始進行該循環。
正常視頻模式
在正常視頻模式之中，資料會分別在步驟230(「顯示驅動器是否處於RGB視頻模式之中？」)之中或在步驟232(「顯示驅動器是否處於MPL模式之中？」)之中當成RGB 24位元視頻或MPL視頻被輸入該顯示驅動器36之中。倘若所接收的正常視頻資料為RGB 24位元資料的話，該資料會在步驟234(「將所有非24位元輸入資料轉化成24位元/像素，延遲且同步化DE」)之中直接被發送至視頻介面90，其在該處會於必要時被格式化成複數個24位元像素，DE脈衝會被延遲，而且DE脈衝中的轉變會同步於Pclk。倘若所接收的正常視頻資料為MPL資料的話，其便會在步驟236(「解碼MPL資料」)之中被解碼成平行資料。於該正常視頻資料被步驟234中的處理正規化之後，該正 常視頻資料便會被傳送至DE學習92並且會如步驟238(「移除DE輸入之中的錯誤轉變」)之中所示般地以數位方式被過濾。該DE學習方塊的運作方式會在下面的DE學習段落之中作說明。
當該正常視頻資料已經通過DE學習方塊92之後，便會在圖6中的步驟240(「倍增匯流排寬度，用以形成一2像素群」)之中於圖2中的視頻多工方塊94之中將兩個正常視頻像素排列成36位元的平行資料。所生成的視頻資料會被傳送至擴增、混色、及/或截捨方塊96，於該方塊中會判斷是否要在步驟242(「擴增視頻資料？」)之中擴增該視頻資料。倘若該正常視頻不要被擴增的話，便會在步驟244(「將PCLK週期擴大2倍，以便使用在其餘的正常模式運算之中」)之中將Pclk頻率除以2，以便使用在其餘的正常模式處理之中。倘若該正常視頻資料要被擴增的話，那麼便會在步驟246(「將位址線設至第一線鎖存器，以便使用相同的36位元每次載入兩個2像素群」)之中複製每一個24位元像素，俾使要被平行處理的兩組像素中的每一者均相同。接著便會在步驟248(「設定顯示器線時序，俾使每一個1輸入視頻線會寫入兩條輸出線」)之中調整線時序，俾使針對視頻的每一條線來寫入兩條輸出線。
在步驟250(「是否致能混色模式？」)之中會判斷每個像素24位元是否要被混色成每個像素18位元或者是否要截捨每一個子像素的最後兩位元。倘若適用的話，便會在步驟252(「將24位元資料混色成18位元資料」)之中對 該24位元資料實施混色，否則便會在步驟254(「截捨每一個子像素的最後2位元」)之中截捨該24位元資料。接著，便會在步驟218之中將所生成的每個像素18位元的資料傳送至圖2中的阿爾法摻配方塊98。
DE學習
在DE學習方塊92中，會在每一個DE脈衝期間計算DE訊號為低位準的Pclk週期的數量，且倘若兩個連續計數相同的話，該計數便會被標示為已學習DE低位準計數(Learned DE Low count)。此計數會保持不變，直到後面出現相同的連續兩個DE低位準計數且不同於先前的已學習DE低位準計數為止。相同的原理亦適用於DE週期，也就是，計算該DE訊號的連續下降緣之間的Pclk週期的數量，且倘若兩個連續DE週期計數相同的話，該計數便會成為已學習DE週期計數(Learned DE Period count)。藉由產生該已學習DE低位準計數和該已學習DE週期計數，該DE為低位準的時間和該DE週期一次的變化便分別不會改變該已學習DE低位準計數和該已學習DE週期計數。該等DE脈衝並不存在於該顯示器的垂直空白週期期間，而藉由偵測在該垂直空白週期和總時間的起始處消失的DE脈衝何時會出現與消失直到它們再度出現為止，便可學習到有效線(valid line)的數量和全部線(total line)的數量。
圖7所示的係介於圖7中圓圈A和圓圈B之間的DE學習過程的流程圖240，用於以數位方式來過濾DE訊號。 如圖8中所示，該已學習DE低位準計數和該已學習DE週期計數係始於第一DE脈衝被輸入至圖2中的DE學習方塊，而該等已學習有效線和該等已學習全部線的學習時點則係從該已學習DE低位準計數和該已學習DE週期計數非零之後開始。在圖7中，於該DE訊號的低位準脈衝期間的Pclk週期的數量會分別在步驟242(「計算一DE低位準脈衝之中開始於DE下降之後的一pclk週期並且結束於DE上升之後的一pclk週期的pclk週期的數量」)和244(「計算下一個DE低位準脈衝之中開始於DE下降之後的一pclk週期並且結束於DE上升之後的一pclk週期的pclk週期的數量」)之中被計算兩次，並且會在步驟246(「兩個計數是否相同？」)之中比較該等兩個計數。倘若該等兩個計數相同的話，該已學習DE低位準計數便會在步驟248(「將DE已學習低位準計數設為最終計數」)之中被設為最終計數。倘若該等兩個計數不相同的話，那麼便會在步驟244之中產生一額外計數並且和該最終計數作比較。此過程會持續進行，直到兩個連續計數相同並且該已學習DE低位準計數被設定為止。於該計數被設定之後，會在步驟250(「計算下一個DE低位準脈衝之中開始於DE下降之後的一pclk週期並且結束於DE上升之後的一pclk週期的pclk週期的數量」)之中計算下一個DE脈衝期間在該DE脈衝的低位準狀態期間的Pclk週期的數量，且倘若最終兩個計數相同的話，該最終已學習DE低位準計數便會在步驟252(「最終兩個計數是否相同？」)之中被設為最 終計數。倘若該等兩個計數不相同的話，便會如方塊250之中所示般地計算下一個DE訊號的低位準狀態期間的Pclk週期的數量，並且接著會在步驟252之中和該最終計數進行比較。因此，除非出現兩個連續計數且不同於目前的已學習DE低位準計數，否則，該已學習DE低位準計數便不會改變。此過程不僅會以數位方式來過濾該DE低位準脈衝時間，還允許該顯示驅動器36調整至一具有不同低位準脈衝時間的新DE訊號。相反地，倘若在兩個連續DE低位準脈衝時間期間可能有相同的兩個突波(glitch)的話，那麼，該已學習DE低位準計數將會錯誤地改變，不過，當兩個無突波的DE低位準脈衝出現在一列之中時其便會被修正。因為其中一實施例中的顯示驅動器36會以每秒六十次的方式來刷新該顯示器，所以，一次性的突波實際上並不會在被顯示的影像中造成可察覺性的改變。
該已學習DE週期計數會以和該已學習DE低位準計數計算的相同方式來計算。因此，步驟254(「計算一DE週期之中開始於DE下降之後的一pclk週期並且結束於DE再次下降之後的一pclk週期的pclk週期的數量」)、256(「計算下一個DE週期之中開始於DE下降之後的一pclk週期並且結束於DE再次下降之後的一pclk週期的pclk週期的數量」)、258(「兩個計數是否相同？」)、260(「將DE已學習週期計數設為最終計數」)、以及262(「最終兩個計數是否相同？」)之中的處理分別為步驟242、244、246、248、以及252之中的處理的DE週期對應處理。在步驟 264(「計算下一個DE週期之中開始於DE下降之後的一Pclk週期並且結束於DE再次下降之後的一pclk週期的pclk週期的數量並且提供一已學習的X計數值，該數值為該計數期間的pclk週期的流動計數(running count)」)之中所提出的處理會實施步驟250之中的處理的DE週期對應處理，但是其還會提供該週期計數期間該等Pclk週期的流動計數。此流動計數係用來決定一DE脈衝何時消失，用以表示該垂直空白週期的起點。
圖8所示的係用於決定已學習DE低位準計數、已學習DE週期計數、已學習有效線計數、以及已學習全部線計數的相關訊號的時序圖。圖8最上方所示的係Pclk，於本實施例中，其為對稱的。Pclk的下方為來自圖1A中的線46的重置訊號，其標示為reset_n。重置訊號的下方為匯流排42之上已經被延遲兩個DE訊號週期的DE訊號，圖中以符號de_d2來表示。為更佳地解釋本發明，圖8中DE訊號的低位準脈衝和高位準脈衝的相對長度已經變形。一般來說，低位準脈衝(其會水平空白週期)的寬度會小於之高位準脈衝的寬度5%。de_d2的下降緣會產生一下降緣訊號de_fe，其係開始於de_d2的下降緣並且寬為一個Pclk週期。同樣地，de_d2的上升緣係用來產生一上升緣訊號de_re，其係開始於de_d2的上升緣並且寬同樣為一個Pclk週期。de_re脈衝訊號的下方為標示為de_cnt的計數，其係開始於該重置訊號變成高位準而被解除之後的de_fe的下一個下降緣，而且該計數會針對每一個Pclk週期而遞 增，直到de_fe的下一個下降緣為止，其會於此時點處被重置成「1」計數，用以再次開始進行計數。
標示為last_de_low的線為從de_fe的下降緣至開始於該顯示驅動器36離開重置狀態之後的de_re的下一個下降緣所算出的Pclk週期的數量。如圖7中所示，last_de_low的第一計數為2，其同樣適用於下一個DE低位準脈衝。因此，learned_de_low會在第二個last_de_low計數之後從0變成2。同樣地，last_de_per會在該顯示驅動器36離開重置狀態之後的de_fe的第一個下降緣處開始進行計數，並且在de_fe的下一個下降緣處(last_de_per計數會於該時點處重新開始)停止計數。在相同的兩個連續計數之後，learned_de_per會被設為last_de_per的最終計數。在該已學習DE低位準計數為非0之後，且在該已學習DE週期計數為非0之後，該learned_x_cnt計數便會在de_fe的下一個下降緣處開始進行計數，並且在該learned_x_cnt抵達和該已學習DE週期計數相同的計數之後在de_fe的下一個下降緣處開始重新計數。
圖8中在DE訊號中於元件符號270、272、以及274處顯示出三個錯誤。虛線所示的係正確的DE訊號。該些錯誤中的每一者均會改變如圖8中所示的de_cnt、DE低位準計數、以及DE週期計數。但是因為該些錯誤之中沒有任何一者會產生具有相同計數的兩個連續錯誤的de_cnt、具有相同計數的兩個連續錯誤的DE低位準計數、或是具有相同計數的兩個連續錯誤的DE週期計數，因此， learned_x_cnt、已學習DE低位準計數、以及已學習DE週期計數均不會改變，此三個錯誤會在該顯示驅動器36的其餘部分所使用的已產生DE訊號之中被濾除。
圖9所示的係整個訊框的時序圖並且圖中顯示出其延續8個DE週期，用以幫助解釋本發明。實際上，因為每一個DE週期會對應於被寫入顯示器34之中的其中一列，所以，每一個訊框之中的DE週期的數量會更高，通常為數百個。圖中虛線所示的DE脈衝276係表示每一個訊框中的垂直空白週期。
回到圖7並且參考圖9，步驟280(「已學習DE低位準脈衝和已學習DE週期計數兩者>0？」)顯示出用以決定已學習有效線和已學習全部線的過程係直到已學習DE低位準計數和已學習DE週期計數兩者均非零時才會開始。當顯示驅動器36被重置時，已學習DE低位準計數和已學習DE週期計數便會被設為零。在滿足條件之後，在步驟282(「計算垂直空白線的數量」)和284(「下一個DE週期中的2個pclk是否為DE高位準？」)之中會計算垂直空白線的數量，該等步驟還會找尋第一有效線。線計數器會在步驟286(「將線計數器設為1」)之中被設為1，並且會在步驟288(「下一個DE週期中的2個pclk是否為DE高位準？」)和290(「遞增線計數器」)之中進行測試，用以找尋該垂直空白的第一DE週期。接著，步驟292(「該等有效線是否已經被計算過兩次？」)會判斷目前的線計數是否為第一有效線計數。倘若為否的話，在步驟294(「將已學 習有效線設為最終的有效線計數」)之中便會將已學習有效線計數設為目前的線計數，並且在步驟296(將已學習全部線設為已學習有效線計數加上垂直空白線的數量)之中將已學習全部線計數設為目前的線計數加上在步驟282與284之中所決定的垂直空白線的數量。接著，便會在步驟298(「遞增計數器」)和300(「下一個DE週期中的2個pclk是否為DE高位準？」)之中找尋第一線。步驟302(「該等全部線是否已經被計算過兩次？」)會判斷該等全部線是否已經被計算過兩次，且倘若為否的話，該運作便會移到步驟286。倘若該等全部線已經被計算過兩次的話，便會在步驟304(「最終的2個全部線計數是否相同？」)之中比較該等兩個計數用以判斷它們是否相同，且倘若為否的話，該運作便會再次移到步驟286。倘若該等兩個計數相同的話，便會在步驟306(「將已學習全部線計數設為最終全部線計數」)之中將該已學習全部線計數設為最終線計數且該運作會返回步驟286。倘若在步驟292之中的測試判斷出該等有效線已經被計算過兩次的話，便會在步驟308(「最終的2個有效線計數是否相同？」)之中比較該等兩個計數用以判斷它們是否相同，且倘若為否的話，該運作便會再次移到步驟298。倘若該等兩個計數相同的話，便會在步驟310(「將已學習有效線計數設為最終有效線計數」)之中將已學習有效線計數設為最終線計數且該運作會返回步驟286。NO運算(NOOP)步驟312、314、以及316為流程圖工具，用以正確地顯示該DE學習程序的處理流 程。
倘若該已學習DE低位準計數或該已學習DE週期計數在DE學習過程(除非顯示驅動器36處於重置狀態或睡眠狀態，否則該DE學習過程便會不斷地運作)期間改變的話，那麼，該DE學習過程便會重新開始。
阿爾法摻配
圖10所示的係圖2之中阿爾法摻配方塊98之運作的處理流程圖320。如圖10中所示，倘若顯示驅動器36在步驟322(「是否處於低功率模式？」)之中處於低功率模式之中的話，圓圈C處的部分模式資料便會被傳送至阿爾法摻配方塊98的圓圈E處的輸出，因為低功率模式並不適合摻配RAM 82資料和正常視頻資料。接著便會在步驟324(「是否處於阿爾法摻配模式之中？」)之中判斷顯示驅動器36是否處於阿爾法摻配模式之中，而倘若為否的話，該部分模式資料便會被傳送至圓圈E處的輸出。接著便會在步驟326(「正常視頻2像素集是否位於已定義的部分視窗外面？」)之中判斷正常2像素集是否位於已定義的部分視窗外面。倘若為是的話，便會保留該部分模式資料，直到一位於該已定義部分視窗裡面的正常2像素集正在被處理為止，該已定義部分視窗係由被設定在暫存器之中的部分記憶體起始列與結束列以及部分記憶體起始行與結束行來定義，主處理器30能夠對其加以改變用以將該部分記憶體視窗放置在顯示器34之上所希的位置處。倘若要被 顯示的正常像素資料至少部分位於該已定義部分視窗之中的話，那麼，該二像素集中的每一個像素便會被分開且平行處理並且稍後在經由阿爾法摻配方塊98的輸出圓圈E被傳送至輸出通道100之前會被重新組合。
正常視頻資料(若存在的話)會在圓圈D處進入阿爾法摻配流程圖320並且會在步驟328(「是否處於阿爾法摻配模式之中？」)之中判斷顯示驅動器36是否處於阿爾法模式之中。倘若為否的話，正常視頻資料便會直接被傳送至圓圈E處的輸出。倘若顯示驅動器36是處於阿爾法摻配模式之中的話，便會在步驟340(「正常視頻2像素集是否位於已定義的部分視窗外面？」)之中判斷正常視頻2像素集是否位於已定義的部分視窗外面。倘若為是的話，該正常視頻2像素集便會被傳送至圓圈E處的輸出。
該2像素集中的兩個像素中的每一個像素會同時並且以相同的方式被分開摻配。在步驟342(顯示驅動器是否處於通透模式之中以及該PM2像素集中的第一像素＝0？)之中會檢查該部分記憶體像素，用以判斷該顯示驅動器36是否處於通透模式(transparent mode)之中，而倘若為是的話，則會判斷該部分記憶體像素資料是否全部為零(也就是，該三子像素資料中的每一者全部為零)。倘若兩個條件均滿足的話，便會在步驟344(「省略第一PM像素」)之中省略該部分記憶體像素。倘若該些條件中其中一者並未滿足的話，便會在步驟346(「根據摻配位準以算術方式來分割該2像素集中第一像素的子像素資料」)之中於必要時藉 由本技術中熟知的方法將該部分記憶體像素中的個別子像素縮小至它們的數值的75%、50%、25%、或是0%(設定成全部為零)。於此處理的正常視頻對應處理中，同樣會在步驟348(顯示驅動器是否處於通透模式之中以及該PM 2像素集中的第一像素＝0？)之中會檢查該部分記憶體像素，用以判斷該顯示驅動器36是否處於通透模式之中，而倘若為是的話，則會判斷該部分記憶體像素資料是否全部為零(也就是，該三子像素資料中的每一者全部為零)。倘若兩個條件均滿足的話，便會在步驟350(「將第一視頻像素放置在重新建構的2像素群的第一像素位置之中」)之中將該正常視頻第一像素放置在該經修正的2像素集的第一像素位置之中。倘若該些條件中其中一者並未滿足的話，便會在步驟352(「根據摻配位準以算術方式來分割該2像素集中第一像素的子像素資料」)之中於必要時將該正常視頻像素中的個別子像素縮小至它們的數值的0%、25%、50%、或是75%並且在步驟354(「以算術方式將子像素資料相加在一起」)之中將該等已縮小的部分記憶體子像素和該等已縮小的正常視頻子像素相加在一起。在步驟356(「將該第一經摻配的像素放置在重新建構的2像素群的第一像素位置之中」)之中會將該經摻配的像素放置在要形成的該經修正2像素集的第一像素位置之中。
在步驟362(顯示驅動器是否處於通透模式之中以及該PM 2像素集中的第二像素＝0？)、364(「省略第二PM像素」)、366(「根據摻配位準以算術方式來分割該2像素集 中第二像素的子像素資料」)、368(顯示，驅動器是否處於通透模式之中以及該PM 2像素集中的第二像素＝0？)、370(「將第二視頻像素放置在重新建構的2像素群的第二像素位置之中」)、372(「根據摻配位準以算術方式來分割該2像素集中第二像素的子像素資料」)、374(「以算術方式將子像素資料相加在一起」)、以及376(「將該第二經摻配的像素放置在重新建構的2像素群的第二像素位置之中」)之中會以和該2像素集中的第一像素相同的方式來處理部分記憶體資料和正常視頻資料之外來2像素集中的第二像素，該等步驟分別對應於步驟342、344、346、348、350、352、354、以及356。
控制顯示器上的影像位置
接著參考圖11，圖中所示的係一顯示器600，其在視窗604之中攜載著一顯示影像(Display Image，DI)602，該顯示影像可能係一正常視頻影像或是該顯示驅動器36處於部分模式之中時所產生的一影像。DI 602係由該顯示器之上的一組座標來定義。該些座標為起始行606、結束行608、起始列610、以及結束列612。該顯示器600之中包圍該DI 602的剩餘部分為邊界614。舉例來說，DI 602可能包含一背景顏色區616，其會包圍一和該器件本身相關聯或是與該器件所提供的服務相關聯的商標或標識區618。當該器件進入其運作的部分模式之中時便會自動顯示該影像602。該器件可能會在沒有任何使用者輸入的一 段預定時間之後進入低功率。轉變成低功率模式和小型顯示亦可能會受限於電池電量狀態。
上面所述的RAM 82係用來儲存用於該顯示器之局部刷新的影像資料。其可在部分模式之中被當作唯一視頻來源，或者，其內容亦可在阿爾法摻配模式之中和外來視頻資料進行摻配(或是疊置在該外來視頻資料之上)。當運作在部分模式之中時，系統功率會大幅地下降，因為該系統中的視頻控制器可能會被關閉。於此模式之中，影像資料會從該RAM 82之中被讀取並且用來刷新該顯示器。所有的顯示刷新時序都係從內部振盪器(圖中並未顯示)處所推知的，俾使並不需要用到任何的外部視頻訊號。
於較佳的實施例中，RAM 82含有230,400位元的記憶體。此尺寸足以顯示一80x320的3位元資料視窗，或者足以顯示在該顯示視窗(display window，DW)中內含的總像素乘以每一個像素之顏色深度方面為相等的任何尺寸。
該系統處理器會感測該器件何時進入電源關閉模式、何時結束視頻模式、及/或用於顯示視頻模式的時間何時逾時。被儲存在一記憶體之中的指令接著便可操作該顯示器，用以利用來自RAM 82的資料來裝載該顯示器。用於實現此運作的步驟顯示在圖12中。
就第一步驟620(「將邊界像素放置在鎖存器的SD頂端列之中」)來說，顯示驅動器36會將邊界資料讀取至該顯示器之中。邊界資料可被儲存在本申請案附件B中以元件符號110來表示之第一列鎖存器中的全部鎖存器之中， 因為這對所有的邊界像素來說都係相同的。
在下一道步驟622(「要被發送至該片玻璃的下一條線是否小於部分顯示視窗起始線或大於指定的部分顯示視窗結束線？」)之中，顯示驅動器36會讀取RAM 82以及用於DI 602的暫存器74之中的資料。如本專利案中其它地方的解釋，RAM 82的輸出會透過一對匯流排被供應至該等輸出通道100。該資料的位址會經過檢查，且倘若該像素位於DI的座標外面的話，那麼該像素便係一邊界像素並且會保持不變，其答案為「是」而該鎖存器之中的像素會維持相同並且會在步驟624(「顯示在SD第一線鎖存器之中被編碼的像素」)之中將該鎖存器中的像素發送至顯示器34。不過，倘若該像素係位於DW之中的話，那麼該顯示驅動器36便會前進至下一道步驟626(「將該影像的下一條線放置在該鎖存器的SD頂端列之中，從對應於該部分顯示視窗起始行的鎖存器處開始並且結束在對應於該部分顯示視窗結束行的鎖存器處」)。
於該步驟中，會以每次多行的方式將非邊界像素載入頂端鎖存器之中，用以形成該DW的其中一列。如本文其它地方的解釋，該顯示驅動器36會提供有效的資料封裝，以便同時填充多行。該等輸出通道100每次會接收36位元，而且由於資料封裝的關係，在一時脈循環之中最多可以填充八行。而後，該源極驅動器便會如上面所述般地來裝載該等輸出通道，直到整條像素線均位於本申請案附件B中以元件符號110來表示的第一列鎖存器之中為止。在 完成裝載時，便會如同步驟628(「顯示在SD第一線鎖存器之中被編碼的像素」)之中所提供般地顯示該等像素。
倘若所顯示的最後一線為DW結束列612的話，該顯示驅動器36便會重覆進行上面所述步驟，參見步驟630(「所顯示的最後一線是否為部分顯示視窗結束線？」)。若為否的話，該處理器便會查看該顯示器是否已經進入垂直空白之中(步驟632：「顯示器是否已經進入垂直空白之中？」)。若為是的話，該處理器便會跳至步驟622並且重覆進行後面的步驟。
因此，主處理器30能夠藉由利用顯示窗起始線、顯示窗結束線、顯示窗起始行、以及顯示窗結束行來裝載合宜的暫存器74用以將該影像定位在該顯示器34之上。藉由此方法，利用兩次暫存器寫入來載入新的起始線號碼和結束線號碼便可以上下移動該影像，利用兩次暫存器寫入來載入新的起始線號碼和結束線號碼便可以左右移動該影像，或是利用對該顯示驅動器36進行四次暫存器寫入便可以將該影像移動至一新的垂直和水平位置處。因此，該影像可被輕易地定位，有如螢幕保護程式(screen saver)般運作。
伽瑪補償
接著參考圖13，一源極驅動器電路(SDC)100會提供數位影像資料給被耦合至該等傳輸電晶體之源極的輸出通道200。伽瑪產生器電路(GGC)方塊300會將輸入數位影像 資料轉換成用以驅動該玻璃上之源極線所需要的類比電壓。該數位影像資料可能係來自一串流視頻介面或者來自另一來源，例如暫存器、全訊框記憶體、或是部分顯示記憶體。該SDC具有預設數量的輸出通道200。於較佳的實施例中，會有320條輸出通道。每一條輸出通道均會接收一像素的RGB資料並且以同步於玻璃解多工器選擇訊號(CKH1－3)的時間多工順序來對紅、綠、藍資料實施數位至類比轉換。每一個線時間內的RGB資料的轉換順序係取決於一第一暫存器的設定值。
該第一暫存器中的一暫存器位元會控制該等輸出通道的資料載入方向。對該玻璃的像素/線小於320個通道的顯示應用來說，可能會使用一第二暫存器來指定哪些輸出會有作用而哪些輸出不會被該應用使用。這可幫助最佳化該驅動器和該玻璃有作用區之間的源極線扇出區域。倘若該載入方向被設為S0→S319方向的話，那麼該第二暫存器便會被稱為S0輸出。倘若該載入方向被設為S319→S0方向的話，那麼該第二暫存器便會被稱為S319輸出。
通道驅動器DAC的電壓轉換特徵係取決於由伽瑪參考電路(GGC)所產生的64個伽瑪參考電壓。該通道驅動器輸出的驅動強度還可程式化用以最佳化具有各種尺寸和寄生電容負載的面板的趨穩和功率效能。
在伽瑪產生方塊300的較佳實施例中有四條不同的固有(intrinsic)伽瑪曲線可以使用。其會為每一條伽瑪曲線產生64個參考電壓。該等固有曲線可能會達成模組使用者 的各種目標。其中一種目標可能係達到匹配不同模組供應商的光學效能。其甚至可能會最佳化一給定供應商的不同顏色通道的個別曲線形狀。於該些情況中，可以針對每一家模組供應商的玻璃特徵來最佳化該等四個曲線選項並且可以選出正確的曲線與設定值。
使用多個固有曲線設定值的另一項理由可能係為一給定的模組提供多個伽瑪特徵值(舉例來說，γ＝1.0、1.8、2.2、2.5)，用以最佳化各種觀看條件和應用的效能。於此情況中，可能會透過一伽瑪設定命令或是經由伽瑪暫存器設定值的直接暫存器存取來選擇該等各種曲線。
在選出最緊密匹配所希特徵的固有曲線之後，接著便可能會進一步最佳化該曲線的形狀，稍後將會在本專利中作解釋。於較佳的實施例中使用到四種形狀；不過熟習本技術的人士便會瞭解，亦可以利用一種或任何數量的伽瑪選擇曲線形狀來實行本發明。使用者可以為所有的顏色選擇同一種形狀，或者為每一條顏色通道選擇不同的曲線或調整設定值。相同的固有形狀可用於具有不同最佳化設定值的綠色曲線和藍色曲線；或者，可以為每一條顏色通道選擇不同的固有形狀與最佳化設定值。對一給定的顏色通道來說，相同的固有曲線形狀可用於兩種驅動極性。舉例來說，藉由新增具有4至1以上之選擇功能的輸出多工器便可以從本文所揭示的伽瑪產生方塊處產生其它客製的伽瑪曲線。
源極驅動器電路：輸出通道方塊
源極驅動器電路(SDC)100具有兩個主要電路方塊。其中一個係輸出通道方塊200，其會攜載每一個像素的數位影像資料。每一行均係一條通道。另一個則係伽瑪產生器電路方塊300。
SDC 100會運作在兩種模式之中：正常模式，於此模式之中，視頻資料會串流至該LCD之中；以及低功率模式(三位元或一位元)，於此模式之中，來自部分RAM或其它記憶體的資料會驅動該顯示器。接著參考圖14，SDC 100在正常模式之中會以每次兩條通道(行)的方式來裝載一列之中的每一條通道400.n。資料會於偶數和奇數匯流排202、204之上被攜載。一八位元位址匯流排205會繞行至位址解碼器208.n。每一對偶數和奇數通道均會有一解碼器208。在完全裝載第一鎖存器列110之後，它的資料便會被傳輸至第二鎖存器列120。每一條通道(行)400.n均具有一解碼器60，其會將一輸入數位資料訊號轉換成一用於驅動一子像素的輸出類比電壓。該類比電壓會被供應至一行觸墊20.n。位於列和行之交點處的玻璃解多工器30RGB和傳輸電晶體40會將該等觸墊20.n上的類比電壓切換至該顯示器中的液晶子像素。
於正常模式之中，視頻資料會從系統處理器處流到該SDC 100。影像資料會被載入該等輸出通道400之中，而且每一個資料數值均會被轉換成供應自該伽瑪產生方塊300的類比電壓，用以驅動一液晶顯示器中的該等彩色像 素。正常模式會針對每一個像素使用十八(18)位元的資料。每一個像素均具有三個子像素，其中一者為紅色，第二者為藍色，而第三者為綠色。每一個子像素均為一6位元字組。因此，每一個像素會有18位元的資料，其包含三個6位元字組，每一個子像素有一個字組。該等輸出通道200會將每一個子像素的數位資料數值轉換成一用於驅動該子像素的類比電壓。每次會針對每一種顏色來進行轉換，而且每一次顏色轉換均可配合每一種顏色的不同伽瑪值來進行。該驅動類比電壓會被施加至該顯示器中的子像素位置處的液晶。該外加驅動類比電壓的大小會以熟習本技術的人士所熟知的方式來控制該液晶的透射率。
源極驅動器電路：第一鎖存器和第二鎖存器
如圖14中所示，SDC 100每次會輸出36位元的資料給該等輸出通道200。資料會在兩條匯流排202、204上被饋送。於正常模式之中，每一條匯流排會攜載一像素的18位元資料，而兩條匯流排202、204則會共同攜載兩個相鄰(偶數和奇數)行的資料。像素位址方塊208會將來自其中一匯流排的資料導向列110中的偶數鎖存器並且將另一行的資料導向列110中的奇數鎖存器。每一個像素會有一鎖存器。在每一個鎖存器內會有三個六位元暫存器，它們會保留每一個像素的18位元的RGB資料。在第一列110被完全裝載之後，其致能訊號101便會變成高位準且其內容會傳輸至第二列120。因此，可以利用未來像素的資料 來裝載列110之中的該等行400。在完成裝載之後，整列像素的資料便會被載入第二鎖存器120之中。
不論該器件究竟係運作在正常模式、三位元模式、或是一位元模式之中，SDC 100會一直將資料載入該鎖存器110之中。在三位元模式期間，每一個子像素會有八個可能的狀態：白色、黑色、紅色、藍色、綠色；以及該等顏色組合所產生的黃色、青綠色(cyan)、以及洋紅色(magenta)。在一位元模式之中，該等子像素全部相同而且每一個像素僅會有白色或黑色。
為在三位元模式之中節省功率，內部振盪器(圖中並未顯示)將會被除以4。此經過除頻的振盪器將會提供時脈給所有的數位方塊。一或多個不必要的電路方塊(舉例來說，圖中並未顯示的背光)會被閘控關閉，用以節省功率。每次將會輸出八個3位元像素，而且該等位址輸出和位址(反)輸出會將兩個最低有效位元(lsb)設為1，用於每次定址八個、三位元像素。Pix0輸出和pix1輸出會如圖4中所示般地封裝該等八個、三位元像素。
像素方塊會一直具有18位元的資料。對三位元模式來說，像素方塊pix0和pix1的資料會如所示般地被載入偶數/奇數(左/右)行之中。該裝載作用會冗餘重覆進行四次。不過，經過四次裝載之後，每一個鎖存器會具有每一個子像素的最少四位元。該資料匯流排的每一個子像素鎖存器中的兩位最低有效位元並未被使用。在一位元模式之中，同一種顏色的全部三位元的資料均會相同。
源極驅動器電路：解碼器
列120的資料會以每次一種顏色的方式從數位被轉換成類比，以便驅動該顯示器上該等薄膜電晶體的源極線。列120的輸出會經由三態緩衝器50被多工送往行解碼器60。於任何時間處，會有一代表紅色、藍色、或綠色的單一顏色、六位元字組，其會致能並且被傳送至解碼器60。換言之，每一個鎖存器中的暫存器13.1、13.2、以及13.3中的資料會依序從數位訊號被轉換成類比電壓。轉換會在每一個鎖存器中的每一個暫存器13.1(紅色)上同時完成並且會重覆進行，用以先轉換紅色，接著轉換藍色，並且最後轉換綠色。
該等解碼器60會將數位訊號轉換成類比電壓。每一個解碼器均為一64至1類比多工器。該等解碼器60會為一來自暫存器13.1、13.2、或是13.3的數位輸入選擇六十四個輸入類比電壓中的其中一者。該些電壓會驅動該彩色像素。每一個解碼器60均會被耦合至伽瑪產生器電路(GGC)300的一64線輸出匯流排250。從下文便會明白，GGC 300中的每一個顏色均具有自己的伽瑪值。數位至類比轉換會以每次一種顏色的方式來依序實施。舉例來說，於設定紅色選擇時，來自暫存器13.1的六位元紅色字組會被輸入至解碼器60。該解碼器60會接收六十四個紅色參考電壓訊號，其會從該等紅色參考電壓訊號中選出對應於該六位元紅色字組的電壓位準。該解碼器60係一具有樹狀解 碼器之形式的64至1類比多工器。此等解碼器為本技術中眾所熟知的。對任何給定的六位元數位字組來說，僅會有一條有效的路徑通過該解碼器樹。每一條電位有效路徑的輸入端均會被連接至該等64參考電壓中的其中一者，而來自暫存器13.1、13.2、或是13.3的數位訊號則會設定該有效路徑，用以連接對應於該數位訊號的類比電壓。
在該等三態緩衝器50和該等解碼器60之間有複數個位準移位器70。該等位準移位器係運轉在數位域之中，用以節省功率。該數位電壓約為1.8伏特，而該類比電壓則高達5.5伏特。此特點有助於節省功率，因為功率係與電壓平方成正比。就此來說，本發明大部分會儘可能地運作在數位域之中。
解碼器60的類比輸出會被連接至一3至1類比多工器61。其具有三個類比輸入，其包含代表正常模式之六位元資料輸入的第一類比輸入，以及代表一位元模式和三位元模式之一位元資料輸入的第二類比輸入和第三類比輸入。其具有兩個控制訊號。其中一個控制訊號會選擇正常模式，用以解碼該第一類比訊號；而另一個控制訊號則會選擇第二或第三類比訊號。於正常模式期間，多工器61會接收彩色(第一)類比電壓並且將其傳送至該顯示器的觸墊20。不過，在三位元模式期間，多工器61則會取出來自該等第二類比輸入和第三類比輸入的零或一資料並且將它們施加至觸墊20。
多工器61的輸出會被連接至放大器62，其會在18位 元模式期間緩衝來自觸墊20的類比電壓。於正常模式期間，多工器61會將已解碼的類比電壓輸出傳送至運算放大器62。其會緩衝該顏色電壓訊號並且將其施加至該行的觸墊20。不過，於3位元運作期間，運算放大器62則會被關閉，而該運算放大器62中的一並聯切換器則會將輸入分流至輸出。就此來說，於3位元模式期間，多工器61的輸出會被連接至觸墊20。多工器61直接從GGC 300處接收一參考電壓並且透過運算放大器62的旁通連接來將該參考電壓直接施加至觸墊20。
該LCD玻璃顯示器具有每一個像素的三個薄膜傳導電晶體40R、40G、或是40B(每一種顏色一個薄膜傳導電晶體)。該通道驅動器具有不同的選擇訊號RS、GS、以及BS，用於選擇要被顯示的紅色子像素、綠色子像素、或是藍色子像素的資料。該玻璃面板具有三條時脈線CKH1(紅色)、CKH2(綠色)、以及CKH3(藍色)，它們會分別控制該等紅色子像素、綠色子像素、以及藍色子像素的運作。於一實施例中，該等選擇訊號RS、GS、以及BS與該等時脈訊號CKH1至3可能會相同或者可能會被切換成相同。於所有的情況中，當CKH1變成高位準時，該等行中每一行的紅色電壓便會經由時脈控制被送入該選定列的紅色子像素之中。顏色選擇和時脈控制會針對藍色、綠色重覆進行，直到整列都具有其顏色電壓為止。一時序控制器(圖中並未顯示)會控制該等顏色選擇訊號和時脈線CKH1至3的時脈控制作業。該時序控制器可能係一和SDC分離的方塊或者亦 可能係位於該SDC內的一整合方塊。時序控制器和通道驅動器電路的此等組態均係熟習本技術的人士所已知的。該時序控制器(圖中並未顯示)會逐列地移動，直到填滿該顯示器為止。
當紅色被選擇時，薄膜電晶體40R便會啟動。觸墊20之上的輸出類比電壓會被施加至該顯示器第一行中的紅色子像素。所有的紅色子像素會同時被致能。該過程會針對其它兩種顏色重覆進行，直到該列全部被供給能量為止。該顯示器為電容性且其特點為可讓該等子像素被迅速地設為由該六位元顏色字組所決定之它們的顏色位準。該電容性特點會保留該等子像素上的電壓，直到該顯示器被刷新為止。就此來說，每一個子像素會被迅速地供給能量，用以提供三種顏色的混合，且該顯示器中的該等列會被迅速地裝載，用以顯示一影像的一訊框。該等紅色子像素、綠色子像素、以及藍色子像素的照明定序會發生在非常短的時間之中而讓肉眼無法察覺，而且該顯示器的電容會足以維持連續顏色的外貌。
本發明的眾多優點中其中一項為每一個彩色像素會共同使用該等解碼器60、多工器61、以及運算放大器62。不針對每一種顏色(3x320＝960)使用分離的解碼器和放大器，取而待之的係，本發明的較佳實施例針對所有三種顏色僅具有一解碼器和一運算放大器。
熟習本技術的人士便會瞭解，列選擇訊號(圖中並未顯示)會在該顯示器的每一次寫入期間被用來選擇該等列。該 等列選擇訊號係始於頂端列或底部列並且會逐列地運作，直到整個顯示器都被寫入為止。接著，該處理便會針對下一個視頻訊框重新開始。列的數量為任意數。於較佳的實施例中會有480列。不過，熟習本技術的人士便會瞭解，一顯示器可能具有更多列或較少列，且該SDC會被配置成用以驅動該選定顯示器中的所有列。
源極驅動器電路：伽瑪產生器電路(GGC)
GGC方塊300顯示在圖15之中。其係一由下面所組成的網路：八十個範圍電阻器390；五個範圍解碼器370；五個範圍放大器350；一參考電阻器串330，其具有六十四個參考電壓輸出310.00至310.63以及六十四個4至1類比多工器320。為達闡述的目的，圖15僅顯示出五個輸出多工器。該等64個多工器320的輸出會被放置在64位元輸出匯流排250之上，用以提供選擇64個參考電壓給該等輸出通道的DAC 60。該GGC能夠針對每一種顏色的正電壓和負電壓來產生不同的伽瑪值。該GGC會克服查值表的問題並且可取代作為該LCD顯示器的一即時類比電壓產生器。該GGC還能夠在行進中(on the fly)從其中一伽瑪曲線切換至另一伽瑪曲線，用以針對每一種顏色讓該顯示器具有不同的伽瑪值。該GGC可調整成用以適用於不同的顯示器的伽瑪值。每一個伽瑪值均可以變更，用以適應不同的顯示器。
熟習本技術的人士便會瞭解，被施加至液晶的極性應 該定期地反轉。倘若持續地施加單一極性電壓給一液晶的話，那麼該晶體可能會變成永久性配向或者喪失其改變的能力。因此，便會在該顯示器上造成鬼影(ghost image)。為防止發生此問題，該伽瑪參考網路上的電壓301、302會定期地反轉，以便提供相反極性電壓給該顯示器的該等線/列。其中一種典型技術便係線反轉，於該項技術中，每一條線均會具有一被施加在一訊框之中的第一極性電壓以及一被施加在下一個訊框之中的相反極性電壓。另一項技術則係像素反轉，於該項技術中，於一第一訊框中的相鄰像素會具有相反的極性，而在下一個訊框中，該等像素上的極性則會被反轉。
藉由反轉圖15A中的極性訊號便可達成反轉的目的。這實際上係藉由施加一低電壓給上方端並且施加一高電壓給下方端，反之亦然，用以「翻轉(flip)」該範圍電阻器串。一旦該些電壓改變之後，該等電壓便會傳播通過該伽瑪參考電路並且反轉該伽瑪曲線，而不需要進行任何的額外電路改變。
從參考電阻器串330反向回溯到輸入範圍電阻器串390可對GGC 300的運作方式作最佳的解釋。該GGC會輸出六十四個參考電壓，它們的範圍從零(VREFMIN )至最大值(VREFMAX )。不過，該等六十四個輸出並非為線性。熟習本技術的人士便會瞭解，一LCD的驅動電壓應該以非線性的方式來改變。人類的彩色感知係非線性的，因此，利用LCD來再生彩色影像便必須為非線性，方能呈現出觀賞者可接 受的效果。除此之外，LCD的透射響應亦為非線性，而且其同樣必須被建立在該伽瑪曲線之中。
於較佳的實施例中，解碼器60具有六十四個參考電壓。該些參考電壓會在參考電阻器串330上的分接點310.00至310.63處被發現。該非線性會以下面數種方式被程式化至該參考電阻器串330之中。第一種方式係該等分接點之間的間隔並不相等。因此，連續分接點之間的電壓降便會不相同。第二種方式係由五個運算放大器350來驅動該串330之上的五個分接點(0、7、24、56、以及63)處的參考電壓。該些放大器會被連接至範圍DAC 370，用以從該範圍電阻器串390中選擇參考電壓。這會對伽瑪曲線提供粗略調整並且讓使用者在行進中讓紅色、綠色、或是藍色具有不同的伽瑪曲線，正值與負值。實際上，這係六組電壓。
輸入範圍電阻器串390具有彼此等距分隔的80個分接點。該串390提供一均等電壓分割的線性分壓器。共有五個範圍DAC 370。每一個範圍DAC會在該範圍電阻器串390之上可取得的32個可能參考電壓之中選擇其中一個參考電壓。舉例來說，DAC 371可能會連接至0與32之間的任意分接點；DAC 372可能會連接至範圍在12至44中的任意分接點；DAC 373可能會連接至分接點24至56；DAC 374會連接至分接點36至68；以及DAC 375會連接至分接點48至80。範圍DAC 370允許使用者藉由修正電阻器串330的輸入電壓來修正輸出參考電阻器串330的伽瑪輸 出電壓。舉例來說，藉由變更範圍DAC 373的分接點輸入便可調整參考電阻器串330上位置24處的參考電壓。當然，其同樣會影響位置7與56之間的電壓。電壓僅會在0、7、24、56、以及63五個位置處被驅動。各位置之間的電壓係取決於兩個受驅位置之間的選定位置。舉例來說，位置24與7之間的電壓係具有位置24與7間之不均勻步階的分壓器的結果。為達此結果，位置7處的4至1多工器322、位置24處的323、以及位置56處的325會被連接至它們個別範圍放大器352、353、以及354的輸出。
範圍電阻器串330上的電壓降會從高參考電壓VHR (通常為3至5伏)變化至低參考電壓VLR (通常為接地或零)。雖然僅有80個電阻，不過，每一DAC 370卻會從該範圍電阻器串390處接收三十二個參考電壓。因此，在該等DAC 370之中的參考電壓會有相當大的重疊。該等DAC 370的輸出為一四區段非線性曲線的中斷點(break point)。該些區段對應於四個可調整區域：63－56、56－24、24－7、以及7－0。每一個範圍DAC均可個別選擇，用以在該範圍的其中一個末端處建立一參考電壓。DAC 375會設定位準63處的電壓，DAC 374會設定位準56處的電壓，DAC 373會設定位準24處的電壓，DAC 372會設定位準7處的電壓，而DAC 371則會設定位準0處的電壓。從一區域至下一個區域的電壓降並不相同而且個別的步階為非線性。
舉例來說，圖5所示的係其中一種顏色的典型伽瑪曲線。其具有64個標稱位準。在位準63和位準56之間的 輸出電壓可能會改變一伏。不過，在位準56和位準24之間的電壓變化則約為0.4伏。在位準24和位準7之間的電壓變化則約為0.7伏。在位準7和位準0之間的電壓變化則幾乎為二伏。換言之，分接點63與62之間的電阻值和分接點62與61之間的電阻值並不相同。在不相同且不相等的位置處接入該參考電阻器串之中便會產生非線性的伽瑪輸出。
該較佳實施例的GGC會將伽瑪曲線分成四個可調整的曲線區域：63－56、56－24、24－7、以及7－0。範圍DAC會決定每一個區域的其中一個末端，而該等輸出分接點則會決定該曲線區域的另一個末端。最大輸出電壓(約為4伏)係在位準63處，而最小電壓(零伏)則係在位準0處。位準63、56、24、7、以及0處的電壓可被配置成適應顯示規格。
源極驅動器電路：低功率模式
低功率模式可能會使用一位元或是三位元。在一位元模式之中，使用者通常比較喜歡使用黑色和白色。不過，亦可使用能夠藉由圖15A中的DAC 375&371所供應的電壓範圍來創造的任何顏色。其中一個顏色可能係背景顏色，而另一個顏色可能係前景顏色。其亦可能會從其中一個前景顏色切換至另一個前景顏色。舉例來說，當電池功率很低時，製造商可能會設定該伽瑪產生器電路用以將前景顏色從白色切換成紅色，並且除了文字訊息或低功率影 像之外因而還可以使用該顏色來發出低功率警告。在三位元模式之中，該等子像素會以不同的方式來切換，用以提供顏色。在一位元模式之中，該等子像素係以相同的方式來切換(也就是，會具有相同的數值)，用以僅提供兩種顏色，它們通常為黑色與白色。
在典型的低功率模式之中，該等顏色會處於它們的最大值並且使用者可以產生紅色、綠色、藍色、青綠色、洋紅色、黃色、黑色、以及白色。三位元模式會使用原色(紅色、綠色、或是藍色)或是該些顏色的組合。每一者顏色可能為高位準或低位準。不過，本發明的一特點係，該等顏色可被設為小於它們的最大值或最小值。因此，可以選擇紅色的較淺濃淡度(電壓小於最高可能電壓)。選擇作業係由範圍多工器320、321來進行。藉由將紅色設定在小於其最大值處並且將其它顏色設定在它們的最大值處，便會降低紅色貢獻程度。依此方式，藉由改變彼此的貢獻程度，該伽瑪電路便不僅限於紅色、綠色、以及藍色的基本組合，而係會產生一組八個(在3位元模式之中)或兩個(在1位元模式之中)客製顏色。
本發明的其中一項特點係其會彈性地在正常模式之中提供最佳功率並且在低功率模式之中節省功率。於正常模式之中，每一條通道(行)會由一緩衝器放大器62來個別驅動。不過，在低功率模式之中，該等緩衝器62則會被關閉而該顯示器則僅會由該等範圍放大器中的其中兩者來集中驅動。於低功率模式期間，該等輸出通道中的運算放大 器62以及GGC 300中的範圍放大器353至355均會被關閉而所有的伽瑪多工器320均會被中斷連接。一偏壓電路會充分地提高範圍放大器351與352的功率，用以從一中央伽瑪參考值處來驅動該顯示器。
在低功率模式之中，該通道驅動器僅需要一高電壓與低電壓。因為僅使用到該等高電壓與低電壓，所以，不需要用到參考電阻器串330且其實際上會被中斷連接，用以節省功率。該等低功率電壓並不會被解碼。取而代之的係，對應於該低功率模式訊號的類比電壓會直接被連接至該等輸出通道中的該等多工器61。因此，該偏壓方塊及該等兩個範圍放大器351、352便會供電給該顯示器。一彩色模式多工器340會被耦合至高參考電壓並且被耦合至DAC 372的輸出。當選擇彩色模式且該器件進入低功率模式時，位置63處的高參考電壓便會直接被連接至第二範圍放大器352。僅有兩個有效參考電壓會出現而且它們係在位置0和7處並且會被施加至匯流排250。相較於其它的電路線路，從零和7位置處將電壓及電流攜載至該等通道多工器61的電路線路會大於其它的電路線路。較大的尺寸會降低電阻，其接著便會使得該顯示器從一中央位置處被驅動。
於低功率三位元模式之中，該通道驅動器會實施上面配合圖16所解釋的資料封裝。現在參考圖14，三態切換器50會接收三位元資料。實際上，每一種顏色均會被解多工並且透過LSB被傳送至多工器61，該等LSB會透過 虛線連接線51來控制該多工器。該等伽瑪多工器320會被關閉並且這會在三位元模式期間消除發生競奪(contention)的可能性。
源極驅動器電路：製造商調整
該等64個伽瑪多工器320可讓製造商調整該參考電阻器串330的個別分接點。每一個多工器均具有四或多個輸入分接點。該多工器上的一選擇訊號可讓使用者選擇所希的分接點。不需要有64個DAC用以讓每一個伽瑪參考電壓均有一個DAC的理由係參考電壓0與63必定係曲線的末端點並且必定會被連接至該參考電阻器串的該等末端。
該等64個伽瑪輸出多工器320允許作進一步調整。舉例來說，在較佳的實施例中，每一個伽瑪多工器320均係一4至1類比多工器，用以產生四條不同的伽瑪曲線。不過，該等多工器可為任何尺寸，大於或小於較佳實施例的尺寸，舉例來說，其包含，但是並不限於：8至1或是3至1。
圖15B中所示的係具有一替代低功率調色盤的伽瑪產生器電路300B。該GGC 300B具有被連接至範圍電阻器串390的兩個64至1 DAC 376、377。方塊394中的顏色暫存器會設定該等DAC 376、377，用以選擇該參考電阻器串390上的其中一個位置。每一個DAC 376、377均可能會從該範圍電阻器串390的完整範圍中選出80個電壓中的其中一個。該等DAC中的其中一者係被設定成用於較 高的電壓而另一者則係被設定成用於較低的電壓。該等顏色暫存器設定值可讓製造商個別地調整紅色、藍色、綠色中每一種顏色的開啟與關閉強度，用以為低功率模式提供更多顏色。於運作中，多工器340、341中的控制訊號會選擇DAC 376、377的輸出，而其它控制訊號則會關閉DAC 371至375以及範圍放大器353、354、355。範圍放大器351、352的輸入會被連接至選擇多工器340、341的輸出。該等放大器輸出會被連接至線252、253，用以直接驅動該顯示器。如上面的解釋，線252、253為伽瑪輸出匯流排250中較大型的線路線。因此，在低功率模式之中只有兩條輸出線會被驅動。
一替代方法藉由在參考電阻器串330之輸出處增加一64至1多工器並且在三位元模式期間讓該等範圍放大器350保持被開啟來提供更多顏色解析度。其會提供64個輸出參考電壓，該等輸出參考電壓可直接被施加至觸墊20。舉例來說，熟習本技術的人士便可讓所有的伽瑪多工器被開啟，使用該等多工器來選擇一給定顏色的高電壓與低電壓，並且接著從該等伽瑪多工器將該顏色直接至施加至該等通道驅動器。使用者需要使用兩個額外64至1多工器和兩個緩衝器從該伽瑪參考方塊處直接驅動該等行。這讓使用者可以和正常模式之中雷同的方式在低功率模式之中選擇一種顏色。實際上，使用者可能會具有一種獨立的顏色以及相依於該獨立顏色的七種其它顏色。
伽瑪產生器電路300C所示的便係此種方式並且顯示 在圖15C之中。64至1解碼器378、379會被連接至64位元輸出匯流排250。放大器358、359的輸入會分別被連接至解碼器378、379的輸出而且該等放大器輸出會被連接至匯流排250之中大於正常尺寸的輸出線，用以驅動該顯示器。顏色暫存器391、392會設定該等解碼器378、379之中的顏色位準。於運作中，整個伽瑪電路300C會保持完全開啟。雖然本實施例會消耗較多的功率；不過，附加優點係具有較寬廣的顏色選擇，因為顏色選擇係由GGC 300C的64位元輸出來進行。
在圖15B的實施例中，解碼器376、377各具有32個分接點，用以應付五位元。不過，該等暫存器394會選擇該等紅色、綠色、以及藍色中的每一種顏色的高設定值和低設定值。
在GGC 300C中，DAC 378、379可以使用完整的顏色範圍，和GGC 300A中可用的有限範圍不同。同樣地，在GGC 300C中，其解碼器378、379同樣具有完整的顏色範圍。
現在參考圖18，根據本文所主張之發明的一實施例，本案受讓人(National Semiconductor公司)的商用產品包含：一命令和組態級，一低速串列介面(LoSSI)，一部分顯示記憶體，一視頻介面，一MPL接收器，一EEPROM，一時序控制器，複數個位準移位器，一振盪器，一DC－DC轉換器，一源極驅動器，一伽瑪參考方塊，以及一VCOM 驅動器，其互連方式實質上如圖所示。
命令和組態方塊含有命令直譯器和組態暫存器，它們會控制該器件的功能、設定值、以及運作模式。有兩種方式可以用來控制該器件並且修正該等組態暫存器。於命令模式之中，接收自LoSSI介面的運算碼會依據所接收的運算碼以及儲存在EEPROM之中的「命令設定檔(command profile)」造成模式改變或是組態暫存器的改變。使用命令模式來進行器件控制的優點在於其可讓該主處理器顯示驅動器軟體獨立地顯示。在暫存器存取模式之中，該LoSSI介面會直接存取該等組態暫存器。在硬體重置(RESET_N接腳)判定之後時，該器件便會被置於命令模式之中。暫存器存取模式可藉由送出進入暫存器存取模式命令而從該LoSSI介面處被選定。命令模式可藉由送出進入命令模式運算碼而從該LoSSI介面處被選定。
該LoSSI介面係用於下面數項功能：發送命令；存取組態暫存器；以及將資料發送至部分顯示記憶體。該LoSSI介面會使用由SPI_CFG接腳的狀態所決定的SPI或TSI協定。LoSSI介面訊號會使用CMOS邏輯位準(GND、VDDD )。該LoSSI介面包含四個訊號：SP_CSX(晶片選擇輸入)，其為低位準有作用(low－active)；SP_CLK(串列時脈輸入)，其為資料傳輸同步訊號，其可在暫存器寫入或命令運算期間運作在高達10MHz的速度處，或是在暫存器讀取運算期間運作在高達6.6MHz的速度處，而且應該在閒置時被設為高位準；SP_DI(串列資料輸入)，其為串列資料輸入接腳並且會在SP_CLK的上升緣處被取樣；以及SP_DO(串列資 料輸出)，其為串列資料輸出接腳並且除了在讀取運算期間資料被驅動讀出之外其均會維持在高阻抗狀態中。倘若該主處理器支援雙向資料傳輸的話，SP_DI訊號和SP_DO訊號便可能會被連結在一起。在該LoSSI介面上支援兩種協定：8位元協定(SPI協定)；以及9位元協定(TSI協定)，其在每一次交易的開始處包含一額外位元。該SPI協定係藉由將該SPI_CFG接腳連接至VDD而被選擇。
TSI協定中的額外位元(資料/命令或是D/CX)係用於在命令模式之中來辨識後面的8位元為命令或是資料欄位。這可能有助於從一已部分完成的命令引數傳輸中恢復。舉例來說，倘若在傳輸影像資料至部分顯示記憶體時發生主機中斷的話此情況便可能會出現。倘若運用TSI協定的話，可能會終止一處理中交易並且中止剩餘資料的傳輸。接著，在處理該中斷之後，藉由將該交易視為和命令不同的資料傳輸，剩餘的資料便可被發送至部分顯示記憶體而不需要重新送出命令以及先前所發送的資料。或者，倘若使用SPI協定的話，只要該LoSSI晶片選擇(SP_CSX)訊號和時脈訊號(SP_CLK)保持在它們的目前狀態中，其便仍然可能會服務一中斷訊號並且中止資料傳輸，直到資料傳輸能夠重新開始為止。
部分顯示記憶體方塊係用來儲存用於局部刷新該顯示器的影像資料。其可在部分模式之中當作唯一視頻來源；或者，其內容亦可在阿爾法模式之中和外來視頻資料進行摻配(或是疊置在該外來視頻資料之上)。當運作在部分模 式之中時，系統功率會大幅地下降，因為該系統中的視頻控制器可能會被關閉。於此模式之中，影像資料會從該部分顯示記憶體之中被讀取並且用來刷新該顯示器。所有的顯示刷新時序都係從內部振盪器處所推知的，因此並不需要用到任何的外部視頻訊號。在阿爾法模式之中，該等部分顯示記憶體內容可能會當作疊置在該外來視頻資料之上的透明文字或是邊界。其亦可摻配該部分顯示記憶體的內容用以為該視頻資料增加全彩標識以及其它效果。該部分顯示記憶體含有230,400位元的記憶體。此尺寸足以顯示一80x320的3位元資料視窗，或者足以顯示在該部分顯示視窗中內含的總像素乘以每一個像素之顏色深度方面為相等的任何尺寸。在暫存器存取模式之中，影像資料應該藉由將資料寫入RAM_PORT暫存器之中而以格柵順序串流流入該部分顯示記憶體之中，如後面的章節中所述。在命令模式之中，記憶體寫入命令係用來發送影像資料給該部分顯示記憶體。
於部分模式期間，像素資料會從部分顯示記憶體處被讀取並且被顯示在如圖11中所示的一矩形部分顯示視窗之中。此視窗外面的區域會完全空白，以便最小化功率。該等空白區域的顏色會規定在部分模式邊界顏色暫存器之中。該格柵必定係始於起始列與起始行。其會先遞增行，因此，該格柵會先從左至右並且接著從上至下被填充。
受到支撐的部分顯示視窗顏色深度包含1位元、3位元、12位元、以及18位元。在命令模式之中，顏色深度 係透過PM顏色設定命令(EEh運算碼)來設定。在暫存器存取模式之中，部分顯示視窗顏色深度係受控於BITS_PER_PIXEL暫存器。部分顯示視窗的最大尺寸和部分顯示記憶體中的位元數量有關並且和顏色深度設定值有關。該部分顯示記憶體能夠為1位元顏色深度運算填充完整的320x560螢幕，填充76,800個3位元像素(舉例來說，240x320x3位元視窗)，填充19,200個12位元像素(舉例來說，120x160x12位元視窗)，以及在18位元顏色深度運算中填充12,800個(128x100x18位元視窗)。經由使用擴增特點便可在兩個維度中倍增該部分顯示視窗的視窗尺寸。為最大化每一個顏色深度可使用的記憶體，該影像資料會依據顏色深度設定值被封裝至部分顯示記憶體之中。接著，當其被讀出用於進行部分顯示刷新時，其便會被解除封裝成目前的顏色深度設定值。所以，倘若該部分顯示視窗的尺寸或顏色深度改變的話，便會利用對應於該等新視窗設定值的已更新影像資料來重新載入該部分顯示記憶體。部分模式顏色深度設定值和LoSSI介面上的像素資料封裝之間還會具有如圖5中所示的關係。
像素增大功能可讓儲存在部分顯示記憶體中的外來視頻或影像資料在x維度與y維度中被擴增2倍。依此方式，單一像素會被映射至一2x2的像素叢之中。
被發送的像素的數量會對應於全部位元組的數量。據此，可能會發送仿真像素(dummy pixel)，只要被發送的像素的總數不超過記憶體的容量即可。較佳的係，部分顯示 記憶體的字組尺寸係固定的。為有效地使用部分顯示記憶體中的可用位元，像素資料會被封裝成固定的記憶體字組尺寸。在填滿該記憶體字組的所有位元以前，外來像素資料並不會被寫入記憶體之中。所以，可能必須在資料串流的末端填補額外的位元，俾使該資料串流含有36之整數倍數的位元。
時序控制器方塊會產生用以將資料載入源極驅動器之中並且控制該顯示器之掃描所需要的時序訊號。該顯示器可運作在下面三種模式的其中一者之中：正常模式、部分模式、或是阿爾法模式。在正常模式之中，顯示掃描時序係從DE訊號和PCLK訊號以及該視頻資料串流之中所產生的。被顯示的資料則係從該視頻資料串流之中所取得的。在部分模式之中，顯示器會使用晶片上振盪器方塊作為時脈來源而由該時序控制器方塊來自行刷新。被發送至該顯示器的資料係讀取自該內部部分顯示記憶體。在阿爾法模式之中，顯示掃描時序同樣係從DE訊號和PCLK訊號之中所產生的，而取自該視頻串流的資料則會被顯示在背景之中。此外，資料會從該內部部分顯示記憶體處被讀取並且會顯示在前景中的部分顯示視窗之中。於此視窗內，前景與背景可能會以下面四種比例中其中一者被摻配：25%前景＋75%背景；50%前景＋50%背景；100%前景；或是透明前景(OSD功能)。
該時序控制器方塊會被設計成用以介接LTPS/CGS玻璃的眾多組態：單相或雙相垂直時脈供應；水平掃描的RGB 或RGB子像素定序；時序脈衝寬度和不重疊時間，它們可以暫存器來進行調整用以最佳化顯示器趨穩效能；透過暫存器設定值來控制的玻璃訊號的極性和相位；以及由暫存器設定值來控制的玻璃上的假線(dummy line)的各種組態相關聯的垂直時序關係。
該時序控制器方塊具有十個輸出，它們會被設計成用以控制顯示刷新和掃描。位準移位器方塊會實施該些訊號的邏輯位準轉換，俾使它們能夠正確地介接該等玻璃控制輸入。該等位準移位器訊號的輸出電壓從VSSG 至VDDG 。共有3個輸出(GPO_0、GPO_1、GPO_2)，其訊號函數會相依於GPO暫存器的設定值而改變。當處於睡眠狀態中時，所有的位準移位器輸出均會被驅動至GND。
DC－DC轉換器方塊會提供一額外的位準移位輸出XDON。通常，當VDDDC 出現時，XDON會處於VSSG 位準。倘若VDDDC 突然被中斷的話，XDON便會立刻變成VDDG 位準。因為在VDDG 節點和VSSG 節點上有外部電容，所以，XDON將會在VDDDC 被中斷之後保持在VDDG 位準處一段短暫的時間。因此，該玻璃可以可靠地使用XDON作為一控制訊號，用以在突然功率中斷時來放電該玻璃上的所有節點。
晶片上振盪器會產生一13.5MHz的內部時脈訊號(OSC)。該OSC訊號係在部分模式期間以及在特定命令序列(例如關機序列)期間作為該時序控制器方塊的時脈源。
源極驅動器方塊會將接收自MPL介面或部分顯示記憶 體的數位影像轉換成用於驅動該玻璃上之源極線所需要的類比電壓。該源極驅動器方塊係由320條驅動通道所組成。每一條驅動通道均會接收一像素的RGB資料並且在同步於玻璃多工器選擇訊號(CKH1至3)的一時間多工序列中對紅色、綠色、以及藍色資料實施D/A轉換。每一個線時間內的RGB資料的轉換序列係取決於SCAN暫存器設定值。SCAN[1]暫存器位元係控制源極驅動器方塊的資料載入方向，S0→S319或是S319→S0方向。對於玻璃上的像素/線少於320條通道的顯示應用來說，COL_OFFSET暫存器可用來規定哪些輸出有作用以及哪些輸出不會被該應用用到。這能夠有助於該驅動器和該玻璃有作用區之間的源極線扇出區域。COL_OFFSET會配合SCAN[1]設定值來規定。倘若載入方向被設為S0→S319方向的話，那麼，該COL_OFFSET便會被稱為S0輸出。倘若載入方向被設為S319→S0方向的話，那麼，該COL_OFFSET便會被稱為S319輸出。源極驅動器DAC的電壓轉換特徵曲線係取決於由伽瑪參考方塊所產生的64個伽瑪參考電壓。該源極驅動器輸出的驅動強度亦可透過GAMMA_CFG1[4：0]暫存器位元來程式化用以最佳化趨穩與功率效能。
有四條固有伽瑪曲線可用於該等64個參考電壓。該等固有曲線可用來達成模組使用者的各種目標。其中一種目標可能係達到匹配各家模組供應商的光學效能。其甚至可用以最佳化一給定供應商的不同顏色通道的個別曲線形狀。於該些情況中，可以針對每一家模組供應商的玻璃特 徵來最佳化該等四個曲線選項而且正確曲線與設定值之選擇會併入於SLEEP_OUT命令之中。於此情況中並不會用到GAMMA_SET命令，因為其它的選項會針對不同的模組供應商而被最佳化。使用多個固有曲線設定值的另一項理由可能係為一給定的模組提供多個伽瑪特徵值(舉例來說，γ=1.0、1.8、2.2、2.5)，用以最佳化各種觀看條件和應用的效能。於此情況中，可能會透過伽瑪設定命令或是經由伽瑪暫存器設定值的直接暫存器存取來選擇該等各種曲線。
現在參考圖19A與19B，所示的分別係在選出最密切匹配所希特徵的固有曲線之後之可能的負固有曲線形狀及正固有曲線形狀，接著，可以經由使用伽瑪暫存器設定值來最佳化曲線形狀，用以更為匹配所希的特徵。該些圖式中的形狀和伽瑪標籤僅係為達解釋的目的。GAMMA_CFG[7]暫存器位元會判斷該些四個形狀中其中一者是否適用於所有三條顏色通道，或者判斷是否要為每一條顏色通道選出不同的曲線或調整設定值。相同的固有形狀可用於具有不同最佳化設定值(參見下面的最佳化設定值討論)的綠色曲線和藍色曲線，或者亦可為每一條顏色通道選出不同的固有形狀和最佳化設定值。對一給定的顏色通道來說，相同的固有曲線形狀會用於兩種驅動極性。
參考表1，根據圖中所示的四條固有伽瑪曲線的公式可以產生複數個數值。參考圖20，透過範圍調整DAC(亦稱為範圍DAC)來設定末端點的電壓數值(V0與V63)以及三個分接點的電壓數值(V7、V24、以及V56)便可最佳化所選定的固有曲線形狀。根據一範例實施例，雖然正負兩個驅動極性會使用相同的固有曲線形狀；不過，正極性伽瑪曲線的設定值和負極性伽瑪曲線的設定值並不相依。V0、V7、V24、V56、以及V63的電壓係取決於VGR 參考電壓，其可經過VDD_ADJ[7：5]暫存器位元和伽瑪參考暫存器的調整用以匹配曲線動態範圍。在VDD_ADJ暫存器中的VDDA和VGR的設定值的決定方式應該如下：使用預設的關係，依據VcomH、VcomA、V0+、或是V63-的最正數值來計算必要的VGR設定值；以及從VGR、VDDGR、VSSGR的最大數值加上操作電壓餘裕(operating voltage headroom)來計算VDDA的數值。
參考圖21，伽瑪參考方塊的架構可施行成如圖所示(為簡化起見，圖中僅顯示紅色通道的範圍DAC最佳化暫存器)。DRIVE POLARITY訊號係由時序控制器提供並且會完成下面兩件事情：選擇每一種顏色(圖中並未顯示綠色暫存器和藍色暫存器)的負驅動極性或正驅動極性的調整數值；以及選擇D/A轉換器的正確輸出電壓數值。對負驅動極性來說，V0 的D/A將會產生一接近接地的電壓，而V63 的D/A則會產生一接近VGR 的電壓(圖19A)。對正驅動極性來說，V0 的D/A將會產生一接近VGR 的電壓，而V63 的D/A則會 產生一接近接地的電壓(圖19B)。倘若GAMMA_CFG1[7]=0的話，那麼，該等RGB選擇訊號將會選擇對應於該紅色通道的數值。倘若GAMMA_CFG1[7]=1的話，那麼，來自該時序控制器的該等RGB選擇訊號將會根據CKH1時脈、CKH2時脈、和CKH3時脈以及RGB/BGR選擇位元(SCAN[7]及SCAN[0])來選擇紅色伽瑪值、綠色伽瑪值、以及藍色伽瑪值。備註1：紅色伽瑪值係映射自七個暫存器。備註2：圖中並未顯示綠色和藍色伽瑪值。備註3：R、G、以及B的伽瑪選擇可能不相同。
參考圖22，DC VCOM 或AC VCOM 驅動可由VCOM_ADJ[7]暫存器位元來選擇。AC VCOM驅動技術會運用兩個器件接腳以及一外部耦合電容器。於此模式之中，VCOMA_VCS接腳(觸墊1)的功能係輸出VCOMA訊號給該耦合電容器。第二器件接腳，VCOMH_VCOM接腳(觸墊2)，的功能係用來在波形的高位準時間期間建立VCOM 節點的dc數值。AC VCOM 模式係藉由設定VCOM_ADJ[7]=1來選擇。VCOM AC訊號會在VCOMA_VCS觸墊處被提供。此訊號的振幅係由VCS_ADJ暫存器來設定。
VCOMH_VCOM輸出係用來鉗止VCOM 高位準，而且應該直接被連接至該玻璃的VCOM 線。倘若VCOM_ADJ[6]=0的話，此高位準係由VCOM_ADJ[5：0]=來決定。倘若VCOM_ADJ[6]=1的話，此高位準便會由被連接至該VCOM_ADJ接腳的一外部電壓來調整。該等VCOMH_VCOM觸墊應該直接被連接至該玻璃的VCOM 輸 入，而該等VCOMA_VCS觸墊則應該經由一大型電容器被連接至該玻璃的VCOM 輸入。
於時間t1 期間，觸墊1(VCOMA_VCS訊號)會被驅動至電壓VCOMA 而觸墊2(VCOMH_VCOM訊號)則會被驅動至電壓VCOMH 。因此，該玻璃的VCOM 電壓會等於VCOMH ，而外部電容器將會被充電至電壓VCOMH -VCOMA 。於時間t2 期間，觸墊1會被驅動至接地而觸墊2則為浮動。因為該外部電容器會維持被充電至電壓VCOMH -VCOMA ，所以，觸墊2上的電壓(該玻璃的VCOM 訊號)同樣會等於VCOMH -VCOMA 。因此，被施加至該玻璃的VCOM 電壓將會在VCOMH 和VCOMH -VCOMA 之間擺盪。
DC VCOM 模式係藉由設定VCOM_ADJ[7]=0來選擇。於此情況中，該玻璃的DC VCOM 電壓係由VCOMH_VCOM輸出來提供。該玻璃的CSTORE 電壓(VCS)係由VCOMA_VCS輸出來提供。VCOMA_VCS的DC位準係由VCS_ADJ暫存器來設定。
藉由改變VCOM_ADJ[5：0]暫存器或是藉由改變被連接至VCOM_ADJ接腳的外部電壓來設定VCOMH_VCOM位準會最小化閃爍現象。倘若使用暫存器方法的話，便應該在EEPROM中的Sleep Out初始化設定檔之中併入VCOM_ADJ暫存器的最佳數值，俾使該暫存器必定會在開機序列期間被設為該最佳數值。或者，倘若在該器件的運作中使用到多條伽瑪曲線和VCOM 設定值的話，那麼便可能會在合宜的伽瑪設定命令設定檔中併輸入該最佳的VCOM_ADJ設定 值。依此方式，便可以針對每一次的伽瑪曲線選擇來獨立地最佳化閃爍現象。
雖然本文已經參考特殊實施例說明過本發明；不過，熟習本技術的人士便會瞭解，仍可在不脫離本發明的範疇下進行各種變更並且可以等效元件來取代本發明的元件。此外，亦可在不脫離本發明的範疇下修改本發明之教示內容的特殊情況或材料。
所以，本文的用意並非要將本發明限制於本發明之最佳實行模式所揭示的特殊實施例，更確切地說，本發明將涵蓋落在隨附申請專利範圍之範疇與精神內的所有實施例。
圖1-12
30‧‧‧主處理器
32‧‧‧顯示電路板
34‧‧‧矩陣型顯示器
36‧‧‧顯示驅動器
38‧‧‧匯流排
40‧‧‧匯流排
42‧‧‧匯流排
44‧‧‧匯流排
46‧‧‧重置線
48‧‧‧視頻傳輸時序訊號線
50‧‧‧行動像素鏈路介面電路
54‧‧‧三線高速串列資料匯流排
56‧‧‧行動像素鏈路電源關閉訊號線
70‧‧‧電源供應器
72‧‧‧時序與控制方塊
74‧‧‧暫存器
76‧‧‧EEPROM
78‧‧‧低速串列介面
80‧‧‧部分記憶體資料封裝器
82‧‧‧記憶體RAM
84‧‧‧部分記憶體資料格式化器
86‧‧‧線
90‧‧‧視頻介面
92‧‧‧DE學習方塊
94‧‧‧視頻多工器方塊
96‧‧‧擴增、混色、及/或截捨方塊
98‧‧‧阿爾法摻配方塊
100‧‧‧輸出通道
102‧‧‧伽瑪參考方塊
104‧‧‧匯流排
106‧‧‧匯流排
108‧‧‧Vcom驅動器方塊
110‧‧‧匯流排
112‧‧‧匯流排
130‧‧‧行動像素鏈路編碼器電路系統
132‧‧‧匯流排
134‧‧‧匯流排
136‧‧‧線
138‧‧‧匯流排
140‧‧‧匯流排
142‧‧‧線驅動器和接收器
144‧‧‧編碼器組態串列介面
146‧‧‧線
148‧‧‧暫存器
270‧‧‧DE訊號錯誤
272‧‧‧DE訊號錯誤
274‧‧‧DE訊號錯誤
276‧‧‧垂直空白週期
600‧‧‧顯示器
602‧‧‧顯示影像
604‧‧‧視窗
606‧‧‧起始行
608‧‧‧結束行
610‧‧‧起始列
612‧‧‧結束列
614‧‧‧邊界
616‧‧‧背景顏色區
618‧‧‧商標或標識區
圖13-17
100‧‧‧源極驅動器電路方塊
200‧‧‧輸出通道方塊
300‧‧‧伽瑪產生器電路方塊
400.0‧‧‧輸出通道
400.1‧‧‧輸出通道
400.2‧‧‧輸出通道
400.n‧‧‧輸出通道
202‧‧‧匯流排
204‧‧‧匯流排
205‧‧‧位址匯流排
208.0‧‧‧位址解碼器
208.1‧‧‧位址解碼器
208.n‧‧‧位址解碼器
110‧‧‧第一鎖存器列
120‧‧‧第二鎖存器列
13.1‧‧‧暫存器
13.2‧‧‧暫存器
13.3‧‧‧暫存器
RS‧‧‧選擇訊號
GS‧‧‧選擇訊號
BS‧‧‧選擇訊號
50‧‧‧三態緩衝器
70‧‧‧位準移位器
70.0‧‧‧位準移位器
70.1‧‧‧位準移位器
70.2‧‧‧位準移位器
70.n‧‧‧位準移位器
60‧‧‧解碼器
60.0‧‧‧解碼器
60.1‧‧‧解碼器
60.2‧‧‧解碼器
60n‧‧‧解碼器
250‧‧‧64線輸出匯流排
252‧‧‧線
253‧‧‧線
61.0‧‧‧3至1類比多工器
61.1‧‧‧3至1類比多工器
61.2‧‧‧3至1類比多工器
61.n‧‧‧3至1類比多工器
62.0‧‧‧運算放大器
62.1‧‧‧運算放大器
62.2‧‧‧運算放大器
62.n‧‧‧運算放大器
20.0‧‧‧觸墊
20.1‧‧‧觸墊
20.2‧‧‧觸墊
20.n‧‧‧觸墊
30R‧‧‧玻璃解多工器
30G‧‧‧玻璃解多工器
30B‧‧‧玻璃解多工器
40.0R‧‧‧薄膜傳導電晶體
40.0G‧‧‧薄膜傳導電晶體
40.0B‧‧‧薄膜傳導電晶體
40.1R‧‧‧薄膜傳導電晶體
40.1G‧‧‧薄膜傳導電晶體
40.1B‧‧‧薄膜傳導電晶體
40.nR‧‧‧薄膜傳導電晶體
40.nG‧‧‧薄膜傳導電晶體
40.nB‧‧‧薄膜傳導電晶體
CKH1‧‧‧時脈線
CKH2‧‧‧時脈線
CKH3‧‧‧時脈線
300A‧‧‧伽瑪產生器電路
300B‧‧‧伽瑪產生器電路
300C‧‧‧伽瑪產生器電路
301‧‧‧電壓
302‧‧‧電壓
310.0‧‧‧參考電壓輸出
310.63‧‧‧參考電壓輸出
320‧‧‧4至1類比多工器
330‧‧‧參考電阻器串
340‧‧‧多工器
341‧‧‧多工器
350‧‧‧範圍放大器
351‧‧‧範圍放大器
352‧‧‧範圍放大器
353‧‧‧範圍放大器
354‧‧‧範圍放大器
355‧‧‧範圍放大器
358‧‧‧放大器
359‧‧‧放大器
370‧‧‧範圍DAC
371‧‧‧範圍DAC
372‧‧‧範圍DAC
373‧‧‧範圍DAC
374‧‧‧範圍DAC
375‧‧‧範圍DAC
376‧‧‧範圍DAC
377‧‧‧範圍DAC
378‧‧‧範圍DAC
379‧‧‧範圍DAC
390‧‧‧輸入範圍電阻器串
391‧‧‧顏色暫存器
392‧‧‧顏色暫存器
394‧‧‧顏色暫存器
請注意：圖1至12及13至17會在圖式中針對它們個別的元件運用獨立的元件符號集。據此，雖然可能會出現部分重複，不過，圖式元件的所有參考說明均應該會在內文之中獲得理解。
圖1A所示的係根據本發明一實施例，從一主處理器至一矩陣型顯示器的直接視頻資料連接的方塊圖。
圖1B所示的係根據本發明另一實施例，經由一行動像素鏈路(Mobile Pixel Link，MPL)介面從該主處理器至該顯示器的一串列編碼視頻資料連接的方塊圖。
圖2所示的係根據本發明一實施例的顯示驅動器的方塊圖。
圖3所示的係圖2的LoSSI介面的運作。
圖4所示的係圖1B的MPL介面的方塊圖。
圖5所示的係根據本發明一實施例的RAM資料的五種組態的示意圖。
圖6A與6B所示的係根據本發明一實施例，併入圖2的RAM的運作。
圖7A、7B、7C與7D所示的係根據本發明一實施例，用於圖2的DE學習元件的運作。
圖8所示的係根據本發明一實施例，用於圖2的DE學習元件的運作中所涉及的訊號時序圖。
圖9所示的係根據本發明一實施例，用於圖2的DE學習元件的運作中所涉及的進一步訊號的時序圖。
圖10A與10B所示的係根據本發明一實施例涉及圖2的阿爾法摻配元件的運作。
圖11所示的係根據本發明一實施例，當一顯示驅動器運作在一部分模式(partial mode)之中時在一視窗內具有一影像的顯示器。
圖12所示的係根據本發明一實施例的電源關閉模式的運作，終止視頻模式的運作，以及顯示視頻時間逾期的運作。
圖13所示的係源極驅動器方塊的部分方塊圖。
圖14所示的係源極驅動器方塊之中的輸出通道的電路圖。
圖15A所示的係源極驅動器方塊之中的伽瑪產生電路的電路圖。
圖15B所示的係伽瑪產生電路的一替代實施例。
圖15C所示的係伽瑪產生電路的另一替代實施例。
圖16所示的係如何在三位元模式之中封裝複數個像素。
圖17所示的係一示範性伽瑪曲線的關係圖。
圖18所示的係根據本發明一實施例，用於顯示視頻的一視頻顯示驅動器系統的商用實施例的方塊圖。
圖19A與19B所示的分別係可能的負伽瑪極性曲線及正伽瑪極性曲線。
圖20所示的係根據本發明一實施例的伽瑪曲線調整的示意圖。
圖21所示的係根據本發明一實施例的伽瑪基準架構的方塊圖。
圖22所示的係根據本發明一實施例的AC VCOM 電路的方塊圖。
30‧‧‧主處理器
32‧‧‧顯示電路板
34‧‧‧矩陣型顯示器
36‧‧‧顯示驅動器
38‧‧‧匯流排
40‧‧‧匯流排
42‧‧‧匯流排
44‧‧‧匯流排
46‧‧‧重置線
48‧‧‧視頻傳輸時序訊號線

Claims (8)

  1. 一種使用一資料致能訊號與像素時脈的方法，其中資料致能訊號與像素時脈不包括一數位視頻訊號中與它們相關聯的水平同步訊號和垂直同步訊號，來幫助產生對應於該等相關聯的水平同步訊號和垂直同步訊號之訊號，本方法包括：接收一像素時脈，其具有複數個週期性時脈脈衝；接收一資料致能訊號，其已判定狀態和已取消判定狀態會被前訊號緣和後訊號緣隔開；計算該等複數個像素時脈脈衝中對應於該等前訊號緣和後訊號緣的不相似訊號緣和相似訊號緣之間的時間間隔的第一像素時脈脈衝部分和第二像素時脈脈衝部分的數量，用以分別產生至少複數個第一像素時脈計數和複數個第二像素時脈計數；比較該等複數個第一像素時脈計數中的個別計數，用以產生一第一比較計數和一第一已學習數值，其係表示該等複數個第一像素時脈計數中的第一計數和第二計數之間的差異；比較該等複數個第二像素時脈計數中的個別計數，用以產生一第二比較計數和一第二已學習數值，其係表示該等複數個第二像素時脈計數中的第一計數和第二計數之間的差異；以及經由一系列像素數量計算中等於該第二已學習數值的計數來計算該等複數個像素時脈脈衝中複數個連續像素時 脈脈衝部分中每一個像素時脈脈衝部分的數量，用以產生一表示一水平線間隔的像素計數訊號以及一表示一垂直線間隔的全部線訊號。
  2. 如申請專利範圍第1項之方法，其中，該計算該等複數個像素時脈脈衝中對應於該等前訊號緣和後訊號緣的不相似訊號緣和相似訊號緣之間的時間間隔的第一像素時脈脈衝部分和第二像素時脈脈衝部分的數量，用以分別產生至少複數個第一像素時脈計數和複數個第二像素時脈計數，包括：計算該等複數個像素時脈脈衝中對應於該等前訊號緣和後訊號緣的連續不相似訊號緣之間的個別時間間隔的複數個像素時脈脈衝部分的數量，用以產生複數個第一像素時脈計數；以及計算該等複數個像素時脈脈衝中對應於該等前訊號緣和後訊號緣的連續相似訊號緣之間的個別時間間隔的複數個像素時脈脈衝部分的數量，用以產生複數個第二像素時脈計數。
  3. 如申請專利範圍第2項之方法，其中，該計算該等複數個像素時脈脈衝中對應於該等前訊號緣和後訊號緣的連續不相似訊號緣之間的個別時間間隔的複數個像素時脈脈衝部分的數量，用以產生複數個第一像素時脈計數，包括計算該等複數個像素時脈脈衝中對應於該資料致能訊號的該等複數個已判定狀態和已取消判定狀態中其中之一者的複數個像素時脈脈衝部分的數量。
  4. 如申請專利範圍第2項之方法，其中，該計算該等複數個像素時脈脈衝中對應於該等前訊號緣和後訊號緣的連續相似訊號緣之間的個別時間間隔的複數個像素時脈脈衝部分的數量，用以產生複數個第二像素時脈計數，包括計算該等複數個像素時脈脈衝中對應於該資料致能訊號的該等已判定狀態和已取消判定狀態中其中一者之連續狀態的複數個像素時脈脈衝部分的數量。
  5. 如申請專利範圍第1項之方法，其中：該比較該等複數個第一像素時脈計數中的個別計數，用以產生一第一比較計數和一第一已學習數值，其係有關於該等複數個第一像素時脈計數中的第一計數和第二計數之間的差異，其包括比較該等複數個第一像素時脈計數中的第一與第二連續計數用以產生一第一比較計數，其中，當該等複數個第一像素時脈計數中的該等第一與第二計數相等時，該第一比較計數的數值會從第一居先數值(prior value)變成對應於該等複數個第一像素時脈計數中之該第二計數的第一已學習數值；以及該比較該等複數個第二像素時脈計數中的個別計數，用以產生一第二比較計數和一第二已學習數值，其係有關於該等複數個第二像素時脈計數中的第一計數和第二計數之間的差異，其包括比較該等複數個第二像素時脈計數中的第一與第二連續計數用以產生一第二比較計數，其中，當該等複數個第二像素時脈計數中的該等第一與第二計數相等時，該第二比較計數的數值會從第二居先數值變成對 應於該等複數個第二像素時脈計數中之該第二計數的第二已學習數值。
  6. 如申請專利範圍第5項之方法，其中，該比較該等複數個第一像素時脈計數中的第一與第二計數用以產生一第一比較計數，包括比較該等複數個第一像素時脈計數中的連續計數。
  7. 如申請專利範圍第5項之方法，其中，該比較該等複數個第二像素時脈計數中的第一與第二計數用以產生一第二比較計數，包括比較該等複數個第二像素時脈計數中的連續計數。
  8. 如申請專利範圍第1項之方法，其中，該經由一系列像素數量計算中等於該第二已學習數值的計數來計算該等複數個像素時脈脈衝中複數個連續像素時脈脈衝部分中每一個像素時脈脈衝部分的數量用以產生一表示一水平線間隔的像素計數訊號以及一表示一垂直線間隔的全部線訊號，進一步包含產生：一垂直計數訊號，用以表示，該系列像素計數中的一第一像素計數部分，於該第一像素計數部分期間該資料致能訊號包含該等已判定狀態和已取消判定狀態中其中一者，以及該系列像素計數中的一第二像素計數部分，於該第二像素計數部分期間該資料致能訊號包含該等已判定狀態和已取消判定狀態兩者；以及一主動線訊號，用以表示該系列像素計數中的該第二 像素計數部分。
TW097120184A 2007-06-01 2008-05-30 具有資料致能學習的視頻顯示驅動器 TWI413047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93291007P 2007-06-01 2007-06-01
US12/128,132 US8072394B2 (en) 2007-06-01 2008-05-28 Video display driver with data enable learning

Publications (2)

Publication Number Publication Date
TW200910295A TW200910295A (en) 2009-03-01
TWI413047B true TWI413047B (zh) 2013-10-21

Family

ID=40094090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097120184A TWI413047B (zh) 2007-06-01 2008-05-30 具有資料致能學習的視頻顯示驅動器

Country Status (6)

Country Link
US (1) US8072394B2 (zh)
JP (1) JP2009009122A (zh)
KR (1) KR100993813B1 (zh)
DE (1) DE102008025915B4 (zh)
TW (1) TWI413047B (zh)
WO (1) WO2008150854A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303767A1 (en) 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with gamma control
US20090066675A1 (en) * 2007-09-10 2009-03-12 Ying-Lieh Chen Display driver and digital to analog converter thereof
US20100220085A1 (en) * 2009-03-02 2010-09-02 Cheng-Chi Yen Display controlling system and method thereof
JP5448981B2 (ja) 2009-04-08 2014-03-19 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法
US9691360B2 (en) * 2012-02-21 2017-06-27 Apple Inc. Alpha channel power savings in graphics unit
JP5979988B2 (ja) 2012-05-31 2016-08-31 株式会社ジャパンディスプレイ 液晶表示装置
KR20140025169A (ko) * 2012-08-21 2014-03-04 삼성디스플레이 주식회사 디지털 아날로그 변환기, 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
KR102023067B1 (ko) 2013-03-15 2019-09-19 삼성전자주식회사 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법
CN114170950A (zh) 2014-03-10 2022-03-11 硅工厂股份有限公司 源驱动器
KR102237039B1 (ko) * 2014-10-06 2021-04-06 주식회사 실리콘웍스 소오스 드라이버 및 이를 포함하는 디스플레이 장치
KR102248822B1 (ko) * 2014-10-06 2021-05-10 삼성전자주식회사 디스플레이 장치를 구비한 모바일 기기 및 그것의 동작 방법
JP2016099935A (ja) * 2014-11-26 2016-05-30 株式会社ジャパンディスプレイ データ通信装置、データ通信システム
CN105373288A (zh) * 2015-09-25 2016-03-02 北京金山安全软件有限公司 被锁定界面的显示方法、装置和移动终端
CN108235098B (zh) * 2016-12-21 2020-09-04 杭州海康威视数字技术股份有限公司 一种显示同步方法及视频显示终端
TWI712904B (zh) * 2018-10-18 2020-12-11 華邦電子股份有限公司 電子裝置及積體電路的佈局方法
US10965302B1 (en) * 2019-10-12 2021-03-30 Analog Devices International Unlimited Company Background static error measurement and timing skew error measurement for RF DAC
WO2021113309A1 (en) * 2019-12-06 2021-06-10 Magic Leap, Inc. Encoding stereo splash screen in static image
US11545072B2 (en) * 2021-06-08 2023-01-03 Huizhou China Star Optoelectronics Display Co., Ltd. Driving device of display panel and display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828368A (en) * 1995-11-28 1998-10-27 Samsung Electronics Co., Ltd. Start pulse vertical signal generator using a data enable signal for precharging
TW493159B (en) * 2001-01-05 2002-07-01 Acer Peripherals Inc Method and device to detect the full-screen size by data enable signal
US6577322B1 (en) * 1999-11-11 2003-06-10 Fujitsu Limited Method and apparatus for converting video signal resolution
US20030193462A1 (en) * 1999-03-31 2003-10-16 Advanced Display Inc. Display device and interface circuit for the display device
TW565759B (en) * 2002-04-24 2003-12-11 Pentagon Res Company Ltd Method of clock recovery in a TMDS repeater
TW200643851A (en) * 2005-03-11 2006-12-16 Koninkl Philips Electronics Nv Method for remotely controlling a display apparatus based thereon and a portable device comprising such an apparatus
TW200708067A (en) * 2005-08-08 2007-02-16 Lighten Technologies N Image adaptation system and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160922A (ja) * 1994-12-09 1996-06-21 Fujitsu Ltd 液晶表示装置
JP3754531B2 (ja) * 1997-05-01 2006-03-15 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
US6670964B1 (en) * 1998-09-18 2003-12-30 Hewlett-Packard Development Company, L.P. Automatic scaler mode detection
KR100391989B1 (ko) * 2001-04-06 2003-07-22 삼성전자주식회사 해상도 변경 감지 속도가 향상된 디스플레이 장치 및 그감지 방법
US6954491B1 (en) * 2001-06-14 2005-10-11 Silicon Image, Inc. Methods and systems for sending side-channel data during data inactive period
KR100408299B1 (ko) * 2001-09-29 2003-12-01 삼성전자주식회사 모드 판단 장치 및 방법
JP4754166B2 (ja) * 2003-10-20 2011-08-24 富士通株式会社 液晶表示装置
KR100604907B1 (ko) * 2004-10-05 2006-07-28 삼성전자주식회사 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서
KR101036512B1 (ko) 2004-12-30 2011-05-24 매그나칩 반도체 유한회사 반도체 장치의 타이밍 컨트롤러
JP4894183B2 (ja) * 2005-07-25 2012-03-14 三菱電機株式会社 ノイズ除去回路およびこれを用いたマトリックス表示装置、ならびに解像度弁別回路
JP2007041437A (ja) 2005-08-05 2007-02-15 Sharp Corp 表示装置
US7830450B2 (en) * 2006-09-13 2010-11-09 Realtek Semiconductor Corp. Frame synchronization method and device utilizing frame buffer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828368A (en) * 1995-11-28 1998-10-27 Samsung Electronics Co., Ltd. Start pulse vertical signal generator using a data enable signal for precharging
US20030193462A1 (en) * 1999-03-31 2003-10-16 Advanced Display Inc. Display device and interface circuit for the display device
US6577322B1 (en) * 1999-11-11 2003-06-10 Fujitsu Limited Method and apparatus for converting video signal resolution
TW493159B (en) * 2001-01-05 2002-07-01 Acer Peripherals Inc Method and device to detect the full-screen size by data enable signal
TW565759B (en) * 2002-04-24 2003-12-11 Pentagon Res Company Ltd Method of clock recovery in a TMDS repeater
TW200643851A (en) * 2005-03-11 2006-12-16 Koninkl Philips Electronics Nv Method for remotely controlling a display apparatus based thereon and a portable device comprising such an apparatus
TW200708067A (en) * 2005-08-08 2007-02-16 Lighten Technologies N Image adaptation system and method

Also Published As

Publication number Publication date
JP2009009122A (ja) 2009-01-15
WO2008150854A1 (en) 2008-12-11
TW200910295A (en) 2009-03-01
KR20090086022A (ko) 2009-08-10
US8072394B2 (en) 2011-12-06
US20080303750A1 (en) 2008-12-11
KR100993813B1 (ko) 2010-11-12
DE102008025915B4 (de) 2018-11-08
DE102008025915A1 (de) 2009-04-09

Similar Documents

Publication Publication Date Title
TWI413047B (zh) 具有資料致能學習的視頻顯示驅動器
US10311825B2 (en) Display driver
US20080303836A1 (en) Video display driver with partial memory control
US20020063666A1 (en) Apparatus and method for correcting gamma voltage and video data in liquid crystal display
CN107886911B (zh) 液晶显示设备及其驱动方法
KR20040084854A (ko) 구동 장치 및 표시 모듈
JP4158658B2 (ja) 表示ドライバ及び電気光学装置
US10971092B2 (en) Driving method and driving device of display panel
US20120162282A1 (en) Display Device
CN100380185C (zh) 显示设备的数据驱动电路及其驱动方法
US10115349B2 (en) Display device
CN103903545A (zh) 显示装置的驱动电路及其驱动方法
KR101696458B1 (ko) 액정표시장치
KR102217167B1 (ko) 표시장치
JP2003195828A (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
JP2008225494A (ja) 表示ドライバ及び電気光学装置
KR20120019838A (ko) 액정표시장치
KR101100879B1 (ko) 표시 장치 및 그 구동 방법
US9728153B2 (en) Display system and method using set/reset pixels
KR20120065574A (ko) 액정표시장치
KR20080055284A (ko) 영상 디스플레이 장치와 영상 디스플레이 방법