JP2009009122A - データイネーブルラーニングを具備するビデオディスプレイドライバ - Google Patents
データイネーブルラーニングを具備するビデオディスプレイドライバ Download PDFInfo
- Publication number
- JP2009009122A JP2009009122A JP2008144987A JP2008144987A JP2009009122A JP 2009009122 A JP2009009122 A JP 2009009122A JP 2008144987 A JP2008144987 A JP 2008144987A JP 2008144987 A JP2008144987 A JP 2008144987A JP 2009009122 A JP2009009122 A JP 2009009122A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- data
- pixel clock
- display
- counts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】ホストプロセッサ30からLCDディスプレイ等のマトリクスタイプのディスプレイ34、及びホストプロセッサ30からの画像データをディスプレイドライバ36へ通過させるディスプレイドライバ36を具備しているディスプレイボード32への直接的ビデオデータ接続され、2つの電源電圧及び接地がホストプロセッサ30によってバス38の3本の線を介してディスプレイドライバ36へ供給される。
【選択図】図1A
Description
1ビットパッキング:シリアルインターフェースを介して送られる各バイトは6個のピクセルを包含している。
SPIプロトコル:伝統的なSPIのようなシリアルインターフェースプロトコルであり、それは読取/書込ビット、7ビットアドレスフィールド、8ビットデータフィールドを包含している。コマンドモードトランズアクションにおいて使用される場合には、R/Wビット+アドレスフィールドが8ビットコマンドにより置換され且つデータフィールドはオプションである。
一般的には、ディスプレイドライバ36は直接的なコマンドとして又はレジスタ74への書込みとしてのいずれかによりLoSSIインターフェース78によりデコードされる低速シリアル接続44を介して送られるトランズアクションによって制御することが可能であるが、ディスプレイドライバ36はレジスタ74の内容によって制御される。レジスタ74の状態に依存して、又は直接コマンドに応答して、ディスプレイドライバ36は、パーシャルモードデータをRAM82内に格納するか、幾つかの動作モードのうちの1つにエンターするか、又は低速シリアル接続44を介してホストプロセッサへステータスデータを供給する等のその他の雑多なアクションを実施するかのいずれかを行う。
LoSSIインターフェース78内へのシリアルデータがRAM82内へ書き込まれるべき場合には、該データはPMデータパッカーへ転送されそこで該シリアルデータは構文解析され且つ図3におけるステップ174において(「LOSSIデータのフォーマットに従って入力データを構文解析し且つ構文解析したデータをRAM内に格納」)シリアルデータにおけるRAMデータのフォーマットに依存して、RAM82へ送られる。図5は該シリアルデータの各ワードにおけるRAMデータの5個の異なるコンフィギュレーション即ち形態の模式図である。図5において、左側のビットはLoSSIインターフェース78に到着する最初のシリアルビットである。これら5個のコンフィギュレーション即ち形態は、ピクセル当たり1ビットのコンフィギュレーション180、ピクセル当たり3ビットの標準のコンフィギュレーション182、ピクセル当たり3ビットの効率的パッキングコンフィギュレーション184、ピクセル当たり12ビットのコンフィギュレーション186、及びピクセル当たり18ビットのコンフィギュレーション188である。RAM82がコンフィギュレーション180に示したピクセル当たりビットのデータで充填される場合には、最初の2個のビットは無視され、且つ次の6個のビットが6個のピクセルに対するデータである。RAM82がピクセル当たり3ビットのデータでロードされるべき場合には、該ピクセルデータは2個のコンフィギュレーション、即ち各シリアルデータワードが2個のピクセルに対するデータを保持するコンフィギュレーション182、及び3個のシリアルデータワードが8個のピクセルに対するピクセルデータを供給する効率的パッキングコンフィギュレーション184のうちの1つにおいてディスプレイドライバ36へ送ることが可能である。従って、効率的パッキングコンフィギュレーションは、3個のシリアルデータワードの各々において8乃至6の係数だけコンフィギュレーション182よりもRAM82内へピクセル当たり3ビットのデータのより速い転送を提供する。このデータのより速い転送は、パーシャルメモリ画像をより速くアップデートさせることを可能とし、そのことは、3ビットピクセルをRAM82内へ配置させるためにコンフィギュレーション182が使用された場合よりも一層アニメーションされたものとしてパーシャルメモリ画像を知覚させることを可能とする。ピクセル当たり12ビットのコンフィギュレーション186は、12ビットのピクセルをRAM82内へロードさせるために2個のシリアルワードを使用し、且つピクセル当たり18ビットのコンフィギュレーション188は、RAM82内に18ビットのピクセルをロードするために3個のシリアルワードを使用する。
図6はRAM82から出力チャンネル100へのパーシャルメモリデータの転送及びビデオ入力線40,42,54,56から出力チャンネル100へのビデオ又は通常のRGBデータの転送のフローチャート200である。RAM82から出力チャンネル100へのピクセルデータの流れは図6の左側にあり、それは、ステップ202において示されているように(「ディスプレイドライバはパーシャルモードにあるか又はアルファモードにあるか?」)、ディスプレイドライバ36が、RAM82内の画像が表示されるべきであることを意味するパーシャルモードにあるか、又はRAM82内の画像が通常のビデオデータと結合されるべきであることを意味するアルファモードにあるかのいずれかであることの決定によって開始する。ディスプレイドライバ36がパーシャルモード又はアルファモードにある場合には、パーシャル画像データはステップ204において示されているように(「RAM内に格納されているデータのフォーマットによって決定されるレートにおいて且つディスプレイドライバが通常のパワーにあるか又は低いパワーにあるかによってRAMからデータを読取る」)、パーシャル画像データはパーシャルモードコンフィギュレーションに依存する一定のレートでRAM82から読取られる。パーシャルモードコンフィギュレーションは、ディスプレイドライバ36がアルファモードにあり、その場合にはRAM82からのデータの読取りのタイミングがPclkによって設定され、又はアルファモードにはなく、その場合にはディスプレイドライバ36のタイミングは約13.0MHzの周波数を有している場合がある内部オシレータによって設定されるかのいずれかを包含している。RAM読取レートに影響を与えるその他のパーシャルモードコンフィギュレーションは、パーシャルモード動作が通常のパワー又は低いパワーにあるか否か、且つ画像が画像寸法において2×増加に対しアップスケールされるべきであるか否かである。これらのその他のパーシャルモードコンフィギュレーションについては以下により詳細に説明する。
図6のフローチャートにおいて、パーシャルモードが通常電力モードにあるか又はパーシャルモードにあるかがステップ206(「低電力モードにあるか?」)において決定がなされる。通常電力モードにある場合には、RAM82データはステップ208(「必要である場合には、2ピクセルグループを形成するために2個の18ビットピクセルの組にデータをフォーマット」)において、必要である場合には、最小桁ビット位置にゼロを配置させることにより18ビットピクセルにフォーマットさせる。RAM82内のデータがピクセル当たり1ビット又はピクセル当たり3ビットである場合にのみホストプロセッサ30によって選択することが可能な低電力モードにある場合には、出力チャンネル100へ送られるデータの各18ビットは4個のピクセルに対するデータを有しており、そのことはパーシャルモードオシレータクロック(不図示)を4で割算することを可能とし、従ってディスプレイドライバ36によって消費される電力を基本的に通常の電力の4分の1に減少させる。ディスプレイドライバ36が低電力モードにある場合には、18ビットピクセルの2個の組が一度に出力チャンネル100へ転送され、8個のピクセルに対するデータがステップ210(「アドレス線を第一線ラッチへ設定し、従って同一の36ビットを使用して4個の2ピクセルグループを一度にロードさせる」)において示されているように、一度に出力チャンネル100の4個のラッチへ転送され、尚用語「ラッチの最初の行」とは本願に対する添付資料Bにおいて示され且つ記載されているラッチ110の行のことを意味している。
図6に示されているように、パーシャルモードが通常電力モードにある場合には、パーシャルメモリRAM82データはステップ212(「PMデータをアップスケール?」)において、アップスケールさせることが可能である。アップスケールモードにおいては、各ピクセルは隣接する列において及び隣接するラインにおいて複製されるので、列ラッチ内へのデータのローディングが修正され、従って2ピクセルデータの組、即ち36個のピクセルビットは、ステップ214(「両方のピクセルが同一のデータ値を有するように最初のラインラッチをロード」)において示されているように、両方のピクセル位置を充填するために複製された1個のピクセルに対するデータから構成されている。更に、同一のピクセルデータでディスプレイの2個の隣接するラインを与えるために、ステップ216(「2本のライン出力毎に対し最初のラインラッチを一度ロード」)において、ディスプレイの1本おきのラインが書込まれた後に最初のラインラッチをロードさせる。パーシャルモードが低電力モード又はアップスケールモードにあるか否かに拘わらず、結果的に得られるパーシャルデータはアルファブレンドブロック218(「アルファブレンド」)へパスされ、該ブロックは通常電力パーシャルデータを通常のビデオデータとブレンドさせるか又はブレンドさせない場合があり且つ結果的に得られるデータはステップ220(「ピクセルデータをソースドライバへ送る」)において示されているように、ソースドライバ100へパスされる。2ピクセルデータが出力チャンネル100へ書込まれた後に、ディスプレイドライバ36は、図6におけるステップ222(「パーシャルモードであるか?」)において決定されるように、ディスプレイドライバ36がパーシャルモードにあるか又は通常モードにあるかに依存して、再度該サイクルを開始させる。
通常のビデオモードにおいては、データは、夫々、ステップ230(「ディスプレイドライバはRGBビデオモードにあるか?」)及び232(「ディスプレイドライバはMPLモードにあるか?」)において、RGB24ビットビデオ又はMPLビデオとしてディスプレイドライバ36へ入力される。受取られた通常のビデオデータがRGB24ビットデータである場合には、該データは直接的にビデオインターフェース90へ送られ、そこで、それは、必要である場合には、24ビットピクセルへフォーマットされ、DEパルスが遅延され、且つDEパルスにおける遷移はステップ234(「全ての非24ビット入力データを24ビット/ピクセルへ変換し、遅延させ且つDEと同期させる」)において、Pclkと同期させる。受取られた通常のビデオデータがMPLデータである場合には、それはステップ236(「MPLデータをデコード」)において並列データへデコードされる。通常のビデオデータがステップ234におけるプロセスによって正規化された後に、通常のビデオデータはDEラーニング92へパスされ且つステップ238(「DE入力における余分な遷移を除去」)において示されるようにデジタル的にフィルタされる。DEラーニングブロックの動作について以下のDEラーニングセクションにおいて説明する。
DEラーニング(Learning)ブロック92において、DE信号が低であるPclk期間の数が各DEパルス期間中にカウントされ、且つ2つの相次ぐカウントが同じである場合には、そのカウントは学習された(Learned)DE低カウントのラベルが付けられる。このカウントは、前の学習済DE低カウントと異なるものであるが同じものであるその後の2つの相次ぐDE低カウントまで変化することはない。同じ原理がDE期間に適用され、即ち、DE信号の相次ぐ下降端間のPclk期間の数がカウントされ、且つ2つの相次ぐDE期間カウントが同じである場合には、そのカウントは学習済DE期間カウントとなる。学習済DE低カウント及び学習済DE期間カウントを発生させることにより、DE低時間又はDE期間における1回の変動は、夫々、学習済DE低カウント又は学習済DE期間カウントを変化させることはない。DEパルスは、ディスプレイの垂直ブランキング期間の間に存在するものではなく、且つ垂直ブランキング期間の開始においてDEパルスの不存在及びDCパルスが再度表われるまでそれらが存在及び不存在である全時間を検知することにより、有効なラインの数及び全体的なラインの数を学習することが可能である。
図10は図2におけるアルファブレンドブロック98の動作を示した処理フローチャート320である。図10に示したように、円Cにおけるパーシャルモードデータは、ディスプレイドライバ36がステップ322(「低電力モードにあるか?」)において低電力モードにある場合には、アルファブレンドブロック98の円Eにおける出力へパスされ、というのは、低電力モードはブレンド用RAM82データ及び通常のビデオデータと互換性がないからである。次に、ディスプレイドライバ36がステップ324(「アルファブレンドモードにあるか?」)においてアルファブレンドモードにあるか否かの判別がなされ、そうでない場合には、パーシャルモードデータが円Eにおける出力へパスされる。次に、通常の2ピクセル組がステップ326(「通常のビデオ2ピクセルが定義されたパーシャルウインドウの外側に設定されているか?」)において定義されたパーシャルウインドウの外側にあるか否かの判別がなされる。そうである場合には、該パーシャルモードデータは、定義されたパーシャルウインドウ内側の通常の2ピクセル組が現在処理中であるまで保持され、該定義されたパーシャルウインドウは、ホストプロセッサ30がパーシャルメモリウインドウをディスプレイ34上の所望の位置に配置させるために変化させることが可能なレジスタ内に設定されているパーシャルメモリ開始及び終了行及びパーシャルメモリ開始及び終了列によって定義される。表示される通常のピクセルデータが少なくとも部分的に定義されたパーシャルウインドウ内にある場合には、該2ピクセル組の各ピクセルは別々に且つ並列に処理され且つ後にアルファブレンドブロック98の出力円Eを介して出力チャンネル100へパスされる前に再結合される。
図11を参照すると、通常のビデオ画像又はディスプレイドライバ36がパーシャルモードにある場合に発生される画像とすることが可能なウインドウ640内のディスプレイ画像(DI)602を担持するディスプレイ600が示されている。このDI602はディスプレイ上の1組の座標により提示されている。これらの座標は開始列606、終了列608、開始行610及び終了行612である。DI602を取囲むディスプレイ600の残部はボーダー614である。DI602は、例えば、該装置自身、又は該装置によって提供されるサービスと関連している商標又はロゴ領域618を取囲むバックグラウンドカラー領域616を包含することが可能である。画像602は、該装置がパーシャル動作モードにエンターする場合に自動的に表示される。該装置は、何等ユーザの入力無しで予め設定した時間の後に低電力にエンターすることが可能である。低電力モード及び減少されたディスプレイへの遷移は、又、バッテリ充電状態に制限することが可能である。
図13を参照すると、ソースドライバ回路(SDC)100がデジタル画像データをパストランジスタのソースへ結合されている出力チャンネル200へ供給する。ガンマ発生器回路(GGC)ブロック300は入力デジタル画像データをガラス上のソース線を駆動するのに必要なアナログ電圧へ変換する。該デジタル画像データは、ストリーミングビデオインターフェース又はレジスタ、フルフレームメモリ又はパーシャルディスプレイメモリ等の別の供給源から来ることが可能である。SDCは所定数の出力チャンネル200を有している。好適実施例においては、320個の出力チャンネルが存在している。各出力チャンネルは1個のピクセルに対しRGBデータを受取り且つガラスデマルチプレクサセレクト信号(CKH1−3)に対して同期されている時間多重シーケンスにおいて赤、緑及び青データのデジタル・アナログ変換を実施する。各ライン時間内のRGBデータの変換シーケンスは第一レジスタに対する設定によって決定される。
ソースドライバ回路(SDC)100は2個の主要な回路ブロックを有している。1つは各ピクセルに対するデジタル画像データを担持する出力チャンネルブロック200である。各列は1つのチャンネルである。他方はガンマ発生器回路ブロック300である。
図14に示したように、SDC100は出力チャンネル200に対して一度に36ビットのデータを出力する。該データは2個のバス202,204を介して供給される。通常モードにおいて、各バスは1個のピクセルに対し18ビットのデータを担持し且つ一緒になってバス202,204は2個の隣接する(偶数及び奇数)列に対するデータを担持する。ピクセルアドレスブロック208は1つのバスからのデータを行110内の偶数ラッチへ指向させ、且つ他の列に対するデータは行110内の奇数ラッチへ指向される。各ピクセルに対して1個のラッチが存在している。各ラッチ内には3個の6ビットレジスタが存在しており、それらは各ピクセルに対して18ビットのRGBデータを保持する。第一行110が完全にロードされた後に、そのイネーブル信号101は高となり且つその内容は第二行120へ転送する。その結果、行110内の列400は、将来のピクセルに対するデータでロードさせることが可能である。ローディングが完了すると、全体の行のピクセルに対するデータが第二ラッチ120内へロードされる。
行120に対するデータは、ディスプレイ上の薄膜トランジスタのソース線を駆動するために、一度に1つのカラーづつデジタルからアナログへ変換される。行120の出力はトライステートバッファ50によって列デコーダ60に対して多重化される。任意の1つの時間において、赤、又は青又は緑を表わす単一カラーの6ビットワードがイネーブルされ且つデコーダ60へパスされる。換言すると、各ラッチにおけるレジスタ13.1、13.2及び13.3におけるデータは逐次的にデジタルからアナログ電圧へ変換される。変換は各ラッチにおける各レジスタ131(赤)に関して同時的に行われ且つ最初に赤、次いで青及び最後に緑を変換させるために繰り返される。
GGCブロック300が図15に示されている。それは80個のレンジ抵抗390、5個のレンジデコーダ370、5個のレンジ増幅器350、64個の基準(参照)電圧出力310.00−310.63を具備する基準抵抗ストリング330及び64個の4対1アナログマルチプレクサ320からなるネットワークである。ヒューリスティックな目的のために、図15は単に4個の出力マルチプレクサを示しているに過ぎない。64個のマルチプレクサ320の出力は64ビット出力バス250上に配置され、出力チャンネルのDAC60に対する64個の基準電圧の選択を与える。GGCは、正及び負の両方の電圧で各カラーに対する別個のガンマ値を発生することが可能である。GGCはルックアップテーブルの問題を解消しており且つその代わりにLCDディスプレイに対する実時間アナログ電圧発生器である。GGCは、又、ディスプレイが各カラーに対して異なるガンマを有することを可能とするために1つのガンマ曲線から別のガンマ曲線へオンザフライでスイッチングすることが可能である。GGCは異なるディスプレイに対するガンマと互換性があるように調節可能である。各ガンマ値は異なるディスプレイを収容するために変更することが可能である。
低電力モードは1ビット又は3ビットを使用することが可能である。1ビットモードにおいては、ユーザは、しばしば、黒及び白を使用することを好む。然しながら、図15AにおけるDAC375及び371によって供給することが可能な電圧のレンジ即ち範囲を使用して形成することが可能な任意のカラーを使用することが可能である。1つのカラーは、バックグラウンドカラーとすることが可能であり、且つ他方のカラーはフォアグラウンドカラーとすることが可能である。1つのフォアグラウンドカラーから別のフォアグラウンドカラーへスイッチすることも可能である。例えば、バッテリ電力が低い場合には、製造業者は、フォアグラウンドカラーを白から赤へスイッチさせ従ってテキストメッセージ又は低電力画像に加えて低電力であることを警告するカラーを使用するためにガンマ発生器回路を設定することが可能である。3ビットモードにおいては、サブピクセルがカラーを供給するために異なってスイッチする。1ビットモードにおいては、サブピクセルが典型的に黒及び白である単に2つのカラーを供給するために同じにスイッチする(即ち、同一の値を有する)。
64個のガンママルチプレクサ320は、製造業者が基準抵抗ストリング330の個々のタップ点を調節することを可能とする。各マルチプレクサは4個又はそれ以上の入力タップ点を有している。該マルチプレクサ上のセレクト信号が、ユーザが所望のタップ点を選択することを可能とする。各ガンマ基準電圧に対して1つづつ64個のDACが存在していない理由は、基準電圧0及び63は、常に、該曲線の端点であり且つ、常に、基準抵抗ストリングの端部に接続されているからである。
Claims (8)
- 関連する水平及び垂直同期信号に対応する信号の発生を容易化させるためにデジタルビデオ信号用の関連する水平及び垂直同期信号を除いてデータイネーブル信号及びピクセルクロックを使用する方法において、
複数個の周期的なクロックパルスを有するピクセルクロックを受取り、
リーディング及びトレーリング信号端によって分離されているアサート及びデアサート状態を具備するデータイネーブル信号を受取り、
少なくとも第一及び第二ピクセルクロックカウントを夫々発生するために前記リーディング及びトレーディング信号端の似ていないもの及び似ているものの間の時間間隔に対応する前記複数個のピクセルクロックパルスの第一及び第二部分をカウントし、
前記複数個の第一ピクセルクロックカウントの第一及び第二のものの間の差を表わす第一学習値を具備する第一比較カウントを発生するために前記複数個の第一ピクセルクロックカウントの夫々のものを比較し、
前記複数個の第二ピクセルクロックカウントの第一及び第二のものの間の差を表わす第二学習値を具備する第二比較カウントを発生するために前記複数個の第二ピクセルクロックカウントの夫々のものを比較し、且つ
水平ライン間隔を表わすピクセルカウント信号及び垂直ライン間隔を表わす全ライン信号を発生するために一連のピクセルカウントにおいて前記第二学習値に等しいカウントを介して前記複数個のピクセルクロックパルスの複数個の相次ぐ部分の各1つをカウントする、
ことを包含している方法。 - 請求項1において、少なくとも第一及び第二ピクセルクロックカウントを夫々発生するために前記リーディング及びトレーリング信号端のうちの似ていないものと似ているものとの間の時間間隔に対応する前記複数個のピクセルクロックパルスの第一及び第二部分を前記カウントすることが、
複数個の第一ピクセルクロックカウントを発生するために前記リーディング及びトレーリング信号端の相次ぐ似ていないものの間の夫々の時間間隔に対応する前記複数個のピクセルクロックパルスの複数個の部分をカウントし、且つ
複数個の第二ピクセルクロックカウントを発生するために前記リーディング及びトレーリング信号端の相次ぐ似ているものの間の夫々の時間間隔に対応する前記複数個のピクセルクロックパルスの複数個の部分をカウントする、
ことを包含している方法。 - 請求項2において、複数個の第一ピクセルクロックカウントを発生するために前記リーディング及びトレーリング信号端の相次ぐ似ていないものの間の夫々の時間間隔に対応する前記複数個のピクセルクロックパルスの複数個の部分を前記カウントすることが、前記データイネーブル信号の前記アサート及びデアサート状態のうちの1つの複数個に対応する前記複数個のピクセルクロックパルスの複数個の部分をカウントすることを包含している方法。
- 請求項2において、複数個の第二ピクセルクロックカウントを発生するために前記リーディング及びトレーリング信号端の相次ぐ似ているものの間の夫々の時間間隔に対応する前記複数個のピクセルクロックパルスの複数個の部分を前記カウントすることが、前記データイネーブル信号の前記アサート及びデアサート状態の相次ぐものに対応する前記複数個のピクセルクロックパルスの複数個の部分をカウントすることを包含している方法。
- 請求項1において、
前記複数個の第一ピクセルクロックカウントの第一及び第二のものの間の差に関連している第一学習値を具備する第一比較カウントを発生するために前記複数個の第一ピクセルクロックカウントの夫々のものを前記比較することが、第一比較カウントを発生するために前記複数個の第一ピクセルクロックカウントの第一及び第二の相次ぐものを比較することを包含しており、前記第一比較カウントは、前記複数個の第一ピクセルクロックカウントの前記第一及び第二のものが等しい場合に、第一の前の値から且つ前記複数個の第一ピクセルクロックカウントの前記第二のものに対応する第一学習値へ変化する値を有しており、且つ
前記複数個の第二ピクセルクロックカウントの第一及び第二のものの間の差に関連している第二学習値を具備する第二比較カウントを発生するために前記複数個の第二ピクセルクロックカウントの夫々のものを前記比較することが、第二比較カウントを発生するために前記複数個の第二ピクセルクロックカウントの第一及び第二の相次ぐものを比較することを包含しており、前記第二比較カウントは、前記複数個の第二ピクセルクロックカウントの前記第一及び第二のものが等しい場合に、第二の前の値から前記複数個の第二ピクセルクロックカウントの前記第二のものに対応する第二学習値へ変化する値を有している、
方法。 - 請求項5において、第一比較カウントを発生するために前記複数個の第一ピクセルクロックカウントの第一及び第二のものを前記比較することが、前記複数個の第一ピクセルクロックカウントの相次ぐのものを比較することを包含している方法。
- 請求項5において、第二比較カウントを発生するために前記複数個の第二ピクセルクロックカウントの第一及び第二のものを前記比較することが、前記複数個の第二ピクセルクロックカウントの相次ぐものを比較することを包含している方法。
- 請求項1において、水平ライン間隔を表わすピクセルカウント信号及び垂直ライン間隔を表わす全ライン信号を発生するために一連のピクセルカウントにおける前記第二学習値に等しいカウントを介して前記複数個のピクセルクロックパルスの複数個の相次ぐ部分の各1つを前記カウントすることが、更に、
前記アサート及びデアサート状態のうちの1つを前記データイネーブル信号が包含している期間中におけるピクセルカウントの前記一連のうちの第一部分、及び
前記アサート及びデアサート状態の両方を前記データイネーブル信号が包含している期間中におけるピクセルカウントの前記一連のうちの第二部分、
を表わす垂直カウント信号、及び
ピクセルカウントの前記一連のうちの前記第二部分を表わすアクティブライン信号、
を発生させることを包含している方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US93291007P | 2007-06-01 | 2007-06-01 | |
US12/128,132 US8072394B2 (en) | 2007-06-01 | 2008-05-28 | Video display driver with data enable learning |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009009122A true JP2009009122A (ja) | 2009-01-15 |
Family
ID=40094090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008144987A Pending JP2009009122A (ja) | 2007-06-01 | 2008-06-02 | データイネーブルラーニングを具備するビデオディスプレイドライバ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8072394B2 (ja) |
JP (1) | JP2009009122A (ja) |
KR (1) | KR100993813B1 (ja) |
DE (1) | DE102008025915B4 (ja) |
TW (1) | TWI413047B (ja) |
WO (1) | WO2008150854A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013250361A (ja) * | 2012-05-31 | 2013-12-12 | Japan Display Inc | 液晶表示装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080303767A1 (en) | 2007-06-01 | 2008-12-11 | National Semiconductor Corporation | Video display driver with gamma control |
US20090066675A1 (en) * | 2007-09-10 | 2009-03-12 | Ying-Lieh Chen | Display driver and digital to analog converter thereof |
US20100220085A1 (en) * | 2009-03-02 | 2010-09-02 | Cheng-Chi Yen | Display controlling system and method thereof |
JP5448981B2 (ja) | 2009-04-08 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置の駆動方法 |
US9691360B2 (en) * | 2012-02-21 | 2017-06-27 | Apple Inc. | Alpha channel power savings in graphics unit |
KR20140025169A (ko) * | 2012-08-21 | 2014-03-04 | 삼성디스플레이 주식회사 | 디지털 아날로그 변환기, 디스플레이 구동 회로 및 그것을 포함하는 표시 장치 |
KR102023067B1 (ko) | 2013-03-15 | 2019-09-19 | 삼성전자주식회사 | 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법 |
US10297232B2 (en) | 2014-03-10 | 2019-05-21 | Silicon Works Co., Ltd. | Source driver |
KR102248822B1 (ko) * | 2014-10-06 | 2021-05-10 | 삼성전자주식회사 | 디스플레이 장치를 구비한 모바일 기기 및 그것의 동작 방법 |
KR102237039B1 (ko) * | 2014-10-06 | 2021-04-06 | 주식회사 실리콘웍스 | 소오스 드라이버 및 이를 포함하는 디스플레이 장치 |
JP2016099935A (ja) * | 2014-11-26 | 2016-05-30 | 株式会社ジャパンディスプレイ | データ通信装置、データ通信システム |
CN105373288A (zh) * | 2015-09-25 | 2016-03-02 | 北京金山安全软件有限公司 | 被锁定界面的显示方法、装置和移动终端 |
CN108235098B (zh) * | 2016-12-21 | 2020-09-04 | 杭州海康威视数字技术股份有限公司 | 一种显示同步方法及视频显示终端 |
TWI712904B (zh) * | 2018-10-18 | 2020-12-11 | 華邦電子股份有限公司 | 電子裝置及積體電路的佈局方法 |
US10965302B1 (en) * | 2019-10-12 | 2021-03-30 | Analog Devices International Unlimited Company | Background static error measurement and timing skew error measurement for RF DAC |
EP4070538A4 (en) * | 2019-12-06 | 2023-11-29 | Magic Leap, Inc. | CODING A STEREO HOME SCREEN INTO A STATIC IMAGE |
US11545072B2 (en) * | 2021-06-08 | 2023-01-03 | Huizhou China Star Optoelectronics Display Co., Ltd. | Driving device of display panel and display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08160922A (ja) * | 1994-12-09 | 1996-06-21 | Fujitsu Ltd | 液晶表示装置 |
JPH10301544A (ja) * | 1997-05-01 | 1998-11-13 | Nec Corp | 液晶表示装置 |
JP2000284761A (ja) * | 1999-03-31 | 2000-10-13 | Advanced Display Inc | 表示装置および表示装置用インターフェイス回路 |
JP2007041437A (ja) * | 2005-08-05 | 2007-02-15 | Sharp Corp | 表示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0156804B1 (ko) * | 1995-11-28 | 1998-12-15 | 김광호 | 데이타 인에이블 신호를 이용하여 바이오스에 관계없이 프리챠지를 하는 스타트 펄스 버티컬 신호 생성기 |
US6670964B1 (en) * | 1998-09-18 | 2003-12-30 | Hewlett-Packard Development Company, L.P. | Automatic scaler mode detection |
JP3647338B2 (ja) * | 1999-11-11 | 2005-05-11 | 富士通株式会社 | 画像信号解像度変換方法及び装置 |
TW493159B (en) * | 2001-01-05 | 2002-07-01 | Acer Peripherals Inc | Method and device to detect the full-screen size by data enable signal |
KR100391989B1 (ko) * | 2001-04-06 | 2003-07-22 | 삼성전자주식회사 | 해상도 변경 감지 속도가 향상된 디스플레이 장치 및 그감지 방법 |
US6954491B1 (en) * | 2001-06-14 | 2005-10-11 | Silicon Image, Inc. | Methods and systems for sending side-channel data during data inactive period |
KR100408299B1 (ko) | 2001-09-29 | 2003-12-01 | 삼성전자주식회사 | 모드 판단 장치 및 방법 |
TW565759B (en) * | 2002-04-24 | 2003-12-11 | Pentagon Res Company Ltd | Method of clock recovery in a TMDS repeater |
JP4754166B2 (ja) * | 2003-10-20 | 2011-08-24 | 富士通株式会社 | 液晶表示装置 |
KR100604907B1 (ko) * | 2004-10-05 | 2006-07-28 | 삼성전자주식회사 | 데이터 인에이블 신호로부터 발생되는 수평/수직 동기신호로부터 신호의 안정성 여부를 판별하는 평판 표시장치의 싱크 프로세서 |
KR101036512B1 (ko) | 2004-12-30 | 2011-05-24 | 매그나칩 반도체 유한회사 | 반도체 장치의 타이밍 컨트롤러 |
WO2006095313A1 (en) * | 2005-03-11 | 2006-09-14 | Koninklijke Philips Electronics N.V. | Method for remotely controlling a display apparatus based thereon and a portable device comprising such an apparatus |
JP4894183B2 (ja) | 2005-07-25 | 2012-03-14 | 三菱電機株式会社 | ノイズ除去回路およびこれを用いたマトリックス表示装置、ならびに解像度弁別回路 |
US20070030452A1 (en) * | 2005-08-08 | 2007-02-08 | N-Lighten Technologies | Image adaptation system and method |
US7830450B2 (en) * | 2006-09-13 | 2010-11-09 | Realtek Semiconductor Corp. | Frame synchronization method and device utilizing frame buffer |
-
2008
- 2008-05-28 US US12/128,132 patent/US8072394B2/en active Active
- 2008-05-29 KR KR1020087018483A patent/KR100993813B1/ko active IP Right Grant
- 2008-05-29 WO PCT/US2008/065065 patent/WO2008150854A1/en active Application Filing
- 2008-05-30 DE DE102008025915.2A patent/DE102008025915B4/de active Active
- 2008-05-30 TW TW097120184A patent/TWI413047B/zh active
- 2008-06-02 JP JP2008144987A patent/JP2009009122A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08160922A (ja) * | 1994-12-09 | 1996-06-21 | Fujitsu Ltd | 液晶表示装置 |
JPH10301544A (ja) * | 1997-05-01 | 1998-11-13 | Nec Corp | 液晶表示装置 |
JP2000284761A (ja) * | 1999-03-31 | 2000-10-13 | Advanced Display Inc | 表示装置および表示装置用インターフェイス回路 |
JP2007041437A (ja) * | 2005-08-05 | 2007-02-15 | Sharp Corp | 表示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013250361A (ja) * | 2012-05-31 | 2013-12-12 | Japan Display Inc | 液晶表示装置 |
US9847071B2 (en) | 2012-05-31 | 2017-12-19 | Japan Display Inc. | Liquid crystal display device |
US10096295B2 (en) | 2012-05-31 | 2018-10-09 | Japan Display Inc. | Liquid crystal display device |
US10276124B2 (en) | 2012-05-31 | 2019-04-30 | Japan Display Inc. | Liquid crystal display device |
US10475412B2 (en) | 2012-05-31 | 2019-11-12 | Japan Display Inc. | Liquid crystal display device |
US10867574B2 (en) | 2012-05-31 | 2020-12-15 | Japan Display Inc. | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
WO2008150854A1 (en) | 2008-12-11 |
US20080303750A1 (en) | 2008-12-11 |
TWI413047B (zh) | 2013-10-21 |
DE102008025915B4 (de) | 2018-11-08 |
US8072394B2 (en) | 2011-12-06 |
TW200910295A (en) | 2009-03-01 |
KR20090086022A (ko) | 2009-08-10 |
DE102008025915A1 (de) | 2009-04-09 |
KR100993813B1 (ko) | 2010-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10311825B2 (en) | Display driver | |
US8072394B2 (en) | Video display driver with data enable learning | |
JP2009020498A (ja) | パーシャルメモリ制御を有するビデオディスプレイドライバ | |
US8854294B2 (en) | Circuitry for independent gamma adjustment points | |
JP4786996B2 (ja) | 表示装置 | |
US7298352B2 (en) | Apparatus and method for correcting gamma voltage and video data in liquid crystal display | |
US20030132906A1 (en) | Gray scale display reference voltage generating circuit and liquid crystal display device using the same | |
JP4694890B2 (ja) | 液晶表示装置及び液晶表示パネル駆動方法 | |
US20060227628A1 (en) | Display driver and display driving method | |
JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
US8970641B2 (en) | Display device | |
KR101765798B1 (ko) | 액정표시장치 및 그 구동방법 | |
KR101899100B1 (ko) | 액정표시장치와 그 구동 방법 | |
KR101589752B1 (ko) | 액정표시장치 | |
US20150170594A1 (en) | Data driver and display device using the same | |
JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
JP2008225494A (ja) | 表示ドライバ及び電気光学装置 | |
JP2005037831A (ja) | 表示ドライバ及び電気光学装置 | |
US9728153B2 (en) | Display system and method using set/reset pixels | |
KR101325069B1 (ko) | 영상 디스플레이 장치와 영상 디스플레이 방법 | |
KR102090608B1 (ko) | 액정표시장치와 그 구동방법 | |
KR101534015B1 (ko) | 액정표시장치용 구동회로 | |
KR101623187B1 (ko) | 액정표시장치 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120821 |