JP2013250361A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2013250361A JP2013250361A JP2012123908A JP2012123908A JP2013250361A JP 2013250361 A JP2013250361 A JP 2013250361A JP 2012123908 A JP2012123908 A JP 2012123908A JP 2012123908 A JP2012123908 A JP 2012123908A JP 2013250361 A JP2013250361 A JP 2013250361A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- amplifier circuit
- liquid crystal
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3262—Power saving in digitizer or tablet
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Position Input By Displaying (AREA)
Abstract
【課題】タッチパネル機能を内蔵した液晶表示装置において、待機状態で液晶表示パネルに「黒」を表示する表示オフ時に、液晶表示装置での消費電力を低減する。
【解決手段】タッチパネル機能を内蔵した液晶表示装置において、前記各映像線に対して前記映像電圧を供給するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記映像電圧を前記映像線に供給するソースアンプ回路を有し、通常動作時よりも低電力である低電力モード１の時に、前記ソースアンプ回路を流れる電流を、通常動作時に前記ソースアンプ回路を流れる電流より低減し、低電力モード１よりも低電力である低電力モード２の時に、前記ソースアンプ回路の動作を停止し、前記映像線にＧＮＤの電圧を供給する。
【選択図】 図１９
【解決手段】タッチパネル機能を内蔵した液晶表示装置において、前記各映像線に対して前記映像電圧を供給するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記映像電圧を前記映像線に供給するソースアンプ回路を有し、通常動作時よりも低電力である低電力モード１の時に、前記ソースアンプ回路を流れる電流を、通常動作時に前記ソースアンプ回路を流れる電流より低減し、低電力モード１よりも低電力である低電力モード２の時に、前記ソースアンプ回路の動作を停止し、前記映像線にＧＮＤの電圧を供給する。
【選択図】 図１９
Description
本発明は、液晶表示装置に係わり、特に、タッチパネルを内蔵したインセル方式の液晶表示装置に適用して有効な技術に関する。
表示画面に使用者の指またはペンなどを用いてタッチ操作（接触押圧操作、以下、単にタッチと称する）して情報を入力する装置（以下、タッチセンサ又はタッチパネルとも称する）を備えた表示装置は、ＰＤＡや携帯端末などのモバイル用電子機器、各種の家電製品、現金自動預け払い機（Automated Teller Machine）等に用いられている。
このようなタッチパネルとして、タッチされた部分の容量変化を検出する静電容量方式が知られている。
この静電容量方式タッチパネルとして、下記特許文献１に示すように、タッチパネル機能を液晶表示パネルに内蔵した、所謂、インセル方式の液晶表示装置が知られている。
インセル方式のタッチパネルでは、タッチパネルの走査電極を、液晶表示パネルを構成第１基板（ＴＦＴ基板ともいう）上に形成される対向電極（コモン電極（ＣＴ）ともいう）を分割して使用している。
このようなタッチパネルとして、タッチされた部分の容量変化を検出する静電容量方式が知られている。
この静電容量方式タッチパネルとして、下記特許文献１に示すように、タッチパネル機能を液晶表示パネルに内蔵した、所謂、インセル方式の液晶表示装置が知られている。
インセル方式のタッチパネルでは、タッチパネルの走査電極を、液晶表示パネルを構成第１基板（ＴＦＴ基板ともいう）上に形成される対向電極（コモン電極（ＣＴ）ともいう）を分割して使用している。
タッチパネルを内蔵したインセル方式の液晶表示装置において、液晶表示パネルを駆動する液晶表示パネル用のドライバＩＣと、タッチ位置を検出するタッチパネル用のドライバＩＣを共通化することにより、部品点数を低減することが可能である。
しかしながら、タッチパネルを内蔵したインセル方式の液晶表示装置において、液晶表示パネル用のドライバＩＣと、タッチパネル用のドライバＩＣを共通化した場合に、タッチパネル駆動用の電圧は、液晶表示パネル駆動用の電圧と共通化されることになる。
そのため、待機状態でもタッチパネルのタッチ位置検出を行うために、待機状態で液晶表示パネルに「黒」を表示する表示オフ時にも、液晶表示装置での消費電力を低減できないという問題点がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した液晶表示装置において、待機状態で液晶表示パネルに「黒」を表示する表示オフ時に、液晶表示装置での消費電力を低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面 によって明らかにする。
しかしながら、タッチパネルを内蔵したインセル方式の液晶表示装置において、液晶表示パネル用のドライバＩＣと、タッチパネル用のドライバＩＣを共通化した場合に、タッチパネル駆動用の電圧は、液晶表示パネル駆動用の電圧と共通化されることになる。
そのため、待機状態でもタッチパネルのタッチ位置検出を行うために、待機状態で液晶表示パネルに「黒」を表示する表示オフ時にも、液晶表示装置での消費電力を低減できないという問題点がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した液晶表示装置において、待機状態で液晶表示パネルに「黒」を表示する表示オフ時に、液晶表示装置での消費電力を低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面 によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）第１基板と、第２基板と、前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記第１基板は、前記各画素に映像電圧を供給する複数の映像線を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記各映像線に対して前記映像電圧を供給するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記映像電圧を前記映像線に供給するソースアンプ回路を有し、前記ソースアンプ回路は、自ソースアンプ回路を流れる電流を調整可能な電流調整回路を有し、通常動作時よりも低電力である低電力モード１の時に、前記電流調整回路により、前記ソースアンプ回路を流れる電流を、通常動作時に前記ソースアンプ回路を流れる電流より低減し、低電力モード１よりも低電力である低電力モード２の時に、前記電流調整回路により、前記ソースアンプ回路の動作を停止し、前記映像線にＧＮＤの電圧を供給する。
（１）第１基板と、第２基板と、前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記第１基板は、前記各画素に映像電圧を供給する複数の映像線を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記各映像線に対して前記映像電圧を供給するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記映像電圧を前記映像線に供給するソースアンプ回路を有し、前記ソースアンプ回路は、自ソースアンプ回路を流れる電流を調整可能な電流調整回路を有し、通常動作時よりも低電力である低電力モード１の時に、前記電流調整回路により、前記ソースアンプ回路を流れる電流を、通常動作時に前記ソースアンプ回路を流れる電流より低減し、低電力モード１よりも低電力である低電力モード２の時に、前記電流調整回路により、前記ソースアンプ回路の動作を停止し、前記映像線にＧＮＤの電圧を供給する。
（２）第１基板と、第２基板と、前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記対向電圧を前記対向電極に供給するコモンアンプ回路を有し、前記コモンアンプ回路は、自コモンアンプ回路を流れる電流を調整可能な電流調整回路を有し、通常動作時よりも低電力である低電力モードの時に、前記電流調整回路により、前記コモンアンプ回路の動作を停止し、前記対向電極にＧＮＤの電圧を供給する。
（３）第１基板と、第２基板と、前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、複数の階調電圧を生成する階調電圧生成回路を有し、前記階調電圧生成回路は、前記複数の階調電圧を出力する複数のアンプ回路を有し、前記各アンプ回路は、自アンプ回路を流れる電流を調整可能な電流調整回路を有し、通常動作時よりも低電力である低電力モード１の時に、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の動作を停止し、低電力モード１よりも低電力である低電力モード２の時に、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の動作を停止するとともに、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路を流れる電流を、通常動作時に前記アンプ回路を流れる電流より低減し、低電力モード２よりも低電力である低電力モード３の時に、前記複数の階調電圧を出力する前記各アンプ回路の前記電流調整回路により、前記各アンプ回路の動作を停止し、最下位の階調電圧としてＧＮＤの電圧を供給する。
（４）第１基板と、第２基板と、前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記第１基板は、前記各画素にＶＧＨの選択走査電圧と、ＶＧＬの非選択走査電圧を供給する複数の走査線を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記ＶＧＨの電圧と前記ＶＧＬの電圧を出力するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記ＶＧＨの電圧と前記ＶＧＬの電圧を生成する、チャージポンプ方式のＶＧＨ／ＶＧＬ生成回路を有し、通常動作時よりも低電力である低電力モードの時に、前記ＶＧＨ／ＶＧＬ生成回路内のスイッチ回路のオン／オフ周期を、通常動作時よりも長くする。
（５）第１基板と、第２基板と、前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記第１基板は、前記各画素に映像電圧を供給する複数の映像線を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記各映像線に対して前記映像電圧を供給するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記映像電圧を前記映像線に供給するソースアンプ回路と、前記ソースアンプ回路に、高電位のＶＳＰの電圧を供給するＶＳＰ生成回路と低電位のＶＳＮの電圧を供給するＶＳＮ生成回路とを有し、前記ＶＳＰ生成回路と前記ＶＳＮ生成回路は、スイッチングレギュレータ方式の昇圧回路であり、通常動作時よりも低電力である低電力モード１の時に、前記ＶＳＰ生成回路と前記ＶＳＮ生成回路のスイッチング周波数を低減し、低電力モード１よりも低電力である低電力モード２の時に、前記ＶＳＰ生成回路のスイッチング周波数を低減し、前記ＶＳＮ生成回路の動作を停止する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明のタッチパネル機能を内蔵した液晶表示装置によれば、待機状態で液晶表示パネルに「黒」を表示する表示オフ時に、液晶表示装置での消費電力を低減することが可能となる。
本発明のタッチパネル機能を内蔵した液晶表示装置によれば、待機状態で液晶表示パネルに「黒」を表示する表示オフ時に、液晶表示装置での消費電力を低減することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
図１は、従来例のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。
図２は、図１に示すタッチパネルの電極構成を示す平面図である。
図３は、図１に示すタッチパネルの断面構造を示す断面図である。
一般的に、タッチパネルは、図２に示すように、容量検出用の走査電極（ＴＸ）と、検出電極（ＲＸ）を有する。ここでは、例えば、走査電極（ＴＸ）を３本（ＴＸ１〜ＴＸ３）、検出電極（ＲＸ）を２本（ＲＸ１，ＲＸ２）で図示しているが、電極数はこれに限らない。
また、タッチパネルは、図１、図３に示すように、タッチパネル基板４１と、タッチパネル基板４１上に形成される走査電極（ＴＸ）および検出電極（ＲＸ）と、走査電極（ＴＸ）および検出電極（ＲＸ）上に形成される層間絶縁膜４２と、層間絶縁膜４２上に形成され、走査電極（ＴＸ）同士を電気的に接続する接続部（ＳＴＸ）と、前記接続部（ＳＴＸ）上に形成される保護膜４３と、前記保護膜４３上に配置されるフロントウィンドウ（又は、保護フィルム）４４と、前記タッチパネル基板４１の液晶表示パネル側に形成されるシールド用の透明電極（例えば、ＩＴＯ（Indium Tin Oxide）膜で形成される電極）４５とで構成される。
従来のタッチパネルでは、タッチパネル制御ＩＣ（ＤＲＴ）により、各走査電極（ＴＸ）を５Ｖ〜１０Ｖ程度の電圧でパルス駆動を行い、タッチパネル制御ＩＣ（ＤＲＴ）において、検出電極（ＲＸ）での電圧変化を検出し、タッチ位置の検出を行う。即ち、指等により走査電極（ＴＸ）と検出電極（ＲＸ）との間の容量値が変化し、走査電極（ＴＸ）をパルス駆動した際に、検出電極（ＲＸ）で検出される電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
図１は、従来例のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。
図２は、図１に示すタッチパネルの電極構成を示す平面図である。
図３は、図１に示すタッチパネルの断面構造を示す断面図である。
一般的に、タッチパネルは、図２に示すように、容量検出用の走査電極（ＴＸ）と、検出電極（ＲＸ）を有する。ここでは、例えば、走査電極（ＴＸ）を３本（ＴＸ１〜ＴＸ３）、検出電極（ＲＸ）を２本（ＲＸ１，ＲＸ２）で図示しているが、電極数はこれに限らない。
また、タッチパネルは、図１、図３に示すように、タッチパネル基板４１と、タッチパネル基板４１上に形成される走査電極（ＴＸ）および検出電極（ＲＸ）と、走査電極（ＴＸ）および検出電極（ＲＸ）上に形成される層間絶縁膜４２と、層間絶縁膜４２上に形成され、走査電極（ＴＸ）同士を電気的に接続する接続部（ＳＴＸ）と、前記接続部（ＳＴＸ）上に形成される保護膜４３と、前記保護膜４３上に配置されるフロントウィンドウ（又は、保護フィルム）４４と、前記タッチパネル基板４１の液晶表示パネル側に形成されるシールド用の透明電極（例えば、ＩＴＯ（Indium Tin Oxide）膜で形成される電極）４５とで構成される。
従来のタッチパネルでは、タッチパネル制御ＩＣ（ＤＲＴ）により、各走査電極（ＴＸ）を５Ｖ〜１０Ｖ程度の電圧でパルス駆動を行い、タッチパネル制御ＩＣ（ＤＲＴ）において、検出電極（ＲＸ）での電圧変化を検出し、タッチ位置の検出を行う。即ち、指等により走査電極（ＴＸ）と検出電極（ＲＸ）との間の容量値が変化し、走査電極（ＴＸ）をパルス駆動した際に、検出電極（ＲＸ）で検出される電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。
タッチパネルは、液晶表示パネルの前面に設置される。従って、液晶表示パネルに表示された画像を使用者が見る場合には、表示画像がタッチパネルを透過する必要があるため、タッチパネルは光透過率が高いことが望ましい。
液晶表示パネルは、図１に示すように、第１基板（ＳＵＢ１；以下、ＴＦＴ基板という）、第２基板（ＳＵＢ２；以下、ＣＦ基板という）と、ＴＦＴ基板（ＳＵＢ１）とＣＦ基板（ＳＵＢ２）との間に挟持される液晶（図示せず）とを有する。
また、ＴＦＴ基板（ＳＵＢ１）は、ＣＦ基板（ＳＵＢ２）よりも大きな面積を有し、ＴＦＴ基板（ＳＵＢ１）の、ＣＦ基板（ＳＵＢ２）と対向しない領域には、液晶ドライバＩＣ（ＤＲＶ）が実装され、さらに、当該領域の一辺の周辺部には、メインフレキシブル配線基板（ＭＦＰＣ）が実装される。
なお、図１において、ＣＴは対向電極（共通電極ともいう）、ＴＦＰＣはタッチパネル用フレキシブル配線基板、ＣＤは裏面側透明導電膜、５２は接続部材、５３は接続用フレキシブル配線基板である。
ＩＰＳ方式の液晶表示パネルは、ＴＮ方式の液晶表示パネルやＶＡ方式の液晶表示パネルのように、カラーフィルタが設けられる基板上に対向電極（ＣＴ）が存在しない。そのため、表示ノイズを低減する等の理由により、カラーフィルタが設けられる基板上に、例えばＩＴＯなどの透明導電膜で構成される裏面側透明導電膜（ＣＤ）が形成されている。
液晶表示パネルは、図１に示すように、第１基板（ＳＵＢ１；以下、ＴＦＴ基板という）、第２基板（ＳＵＢ２；以下、ＣＦ基板という）と、ＴＦＴ基板（ＳＵＢ１）とＣＦ基板（ＳＵＢ２）との間に挟持される液晶（図示せず）とを有する。
また、ＴＦＴ基板（ＳＵＢ１）は、ＣＦ基板（ＳＵＢ２）よりも大きな面積を有し、ＴＦＴ基板（ＳＵＢ１）の、ＣＦ基板（ＳＵＢ２）と対向しない領域には、液晶ドライバＩＣ（ＤＲＶ）が実装され、さらに、当該領域の一辺の周辺部には、メインフレキシブル配線基板（ＭＦＰＣ）が実装される。
なお、図１において、ＣＴは対向電極（共通電極ともいう）、ＴＦＰＣはタッチパネル用フレキシブル配線基板、ＣＤは裏面側透明導電膜、５２は接続部材、５３は接続用フレキシブル配線基板である。
ＩＰＳ方式の液晶表示パネルは、ＴＮ方式の液晶表示パネルやＶＡ方式の液晶表示パネルのように、カラーフィルタが設けられる基板上に対向電極（ＣＴ）が存在しない。そのため、表示ノイズを低減する等の理由により、カラーフィルタが設けられる基板上に、例えばＩＴＯなどの透明導電膜で構成される裏面側透明導電膜（ＣＤ）が形成されている。
図４は、液晶表示パネルの内部にタッチパネルを内蔵したタッチパネル内蔵液晶表示装置の概略構成を示す分解斜視図である。
図４において、２はＴＦＴ基板、３はＣＦ基板と、２１は対向電極（共通電極ともいう）、５は液晶ドライバＩＣ、ＭＦＰＣはメインフレキシブル配線基板、４０はフロントウィンドウ、５３は接続用フレキシブル配線基板である。
図４に示す液晶表示装置では、ＣＦ基板３上の裏面側透明導電膜（ＣＤ）を、帯状のパターンに分割して、タッチパネルの検出電極（ＲＸ）３１となし、ＴＦＴ基板２の内部に形成される対向電極２１を帯状のパターンに分割、即ち、複数のブロックに分割して、タッチパネルの走査電極（ＴＸ）として兼用することにより、タッチパネル基板（図１の４１）を削減している。そのため、図４に示す液晶表示装置では、図１に示すタッチパネル制御ＩＣ（ＤＲＴ）の機能が、液晶ドライバＩＣ５の内部に設けられる。
図４において、２はＴＦＴ基板、３はＣＦ基板と、２１は対向電極（共通電極ともいう）、５は液晶ドライバＩＣ、ＭＦＰＣはメインフレキシブル配線基板、４０はフロントウィンドウ、５３は接続用フレキシブル配線基板である。
図４に示す液晶表示装置では、ＣＦ基板３上の裏面側透明導電膜（ＣＤ）を、帯状のパターンに分割して、タッチパネルの検出電極（ＲＸ）３１となし、ＴＦＴ基板２の内部に形成される対向電極２１を帯状のパターンに分割、即ち、複数のブロックに分割して、タッチパネルの走査電極（ＴＸ）として兼用することにより、タッチパネル基板（図１の４１）を削減している。そのため、図４に示す液晶表示装置では、図１に示すタッチパネル制御ＩＣ（ＤＲＴ）の機能が、液晶ドライバＩＣ５の内部に設けられる。
次に、図５を用いて、図４に示す液晶表示装置の対向電極２１と検出電極３１について説明する。
前述したように、対向電極２１はＴＦＴ基板２上に設けられているが、複数本の（例えば２０本程度）対向電極２１が両端で共通に接続され、対向電極信号線２２と接続されている。
図５に示す液晶表示装置では、束状の対向電極２１が走査電極（ＴＸ）を兼用し、また、検出電極３１が検出電極（ＲＸ）を構成する。
したがって、対向電極信号には、画像表示に用いられる対向電圧と、タッチ位置の検出に用いられるタッチパネル走査電圧とが含まれる。タッチパネル走査電圧が対向電極２１に印加されると、対向電極２１と一定の間隔を持って配置され容量を構成する検出電極３１に検出信号が生じる。この検出信号は検出電極用端子３６を介して外部に取り出される。
なお、検出電極３１の両側にはダミー電極３３が形成されている。検出電極３１は一方の端部でダミー電極３３側に向かい広がりＴ字状の検出電極用端子３６を形成している。また、ＴＦＴ基板２には対向電極信号線２２以外にも駆動回路用入力端子２５のような様々な配線、端子等が形成される。
前述したように、対向電極２１はＴＦＴ基板２上に設けられているが、複数本の（例えば２０本程度）対向電極２１が両端で共通に接続され、対向電極信号線２２と接続されている。
図５に示す液晶表示装置では、束状の対向電極２１が走査電極（ＴＸ）を兼用し、また、検出電極３１が検出電極（ＲＸ）を構成する。
したがって、対向電極信号には、画像表示に用いられる対向電圧と、タッチ位置の検出に用いられるタッチパネル走査電圧とが含まれる。タッチパネル走査電圧が対向電極２１に印加されると、対向電極２１と一定の間隔を持って配置され容量を構成する検出電極３１に検出信号が生じる。この検出信号は検出電極用端子３６を介して外部に取り出される。
なお、検出電極３１の両側にはダミー電極３３が形成されている。検出電極３１は一方の端部でダミー電極３３側に向かい広がりＴ字状の検出電極用端子３６を形成している。また、ＴＦＴ基板２には対向電極信号線２２以外にも駆動回路用入力端子２５のような様々な配線、端子等が形成される。
図４に示す液晶表示装置における、表示部の断面の一部を拡大した概略断面図を図６に示す。
図６に示すようにＴＦＴ基板２には画素部２００が設けられており、対向電極２１は画素の一部として画像表示に用いられる。また、ＴＦＴ基板２とＣＦ基板３との間には液晶組成物４が狭持されている。ＣＦ基板３に設けられた検出電極３１とＴＦＴ基板に設けられた対向電極２１とは容量を形成しており、対向電極２１に駆動信号が印加されると検出電極３１の電圧が変化する。
この時、図６に示すように、フロントウィンドウ４０を介して指５０２等の導電体が近接または接触すると、容量に変化が生じ検出電極３１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。
このように、液晶表示パネルに形成した対向電極２１と検出電極３１との間に生じる容量の変化を検出することで、液晶表示パネルにタッチパネルの機能を備えることが可能となる。
図６に示すようにＴＦＴ基板２には画素部２００が設けられており、対向電極２１は画素の一部として画像表示に用いられる。また、ＴＦＴ基板２とＣＦ基板３との間には液晶組成物４が狭持されている。ＣＦ基板３に設けられた検出電極３１とＴＦＴ基板に設けられた対向電極２１とは容量を形成しており、対向電極２１に駆動信号が印加されると検出電極３１の電圧が変化する。
この時、図６に示すように、フロントウィンドウ４０を介して指５０２等の導電体が近接または接触すると、容量に変化が生じ検出電極３１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。
このように、液晶表示パネルに形成した対向電極２１と検出電極３１との間に生じる容量の変化を検出することで、液晶表示パネルにタッチパネルの機能を備えることが可能となる。
図７は、本発明が適用される液晶表示装置の一例の、複数のブロックに分割した対向電極の一例を示す平面図である。図７において、ＳＵＢ１はＴＦＴ基板、ＤＲＶは液晶ドライバＩＣ、ＣＴ１〜ＣＴ２０は帯状のパターンに分割された各ブロックの対向電極、ＤＬは映像線、ＣＴＬは対向電極配線、ＧＥＳは液晶表示パネルに内蔵された走査線駆動回路、ＧＴＬは走査線駆動回路信号配線、ＴＡＭはメインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部、ＡＲはマトリクス状に配置された複数の画素で構成される表示部である。
図７に示す例では、走査線駆動回路（ＧＥＳ）として、ａ−Ｓｉ単チャンネル回路構成の駆動回路、あるいは、半導体層にｎ型のポリシリコン層を使用する、ｐ−Ｓｉ単チャンネル回路構成の駆動回路が使用される。
静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行うタッチパネル用の走査電極（ＴＸ）の幅は約４〜５ｍｍ程度の幅があることが望ましい。そのため、液晶表示パネルの大型化により走査電極（ＴＸ）の本数は増加する。
図７に示す例では、１２８０表示ラインの対向電極（ＣＴ）を、ＣＴ１〜ＣＴ２０の２０ブロック（１ブロックは６４表示ラインの対向電極で構成される）に分割しており、対向電極配線（ＣＴＬ）は左右に各２０本必要となる。
各ブロックの対向電極（ＣＴ１〜ＣＴ２０）は、表示動作において寄生容量により電圧変動した場合は画質悪化を引き起こす。そのため、各々のブロックの対向電極（ＣＴ１〜ＣＴ２０）と、液晶ドライバＩＣ（ＤＲＶ）とを接続する対向電極配線（ＣＴＬ）の抵抗値を下げる必要がある。また、走査線駆動回路（ＧＥＳ）上にも配線があるため、対向電極配線（ＣＴＬ）を走査線駆動回路（ＧＥＳ）上に配線することはできない。
そのため、対向電極配線（ＣＴＬ）は、走査線駆動回路（ＧＥＳ）より対向電極（ＣＴ）側に配置する。
図７に示す例では、走査線駆動回路（ＧＥＳ）として、ａ−Ｓｉ単チャンネル回路構成の駆動回路、あるいは、半導体層にｎ型のポリシリコン層を使用する、ｐ−Ｓｉ単チャンネル回路構成の駆動回路が使用される。
静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行うタッチパネル用の走査電極（ＴＸ）の幅は約４〜５ｍｍ程度の幅があることが望ましい。そのため、液晶表示パネルの大型化により走査電極（ＴＸ）の本数は増加する。
図７に示す例では、１２８０表示ラインの対向電極（ＣＴ）を、ＣＴ１〜ＣＴ２０の２０ブロック（１ブロックは６４表示ラインの対向電極で構成される）に分割しており、対向電極配線（ＣＴＬ）は左右に各２０本必要となる。
各ブロックの対向電極（ＣＴ１〜ＣＴ２０）は、表示動作において寄生容量により電圧変動した場合は画質悪化を引き起こす。そのため、各々のブロックの対向電極（ＣＴ１〜ＣＴ２０）と、液晶ドライバＩＣ（ＤＲＶ）とを接続する対向電極配線（ＣＴＬ）の抵抗値を下げる必要がある。また、走査線駆動回路（ＧＥＳ）上にも配線があるため、対向電極配線（ＣＴＬ）を走査線駆動回路（ＧＥＳ）上に配線することはできない。
そのため、対向電極配線（ＣＴＬ）は、走査線駆動回路（ＧＥＳ）より対向電極（ＣＴ）側に配置する。
図８は、本発明が適用される液晶表示装置の他の例の、複数のブロックに分割した対向電極の駆動方法を説明するための平面図である。
図８に示す液晶表示装置は、２０ブロックに分割した各々の対向電極（ＣＴ１〜ＣＴ２０）を、アドレスデコード方式により選択する対向電極選択回路（ＣＴＳＣ）を、液晶表示パネルの内部に内蔵した点で、図７に示す液晶表示装置と相違する。
図８では、対向電極選択回路（ＣＴＳＣ）として、ＣＭＯＳ回路構成の駆動回路が使用される。
２０ブロックに分割した対向電極（ＣＴ１〜ＣＴ２０）の選択方法をアドレスデコード方式とすることにより、低抵抗が必要となる配線は、対向電極（ＣＴ１〜ＣＴ２０）に供給する対向電圧（Ｖｃｏｍ）の配線（ＬＶｃｏｍ）と、タッチパネル走査電圧（Ｖｓｔｃ）の配線（ＬＶｓｔｃ）の２本となる。
本実施例では、タッチパネル走査電圧（Ｖｓｔｃ）は、対向電圧（Ｖｃｏｍ）に対して、５〜１０Ｖ高い電圧を直流で供給し、アドレス信号線（Ｓａｄｄｒｅｓ）を介して供給されるアドレス信号（ａｄｄｒｅｓ）により走査箇所の選択を行い、タッチパネル走査信号（ＳＴＣ）に従い、走査電極（ＴＸ）を兼ねる、選択されたブロックの対向電極（ＣＴ）に対して、対向電圧（Ｖｃｏｍ）、あるいは、タッチパネル走査電圧（Ｖｓｔｃ）を切り替えて出力する。
対向電極（ＣＴ）の分割数が増加した場合でも、増加する配線は、アドレス信号線（Ｓａｄｄｒｅｓ）のみであり、液晶表示パネルの左右の額縁の増加を抑制したまま、タッチパネル走査電極として使用する対向電極の分割数を増加させることが可能となる。
図８に示す液晶表示装置は、２０ブロックに分割した各々の対向電極（ＣＴ１〜ＣＴ２０）を、アドレスデコード方式により選択する対向電極選択回路（ＣＴＳＣ）を、液晶表示パネルの内部に内蔵した点で、図７に示す液晶表示装置と相違する。
図８では、対向電極選択回路（ＣＴＳＣ）として、ＣＭＯＳ回路構成の駆動回路が使用される。
２０ブロックに分割した対向電極（ＣＴ１〜ＣＴ２０）の選択方法をアドレスデコード方式とすることにより、低抵抗が必要となる配線は、対向電極（ＣＴ１〜ＣＴ２０）に供給する対向電圧（Ｖｃｏｍ）の配線（ＬＶｃｏｍ）と、タッチパネル走査電圧（Ｖｓｔｃ）の配線（ＬＶｓｔｃ）の２本となる。
本実施例では、タッチパネル走査電圧（Ｖｓｔｃ）は、対向電圧（Ｖｃｏｍ）に対して、５〜１０Ｖ高い電圧を直流で供給し、アドレス信号線（Ｓａｄｄｒｅｓ）を介して供給されるアドレス信号（ａｄｄｒｅｓ）により走査箇所の選択を行い、タッチパネル走査信号（ＳＴＣ）に従い、走査電極（ＴＸ）を兼ねる、選択されたブロックの対向電極（ＣＴ）に対して、対向電圧（Ｖｃｏｍ）、あるいは、タッチパネル走査電圧（Ｖｓｔｃ）を切り替えて出力する。
対向電極（ＣＴ）の分割数が増加した場合でも、増加する配線は、アドレス信号線（Ｓａｄｄｒｅｓ）のみであり、液晶表示パネルの左右の額縁の増加を抑制したまま、タッチパネル走査電極として使用する対向電極の分割数を増加させることが可能となる。
図９は、図８に示す対向電極選択回路（ＣＴＳＣ）の構成例を示すブロック図である。
図９に示すように、対向電極選択回路（ＣＴＳＣ）は、ＤＥＣ１〜ＤＥＣ２０のアドレスデコーダ回路と、ＳＣＨ１〜ＳＣＨ２０の選択回路で構成されている。
図８に示す液晶表示装置では、タッチパネルの走査電極（ＴＸ）が５ｍｍピッチとなるように、６４表示ライン分の対向電極（ＣＴ）を、液晶表示パネルの内部で電気的に接続して１つのブロックとし、１２８０の表示ラインを２０分割する。そして、当該２０分割された対向電極（ＣＴ１〜ＣＴ２０）と、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）とを、１対１で割りつけている。分割数が、２０ブロックであるため、アドレス信号線（Ｓａｄｄ）は５ｂｉｔの５本が必要となる。
アドレス信号（ａｄｄｒｅｓ）により選択された、１ブロックの対向電極、即ち、６４表示ライン分の対向電極（ＣＴ）が、タッチパネル走査信号（ＳＴＣ）により交流駆動を行い、その他の対向電極（ＣＴ）は対向電圧を出力する。
図９に示すように、対向電極選択回路（ＣＴＳＣ）は、ＤＥＣ１〜ＤＥＣ２０のアドレスデコーダ回路と、ＳＣＨ１〜ＳＣＨ２０の選択回路で構成されている。
図８に示す液晶表示装置では、タッチパネルの走査電極（ＴＸ）が５ｍｍピッチとなるように、６４表示ライン分の対向電極（ＣＴ）を、液晶表示パネルの内部で電気的に接続して１つのブロックとし、１２８０の表示ラインを２０分割する。そして、当該２０分割された対向電極（ＣＴ１〜ＣＴ２０）と、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）とを、１対１で割りつけている。分割数が、２０ブロックであるため、アドレス信号線（Ｓａｄｄ）は５ｂｉｔの５本が必要となる。
アドレス信号（ａｄｄｒｅｓ）により選択された、１ブロックの対向電極、即ち、６４表示ライン分の対向電極（ＣＴ）が、タッチパネル走査信号（ＳＴＣ）により交流駆動を行い、その他の対向電極（ＣＴ）は対向電圧を出力する。
図１０は、図９に示す選択回路（ＳＣＨ１〜ＳＣＨ２０）の一例の回路構成を示す回路図である。
図１０に示す選択回路は、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）と、インバータ（ＩＮＶ１）で反転されたタッチパネル走査信号（ＳＴＣ）の反転信号とを、ノア回路（ＮＯＲ１）に入力し、当該ノア回路（ＮＯＲ１）の出力をインバータ（ＩＮＶ２）で反転して、スイッチ回路（ＳＷ）に入力することにより、タッチパネル走査電圧（Ｖｓｔｃ）、あるいは、対向電圧（Ｖｃｏｍ）を選択して各ブロックの対向電極（ＣＴ１〜ＣＴ２０）に出力する。
これにより、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一つが選択された場合、タッチパネル走査信号（ＳＴＣ）に従い、各ブロックの対向電極に、タッチパネル走査電圧（Ｖｓｔｃ）と、対向電圧（Ｖｃｏｍ）とを切り替えて出力する。
即ち、図８に示す選択回路では、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）が、Ｌｏｗレベル（以下、Ｌレベル）、および、タッチパネル走査信号（ＳＴＣ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、ノア回路（ＮＯＲ１）の出力がＨレベルとなるので、スイッチ回路（ＳＷ）は、タッチパネル走査電圧（Ｖｓｔｃ）を選択し、タッチパネル走査信号（ＳＴＣ）がＬレベル、あるいは、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）が、Ｈレベルのときに、ノア回路（ＮＯＲ１）の出力がＬレベルとなるので、スイッチ回路（ＳＷ）は、対向電圧（Ｖｃｏｍ）を選択する。
図１０に示す選択回路は、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）と、インバータ（ＩＮＶ１）で反転されたタッチパネル走査信号（ＳＴＣ）の反転信号とを、ノア回路（ＮＯＲ１）に入力し、当該ノア回路（ＮＯＲ１）の出力をインバータ（ＩＮＶ２）で反転して、スイッチ回路（ＳＷ）に入力することにより、タッチパネル走査電圧（Ｖｓｔｃ）、あるいは、対向電圧（Ｖｃｏｍ）を選択して各ブロックの対向電極（ＣＴ１〜ＣＴ２０）に出力する。
これにより、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一つが選択された場合、タッチパネル走査信号（ＳＴＣ）に従い、各ブロックの対向電極に、タッチパネル走査電圧（Ｖｓｔｃ）と、対向電圧（Ｖｃｏｍ）とを切り替えて出力する。
即ち、図８に示す選択回路では、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）が、Ｌｏｗレベル（以下、Ｌレベル）、および、タッチパネル走査信号（ＳＴＣ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、ノア回路（ＮＯＲ１）の出力がＨレベルとなるので、スイッチ回路（ＳＷ）は、タッチパネル走査電圧（Ｖｓｔｃ）を選択し、タッチパネル走査信号（ＳＴＣ）がＬレベル、あるいは、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）が、Ｈレベルのときに、ノア回路（ＮＯＲ１）の出力がＬレベルとなるので、スイッチ回路（ＳＷ）は、対向電圧（Ｖｃｏｍ）を選択する。
図１１は、図７に示すアドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一例の回路構成を示す回路図である。
図１１に示すように、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）には、５個のアドレス信号（ａｄｄｒｅｓ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ＩＮＶ）で反転した反転信号が入力され、５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の組み合わせに基づきデコードする。
図１１に示すアドレスデコーダ回路では、アドレスデコーダ回路に入力された５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の中の所定の組み合わせのアドレス信号（ａｄｄ）をナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）に入力し、当該ナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）の出力を、ノア回路（ＮＯＲ２）に入力し、当該ノア回路（ＮＯＲ２）の出力をインバータ（ＩＮＶ３）で反転して、アドレスデコーダ回路の出力（ＤＥＣＯ）としている。したがって、図１１に示すアドレスデコーダ回路では、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致するときに、Ｌレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力され、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致しないときに、Ｈレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力される。
図１１に示すように、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）には、５個のアドレス信号（ａｄｄｒｅｓ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ＩＮＶ）で反転した反転信号が入力され、５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の組み合わせに基づきデコードする。
図１１に示すアドレスデコーダ回路では、アドレスデコーダ回路に入力された５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の中の所定の組み合わせのアドレス信号（ａｄｄ）をナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）に入力し、当該ナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）の出力を、ノア回路（ＮＯＲ２）に入力し、当該ノア回路（ＮＯＲ２）の出力をインバータ（ＩＮＶ３）で反転して、アドレスデコーダ回路の出力（ＤＥＣＯ）としている。したがって、図１１に示すアドレスデコーダ回路では、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致するときに、Ｌレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力され、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致しないときに、Ｈレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力される。
図１２は、タッチパネル内蔵液晶表示装置における、タッチパネルのタッチ位置検出時と、画素書込み時の駆動波形を説明するための図である。
図１２のＡは、２０ブロックに分割された対向電極のうち、１１番目のブロックとなる６４１〜７０４表示ラインの対向電極（ＣＴ１１）に供給されるタッチパネル走査電圧（Ｖｓｔｃ）の電圧波形を示している。また、図１２のＢは、奇数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２Ｃは、偶数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＤは、６４１番目の走査線（ＧＬ）を介して、６４１表示ラインの薄膜トランジスタのゲート電極に供給されるゲート信号（選択走査電圧）を示している。さらに、Ｔ１は、タッチ位置検出期間、Ｔ２は画素書込み期間を示している。
タッチ位置検出期間（Ｔ１）は、表示への影響を防止するため、画素書込み期間（Ｔ２）以外の期間に設定される。また、タッチ位置検出期間（Ｔ１）において、検出感度を増加させるために、同一箇所の走査電極（ＴＸ）で複数回のスキャン、即ち、図１２では、１１番目のブロックの対向電極（ＣＴ１１）に、複数回タッチパネル走査電圧（Ｖｓｔｃ）が供給される。また、画素書き込み期間（Ｔ２）内には、１１番目のブロックの対向電極（ＣＴ１１）には、タッチパネル走査電圧（Ｖｓｔｃ）が供給されず、対向電圧（Ｖｃｏｍ）が供給される。
図１２のＡは、２０ブロックに分割された対向電極のうち、１１番目のブロックとなる６４１〜７０４表示ラインの対向電極（ＣＴ１１）に供給されるタッチパネル走査電圧（Ｖｓｔｃ）の電圧波形を示している。また、図１２のＢは、奇数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２Ｃは、偶数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＤは、６４１番目の走査線（ＧＬ）を介して、６４１表示ラインの薄膜トランジスタのゲート電極に供給されるゲート信号（選択走査電圧）を示している。さらに、Ｔ１は、タッチ位置検出期間、Ｔ２は画素書込み期間を示している。
タッチ位置検出期間（Ｔ１）は、表示への影響を防止するため、画素書込み期間（Ｔ２）以外の期間に設定される。また、タッチ位置検出期間（Ｔ１）において、検出感度を増加させるために、同一箇所の走査電極（ＴＸ）で複数回のスキャン、即ち、図１２では、１１番目のブロックの対向電極（ＣＴ１１）に、複数回タッチパネル走査電圧（Ｖｓｔｃ）が供給される。また、画素書き込み期間（Ｔ２）内には、１１番目のブロックの対向電極（ＣＴ１１）には、タッチパネル走査電圧（Ｖｓｔｃ）が供給されず、対向電圧（Ｖｃｏｍ）が供給される。
図１３は、タッチパネル内蔵液晶表示装置における、タッチパネルのタッチ位置検出時と、画素書込み時のタイミングを説明するための図である。
図１３のＡは、１フレームの画素書込み期間（Ｔ４）に、１番目の表示ラインから１２８０表示ラインまでの画素書込みタイミングを示し、図１３のＢが、２０ブロックに分割された各ブロックの対向電極（ＣＴ１〜ＣＴ２０）におけるタッチパネルのタッチ位置検出タイミングを示す。
図１３に示すように、任意の表示ラインの対向電極を走査電極（ＴＸ）として機能させ、タッチ位置検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で行う。なお、図１３において、Ｔ３は帰線期間、ＶＳＹＮＣは垂直同期信号、ＨＳＹＮＣは水平同期信号を示す。
図１３のＡは、１フレームの画素書込み期間（Ｔ４）に、１番目の表示ラインから１２８０表示ラインまでの画素書込みタイミングを示し、図１３のＢが、２０ブロックに分割された各ブロックの対向電極（ＣＴ１〜ＣＴ２０）におけるタッチパネルのタッチ位置検出タイミングを示す。
図１３に示すように、任意の表示ラインの対向電極を走査電極（ＴＸ）として機能させ、タッチ位置検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で行う。なお、図１３において、Ｔ３は帰線期間、ＶＳＹＮＣは垂直同期信号、ＨＳＹＮＣは水平同期信号を示す。
図１４は、本発明の実施例の液晶ドライバＩＣ（ＤＲＶ）の回路構成を示す図である。
図１４に示すように、本実施例の液晶ドライバＩＣ（ＤＲＶ）は、液晶表示パネルを駆動するための走査線駆動回路制御回路１０１と、ソースアンプ回路１０２と、階調電圧生成回路１０３と、ＶＧＨ／ＶＧＬ生成回路１０８と、ＶＳＰ／ＶＳＮ生成回路１０７と、タッチパネル制御機能として、今まで専用の半導体チップに搭載されていたＴＸ制御回路１０４と、コモンアンプ回路１０５と、ＲＸ検出回路１０６を同一の半導体チップに搭載している。なお、図１４において、１０９と１１０は外付け部品である。
そして、ＴＸ制御回路１０４と、コモンアンプ回路１０５と、ＲＸ検出回路１０６の電源は、半導体チップの回路規模の最適化のため、液晶表示パネルを駆動するために使用する各種電圧生成回路の電圧を共有化する構成となっている。
図１４に示すように、本実施例の液晶ドライバＩＣ（ＤＲＶ）は、液晶表示パネルを駆動するための走査線駆動回路制御回路１０１と、ソースアンプ回路１０２と、階調電圧生成回路１０３と、ＶＧＨ／ＶＧＬ生成回路１０８と、ＶＳＰ／ＶＳＮ生成回路１０７と、タッチパネル制御機能として、今まで専用の半導体チップに搭載されていたＴＸ制御回路１０４と、コモンアンプ回路１０５と、ＲＸ検出回路１０６を同一の半導体チップに搭載している。なお、図１４において、１０９と１１０は外付け部品である。
そして、ＴＸ制御回路１０４と、コモンアンプ回路１０５と、ＲＸ検出回路１０６の電源は、半導体チップの回路規模の最適化のため、液晶表示パネルを駆動するために使用する各種電圧生成回路の電圧を共有化する構成となっている。
図１５に、本実施例の液晶表示装置の主な液晶駆動電圧の内訳を示す。図１５（ａ）は、通常表示時の液晶駆動電圧を、図１５（ｂ）は、「黒」表示時の液晶駆動電圧を示す。
図１５（ａ）、（ｂ）において、ＶＧＨは、液晶表示パネルの走査線に供給され、画素の薄膜トランジスタ（ＴＦＴ）をオンするための電圧、ＶＧＬは、液晶表示パネルの走査線に供給され、画素の薄膜トランジスタ（ＴＦＴ）をオフするための電圧である。
ＶＤＬは、ソースアンプ回路１０２から出力される、液晶表示パネルの映像線（ＤＬ）に供給される映像電圧である。
Ｖｃｏｍは、対向電極（ＣＴ）に供給される対向電圧であり、本実施例の液晶表示装置では、交流化駆動法として、ドット反転駆動法、およびカラム反転駆動法を採用しているため、タッチ位置検出時のスキャン動作以外期間に、対向電極（ＣＴ）に供給される対向電圧（Ｖｃｏｍ）は一定の電圧となる。
Ｖｓｔｃは、タッチ位置検出時のスキャン動作の期間に、選択された対向電極（ＣＴ）に供給されるタッチパネル走査電圧である。
ＶＳＰ／ＶＳＮは、ソースアンプ回路１０２の電源電圧あり、ソースアンプ回路１０２の出力電圧を生成するために必要な電圧である。
前述したように、タッチパネルのタッチ位置検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で、対向電極（ＣＴ）を走査電極（ＴＸ）として機能させ、対向電極（ＣＴ）にタッチパネル走査電圧（Ｖｓｔｃ）を供給し、そのタイミングに同期して、ＲＸ検出回路１０６において、検出電極（ＲＸ）で検出される検出電圧の変化を検出することにより、タッチパネル機能を実現している。
図１５（ｂ）に示す「黒」表示時の液晶駆動電圧は、ソースアンプ回路１０２から出力される映像電圧（ＶＤＬ）以外は、図１５（ａ）と同じであるが、「黒」表示時の映像電圧は、コモン電圧（Ｖｃｏｍ）に対して振幅が最小となる。
図１５（ａ）、（ｂ）において、ＶＧＨは、液晶表示パネルの走査線に供給され、画素の薄膜トランジスタ（ＴＦＴ）をオンするための電圧、ＶＧＬは、液晶表示パネルの走査線に供給され、画素の薄膜トランジスタ（ＴＦＴ）をオフするための電圧である。
ＶＤＬは、ソースアンプ回路１０２から出力される、液晶表示パネルの映像線（ＤＬ）に供給される映像電圧である。
Ｖｃｏｍは、対向電極（ＣＴ）に供給される対向電圧であり、本実施例の液晶表示装置では、交流化駆動法として、ドット反転駆動法、およびカラム反転駆動法を採用しているため、タッチ位置検出時のスキャン動作以外期間に、対向電極（ＣＴ）に供給される対向電圧（Ｖｃｏｍ）は一定の電圧となる。
Ｖｓｔｃは、タッチ位置検出時のスキャン動作の期間に、選択された対向電極（ＣＴ）に供給されるタッチパネル走査電圧である。
ＶＳＰ／ＶＳＮは、ソースアンプ回路１０２の電源電圧あり、ソースアンプ回路１０２の出力電圧を生成するために必要な電圧である。
前述したように、タッチパネルのタッチ位置検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で、対向電極（ＣＴ）を走査電極（ＴＸ）として機能させ、対向電極（ＣＴ）にタッチパネル走査電圧（Ｖｓｔｃ）を供給し、そのタイミングに同期して、ＲＸ検出回路１０６において、検出電極（ＲＸ）で検出される検出電圧の変化を検出することにより、タッチパネル機能を実現している。
図１５（ｂ）に示す「黒」表示時の液晶駆動電圧は、ソースアンプ回路１０２から出力される映像電圧（ＶＤＬ）以外は、図１５（ａ）と同じであるが、「黒」表示時の映像電圧は、コモン電圧（Ｖｃｏｍ）に対して振幅が最小となる。
図１６は、本実施例の液晶表示装置のタッチパネルの電極形状を示す図である。
図１６の走査電極（ＴＸｎ）は、図７、図８に示す分割された対向電極（ＣＴ１〜ＣＴ２０）に対応し、検出電極（ＲＸｎ）は、図４に示す検出電極３１に対応する。
図１８に、本実施例の液晶表示装置のシステム状態遷移図を示す。
図１８に示す通常動作時では、液晶表示パネルに通常の画像を表示し、図１５（ａ）に示す電圧関係で液晶表示パネルを駆動する。
また、通常動作時には、図１７の（ａ）に示すように、各フレーム毎に、タッチパネル走査電圧（Ｖｓｔｃ）を出力して、タッチパネルのタッチ位置検出のスキャン動作を行い、タッチパネル機能を常に動作させる。なお、図１７において、ＦＬＭはフレームである。
図１８に示すように、ホストからのレジスタ設定で待機状態とした場合、液晶表示パネルに、「黒」の画像を表示する。また、図１７の（ｂ）に示すように、タッチパネル走査電圧（Ｖｓｔｃ）を各フレーム毎に供給するのではなく、間引きして複数フレーム（ＦＬＭ）に１回出力して、タッチパネルのタッチ位置検出のスキャン動作を行い、消費電力を低減する。
タッチパネルと、液晶表示パネルが、別体の別半導体チップによる制御の場合は、「黒」表示は非表示（非動作）となり電力は理想的に０となる。
しかしながら、本実施例のシステム構成では、タッチパネル機能の電圧は表示用駆動電圧と共通化されているため、待機状態の「黒」表示でも、タッチパネル機能を動作させるために、液晶表示装置を駆動するための各種電圧生成回路を動作させておく必要がある。
図１６の走査電極（ＴＸｎ）は、図７、図８に示す分割された対向電極（ＣＴ１〜ＣＴ２０）に対応し、検出電極（ＲＸｎ）は、図４に示す検出電極３１に対応する。
図１８に、本実施例の液晶表示装置のシステム状態遷移図を示す。
図１８に示す通常動作時では、液晶表示パネルに通常の画像を表示し、図１５（ａ）に示す電圧関係で液晶表示パネルを駆動する。
また、通常動作時には、図１７の（ａ）に示すように、各フレーム毎に、タッチパネル走査電圧（Ｖｓｔｃ）を出力して、タッチパネルのタッチ位置検出のスキャン動作を行い、タッチパネル機能を常に動作させる。なお、図１７において、ＦＬＭはフレームである。
図１８に示すように、ホストからのレジスタ設定で待機状態とした場合、液晶表示パネルに、「黒」の画像を表示する。また、図１７の（ｂ）に示すように、タッチパネル走査電圧（Ｖｓｔｃ）を各フレーム毎に供給するのではなく、間引きして複数フレーム（ＦＬＭ）に１回出力して、タッチパネルのタッチ位置検出のスキャン動作を行い、消費電力を低減する。
タッチパネルと、液晶表示パネルが、別体の別半導体チップによる制御の場合は、「黒」表示は非表示（非動作）となり電力は理想的に０となる。
しかしながら、本実施例のシステム構成では、タッチパネル機能の電圧は表示用駆動電圧と共通化されているため、待機状態の「黒」表示でも、タッチパネル機能を動作させるために、液晶表示装置を駆動するための各種電圧生成回路を動作させておく必要がある。
そこで、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、「黒」表示の電力を低減するため、以下に説明する各種電圧生成回路の調整、停止の組み合わせを実施し低電力化を実現する。
図１９に、本実施例のソースアンプ回路１０２の回路構成を示す。
図１９に示すように、本実施例のソースアンプ回路１０２では、アンプ回路（ボルテージホロワ回路；ＡＭＰＤ）に、レジスタ設定で電流が調整可能な機能を持つ電流調整回路（ＶＤＩｏ）を接続し、電流調整回路（ＶＤＩｏ）から出力される電流を、通常動作時に比して低電流とすることにより、アンプ回路（ＡＭＰＤ）を流れる電流を少なくして低消費電力化を図る。また、電流調整回路（ＶＤＩｏ）は停止も可能であり、停止時は、スイッチ回路（ＳＷＤ）により、接地電圧（ＧＮＤ）を出力する。
図２０に、本実施例のコモンアンプ回路１０５の回路構成を示す。
図２０に示すように、本実施例のコモンアンプ回路１０５では、アンプ回路（ボルテージホロワ回路；ＡＭＰＣ）に、レジスタ設定で電流が調整可能な機能を持つ電流調整回路（ＶＣＩｏ）を接続し、電流調整回路（ＶＣＩｏ）から出力される電流を、通常動作時に比して低電流とすることにより、アンプ回路（ＡＭＰＣ）を流れる電流を少なくして低消費電力化を図る。また、電流調整回路（ＶＤＩｏ）は停止も可能であり、停止時は、スイッチ回路（ＳＷＣ）により、接地電圧（ＧＮＤ）を出力する。
図１９に、本実施例のソースアンプ回路１０２の回路構成を示す。
図１９に示すように、本実施例のソースアンプ回路１０２では、アンプ回路（ボルテージホロワ回路；ＡＭＰＤ）に、レジスタ設定で電流が調整可能な機能を持つ電流調整回路（ＶＤＩｏ）を接続し、電流調整回路（ＶＤＩｏ）から出力される電流を、通常動作時に比して低電流とすることにより、アンプ回路（ＡＭＰＤ）を流れる電流を少なくして低消費電力化を図る。また、電流調整回路（ＶＤＩｏ）は停止も可能であり、停止時は、スイッチ回路（ＳＷＤ）により、接地電圧（ＧＮＤ）を出力する。
図２０に、本実施例のコモンアンプ回路１０５の回路構成を示す。
図２０に示すように、本実施例のコモンアンプ回路１０５では、アンプ回路（ボルテージホロワ回路；ＡＭＰＣ）に、レジスタ設定で電流が調整可能な機能を持つ電流調整回路（ＶＣＩｏ）を接続し、電流調整回路（ＶＣＩｏ）から出力される電流を、通常動作時に比して低電流とすることにより、アンプ回路（ＡＭＰＣ）を流れる電流を少なくして低消費電力化を図る。また、電流調整回路（ＶＤＩｏ）は停止も可能であり、停止時は、スイッチ回路（ＳＷＣ）により、接地電圧（ＧＮＤ）を出力する。
図２１に、本実施例の階調電圧生成回路１０３の回路構成を示す。なお、図２１は、正極性の階調電圧を生成する階調電圧生成回路のみを図示しており、実際には、負極性の階調電圧を生成する階調電圧生成回路も設けられる。
図２１に示すように、本実施例の階調電圧生成回路１０３では、レジスタ設定で抵抗値が可変な階調電圧生成抵抗（ＶＲ）に対し、液晶に印加する階調電圧（映像電圧）として出力されるポイントにアンプ回路（ＡＭＰＲ１〜ＡＭＰＲ３）を配置する。
このアンプ回路（ＡＭＰＲ１〜ＡＭＰＲ３）には、レジスタ設定で電流が調整可能な機能を持つ電流調整回路（ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ）を接続し、電流調整回路（ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ）から出力される電流を、通常動作時に比して低電流とすることにより、アンプ回路（ＡＭＰＲ１〜ＡＭＰＲ３）を流れる電流を少なくして低消費電力化を図る。また、電流調整回路（ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ）は停止も可能であり、停止時は、スイッチ回路（ＳＷＲ１〜ＳＷＲ３）により、接地電圧（ＧＮＤ）を出力する。
図２２に、本実施例のＶＧＨ／ＶＧＬ生成回路１０８の回路構成を示す。
図２２に示すＶＧＨ／ＶＧＬ生成回路１０８は、外付け回路（図１４の１０９）に容量素子（Ｃ１〜Ｃ３）のみを使用して、外部から入力される３Ｖ程度の低電圧から複数の外付けの容量素子（Ｃ１〜Ｃ３）を、ＳＷ１のスイッチ回路と、ＳＷ２のスイッチ回路とを交互にスイッチングして高電圧を得るチャージポンプタイプの昇圧回路である。
図２２に示す回路は、ある１レベルの電圧を生成するための構成であり、複数のレベルの電圧を生成する場合は、図２２に示す回路を複数用意することになる。
電流供給能力に関しては、レジスタ設定により、スイッチ回路（ＳＷ１）や、スイッチ回路（ＳＷ２）の切り替え周期を、調整回路１２１によって調整可能とし、電流能力を調整可能としている。
図２１に示すように、本実施例の階調電圧生成回路１０３では、レジスタ設定で抵抗値が可変な階調電圧生成抵抗（ＶＲ）に対し、液晶に印加する階調電圧（映像電圧）として出力されるポイントにアンプ回路（ＡＭＰＲ１〜ＡＭＰＲ３）を配置する。
このアンプ回路（ＡＭＰＲ１〜ＡＭＰＲ３）には、レジスタ設定で電流が調整可能な機能を持つ電流調整回路（ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ）を接続し、電流調整回路（ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ）から出力される電流を、通常動作時に比して低電流とすることにより、アンプ回路（ＡＭＰＲ１〜ＡＭＰＲ３）を流れる電流を少なくして低消費電力化を図る。また、電流調整回路（ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ）は停止も可能であり、停止時は、スイッチ回路（ＳＷＲ１〜ＳＷＲ３）により、接地電圧（ＧＮＤ）を出力する。
図２２に、本実施例のＶＧＨ／ＶＧＬ生成回路１０８の回路構成を示す。
図２２に示すＶＧＨ／ＶＧＬ生成回路１０８は、外付け回路（図１４の１０９）に容量素子（Ｃ１〜Ｃ３）のみを使用して、外部から入力される３Ｖ程度の低電圧から複数の外付けの容量素子（Ｃ１〜Ｃ３）を、ＳＷ１のスイッチ回路と、ＳＷ２のスイッチ回路とを交互にスイッチングして高電圧を得るチャージポンプタイプの昇圧回路である。
図２２に示す回路は、ある１レベルの電圧を生成するための構成であり、複数のレベルの電圧を生成する場合は、図２２に示す回路を複数用意することになる。
電流供給能力に関しては、レジスタ設定により、スイッチ回路（ＳＷ１）や、スイッチ回路（ＳＷ２）の切り替え周期を、調整回路１２１によって調整可能とし、電流能力を調整可能としている。
図２３に、本実施例のＶＳＰ／ＶＳＮ生成回路１０７の回路構成を示す。
この回路は、図２２の回路構成で電流能力不足となる６Ｖ程度の電圧生成回路に使用される回路である。
図２３は、ＶＳＰ電圧のみを生成する回路構成の例で、ＶＳＮ電圧生成時は同様の回路構成がもう１セット必要となる。
外付け回路１１０は、図２３に示すように、インダクタ（Ｌ）、ショットキーダイオード（Ｄ）、コンデンサ（Ｃ）、ＭＯＳトランジスタ（ＴＲ）で構成される。ＭＯＳトランジスタ（ＴＲ）のゲートオン・オフ制御は、ＰＷＭ生成回路１３１により、パルスの周波数固定で、パルスのハイ幅、ロウ幅を制御する方式である。このパルスの周波数は、レジスタ設定で調整可能な周期調整回路１３２を内蔵する。
図２３では、ＭＯＳトランジスタ（ＴＲ）のスイッチングにより生じるインダクタ（Ｌ）のエネルギーは、ショットキーダイオード（Ｄ）で整流されて、一定の電圧を得ることができる。この一定の電圧をコンデンサ（Ｃ）に保持してＶＳＰ電圧を生成する。
コンデンサ（Ｃ）に保持されたＶＳＰ電圧を、電圧コンパレータ回路１３３で目標電圧となるリファレンス電圧と比較し、この出力結果によりＰＷＭ生成回路１３１で、パルスのハイ幅、ロウ幅を制御して、ＶＳＰ電圧として一定電圧を保持する。
この回路は、図２２の回路構成で電流能力不足となる６Ｖ程度の電圧生成回路に使用される回路である。
図２３は、ＶＳＰ電圧のみを生成する回路構成の例で、ＶＳＮ電圧生成時は同様の回路構成がもう１セット必要となる。
外付け回路１１０は、図２３に示すように、インダクタ（Ｌ）、ショットキーダイオード（Ｄ）、コンデンサ（Ｃ）、ＭＯＳトランジスタ（ＴＲ）で構成される。ＭＯＳトランジスタ（ＴＲ）のゲートオン・オフ制御は、ＰＷＭ生成回路１３１により、パルスの周波数固定で、パルスのハイ幅、ロウ幅を制御する方式である。このパルスの周波数は、レジスタ設定で調整可能な周期調整回路１３２を内蔵する。
図２３では、ＭＯＳトランジスタ（ＴＲ）のスイッチングにより生じるインダクタ（Ｌ）のエネルギーは、ショットキーダイオード（Ｄ）で整流されて、一定の電圧を得ることができる。この一定の電圧をコンデンサ（Ｃ）に保持してＶＳＰ電圧を生成する。
コンデンサ（Ｃ）に保持されたＶＳＰ電圧を、電圧コンパレータ回路１３３で目標電圧となるリファレンス電圧と比較し、この出力結果によりＰＷＭ生成回路１３１で、パルスのハイ幅、ロウ幅を制御して、ＶＳＰ電圧として一定電圧を保持する。
図２４に、本実施例の液晶表示装置において、待機状態で低消費電力化を図る各種調整回路の状態の組み合わせを示す。
まず、図１８に示す通常動作時では、液晶表示装置の駆動において、ドット反転駆動法などにより、液晶表示パネルに通常の画像を表示するために、図１５（ａ）に示す液晶駆動電圧を使用して駆動する必要があるため、各種電圧生成回路の電流能力は電力が最小になるように最適化されているものの極端に能力を絞ることはしていない。
一方で、図１８に示す待機状態として、液晶表示パネルに表示状態として「黒」をする場合には、図１５（ｂ）に示すように、ソースアンプ回路１０２から出力される映像電圧（ＶＤＬ）が、コモン電圧（Ｖｃｏｍ）に対して電位差がなく、液晶への充放電電流が少ない状態となる。よってこの状況に合わせて低電力化を図る。
まず、低電力モード１として、交流化駆動方法を、ドット反転駆動法から、カラム反転駆動法（または、列毎反転駆動法）として、液晶の充放電電流を１フレームに一回として電流を低減する。
この際に、液晶表示パネルに「黒」しか表示されないため、階調電圧生成回路１０３では必要最低限のアンプ回路を動作させればよい。よって、６ＶとＧＮＤの電圧に近いアンプ回路（ＡＭＰＲ１，ＡＭＰＲ３）のみを動作させ、それ以外の中間の電圧のアンプ回路を停止して低電力化を図る。
次の案の低電力モード２では、低電力モード１に加えて、ソースアンプ回路１０２で必要となる充放電電流が少ないため、ソースアンプ回路１０２の電源電圧となっているＶＳＰ／ＶＳＮでは電流能力を低減することができる。よって、ＶＳＰ／ＶＳＮ生成回路１０７のＰＷＭ生成回路１３１のパルス周期を、周期調整回路１３２により、長くして電流能力を絞り低電力化とする。
また、これに加えて、ソースアンプ回路１０２と、２個しか動いていない階調電圧生成回路１０３のアンプ回路（ＡＭＰＲ１，ＡＭＰＲ３）も電流量を最小に調整し、低電力化を図る。
まず、図１８に示す通常動作時では、液晶表示装置の駆動において、ドット反転駆動法などにより、液晶表示パネルに通常の画像を表示するために、図１５（ａ）に示す液晶駆動電圧を使用して駆動する必要があるため、各種電圧生成回路の電流能力は電力が最小になるように最適化されているものの極端に能力を絞ることはしていない。
一方で、図１８に示す待機状態として、液晶表示パネルに表示状態として「黒」をする場合には、図１５（ｂ）に示すように、ソースアンプ回路１０２から出力される映像電圧（ＶＤＬ）が、コモン電圧（Ｖｃｏｍ）に対して電位差がなく、液晶への充放電電流が少ない状態となる。よってこの状況に合わせて低電力化を図る。
まず、低電力モード１として、交流化駆動方法を、ドット反転駆動法から、カラム反転駆動法（または、列毎反転駆動法）として、液晶の充放電電流を１フレームに一回として電流を低減する。
この際に、液晶表示パネルに「黒」しか表示されないため、階調電圧生成回路１０３では必要最低限のアンプ回路を動作させればよい。よって、６ＶとＧＮＤの電圧に近いアンプ回路（ＡＭＰＲ１，ＡＭＰＲ３）のみを動作させ、それ以外の中間の電圧のアンプ回路を停止して低電力化を図る。
次の案の低電力モード２では、低電力モード１に加えて、ソースアンプ回路１０２で必要となる充放電電流が少ないため、ソースアンプ回路１０２の電源電圧となっているＶＳＰ／ＶＳＮでは電流能力を低減することができる。よって、ＶＳＰ／ＶＳＮ生成回路１０７のＰＷＭ生成回路１３１のパルス周期を、周期調整回路１３２により、長くして電流能力を絞り低電力化とする。
また、これに加えて、ソースアンプ回路１０２と、２個しか動いていない階調電圧生成回路１０３のアンプ回路（ＡＭＰＲ１，ＡＭＰＲ３）も電流量を最小に調整し、低電力化を図る。
さらに、次の案の低電力モード３では、低電力モード２に加えて、液晶表示パネルのゲートスキャンを、１フレーム毎から、間引きして、ｎフレームに一回として、走査線駆動回路（ＧＥＳ）での電力を低減し、ＶＧＨ／ＶＧＬ生成回路１０８の調整回路１２１により、スイッチ回路（ＳＷ１）、スイッチ回路（ＳＷ２）の切り替え周期を長くして、さらなる低電力化を図る。
そして、最後の低電力モード４では、低電力モード３に加えて、ソースアンプ回路１０２、および階調電圧生成回路１０３のアンプ回路を停止して、スイッチ回路（ＳＷＤ，ＳＷＲ３）により、ＧＮＤ電圧を出力とし、さらに、コモンアンプ回路１０５も停止して、コモンアンプ回路１０５の出力もＧＮＤ電圧とする。
これにより、画素に印加される電圧で、負電圧がなくなるためＶＳＮ生成回路も停止状態として、電流を削減する。ＶＳＰ生成回路に関しては、タッチ位置検出時に、タッチパネル走査電圧（Ｖｓｔｃ）を出力する必要があるため動作させる。
これらの組み合わせによりタッチパネル機能及び液晶駆動を行う一体ドライバＩＣで低消費電力化を図る。なお、図２４の組み合わせは一例であり、他の組み合わせでも実現可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
そして、最後の低電力モード４では、低電力モード３に加えて、ソースアンプ回路１０２、および階調電圧生成回路１０３のアンプ回路を停止して、スイッチ回路（ＳＷＤ，ＳＷＲ３）により、ＧＮＤ電圧を出力とし、さらに、コモンアンプ回路１０５も停止して、コモンアンプ回路１０５の出力もＧＮＤ電圧とする。
これにより、画素に印加される電圧で、負電圧がなくなるためＶＳＮ生成回路も停止状態として、電流を削減する。ＶＳＰ生成回路に関しては、タッチ位置検出時に、タッチパネル走査電圧（Ｖｓｔｃ）を出力する必要があるため動作させる。
これらの組み合わせによりタッチパネル機能及び液晶駆動を行う一体ドライバＩＣで低消費電力化を図る。なお、図２４の組み合わせは一例であり、他の組み合わせでも実現可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
２，ＳＵＢ１ 第１基板
３，ＳＵＢ２ 第２基板
４ 液晶組成物
５，ＤＲＶ 液晶ドライバＩＣ
２１，ＣＴ，ＣＴ１〜ＣＴ２０ 対向電極
２２ 対向電極信号線
２５ 駆動回路用入力端子
３１ 検出電極
３３ ダミー電極
３６ 検出電極用端子
４０，４４ フロントウィンドウ（又は、保護フィルム）
４１ タッチパネル基板
４２，ＰＡＳ１，ＰＡＳ２ 層間絶縁膜
４３ 保護膜
４５ シールド用の透明電極
５２ 接続部材
５３ 接続用フレキシブル配線基板
１０１ 走査線駆動回路制御回路
１０２ ソースアンプ回路
１０３ 階調電圧生成回路
１０４ ＴＸ制御回路
１０５ コモンアンプ回路
１０６ ＲＸ検出回路
１０７ ＶＳＰ／ＶＳＮ生成回路
１０８ ＶＧＨ／ＶＧＬ生成回路
１０９，１１０ 外付け部品
１２１ 調整回路
１３１ ＰＷＭ生成回路
１３２ 周期調整回路
１３３ 電圧コンパレータ
２００ 画素部
５０２ 指
ＴＲ ＭＯＳトランジスタ
Ｌ インダクタ
Ｄ ダイオード
Ｃ，Ｃ１，Ｃ２，Ｃ３ コンデンサ
ＶＲ 階調電圧生成抵抗
ＴＸ タッチパネルの走査電極
ＲＸ タッチパネルの検出電極
ＡＲ 表示領域
ＤＲＴ タッチパネル制御ＩＣ
ＭＦＰＣ メインフレキシブル配線基板
ＴＦＰＣ タッチパネル用フレキシブル配線基板
ＧＥＳ 走査線駆動回路
ＣＴＳＣ 対向電極選択回路
ＣＴＬ 対向電極配線
ＬＶｃｏｍ，ＬＶｓｔｃ 配線
ＣＤ 裏面側透明導電膜
ＤＥＣ１〜ＤＥＣ２０ アドレスデコーダ回路
ＳＣＨ１〜ＳＣＨ２０ 選択回路
ＩＮＶ１〜ＩＮＶ３ インバータ
ＮＯＲ１，ＮＯＲ２ ノア回路
ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路
ＳＷ，ＳＷ１，ＳＷ２，ＳＷＤ，ＳＷＣ，ＳＷＲ１〜ＳＷＲ３ スイッチ回路
ＳＴＸ 接続部
ＴＡＭ メインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部
ＡＭＰＤ，ＡＭＰＣ，ＡＭＰＲ１〜ＡＭＰＲ３ アンプ回路
ＶＤＩｏ，ＶＣＩｏ，ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ 電流調整回路
３，ＳＵＢ２ 第２基板
４ 液晶組成物
５，ＤＲＶ 液晶ドライバＩＣ
２１，ＣＴ，ＣＴ１〜ＣＴ２０ 対向電極
２２ 対向電極信号線
２５ 駆動回路用入力端子
３１ 検出電極
３３ ダミー電極
３６ 検出電極用端子
４０，４４ フロントウィンドウ（又は、保護フィルム）
４１ タッチパネル基板
４２，ＰＡＳ１，ＰＡＳ２ 層間絶縁膜
４３ 保護膜
４５ シールド用の透明電極
５２ 接続部材
５３ 接続用フレキシブル配線基板
１０１ 走査線駆動回路制御回路
１０２ ソースアンプ回路
１０３ 階調電圧生成回路
１０４ ＴＸ制御回路
１０５ コモンアンプ回路
１０６ ＲＸ検出回路
１０７ ＶＳＰ／ＶＳＮ生成回路
１０８ ＶＧＨ／ＶＧＬ生成回路
１０９，１１０ 外付け部品
１２１ 調整回路
１３１ ＰＷＭ生成回路
１３２ 周期調整回路
１３３ 電圧コンパレータ
２００ 画素部
５０２ 指
ＴＲ ＭＯＳトランジスタ
Ｌ インダクタ
Ｄ ダイオード
Ｃ，Ｃ１，Ｃ２，Ｃ３ コンデンサ
ＶＲ 階調電圧生成抵抗
ＴＸ タッチパネルの走査電極
ＲＸ タッチパネルの検出電極
ＡＲ 表示領域
ＤＲＴ タッチパネル制御ＩＣ
ＭＦＰＣ メインフレキシブル配線基板
ＴＦＰＣ タッチパネル用フレキシブル配線基板
ＧＥＳ 走査線駆動回路
ＣＴＳＣ 対向電極選択回路
ＣＴＬ 対向電極配線
ＬＶｃｏｍ，ＬＶｓｔｃ 配線
ＣＤ 裏面側透明導電膜
ＤＥＣ１〜ＤＥＣ２０ アドレスデコーダ回路
ＳＣＨ１〜ＳＣＨ２０ 選択回路
ＩＮＶ１〜ＩＮＶ３ インバータ
ＮＯＲ１，ＮＯＲ２ ノア回路
ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路
ＳＷ，ＳＷ１，ＳＷ２，ＳＷＤ，ＳＷＣ，ＳＷＲ１〜ＳＷＲ３ スイッチ回路
ＳＴＸ 接続部
ＴＡＭ メインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部
ＡＭＰＤ，ＡＭＰＣ，ＡＭＰＲ１〜ＡＭＰＲ３ アンプ回路
ＶＤＩｏ，ＶＣＩｏ，ＶＲ１Ｉｏ〜ＶＲ３Ｉｏ 電流調整回路
Claims (11)
- 第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
前記第２基板は、タッチパネルの検出電極を有し、
前記第１基板は、前記各画素に映像電圧を供給する複数の映像線を有し、
前記各画素は、画素電極と対向電極とを有し、
前記対向電極は、複数のブロックに分割されており、
前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
前記各映像線に対して前記映像電圧を供給するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
前記駆動回路は、前記映像電圧を前記映像線に供給するソースアンプ回路を有し、
前記ソースアンプ回路は、自ソースアンプ回路を流れる電流を調整可能な電流調整回路を有し、
通常動作時よりも低電力である低電力モード１の時に、前記電流調整回路により、前記ソースアンプ回路を流れる電流を、通常動作時に前記ソースアンプ回路を流れる電流より低減し、
低電力モード１よりも低電力である低電力モード２の時に、前記電流調整回路により、前記ソースアンプ回路の動作を停止し、前記映像線にＧＮＤの電圧を供給することを特徴とする液晶表示装置。 - 第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
前記第２基板は、タッチパネルの検出電極を有し、
前記各画素は、画素電極と対向電極とを有し、
前記対向電極は、複数のブロックに分割されており、
前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
前記駆動回路は、前記対向電圧を前記対向電極に供給するコモンアンプ回路を有し、
前記コモンアンプ回路は、自コモンアンプ回路を流れる電流を調整可能な電流調整回路を有し、
通常動作時よりも低電力である低電力モードの時に、前記電流調整回路により、前記コモンアンプ回路の動作を停止し、前記対向電極にＧＮＤの電圧を供給することを特徴とする液晶表示装置。 - 第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
前記第２基板は、タッチパネルの検出電極を有し、
前記各画素は、画素電極と対向電極とを有し、
前記対向電極は、複数のブロックに分割されており、
前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
前記駆動回路は、複数の階調電圧を生成する階調電圧生成回路を有し、
前記階調電圧生成回路は、前記複数の階調電圧を出力する複数のアンプ回路を有し、
前記各アンプ回路は、自アンプ回路を流れる電流を調整可能な電流調整回路を有し、
通常動作時よりも低電力である低電力モード１の時に、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の動作を停止し、
低電力モード１よりも低電力である低電力モード２の時に、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の動作を停止するとともに、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路を流れる電流を、通常動作時に前記アンプ回路を流れる電流より低減し、
低電力モード２よりも低電力である低電力モード３の時に、前記複数の階調電圧を出力する前記各アンプ回路の前記電流調整回路により、前記各アンプ回路の動作を停止し、最下位の階調電圧としてＧＮＤの電圧を供給することを特徴とする液晶表示装置。 - 第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
前記第２基板は、タッチパネルの検出電極を有し、
前記第１基板は、前記各画素にＶＧＨの選択走査電圧と、ＶＧＬの非選択走査電圧を供給する複数の走査線を有し、
前記各画素は、画素電極と対向電極とを有し、
前記対向電極は、複数のブロックに分割されており、
前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
前記ＶＧＨの電圧と前記ＶＧＬの電圧を出力するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
前記駆動回路は、前記ＶＧＨの電圧と前記ＶＧＬの電圧を生成する、チャージポンプ方式のＶＧＨ／ＶＧＬ生成回路を有し、
通常動作時よりも低電力である低電力モードの時に、前記ＶＧＨ／ＶＧＬ生成回路内のスイッチ回路のオン／オフ周期を、通常動作時よりも長くすることを特徴とする液晶表示装置。 - 第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
前記第２基板は、タッチパネルの検出電極を有し、
前記第１基板は、前記各画素に映像電圧を供給する複数の映像線を有し、
前記各画素は、画素電極と対向電極とを有し、
前記対向電極は、複数のブロックに分割されており、
前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
前記各映像線に対して前記映像電圧を供給するとともに、前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
前記駆動回路は、前記映像電圧を前記映像線に供給するソースアンプ回路と、
前記ソースアンプ回路に、高電位のＶＳＰの電圧を供給するＶＳＰ生成回路と低電位のＶＳＮの電圧を供給するＶＳＮ生成回路とを有し、
前記ＶＳＰ生成回路と前記ＶＳＮ生成回路は、スイッチングレギュレータ方式の昇圧回路であり、
通常動作時よりも低電力である低電力モード１の時に、前記ＶＳＰ生成回路と前記ＶＳＮ生成回路のスイッチング周波数を低減し、
低電力モード１よりも低電力である低電力モード２の時に、前記ＶＳＰ生成回路のスイッチング周波数を低減し、前記ＶＳＮ生成回路の動作を停止することを特徴とする液晶表示装置。 - 第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に狭持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
前記第２基板は、タッチパネルの検出電極を有し、
前記各画素は、画素電極と対向電極とを有し、
前記対向電極は、複数のブロックに分割されており、
前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
前記分割された各ブロックの対向電極に対して対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
前記駆動回路は、複数の階調電圧を生成する階調電圧生成回路を有し、
前記階調電圧生成回路は、前記複数の階調電圧を出力する複数のアンプ回路を有し、
前記各アンプ回路は、自アンプ回路を流れる電流を調整可能な電流調整回路を有し、
待機状態の時に、複数フレームに１回、タッチ位置検出のスキャン動作を行い、
待機状態で低電力モード１の時に、液晶表示装置の交流化駆動法をカラム反転駆動法となし、各フレーム毎に、各画素に映像電圧を書き込むゲートスキャン動作を行い、
前記階調電圧生成回路の最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の動作を停止することを特徴とする液晶表示装置。 - 前記第１基板は、前記各画素に映像電圧を供給する複数の映像線を有し、
前記駆動回路は、前記階調電圧生成回路で生成された階調電圧を増幅し、前記映像電圧として前記映像線に供給するソースアンプ回路と、
前記ソースアンプ回路に、高電位のＶＳＰの電圧を供給するＶＳＰ生成回路と低電位のＶＳＮの電圧を供給するＶＳＮ生成回路とを有し、
前記ソースアンプ回路は、自ソースアンプ回路を流れる電流を調整可能な電流調整回路を有し、
前記ＶＳＰ生成回路と前記ＶＳＮ生成回路は、スイッチングレギュレータ方式の昇圧回路であり、
待機状態で、低電力モード１よりも低電力である低電力モード２の時に、液晶表示装置の交流化駆動法をカラム反転駆動法となし、各フレーム毎に、各画素に映像電圧を書き込むゲートスキャン動作を行い、
前記ソースアンプ回路の前記電流調整回路により、前記ソースアンプ回路を流れる電流を、通常動作時に前記ソースアンプ回路を流れる電流より低減し、
前記階調電圧生成回路の最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の動作を停止するとともに、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路を流れる電流を、通常動作時に前記アンプ回路を流れる電流より低減し、
前記ＶＳＰ生成回路と前記ＶＳＮ生成回路のスイッチング周波数を低減することを特徴とする請求項６に記載の液晶表示装置。 - 前記第１基板は、前記各画素にＶＧＨの選択走査電圧と、ＶＧＬの非選択走査電圧を供給する複数の走査線を有し、
前記駆動回路は、前記ＶＧＨの電圧と前記ＶＧＬの電圧を生成して出力する、チャージポンプ方式のＶＧＨ／ＶＧＬ生成回路を有し、
待機状態で、低電力モード２よりも低電力である低電力モード３の時に、液晶表示装置の交流化駆動法をカラム反転駆動法となし、複数フレームに１回、各画素に映像電圧を書き込むゲートスキャン動作を行い、
前記ソースアンプ回路の前記電流調整回路により、前記ソースアンプ回路を流れる電流を、通常動作時に前記ソースアンプ回路を流れる電流より低減し、
前記階調電圧生成回路の最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路以外のアンプ回路の動作を停止するとともに、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路の前記電流調整回路により、最上位の階調電圧を出力するアンプ回路と最下位の階調電圧を出力するアンプ回路を流れる電流を、通常動作時に前記アンプ回路を流れる電流より低減し、
前記ＶＳＰ生成回路と前記ＶＳＮ生成回路のスイッチング周波数を低減し、
前記ＶＧＨ／ＶＧＬ生成回路内のスイッチ回路のオン／オフ周期を、通常動作時よりも長くすることを特徴とする請求項７に記載の液晶表示装置。 - 前記駆動回路は、前記対向電圧を前記対向電極に供給するコモンアンプ回路を有し、
前記コモンアンプ回路は、自コモンアンプ回路を流れる電流を調整可能な電流調整回路を有し、
待機状態で、低電力モード３よりも低電力である低電力モード４の時に、液晶表示装置の交流化駆動法をカラム反転駆動法となし、複数フレームに１回、各画素に映像電圧を書き込むゲートスキャン動作を行い、
前記ソースアンプ回路の前記電流調整回路により、前記ソースアンプ回路の動作を停止し、前記映像線にＧＮＤの電圧を供給し、
前記階調電圧生成回路の前記複数の階調電圧を出力する前記各アンプ回路の前記電流調整回路により、前記各アンプ回路の動作を停止し、最下位の階調電圧としてＧＮＤの電圧を供給し、
前記ＶＳＰ生成回路のスイッチング周波数を低減し、
前記ＶＳＮ生成回路の動作を停止し、
前記ＶＧＨ／ＶＧＬ生成回路内のスイッチ回路のオン／オフ周期を、通常動作時よりも長くし、
前記コモンアンプ回路の前記電流調整回路により、前記コモンアンプ回路の動作を停止し、前記対向電極にＧＮＤの電圧を供給することを特徴とする請求項８に記載の液晶表示装置。 - 前記複数の画素で構成される表示部の両側に配置され、前記分割された各ブロックの対向電極を選択する第１対向電極選択回路と第２対向電極選択回路を有し、
前記第１対向電極選択回路と第２対向電極選択回路は、液晶表示パネルの内部に形成される回路であり、
前記駆動回路は、前記第１対向電極選択回路と第２対向電極選択回路にアドレス信号を供給することを特徴とする請求項１ないし請求項９のいずれか１項に記載の液晶表示装置。 - 前記第１対向電極選択回路と第２対向電極選択回路は、前記各ブロックの対向電極を選択するアドレスデコーダ回路と、
前記アドレスデコーダ回路で選択されたブロックの対向電極に対して前記タッチパネル走査電圧を供給し、前記アドレスデコーダ回路で選択されないブロックの対向電極に対して前記対向電圧を供給する選択回路とを有することを特徴とする請求項１０に記載の液晶表示装置。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012123908A JP5979988B2 (ja) | 2012-05-31 | 2012-05-31 | 液晶表示装置 |
| US13/851,229 US9082367B2 (en) | 2012-05-31 | 2013-03-27 | Liquid crystal display device |
| US14/706,703 US9847071B2 (en) | 2012-05-31 | 2015-05-07 | Liquid crystal display device |
| US15/805,204 US10096295B2 (en) | 2012-05-31 | 2017-11-07 | Liquid crystal display device |
| US16/122,061 US10276124B2 (en) | 2012-05-31 | 2018-09-05 | Liquid crystal display device |
| US16/351,633 US10475412B2 (en) | 2012-05-31 | 2019-03-13 | Liquid crystal display device |
| US16/590,431 US10867574B2 (en) | 2012-05-31 | 2019-10-02 | Liquid crystal display device |
| US17/094,249 US11175785B2 (en) | 2012-05-31 | 2020-11-10 | Display device |
| US17/498,053 US11599233B2 (en) | 2012-05-31 | 2021-10-11 | Liquid crystal display device |
| US18/104,324 US11822756B2 (en) | 2012-05-31 | 2023-02-01 | Display device with touch sensor function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012123908A JP5979988B2 (ja) | 2012-05-31 | 2012-05-31 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013250361A true JP2013250361A (ja) | 2013-12-12 |
| JP5979988B2 JP5979988B2 (ja) | 2016-08-31 |
Family
ID=49669646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012123908A Active JP5979988B2 (ja) | 2012-05-31 | 2012-05-31 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (9) | US9082367B2 (ja) |
| JP (1) | JP5979988B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015191119A (ja) * | 2014-03-28 | 2015-11-02 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5980157B2 (ja) | 2013-03-29 | 2016-08-31 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置及び電子機器 |
| KR102063642B1 (ko) * | 2013-08-07 | 2020-01-09 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
| JP2015090414A (ja) * | 2013-11-06 | 2015-05-11 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動回路および表示装置 |
| WO2015125176A1 (ja) * | 2014-02-21 | 2015-08-27 | パナソニック液晶ディスプレイ株式会社 | タッチ検出機能が一体化された表示装置 |
| KR102251542B1 (ko) | 2014-11-25 | 2021-05-14 | 엘지전자 주식회사 | 이동 단말기 및 그것의 제어 방법 |
| KR101859419B1 (ko) * | 2014-12-26 | 2018-05-23 | 엘지디스플레이 주식회사 | 터치 스크린 장치와 그의 구동방법 |
| JP6765807B2 (ja) * | 2015-01-05 | 2020-10-07 | シナプティクス インコーポレイテッド | 容量性感知を行うための基準電圧の変調 |
| KR102652523B1 (ko) * | 2016-03-21 | 2024-04-01 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
| US10078980B2 (en) | 2016-04-25 | 2018-09-18 | Samsung Electronics Co., Ltd. | Data driver, display driving circuit, and operating method of display driving circuit |
| US9817512B1 (en) * | 2016-08-31 | 2017-11-14 | Lg Display Co., Ltd. | Driving chip, circuit film, chip-on-film type driving circuit, and display device having built-in touchscreen |
| KR20180071896A (ko) * | 2016-12-20 | 2018-06-28 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그의 구동방법 |
| US9977526B1 (en) * | 2017-04-19 | 2018-05-22 | Super-Touch Corporation | Display device with high touch detection sensitivity |
| JP6971078B2 (ja) * | 2017-08-01 | 2021-11-24 | シナプティクス・ジャパン合同会社 | 表示ドライバ及び表示装置 |
| CN108469927B (zh) * | 2018-04-28 | 2021-02-09 | 上海天马微电子有限公司 | 触控显示面板及其驱动方法、触控显示装置 |
| CN110297562B (zh) * | 2019-06-27 | 2021-01-05 | 厦门天马微电子有限公司 | 显示驱动方法、显示面板和显示装置 |
| JP2021039539A (ja) * | 2019-09-03 | 2021-03-11 | 株式会社ジャパンディスプレイ | 検出装置 |
| WO2021081952A1 (zh) | 2019-10-31 | 2021-05-06 | 京东方科技集团股份有限公司 | 显示装置 |
| CN114356131B (zh) * | 2021-12-20 | 2024-06-04 | 深圳市汇顶科技股份有限公司 | 驱动电路及相关电子装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001249317A (ja) * | 2000-03-07 | 2001-09-14 | Casio Comput Co Ltd | 表示駆動装置 |
| JP2001345928A (ja) * | 2000-06-02 | 2001-12-14 | Nec Corp | 携帯電話機の省電力駆動方法 |
| JP2002123234A (ja) * | 2000-08-09 | 2002-04-26 | Sharp Corp | 画像表示装置ならびに携帯電子機器 |
| JP2002268608A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
| JP2009009122A (ja) * | 2007-06-01 | 2009-01-15 | Natl Semiconductor Corp <Ns> | データイネーブルラーニングを具備するビデオディスプレイドライバ |
| WO2010098199A1 (ja) * | 2009-02-27 | 2010-09-02 | ソニー株式会社 | 表示装置、タッチパネル、および電子機器 |
| JP2012042861A (ja) * | 2010-08-23 | 2012-03-01 | Sony Corp | タッチ検出機能付き表示装置、駆動回路、タッチ検出機能付き表示装置の駆動方法および電子機器 |
| JP2012063753A (ja) * | 2010-08-16 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897843B2 (en) * | 2001-07-14 | 2005-05-24 | Koninklijke Philips Electronics N.V. | Active matrix display devices |
| JP2005512133A (ja) * | 2001-12-05 | 2005-04-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 通常モードおよび待機モードにおける液晶表示装置の駆動方法 |
| US20060181498A1 (en) * | 2003-12-24 | 2006-08-17 | Sony Corporation | Display device |
| JP4510530B2 (ja) * | 2004-06-16 | 2010-07-28 | 株式会社 日立ディスプレイズ | 液晶表示装置とその駆動方法 |
| KR101171185B1 (ko) * | 2005-09-21 | 2012-08-06 | 삼성전자주식회사 | 접촉 감지 기능이 있는 표시 장치, 그 구동 장치 및 방법 |
| JP2007310628A (ja) * | 2006-05-18 | 2007-11-29 | Hitachi Displays Ltd | 画像表示装置 |
| EP3264240A1 (en) * | 2006-06-09 | 2018-01-03 | Apple Inc. | Touch screen liquid crystal display |
| KR101361996B1 (ko) * | 2006-12-23 | 2014-02-12 | 엘지디스플레이 주식회사 | 전기영동 표시장치와 그 구동방법 |
| US8040326B2 (en) * | 2007-06-13 | 2011-10-18 | Apple Inc. | Integrated in-plane switching display and touch sensor |
| TWI367474B (en) * | 2007-07-24 | 2012-07-01 | Novatek Microelectronics Corp | Display and drive control method thereof |
| JP2009258616A (ja) * | 2008-03-18 | 2009-11-05 | Seiko Epson Corp | 電気泳動表示装置用駆動回路、電気泳動表示装置及び電子機器 |
| JP5481040B2 (ja) | 2008-04-11 | 2014-04-23 | 株式会社ジャパンディスプレイ | 表示装置とその駆動方法 |
| US20090322410A1 (en) * | 2008-06-25 | 2009-12-31 | Silicon Laboratories Inc. | System and method for monitoring a capacitive sensor array |
| JP2010108501A (ja) * | 2008-10-30 | 2010-05-13 | Samsung Electronics Co Ltd | センシング感度を向上させたタッチスクリーンコントローラ、タッチスクリーンコントローラを備えるディスプレイ駆動回路、ディスプレイ装置及びシステム |
| US8217913B2 (en) * | 2009-02-02 | 2012-07-10 | Apple Inc. | Integrated touch screen |
| JP5203291B2 (ja) * | 2009-05-18 | 2013-06-05 | 株式会社ジャパンディスプレイウェスト | 表示装置および電子機器 |
| JP5191452B2 (ja) * | 2009-06-29 | 2013-05-08 | 株式会社ジャパンディスプレイウェスト | タッチパネルの駆動方法、静電容量型タッチパネルおよびタッチ検出機能付き表示装置 |
| US8982058B2 (en) * | 2009-09-30 | 2015-03-17 | Apple Inc. | Touch screen border regions |
| JP5721994B2 (ja) * | 2009-11-27 | 2015-05-20 | 株式会社ジャパンディスプレイ | 放射線撮像装置 |
| JP5539106B2 (ja) * | 2010-08-23 | 2014-07-02 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置、駆動回路、タッチ検出機能付き表示装置の駆動方法、および電子機器 |
| US9470941B2 (en) * | 2011-08-19 | 2016-10-18 | Apple Inc. | In-cell or on-cell touch sensor with color filter on array |
-
2012
- 2012-05-31 JP JP2012123908A patent/JP5979988B2/ja active Active
-
2013
- 2013-03-27 US US13/851,229 patent/US9082367B2/en active Active
-
2015
- 2015-05-07 US US14/706,703 patent/US9847071B2/en active Active
-
2017
- 2017-11-07 US US15/805,204 patent/US10096295B2/en active Active
-
2018
- 2018-09-05 US US16/122,061 patent/US10276124B2/en active Active
-
2019
- 2019-03-13 US US16/351,633 patent/US10475412B2/en active Active
- 2019-10-02 US US16/590,431 patent/US10867574B2/en active Active
-
2020
- 2020-11-10 US US17/094,249 patent/US11175785B2/en active Active
-
2021
- 2021-10-11 US US17/498,053 patent/US11599233B2/en active Active
-
2023
- 2023-02-01 US US18/104,324 patent/US11822756B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001249317A (ja) * | 2000-03-07 | 2001-09-14 | Casio Comput Co Ltd | 表示駆動装置 |
| JP2001345928A (ja) * | 2000-06-02 | 2001-12-14 | Nec Corp | 携帯電話機の省電力駆動方法 |
| JP2002123234A (ja) * | 2000-08-09 | 2002-04-26 | Sharp Corp | 画像表示装置ならびに携帯電子機器 |
| JP2002268608A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
| JP2009009122A (ja) * | 2007-06-01 | 2009-01-15 | Natl Semiconductor Corp <Ns> | データイネーブルラーニングを具備するビデオディスプレイドライバ |
| WO2010098199A1 (ja) * | 2009-02-27 | 2010-09-02 | ソニー株式会社 | 表示装置、タッチパネル、および電子機器 |
| JP2012063753A (ja) * | 2010-08-16 | 2012-03-29 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器 |
| JP2012042861A (ja) * | 2010-08-23 | 2012-03-01 | Sony Corp | タッチ検出機能付き表示装置、駆動回路、タッチ検出機能付き表示装置の駆動方法および電子機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015191119A (ja) * | 2014-03-28 | 2015-11-02 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10475412B2 (en) | 2019-11-12 |
| US20200035191A1 (en) | 2020-01-30 |
| US20230168782A1 (en) | 2023-06-01 |
| US10276124B2 (en) | 2019-04-30 |
| US10867574B2 (en) | 2020-12-15 |
| US9082367B2 (en) | 2015-07-14 |
| US10096295B2 (en) | 2018-10-09 |
| US20190213972A1 (en) | 2019-07-11 |
| US20220027015A1 (en) | 2022-01-27 |
| US9847071B2 (en) | 2017-12-19 |
| US20190005913A1 (en) | 2019-01-03 |
| US11175785B2 (en) | 2021-11-16 |
| JP5979988B2 (ja) | 2016-08-31 |
| US11599233B2 (en) | 2023-03-07 |
| US20130321382A1 (en) | 2013-12-05 |
| US20150243241A1 (en) | 2015-08-27 |
| US20180061360A1 (en) | 2018-03-01 |
| US11822756B2 (en) | 2023-11-21 |
| US20210064190A1 (en) | 2021-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5979988B2 (ja) | 液晶表示装置 | |
| US11243631B2 (en) | Display device | |
| JP6055206B2 (ja) | 液晶表示装置 | |
| JP2013246434A (ja) | インセルタッチ構造の液晶表示装置及びその駆動方法 | |
| JP2015114704A (ja) | 表示装置 | |
| JP2017130040A (ja) | タッチ検出機能付き表示装置及び表示方法 | |
| JP6618972B2 (ja) | 表示装置 | |
| JP6781316B2 (ja) | 表示装置 | |
| JP6235678B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131023 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160726 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5979988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |