CN104980146A - 一种驱动控制装置和具有其的padio输出电路 - Google Patents

Abstract

本发明实施例提供了一种驱动控制装置和具有其的PADIO输出电路，装置包括：PMOS管，栅极与控制信号输出端相连，源极与预设电源相连，漏极作为驱动控制装置的第一输出端；NMOS管，栅极与控制信号输出端相连，源极接地，漏极作为驱动控制装置的第二输出端；至少一个相互串联的电阻模块，连接在PMOS管的漏极与NMOS管的漏极之间，相邻两个电阻模块之间具有节点，每个节点作为驱动控制装置的一个输出端。本发明实施例在驱动控制装置(非门)的输出端引入电阻，使得不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，实现了不同输出端输出的驱动控制信号错峰，且结构简单，易于实现。

Description

一种驱动控制装置和具有其的PADIO输出电路

技术领域

本发明涉及集成电路技术领域，特别是涉及一种驱动控制装置和一种PADIO输出电路。

背景技术

相关技术中，参照图1，PADIO(输入输出引脚)输出电路采用大宽长比的非门(包括PMOS管P’和NMOS管N’)作为驱动控制电路，且对于多个同时变化的控制信号IN’，PADIO输出电路采用多个相同的驱动控制电路，从而PADIO输出电路的输出也同时变化，其中，OUT’为驱动控制电路输出的驱动控制信号。

相关技术中PADIO输出电路存在的缺点是：

由于PADIO的输出驱动能力是可选择的，对于大驱动能力的控制信号IN’，若多个控制信号IN’同时打开(有效)，则必然会导致PADIO输出电路输出大peak(峰值)电流，损坏或烧毁PADIO输出电路和相关芯片。

发明内容

鉴于上述问题，本发明实施例提供了一种克服上述问题的一种驱动控制装置和相应的一种PADIO输出电路。

为了解决上述问题，本发明实施例公开了一种驱动控制装置，包括：PMOS管，所述PMOS管的栅极与控制信号输出端相连，所述PMOS管的源极与预设电源相连，所述PMOS管的漏极作为所述驱动控制装置的第一输出端；NMOS管，所述NMOS管的栅极与所述控制信号输出端相连，所述NMOS管的源极接地，所述NMOS管的漏极作为所述驱动控制装置的第二输出端；至少一个相互串联的电阻模块，所述至少一个电阻模块连接在所述PMOS管的漏极与所述NMOS管的漏极之间，相邻两个电阻模块之间具有节点，每个所述节点作为所述驱动控制装置的一个输出端。

优选地，所述至少一个电阻模块为第一电阻模块和第二电阻模块。

优选地，所述第一电阻模块为第一电阻。

优选地，所述第一电阻为可变电阻器或可变电位器。

优选地，所述第二电阻模块为第二电阻。

优选地，所述第二电阻为可变电阻器或可变电位器。

本发明实施例的驱动控制装置包括以下优点：

通过在相关技术中非门的输出端(PMOS管的漏极和NMOS管的漏极之间的节点)引入至少一个相互串联的电阻模块，并将各相邻两个电阻模块之间的节点、PMOS管的漏极和NMOS管的漏极作为驱动控制装置的输出端，由于不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，从而实现了不同输出端输出的驱动控制信号错峰；

无需引入复杂的电路，只需引入至少一个电阻(例如可变电阻器等)即可，结构简单，易于实现。

为了解决上述问题，本发明实施例还公开了一种PADIO输出电路，包括：控制信号输出端和预设电源；多个所述的驱动控制装置，每个所述驱动控制装置分别与所述控制信号输出端和所述预设电源相连。

本发明实施例的PADIO输出电路包括以下优点：

每个驱动控制装置通过在相关技术中非门的输出端引入至少一个相互串联的电阻模块，并将各相邻两个电阻模块之间的节点、PMOS管的漏极和NMOS管的漏极作为驱动控制装置的输出端，由于不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，从而实现了不同输出端输出的驱动控制信号错峰；

每个驱动控制装置无需引入复杂的电路，只需引入至少一个电阻(例如可变电阻器等)即可，结构简单，易于实现；

每个驱动控制装置可以选择不同的输出端，因此，对于多个同时变化的控制信号，多个驱动控制装置输出的驱动控制信号错峰，从而消除了多个控制信号同时有效时PADIO输出电路输出的大peak电流，有效地保护了PADIO输出电路和相关芯片。

附图说明

图1是相关技术中驱动控制电路的结构示意图；

图2是本发明的一种驱动控制装置实施例的结构框图；

图3是本发明的一种驱动控制装置实施例的结构示意图；

图4是本发明的一种驱动控制装置实施例的当第一电阻模块为第一电阻，第二电阻模块为第二电阻时的信号波形示意图；

图5是本发明的一种PADIO输出电路实施例的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明实施例的核心构思之一在于，在相关技术中PADIO输出电路的各非门的输出端(PMOS管的漏极和NMOS管的漏极之间的节点)，引入电阻，从而实现各非门输出的驱动控制信号错峰，进而保护PADIO输出电路和相关芯片。

参照图2，示出了本发明的一种驱动控制装置1实施例的结构框图，具体可以包括如下模块：PMOS管10、NMOS管20和至少一个电阻模块30。其中，PMOS管10的栅极与控制信号输出端2相连，PMOS管10的源极与预设电源3相连，PMOS管10的漏极作为驱动控制装置1的第一输出端。NMOS管20的栅极与控制信号输出端2相连，NMOS管20的源极接地，NMOS管20的漏极作为驱动控制装置1的第二输出端。至少一个电阻模块30相互串联，至少一个电阻模块30连接在PMOS管10的漏极与NMOS管20的漏极之间，相邻两个电阻模块30之间具有节点，每个节点作为驱动控制装置1的一个输出端。

另外，若将至少一个相互串联的电阻模块30看做为一个整体，则可以将至少一个相互串联的电阻模块30的一端与PMOS管10的漏极之间的节点(以下称为节点A)作为驱动控制装置1的第一输出端，将至少一个相互串联的电阻模块30的另一端与NMOS管20的漏极之间的节点(以下称为节点C)作为驱动控制装置1的第二输出端。具体地，每个电阻模块30可以包括至少一个电阻。

需要说明的是，在实际应用中，可以设置至少一个电阻模块30中一个电阻模块30的阻值大小或全部电阻模块30的阻值大小可调节。具体地，在实际应用中，驱动控制装置1可以作为PADIO输出电路中的非门。当PADIO输出电路中包括多个驱动控制装置1时，每个驱动控制装置1可以通过选择不同的输出端或调节电阻模块30的阻值大小(例如当驱动控制装置1的输出端个数小于PADIO输出电路中同时变化的控制信号的个数时)，实现多个驱动控制装置1中各个输出端输出驱动控制信号的上升沿和下降沿错峰。

在实际应用中，每个驱动控制装置1可以选择不同的输出端，因此，对于多个同时变化的控制信号，多个驱动控制装置1输出的驱动控制信号错峰，从而消除了多个控制信号同时有效时PADIO输出电路输出的大peak电流，有效地保护了PADIO输出电路和相关芯片，防止了PADIO输出电路和相关芯片损坏或烧毁。

优选地，在本发明的一个实施例中，至少一个电阻模块30可以为第一电阻模块31和第二电阻模块32，此时，第一电阻模块31和第二电阻模块32之间的节点(以下称为节点B)作为驱动控制装置1的第三输出端，第一电阻模块31的一端与PMOS管10的漏极相连，第二电阻模块32的一端与NMOS管20的漏极相连。具体地，在本发明的一个实施例中，参照图3，第一电阻模块31可以为第一电阻R0，第二电阻模块32可以为第二电阻R1，其中，第一电阻R0的阻值大小与第二电阻R1的阻值大小可以相等或不相等，IN为控制信号输出端2输出的控制信号，OUT0为驱动控制装置1的第一输出端(即节点A)输出的驱动控制信号，OUT1为驱动控制装置1的第三输出端(即节点B)输出的驱动控制信号，OUT2为驱动控制装置1的第二输出端(即节点C)输出的驱动控制信号。优选地，在本发明的一个实施例中，第一电阻R0和第二电阻R1可以为可变电阻器或可变电位器等。

图4为本发明的一种驱动控制装置1实施例的当第一电阻模块31为第一电阻R0，第二电阻模块32为第二电阻R1时的信号波形示意图。当IN从高电平跳变为低电平时，PMOS管10导通，NMOS管20断开，OUT0、OUT1、OUT2分别从低电平跳变为高电平。当IN从低电平跳变为高电平时，NMOS管20导通，PMOS管10断开，OUT0、OUT1、OUT2分别从高电平跳变为低电平。根据信号波形可以看出，第一电阻R0和第二电阻R1的引入，使节点A、节点B、节点C的RC值(阻容值)不一样，进而使得OUT0、OUT1、OUT2的上升沿和下降沿不会同时变化，实现驱动控制信号错峰输出的转化。

需要说明的是，节点A、节点B、节点C的电容相等，而电阻不相等。其中，节点A的电阻为第一电阻R0、第二电阻R1和NMOS管20的漏极电阻串联后与PMOS管10的漏极电阻并联后的电阻，即(第一电阻R0+第二电阻R1+NMOS管20的漏极电阻)与PMOS管10的漏极电阻并联后的电阻。节点B的电阻为第一电阻R0与PMOS管10的漏极电阻的串联电阻，与第二电阻R1与NMOS管20的漏极电阻的串联电阻进行并联后的电阻，即(第一电阻R0+PMOS管10的漏极电阻)与(第二电阻R1+NMOS管20的漏极电阻)并联后的电阻，节点C的电阻为第一电阻R0、第二电阻R1和PMOS管10的漏极电阻串联后与NMOS管20的漏极电阻并联后的电阻，即(第一电阻R0+第二电阻R1+PMOS管10的漏极电阻)与NMOS管20的漏极电阻并联后的电阻。

具体地，参照图4，当IN从高电平跳变为低电平时，OUT0最先从低电平跳变为高电平，OUT1其次，OUT2最后从低电平跳变为高电平。当IN从低电平跳变为高电平时，OUT2最先从高电平跳变为低电平，OUT1其次，OUT0最后从高电平跳变为低电平。

上述实施例示出了至少一个电阻模块30为第一电阻模块31和第二电阻模块32的情况，在实际应用中，可以根据实际情况，设置至少一个电阻模块30为一个电阻模块，或三个及以上电阻模块，并可以根据实际情况设置每个电阻模块中电阻的个数、大小以及是否电阻值可调等。

本发明实施例的驱动控制装置包括以下优点：

通过在相关技术中非门的输出端(PMOS管的漏极和NMOS管的漏极之间的节点)引入至少一个相互串联的电阻模块，并将各相邻两个电阻模块之间的节点、PMOS管的漏极和NMOS管的漏极作为驱动控制装置的输出端，由于不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，从而实现了不同输出端输出的驱动控制信号错峰；

无需引入复杂的电路，只需引入至少一个电阻(例如可变电阻器)即可，结构简单，易于实现。

参照图5，示出了本发明的一种PADIO输出电路实施例的结构框图，具体可以包括如下模块：控制信号输出端2、预设电源3和多个驱动控制装置1。其中，每个驱动控制装置1分别与控制信号输出端2和预设电源3相连。

在实际应用中，每个驱动控制装置1可以选择不同的输出端或调节电阻模块30的阻值大小(例如当驱动控制装置1的输出端个数小于PADIO输出电路中同时变化的控制信号的个数时)，因此，对于多个同时变化的控制信号，实现了多个驱动控制装置1输出的驱动控制信号错峰，从而消除了多个控制信号同时有效时PADIO输出电路输出的大peak电流，有效地保护了PADIO输出电路和相关芯片，防止了PADIO输出电路和相关芯片损坏或烧毁。

本发明实施例的PADIO输出电路包括以下优点：

每个驱动控制装置通过在相关技术中非门的输出端引入至少一个相互串联的电阻模块，并将各相邻两个电阻模块之间的节点、PMOS管的漏极和NMOS管的漏极作为驱动控制装置的输出端，由于不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，从而实现了不同输出端输出的驱动控制信号错峰；

每个驱动控制装置无需引入复杂的电路，只需引入至少一个电阻(例如可变电阻器)即可，结构简单，易于实现；

对于多个同时变化的控制信号，每个驱动控制装置可以选择不同的输出端，多个驱动控制装置输出的驱动控制信号错峰，从而消除了多个控制信号同时有效时PADIO输出电路输出的大peak电流，有效地保护了PADIO输出电路和相关芯片，防止了PADIO输出电路和相关芯片损坏或烧毁。

对于PADIO输出电路实施例而言，由于其与驱动控制装置实施例基本相似，所以描述的比较简单，相关之处参见驱动控制装置实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种驱动控制装置和一种PADIO输出电路，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种驱动控制装置，其特征在于，包括：

PMOS管，所述PMOS管的栅极与控制信号输出端相连，所述PMOS管的源极与预设电源相连，所述PMOS管的漏极作为所述驱动控制装置的第一输出端；

NMOS管，所述NMOS管的栅极与所述控制信号输出端相连，所述NMOS管的源极接地，所述NMOS管的漏极作为所述驱动控制装置的第二输出端；

至少一个相互串联的电阻模块，所述至少一个电阻模块连接在所述PMOS管的漏极与所述NMOS管的漏极之间，相邻两个电阻模块之间具有节点，每个所述节点作为所述驱动控制装置的一个输出端。

2.根据权利要求1所述的驱动控制装置，其特征在于，所述至少一个电阻模块为第一电阻模块和第二电阻模块。

3.根据权利要求2所述的驱动控制装置，其特征在于，所述第一电阻模块为第一电阻。

4.根据权利要求3所述的驱动控制装置，其特征在于，所述第一电阻为可变电阻器或可变电位器。

5.根据权利要求2所述的驱动控制装置，其特征在于，所述第二电阻模块为第二电阻。

6.根据权利要求5所述的驱动控制装置，其特征在于，所述第二电阻为可变电阻器或可变电位器。

7.一种PADIO输出电路，其特征在于，包括：

控制信号输出端和预设电源；

多个根据权利要求1-6中任一项所述的驱动控制装置，每个所述驱动控制装置分别与所述控制信号输出端和所述预设电源相连。