CN105846800A - Fpga芯片及其端接电阻复用方法、端接电阻复用电路 - Google Patents

Fpga芯片及其端接电阻复用方法、端接电阻复用电路 Download PDF

Info

Publication number
CN105846800A
CN105846800A CN201610162708.6A CN201610162708A CN105846800A CN 105846800 A CN105846800 A CN 105846800A CN 201610162708 A CN201610162708 A CN 201610162708A CN 105846800 A CN105846800 A CN 105846800A
Authority
CN
China
Prior art keywords
circuit
resistance
termination
bias voltage
fpga chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610162708.6A
Other languages
English (en)
Inventor
张宝君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN201610162708.6A priority Critical patent/CN105846800A/zh
Publication of CN105846800A publication Critical patent/CN105846800A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种FPGA芯片及其端接电阻复用方法、端接电阻复用电路，在FPGA芯片的第一端口和第二端口之间并联两路电阻单元，每一路电阻单元包含串联的两个子电阻单元；在各路电阻单元的两个子电阻单元之间接入多路选择器，通过多路选择器将各路电阻单元分别与第一端接偏置电压电路和第二端接偏置电压电路连接；进而通过第一选择控制信号控制多路选择器将两路电阻单元与第一端接偏置电压电路接通形成第一端接电阻电路；通过第二选择控制信号控制多路选择器将所述两路电阻单元与第二端接偏置电压电路接通形成第二端接电阻电路。可见本发明实现了第一端接电阻电路和第二端接电阻电路的复用，可降低成本，且可降低走线的复杂度，提升系统的可靠性。

Description

FPGA芯片及其端接电阻复用方法、端接电阻复用电路
技术领域
本发明涉及FPGA(Field-Programmable Gate Array，现场可编程门阵列)领域，具体涉及一种FPGA芯片及其端接电阻复用方法、端接电阻复用电路。
背景技术
随着器件开关速度的提高，信号完整性问题变得越来越关键。端接电阻的使用是提高信号完整性的主要方式。目前针对FPGA芯片设置的各种端接电阻都是通过在外部的PCB板上额外增加匹配电阻形成，而且对于不同的端口(IO)标准，需在PCB布上设置对应不同的端接电阻电路。例如根据当前应用场景需求，需要设置并联端接电阻电路，则需要为其在PCB板上专门对应设置并联端接电阻电路；当更换应用场景时，当前需求时差分端接电阻电路时，则需要为其在PCB板上又单独设置对应的差分端接电阻电路。可见，现有的做法需为FPGA在不同场景下对应不同需求单独设置一套端接电阻电路，提升了硬件成本以及布线的复杂度，复杂度的提升也就降低了系统的可靠性。
另外，现有的端接电阻都是设置在FPGA芯片外的PCB板上，增加了PCB板的走线和面积，进一步提升了成本。
发明内容
本发明要解决的主要技术问题是，提供一种FPGA芯片及其端接电阻复用方法、端接电阻复用电路，解决现有为FPGA单独设置端接电阻电路导致成本高、走线复杂、可靠性低的问题。
为解决上述技术问题，本发明提供一种FPGA芯片端接电阻复用方法，包括：
在FPGA芯片的第一端口和第二端口之间并联两路电阻单元，每一路电阻单元包含串联的两个子电阻单元；
在所述各路电阻单元的两个子电阻单元之间接入多路选择器，通过所述多路选择器将所述各路电阻单元分别与第一端接偏置电压电路和第二端接偏置电压电路连接；
通过第一选择控制信号控制所述多路选择器将所述两路电阻单元与所述第一端接偏置电压电路接通形成第一端接电阻电路；通过第二选择控制信号控制所述多路选择器将所述两路电阻单元与所述第二端接偏置电压电路接通形成第二端接电阻电路。
在本发明的一种实施例中，所述第一端接偏置电压电路为并联端接偏置电压电路，所述第二端接偏置电压电路为差分端接偏置电压电路，所述第一端接电阻电路为并联端接电阻电路；所述第二端接电阻电路为差分端接电阻电路。
在本发明的一种实施例中，所述两路电阻单元设置于所述FPGA芯片内部。
在本发明的一种实施例中，所述第二端接偏置电压电路设置于所述FPGA芯片内部。
为了解决上述问题，本发明还提供了一种FPGA芯片端接电阻复用电路，包括并联在FPGA芯片的第一端口和第二端口之间的两路电阻单元，每一路电阻单元包含串联的两个子电阻单元；在所述各路电阻单元的两个子电阻单元之间接入的多路选择器，所述多路选择器将所述各路电阻单元分别与第一端接偏置电压电路和第二端接偏置电压电路连接；所述多路选择器根据第一选择控制信号将所述两路电阻单元与所述第一端接偏置电压电路接通形成第一端接电阻电路，根据第二选择控制信号将所述两路电阻单元与所述第二端接偏置电压电路接通形成第二端接电阻电路。
在本发明的一种实施例中，所述第一端接偏置电压电路为并联端接偏置电压电路，所述第二端接偏置电压电路为差分端接偏置电压电路，所述第一端接电阻电路为并联端接电阻电路；所述第二端接电阻电路为差分端接电阻电路。
在本发明的一种实施例中，所述多路选择器包括分别与所述两路电阻单元连接的两个多路选择开关，每一多路选择开关的两个输入端分别与所述第一端接偏置电压电路和第二端接偏置电压电路连接，输出端接入对应所述电阻单元的两个子电阻单元之间；多路选择开关根据所述第一选择控制信号和第二选择控制信号分别接通所述第一端接偏置电压电路和第二端接偏置电压电路以形成第一端接电阻电路和第二端接电阻电路。
在本发明的一种实施例中，所述多路选择器包括两组分别与所述两路电阻单元连接的多组数字选择器，每一组数字选择器包含第一数字选择器、第二数字选择器和第三数字选择器；所述每路电阻单元的两个子电阻单元通过第一数字选择器的第二输入端和第二数字选择器的第二输入端分别与所述第一端口和第二端口连接；所述第一数字选择器的第一输入端与所述第一端接偏置电压电路连接，所述第二数字选择器的第一输入端接地；所述第三数字选择器的输出端接入电阻单元的两个子电阻单元之间，与其中一路电阻单元配合的第三数字选择器的第一输入端与所述第一端口连接，与另一路电阻单元配合的第三数字选择器的第一输入端与所述第二端口连接，所述第三数字选择器的第二输入端与所述第二端接偏置电压电路连接；所述第三数字选择器根据所述第一选择控制信号和第二选择控制信号分别控制所述第一数字选择器和所述第二数字选择器接通第一输入端和第二输入端以分别形成第一端接电阻电路和第二端接电阻电路。
在本发明的一种实施例中，所述两路电阻单元设置于所述FPGA芯片内部。
在本发明的一种实施例中，所述第二端接偏置电压电路设置于所述FPGA芯片内部。
为了解决上述问题，本发明还提供了一种FPGA芯片，包括第一端口、第二端口和如上所述的FPGA芯片端接电阻复用电路，所述FPGA芯片端接电阻复用电路与所述第一端口、第二端口连接。
本发明的有益效果是：
本发明提供的FPGA芯片及其端接电阻复用方法、端接电阻复用电路，在FPGA芯片的第一端口和第二端口之间并联两路电阻单元，每一路电阻单元包含串联的两个子电阻单元；在各路电阻单元的两个子电阻单元之间接入多路选择器，通过多路选择器将各路电阻单元分别与第一端接偏置电压电路和第二端接偏置电压电路连接；进而通过第一选择控制信号控制多路选择器将两路电阻单元与第一端接偏置电压电路接通形成第一端接电阻电路；通过第二选择控制信号控制多路选择器将所述两路电阻单元与第二端接偏置电压电路接通形成第二端接电阻电路。可见本发明实现了第一端接电阻电路和第二端接电阻电路的复用，相对现有单独设置方式，可以降低成本，且可降低走线的复杂度，提升系统的可靠性。
进一步的，针对现有的端接电阻都是设置在FPGA芯片外的PCB板上，增加了PCB板的走线和面积的问题，本发明还进一步将两路电阻单元设置于FPGA芯片内部，从而避免在外部的PCB板上布设端接电阻电路，因此可以减少PCB板的走线和面积，进一步降低了成本。
附图说明
图1为本发明实施例提供的FPGA芯片端接电阻复用框图；
图2-1为本发明实施例提供的片外型并联端接电阻电路示意图；
图2-2为本发明实施例提供的片内型并联端接电阻电路示意图；
图3-1为本发明实施例提供的片外型差分端接电阻电路示意图；
图3-2为本发明实施例提供的片内型差分端接电阻电路示意图；
图4为本发明实施例提供的差分端接偏置电压电路图；
图5为本发明实施例提供的FPGA芯片端接电阻复用电路图；
图6为本发明实施例提供的另一FPGA芯片端接电阻复用电路图。
具体实施方式
本发明针对现有为FPGA单独设置端接电阻电路导致成本高、走线复杂、可靠性低的问题，提出了通过复用一个端接电阻电路而实现不同类型的端接电阻电路，可以降低成本，且可降低走线的复杂度，提升系统的可靠性。进一步的，本发明还可将复用端接电阻电路设置于FPGA芯片内部，从而减少在PCB板上的走线和占用的面积，能进一步降低成本。下面通过具体实施方式结合附图对本发明作进一步详细说明。
本实施例提供的FPGA芯片端接电阻复用方式请参见图1所示，在FPGA芯片的第一端口和第二端口之间并联两路电阻单元，每一路电阻单元包含串联的两个子电阻单元；应当理解的是，本实施例中根据实际需求，电阻单元包含的两个子电阻单元的阻值大小可以根据具体需求设定，且两个子电阻单元的阻值可以设置为相同，当然根据实际需求也可以设置为不同；同样本实施例中两路电阻单元的阻值可以设置为相同，也可以设置为不同。另外，本实施例中子电阻单元可以仅包含一个电阻，也可以由多个电阻通过串联和/或并联组成。在各路电阻单元的两个子电阻单元之间接入多路选择器，通过多路选择器将各路电阻单元分别与第一端接偏置电压电路和第二端接偏置电压电路连接；具体的，该多路选择器的输出端接入电阻单元的两个子电阻单元之间，其中的两个输入端分别与第一端接偏置电压电路和第二端接偏置电压电路连接。基于上述电路，通过第一选择控制信号控制多路选择器的输入端与第一端接偏置电压电路接通，从而将两路电阻单元与第一端接偏置电压电路接通形成第一端接电阻电路；通过第二选择控制信号控制多路选择器的输入端与第二端接偏置电压电路接通，从而将两路电阻单元与第二端接偏置电压电路接通形成第二端接电阻电路。
本实施例中的第一端接偏置电压电路可为并联端接偏置电压电路，第二端接偏置电压电路可为差分端接偏置电压电路，对应的形成的第一端接电阻电路为并联端接电阻电路，形成的第二端接电阻电路为差分端接电阻电路。为了更好的理解本发明，下面对FPGA的并联端接电阻电路和差分端接电阻电路进行示例说明。
请参见图2-1所示为典型的并联端接电阻电路，该并联端接电阻电路为片外型并联端接电阻电路，也即端电阻R1位于FPGA芯片外。图2-1中，R0为特征阻抗，黑点A则为FPGA的一个端口，O所示为该端口A的输出方向，I所示为该端口A的输入方向，VTT则是并联端接偏置电压电路输出的并联端接偏置电压。图2-2所示的并联端接电阻电路与图2-1的区别为其为片内型并联端接电阻电路，也即端电阻R1位于FPGA芯片内(图中细线框内)。
请参见图3-1所示的差分端接电阻电路，该差分端接电阻电路为片外型差分端接电阻电路，也即端电阻R11和端电阻R12位于FPGA芯片外。图3-1中，R01和R02为特征阻抗，黑点A1和黑点A2则为FPGA的两个端口；O1所示为该端口A1的输出方向，I1所示为该端口A1的输入方向；O2所示为该端口A2的输出方向，I2所示为该端口A2的输入方向；VCM则是差分端接偏置电压电路输出的差分端接偏置电压。图3-2所示的差分端接电阻电路与图3-1的区别为其为片内型差分端接电阻电路，也即端电阻R11和端电阻R12位于FPGA芯片内(图中细线框内)。
将端电阻设置于FPGA芯片内部形成片内型端接电阻电路，与现有的片外型端接电阻电路相比，可以进一步简化PCB板上的布线以及占用PCB板的面积，能进一步降低成本和提升系统可靠性。因此本实施例中可将图1所示的两路电阻单元设置于FPGA芯片内部形成片内型复用端接电阻电路(当然也可以设置于FPGA片外)。本实施例中的第一端接偏置电压电路为并联端接偏置电压电路时，优选第一端接偏置电压电路设置于FPGA芯片外。第二端接偏置电压电路为差分端接偏置电压电路时，则可以将第二端接偏置电压电路设置于FPGA芯片内部，以进一步降低对PCB板的布线要求和占用面积，降低成本提升可靠性。当然，根据具体应用场景，本实施例中的第二端接偏置电压电路也可以设置于FPGA芯片外部。应当理解的是，本实施例中的并联端接偏置电压电路和差分端接偏置电压电路可以沿用现有的各种并联端接偏置电压电路和差分端接偏置电压电路。请参见图4所示，该图所示为一种具体示例的差分端接偏置电压电路，设置于FPGA芯片内，且其输出的差分端接偏置电压大小可根据具体应用需求二灵活调整。
本实施例中，多路选择器的实现方式可以采用任意能实现从多路电压中灵活选择需要的一路电压输入的各种电路、器件。且应当理解的是，图1中所示的多路选择器可以是同一个，也可以是两个分别控制两路电阻单元。下面分别以多路选择开关和数字选择器实现多路选择开关为例对本发明做进一步说明。
在一种示例中，多路选择器包括分别与两路电阻单元连接的两个多路选择开关，每一多路选择开关的两个输入端分别与第一端接偏置电压电路和第二端接偏置电压电路连接，输出端接入对应电阻单元的两个子电阻单元之间；多路选择开关根据第一选择控制信号和第二选择控制信号分别接通第一端接偏置电压电路和第二端接偏置电压电路以形成第一端接电阻电路和第二端接电阻电路。一种具体电路示例请参见图5所示，该图所示的R01和R02仍为特征阻抗，在两个端口A1和A2之间并联了第一路电阻单元和第二路电阻单元且都位于FPGA芯片内部。第一路电阻单元包括串联的电阻R11(第一子电阻单元，其阻值可选为100欧姆)和电阻R12(第二子电阻单元，其阻值可选为100欧姆)，第二路电阻单元包括串联的电阻R21(第一子电阻单元，其阻值可选为100欧姆)和电阻R22(第二子电阻单元，其阻值可选为100欧姆)。在电阻R11和电阻R12之间接入选择开关S1，在电阻R21和电阻R22之间接入选择开关S2，选择开关S1和S2的两个输入端分别与差分端接偏置电压电路(VCM)和并联端接偏置电压电路(VTT)连接。本实例中可通过同一选择控制信号sw-rmode对选择开关S1和S2进行控制；当选择控制信号sw-rmode为0时(也即第二选择控制信号)，S1和S2的接入端接通VCM，此时实现了差分端接电阻电路；当选择控制信号sw-rmode为1时(也即第一选择控制信号)，S1和S2的的接入端接通VTT，此时实现了并联端接电阻电路。
在本实施例中的另一示例中，多路选择器包括两组分别与两路电阻单元连接的多组数字选择器，每一组数字选择器包含第一数字选择器、第二数字选择器和第三数字选择器；每路电阻单元的两个子电阻单元通过第一数字选择器的第二输入端和第二数字选择器的第二输入端分别与第一端口和第二端口连接；第一数字选择器的第一输入端与第一端接偏置电压电路连接，第二数字选择器的第一输入端接地；第三数字选择器的输出端接入电阻单元的两个子电阻单元之间，与其中一路电阻单元配合的第三数字选择器的第一输入端与所述第一端口连接，与另一路电阻单元配合的第三数字选择器的第一输入端与所述第二端口连接，第三数字选择器的第二输入端与第二端接偏置电压电路连接；第三数字选择器根据第一选择控制信号和第二选择控制信号分别控制第一数字选择器和第二数字选择器接通第一输入端和第二输入端以分别形成第一端接电阻电路和第二端接电阻电路。一种具体电路示例请参见图6所示，该图所示的R01和R02仍为特征阻抗，在两个端口A1和A2之间并联了第一路电阻单元和第二路电阻单元且都位于FPGA芯片内部。第一路电阻单元包括串联的电阻R11(第一子电阻单元，其阻值可选为100欧姆)和电阻R12(第二子电阻单元，其阻值可选为100欧姆)，第二路电阻单元包括串联的电阻R21(第一子电阻单元，其阻值可选为100欧姆)和电阻R22(第二子电阻单元，其阻值可选为100欧姆)。在电阻R11和电阻R12之间接入第三数字选择器S13，在电阻R21和电阻R22之间接入第三数字选择器S23，第三数字选择器S13第一输入端与端口A1连接，第二输入端与第二端接偏置电压电路(也即VCM)连接；第三数字选择器S23第一输入端与端口A2连接，第二输入端与第二端接偏置电压电路(也即VCM)连接。第一数字选择器S11和第二数字选择器S21的第二输入端分别与端口A1和A2连接，第一输入端分别与第一端接偏置电压电路(也即VCCA)连接；第二数字选择器S12和第二数字选择器S22的第二输入端分别与端口A1和A2连接，第一输入端分别接地。本实例中可通过同一选择控制信号sw-rmode对S11、S12、S13和S21、S22、S23控制。当选择控制信号sw-rmode为0时(也即第一选择控制信号)，S11和S21的接入端接通VCCA，S13和S23分别与A1和A2接通，S12和S22接地，此时实现了差分端接电阻电路；当选择控制信号sw-rmode为1时(也即第二选择控制信号)，S11和S21的输入端与A1接通，S13和S23接入VCM，S12和S22分别与A1和A2接通，此时实现了差分端接电阻电路。
应当理解的是，本实施例中的复用端接电阻电路并不限于实现并联端接电阻电路和差分端接电阻电路的复用。根据实际需求，在上述基础上增加并联的电阻单元、增加端接偏置电压电路以及对应改变多路选择其的控制方式还可实现更多类型的端接电阻电路。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (11)

1.一种FPGA芯片端接电阻复用方法，其特征在于，包括：
在FPGA芯片的第一端口和第二端口之间并联两路电阻单元，每一路电阻单元包含串联的两个子电阻单元；
在所述各路电阻单元的两个子电阻单元之间接入多路选择器，通过所述多路选择器将所述各路电阻单元分别与第一端接偏置电压电路和第二端接偏置电压电路连接；
通过第一选择控制信号控制所述多路选择器将所述两路电阻单元与所述第一端接偏置电压电路接通形成第一端接电阻电路；通过第二选择控制信号控制所述多路选择器将所述两路电阻单元与所述第二端接偏置电压电路接通形成第二端接电阻电路。
2.如权利要求1所述的FPGA芯片端接电阻复用方法，其特征在于，所述第一端接偏置电压电路为并联端接偏置电压电路，所述第二端接偏置电压电路为差分端接偏置电压电路，所述第一端接电阻电路为并联端接电阻电路；所述第二端接电阻电路为差分端接电阻电路。
3.如权利要求1或2所述的FPGA芯片端接电阻复用方法，其特征在于，所述两路电阻单元设置于所述FPGA芯片内部。
4.如权利要求1或2所述的FPGA芯片端接电阻复用方法，其特征在于，所述第二端接偏置电压电路设置于所述FPGA芯片内部。
5.一种FPGA芯片端接电阻复用电路，其特征在于，包括并联在FPGA芯片的第一端口和第二端口之间的两路电阻单元，每一路电阻单元包含串联的两个子电阻单元；在所述各路电阻单元的两个子电阻单元之间接入的多路选择器，所述多路选择器将所述各路电阻单元分别与第一端接偏置电压电路和第二端接偏置电压电路连接；所述多路选择器根据第一选择控制信号将所述两路电阻单元与所述第一端接偏置电压电路接通形成第一端接电阻电路，根据第二选择控制信号将所述两路电阻单元与所述第二端接偏置电压电路接通形成第二端接电阻电路。
6.如权利要求5所述的FPGA芯片端接电阻复用电路，其特征在于，所述第一端接偏置电压电路为并联端接偏置电压电路，所述第二端接偏置电压电路为差分端接偏置电压电路，所述第一端接电阻电路为并联端接电阻电路；所述第二端接电阻电路为差分端接电阻电路。
7.如权利要求6所述的FPGA芯片端接电阻复用电路，其特征在于，所述多路选择器包括分别与所述两路电阻单元连接的两个多路选择开关，每一多路选择开关的两个输入端分别与所述第一端接偏置电压电路和第二端接偏置电压电路连接，输出端接入对应所述电阻单元的两个子电阻单元之间；多路选择开关根据所述第一选择控制信号和第二选择控制信号分别接通所述第一端接偏置电压电路和第二端接偏置电压电路以形成第一端接电阻电路和第二端接电阻电路。
8.如权利要求6所述的FPGA芯片端接电阻复用电路，其特征在于，所述多路选择器包括两组分别与所述两路电阻单元连接的多组数字选择器，每一组数字选择器包含第一数字选择器、第二数字选择器和第三数字选择器；所述每路电阻单元的两个子电阻单元通过第一数字选择器的第二输入端和第二数字选择器的第二输入端分别与所述第一端口和第二端口连接；所述第一数字选择器的第一输入端与所述第一端接偏置电压电路连接，所述第二数字选择器的第一输入端接地；所述第三数字选择器的输出端接入电阻单元的两个子电阻单元之间，与其中一路电阻单元配合的第三数字选择器的第一输入端与所述第一端口连接，与另一路电阻单元配合的第三数字选择器的第一输入端与所述第二端口连接，所述第三数字选择器的第二输入端与所述第二端接偏置电压电路连接；所述第三数字选择器根据所述第一选择控制信号和第二选择控制信号分别控制所述第一数字选择器和所述第二数字选择器接通第一输入端和第二输入端以分别形成第一端接电阻电路和第二端接电阻电路。
9.如权利要求5-8任一项所述的FPGA芯片端接电阻复用电路，其特征在于，所述两路电阻单元设置于所述FPGA芯片内部。
10.如权利要求5-8任一项所述的FPGA芯片端接电阻复用电路，其特征在于，所述第二端接偏置电压电路设置于所述FPGA芯片内部。
11.一种FPGA芯片，其特征在于，包括第一端口、第二端口和如权利要求5-10任一项所述的FPGA芯片端接电阻复用电路，所述FPGA芯片端接电阻复用电路与所述第一端口、第二端口连接。
CN201610162708.6A 2016-03-21 2016-03-21 Fpga芯片及其端接电阻复用方法、端接电阻复用电路 Pending CN105846800A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610162708.6A CN105846800A (zh) 2016-03-21 2016-03-21 Fpga芯片及其端接电阻复用方法、端接电阻复用电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610162708.6A CN105846800A (zh) 2016-03-21 2016-03-21 Fpga芯片及其端接电阻复用方法、端接电阻复用电路

Publications (1)

Publication Number Publication Date
CN105846800A true CN105846800A (zh) 2016-08-10

Family

ID=56588147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610162708.6A Pending CN105846800A (zh) 2016-03-21 2016-03-21 Fpga芯片及其端接电阻复用方法、端接电阻复用电路

Country Status (1)

Country Link
CN (1) CN105846800A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106682290A (zh) * 2016-12-13 2017-05-17 深圳市紫光同创电子有限公司 可编程逻辑器件布线方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080774A1 (en) * 2001-10-29 2003-05-01 Elpida Memory, Inc. Input/output circuit, reference-voltage generating circuit, and semiconductor integrated circuit
CN1953331A (zh) * 2005-10-18 2007-04-25 Nec液晶技术株式会社 接口空闲引脚处理方法以及使用该方法的接口设备
CN103294423A (zh) * 2012-02-22 2013-09-11 辉达公司 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN103853078A (zh) * 2012-12-03 2014-06-11 艺伦半导体技术股份有限公司 可编程逻辑芯片输入输出电路片内终端电阻的整合电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080774A1 (en) * 2001-10-29 2003-05-01 Elpida Memory, Inc. Input/output circuit, reference-voltage generating circuit, and semiconductor integrated circuit
CN1953331A (zh) * 2005-10-18 2007-04-25 Nec液晶技术株式会社 接口空闲引脚处理方法以及使用该方法的接口设备
CN103294423A (zh) * 2012-02-22 2013-09-11 辉达公司 包括信号发射电路的芯片、芯片间通信系统及其配置方法
CN103853078A (zh) * 2012-12-03 2014-06-11 艺伦半导体技术股份有限公司 可编程逻辑芯片输入输出电路片内终端电阻的整合电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106682290A (zh) * 2016-12-13 2017-05-17 深圳市紫光同创电子有限公司 可编程逻辑器件布线方法及装置
CN106682290B (zh) * 2016-12-13 2020-06-05 深圳市紫光同创电子有限公司 可编程逻辑器件布线方法及装置

Similar Documents

Publication Publication Date Title
CN104242907B (zh) 可编程高速电压模式差分驱动器
US11755521B2 (en) Folded memory modules
JP5801478B2 (ja) 差動信号のための平衡インピーダンスの方法
US20100073483A1 (en) System and method for transmitting video from multiple video cameras over a single multiple pair, twisted pair cable
US20100201476A1 (en) Digital potentiometer architecture with multiple string arrays allowing for independent calibration in rheostat mode
CN106598341B (zh) 触控显示面板及其驱动方法、触控显示装置
CN105846800A (zh) Fpga芯片及其端接电阻复用方法、端接电阻复用电路
US20060176825A1 (en) Subscriber line testing system, broadband line card and broadband/narrowband telecommunication system
US20220174000A1 (en) Routing with a fixed matchings switch
CN216449959U (zh) 一种数据处理系统，板卡和电子设备
US20080315914A1 (en) Data transmission device and method thereof
CN107612564A (zh) 一种差分接收频段兼容电路及其工艺实现方法
CN108519763B (zh) 控制电路和设备控制方法
US11249528B2 (en) Power supply device for supplying power to server and power supply management system
CN102254661B (zh) 实现整数阻值范围电阻器的方法及装置
CN203825430U (zh) 可控电阻装置
CN109698916A (zh) 一种应用于图像传感器的像素矩阵电路
US11245619B1 (en) Dynamic fabric system
CN108108322A (zh) 高速串行多路复用器
CN111543010A (zh) 通信系统和发送器
CN102611804A (zh) xDSL测试系统及其测试方法
CN211742103U (zh) 一种一拖带有多路数据传输功能的一拖多线材
CN220325749U (zh) 基于多路选择器实现多光口交换机i2c访问的电路及系统
US20230207230A1 (en) High-frequency signal switching apparatus, and testing apparatus having the same
CN202551168U (zh) xDSL测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810